KR930011461B1 - 반도체 집접회로의 서브미크론 전극배선 형성방법 - Google Patents
반도체 집접회로의 서브미크론 전극배선 형성방법 Download PDFInfo
- Publication number
- KR930011461B1 KR930011461B1 KR1019900010515A KR900010515A KR930011461B1 KR 930011461 B1 KR930011461 B1 KR 930011461B1 KR 1019900010515 A KR1019900010515 A KR 1019900010515A KR 900010515 A KR900010515 A KR 900010515A KR 930011461 B1 KR930011461 B1 KR 930011461B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- wiring
- insulating film
- forming
- region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 230000004888 barrier function Effects 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims abstract 2
- 239000012535 impurity Substances 0.000 claims description 3
- 239000004642 Polyimide Substances 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 229920001721 polyimide Polymers 0.000 claims 1
- 239000010408 film Substances 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000027756 respiratory electron transport chain Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 공정 단면도.
제2도는 본 발명의 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : SPSG 2, 2a : SOG
3, 3a : 배리어 금속 4 : 금속
5 : 절연막
본 발명은 반도체 집적회로의 서브미크론(Submicron) 전극배선 형성방법에 관한 것으로, 특히 전자이동(Electromigration)을 억제할 수 있도록 한 것이다.
종래에는 알루미늄과 실리콘과의 반응을 억제하고 알루미늄막을 강화하기 위하여 배리어(Barrier) 금속을 이용하거나 합금원소를 첨가하였다.
이의 공정과정을 첨부된 제1a도 내지 1c도를 참조하여 상술한 다음과 같다.
먼저 (A)와 같이 실리콘기판위에 N+소오스/드레인영역(이하 N+S/S라 한다)을 형성하고 도우프된산화막(예로서 BPSG) (1)을 증착한 다음 이를 한정하고 예치한다.
다음으로 (B)와 같이 배리어금속(3)과 금속(4)을 스퍼터링(Sputtering)방법으로 증착하고 패턴에 따라 에치하여 보호막 영역을 형성한다.
마지막으로 (C)와 같이 보호막 영역에 보호막으로서 절연막(5)을 형성하여 공정을 완료한다.
그러나 상기 종래기술과 같이 합금원소의 첨가나 단층의 배리어금속(3)만의 도입만으로 전자이동에 대한 특성강화에 한계가 있으며, 또한 합금원소를 첨가할 경우에는 콘텍트(Contact) 또는 비어 홀(Via-Hole)에서 스탭 커버리지가 나빠지는 단점이 있었다.
본 발명은 상기 단점을 제거키 위한 것으로 소자의 집적도 증가에 따라 전류밀도가 105a/㎠ 이상이 되면서부터 나타나는 전자이동을 억제할 수 있도록 하는 방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위하여 수단으로서 본 발명은 절연박막 사이에 금속배선을 형성하고 동시에 금속배선을 배리어 금속들로 감싸는 샌드위치 구조로 전극배선을 형성하는 공정을 포함한다.
본 발명에 의한 공정과정을 첨부된 제2a도 내지 2d도를 참조하여 상술하면 다음과 같다.
먼저 (A)와 같이 실리콘기판 위에 씨모스 트랜지스터의 N+ S/D영역을 즉, 불순물영역들을 형성하고 도우프된 산화막인 HPSG(1)를 증착한 다음 리플로우(Reflow)시킨다.
이어 (b)와 같이 응력완화용 인장응력을 갖는 제1절연막으로서 SOG(Spin On Glass) (20)를 2000Å 이하의 두께로 형성하고 나서 콘텍트영역을 정의한 후 위의 N+ S/D 영역과 이후에 형성될 금속배선과의 전기적 접속을 위한 콘택트 홀(Contact hole) 을 개방하여 형성한 다음 그 위에 제1배리어금속(3)을 형성한다.
다음으로 (C)와 같이 배선용 금속(알루미늄 또는 알루미늄합금)(4)과 제2배리어금속(3a)을 다시 차례로 형성하여 적층구조(Stacked Structure)로 만든 다음 이어서 배선영역을 한정하고 이들을 함께 에치하여 3층 구조의 금속배선으로서 배선 영역내의 부분을 남기고 나머지는 제거한다.
마지막으로 (d)와 같이 다시 2000Å 이하의 두께로 SOG(2a)를 응력완화용 인장응력을 갖는 제2절연막으로서 증착하여 SOG(2)/금속(4), SOG(2a)의 적층구조를 만든 다음 보호막으로서 제3절연막(5)을 형성하여 1차 전극 배선을 완료한다.
이상과 같이 본 발명은 전류인장 응력을 갖는 절연박막 사이에 금속배선을 형성하고 동시에 금속배선을 제1 및 제2배리어 금속으로 감싸므로써 여 금속배선 자체가 갖는 잔류압축 응력을 감소시키게 되므로 전자이동에 대한 내성을 향상시킬 수 있게 된다.
따라서 높은 전류밀도를 갖는 씨모스 회로의 서브미크론 전극배선 형성에 사용될 수 있다.
Claims (2)
- 반도체 집적회로의 전극배선을 형성하는 공정에 있어서, 반도체 기판내에 불순물영역들을 형성하고 나서 반도체 기판상에 응력완화용 인장응력을 갖는 제1절연막을 형성하는 공정; 콘택트영역을 정의하고 정의된 콘택트영역의 제1절연막을 제거하여 상기 불순물 영역과 금속배선과의 전기적 접속을 위한 콘택트홀을 형성하는 공정; 콘택트홀을 포함한 제1절연막상에 제1배리어금속, 배선용금속 및 제2배리어금속을 차례로 형성하는 공정; 금속배선영역을 정의하고 제1배리어금속, 배선용금속 및 제2배리어금속을 함께 패터닝하여 배선영역의 부분만을 잔류시켜 금속배선을 형성하는 공정; 그리고 응력완화용 인장응력을 갖는 제2절연막을 금속배선상 및 노출된 전표면상에 형성하는 공정을 구비함을 특징으로 하는 반도체 집적회로의 서브미크론 전극배선 형성방법.
- 제1항에 있어서, 응력완화용 인장응력을 갖는 제1절연막 및 제2절연막의 물질로서는 SOG, 저온증착 산화막 및 폴리이미드중 하나가 사용됨을 특징으로 하는 반도체 집적회로의 서브미크론 전극배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900010515A KR930011461B1 (ko) | 1990-07-11 | 1990-07-11 | 반도체 집접회로의 서브미크론 전극배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900010515A KR930011461B1 (ko) | 1990-07-11 | 1990-07-11 | 반도체 집접회로의 서브미크론 전극배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920003494A KR920003494A (ko) | 1992-02-29 |
| KR930011461B1 true KR930011461B1 (ko) | 1993-12-08 |
Family
ID=19301151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900010515A KR930011461B1 (ko) | 1990-07-11 | 1990-07-11 | 반도체 집접회로의 서브미크론 전극배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930011461B1 (ko) |
-
1990
- 1990-07-11 KR KR1019900010515A patent/KR930011461B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920003494A (ko) | 1992-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7186642B2 (en) | Low temperature nitride used as Cu barrier layer | |
| KR930011461B1 (ko) | 반도체 집접회로의 서브미크론 전극배선 형성방법 | |
| US5212150A (en) | Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer | |
| JPH10229086A (ja) | 半導体装置およびその製造方法 | |
| GB2152283A (en) | Gate protection arrangement for a semiconductor device | |
| JPS58215055A (ja) | 半導体集積回路装置 | |
| US5227361A (en) | Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer | |
| KR100256271B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JP3394155B2 (ja) | 金属薄膜形成方法 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| KR100443363B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100268899B1 (ko) | 반도체소자의금속배선및그형성방법 | |
| JPH0587137B2 (ko) | ||
| KR100415095B1 (ko) | 반도체소자의제조방법 | |
| KR100296708B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP2663662B2 (ja) | 半導体装置の製造方法 | |
| KR20000042470A (ko) | 반도체소자의 금속배선 형성방법 | |
| JPS63224342A (ja) | 半導体装置及びその製造方法 | |
| KR100203303B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR890004875B1 (ko) | 반도체 다층배선 장치의 제조방법 | |
| KR0157876B1 (ko) | 반도체 소자의 배선 제조방법 | |
| JPH0778783A (ja) | 半導体装置 | |
| KR19980077528A (ko) | 반도체 소자의 금속배선 | |
| JPS63136647A (ja) | 半導体集積回路装置の製造方法 | |
| KR20000061632A (ko) | 구리 패드를 갖는 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091126 Year of fee payment: 17 |
|
| EXPY | Expiration of term |