KR100256271B1 - 반도체 장치의 금속 배선 형성 방법 - Google Patents

반도체 장치의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100256271B1
KR100256271B1 KR1019920026893A KR920026893A KR100256271B1 KR 100256271 B1 KR100256271 B1 KR 100256271B1 KR 1019920026893 A KR1019920026893 A KR 1019920026893A KR 920026893 A KR920026893 A KR 920026893A KR 100256271 B1 KR100256271 B1 KR 100256271B1
Authority
KR
South Korea
Prior art keywords
metal layer
aluminum
film
forming
layer
Prior art date
Application number
KR1019920026893A
Other languages
English (en)
Other versions
KR940016693A (ko
Inventor
정병현
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019920026893A priority Critical patent/KR100256271B1/ko
Publication of KR940016693A publication Critical patent/KR940016693A/ko
Application granted granted Critical
Publication of KR100256271B1 publication Critical patent/KR100256271B1/ko

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Abstract

본발명은 적층 배선 구조를 이용한 비아 신뢰성 향상 방법에 관한 것으로, 제1 금속층(2)위에 알루미늄 막(1)을 증착시키는 제 1 공정, 상기 제 1 공정 수행 후, 제1 금속층(2)위의 알루미늄막(1)을 식각한 다음 산화막을 증착하고 포토, 마스킹 공정과 식각 공정을 거쳐 비아를 형성하는 제 2 공정, 상기 제 2 공정 후, 제1 금속층(2)위에 티타늄막(3)을 고온에서 증착하여 제1 금속층(2)에 남아있는 알루미늄과 반응을 시켜서 제1금속층(2)과 식각한 후 남아있는 상기 알루미늄막(1)과의 계면에 알루미늄 석출물(TiAl3)(4)을 형성시키는 제 3 공정, 및 상기 제 3 공정 후, 티타늄막(3)을 증착한 후 상기 티타늄막(3)위의 산화막이 형성되지 않도록 바로 다른 스퍼터링 챔버에서 연속적으로 알루미늄막(5)을 증착시키도록하는 제 4 공정으로 이루어지는 것을 특징으로 한다.

Description

반도체 장치의 금속 배선 형성 방법
제1도는 종래 기술에 따른 반도체 장치의 금속 배선 형성 공정 단면도.
제2도 내지 제4도는 본 발명에 따른 금속 배선 형성 공정 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
1, 21 : 제1 금속층 24 : 티타늄막
2, 22 : 절연막 25 : 알루미늄 석출물(TiAl3)
3, 23 : 비아홀 4, 26 : 제2 금속층
본 발명은 반도체 장치의 금속 배선 형성 방법에 관한 것이다.
일반적으로 다층 배선 구조에서 제2 금속층으로 알루미늄막을 증착시켜 비아홀에서 제1 금속층과 제2 금속층을 연결시켜 왔다.
첨부된 도면 제 1 도는 종래 기술에 따른 반도체 장치의 금속 배선 형성 공정 단면도이다. 도면에서 도면부호 '1'은 제1 금속층, '2'는 절연막, '3'은 비아홀, '4'는 제2 금속층을 각각 나타낸다.
제 1 도에 도시한 바와 같은 종래의 금속배선 형성 방법을 이용할 경우64M 이상의 고집적 회로로 감에 따라 비아홀의 크기가 점점 작아지고, 홀에서의 층 덮힘 특성 또한 저하되어 상대적으로 큰 전류밀도가 비아홀에 전달되게 되어 소자의 신뢰성을 감소시키는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명은, 소자의 신뢰성을 향상시킬 수 있는 반도체 장치의 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, 반도체 기판 상부에 알루미늄막으로 이루어지는 제1 금속층을 형성하는 제1 단계; 상기 제1 금속층 상에 절연막을 형성하고, 상기 절연막을 선택적으로 식각하여 상기 제1 금속층을 노출시키는 비아홀을 형성하는 제2 단계; 상기 제2 단계가 완료된 전체 구조 상에 알루미늄 석출물이 형성될 정도의 높은 온도에서 티타늄막을 증착하여 상기 제1 금속층을 이루는 알루미늄막과 반응시켜 상기 알루미늄막 계면에 TiAl3알루미늄 석출물을 형성하는 제3 단계; 및 상기 티타늄막 상에 산화막이 형성되지 않도록 연속적으로 제2 금속층을 형성하는 제4 단계를 포함하는 반도체 장치의 금속 배선 형성 방법을 제공한다.
본 발명에 따른 반도체 장치의 금속배선 형성 방법은 제1 금속층으로 알루미늄이 형성된 반도체 기판 상에, 제2 금속층 형성 이전에 티타늄을 고온에서 증착시켜 제1 금속층인 알루미늄막과의 계면에 알루미늄 석출물(TiAl3)을 형성시킨 후, 금속 산화물이 형성되지 않도록 연속적으로 알루미늄막을 증착시켜 제2 금속층을 형성하는 과정으로 이루어진다. 이때 알루미늄 석출물은 제1 금속층과 제2 금속층의 계면 및 제1 금속층인 알루미늄의 결정립계면에 미세하게 분포하여 금속배선의 단선을 유발시키는 공공(vacancy) 결함(defect)의 확산을 방지하여 비아홀에서의 일렉트론 마이그레이션(electron, migration)과 스트레스 마이그레이션(stress migration)에 대한 신뢰성을 향상시키는 역할을 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제 2 도 내지 제 4 도는 본 발명의 실시예에 따른 반도체 장치의 금속 배선 형성 공정 단면도이다. 도면에서 도면부호 '21'는 제1 금속층, '22'는 절연막, '23'은 비아홀, '24'는 티타늄막, '25'는 알루미늄 석출물(TiAl3), '26'은 제2 금속층을 각각 나타낸다.
제 2 도는 알루미늄으로 형성된 제1 금속층(21) 위에 절연막(22)을 형성하고, 포토마스크 공정 및 식각 공정 등을 실시하여 상기 절연막(22)을 선택적으로 식각해서 상기 제1 금속층(21)을 노출시키는 비아홀(23)을 형성한 것을 나타낸 것이다. 상기 절연막(22)은 산화막으로 형성할 수도 있다.
제 3 도는 상기 비아홀(23)을 통하여 상기 제1 금속층(21) 위에 티타늄막(24)을 고온 즉, 알루미늄 석출물이 형성될 정도의 높은 온도에서 증착하여 제1 금속층(21)을 이루는 알루미늄과 반응을 시켜서 제1 금속층(21)인 알루미늄막의 계면에 알루미늄 석출물(TiAl3)(25)을 형성시킨 것을 도시한 것이다.
제 4 도는 상기 티타늄막(24)을 증착한 후, 상기 티타늄막(24) 상에 산화막이 형성되지 않도록 바로 다른 스퍼터링 챔버에서 연속적으로 알루미늄막을 증착하여 제2 금속층을 형성한 것을 도시한 것이다.
상기와 같이 이루어지는 본 발명은 알루미늄막 계면에 알루미늄 석출물을 형성함으로써, 금속 배선의 단선을 유발시키는 공공(vacancy)의 확산을 방지하여 비아홀에서의 일렉트론 마이그레이션과 스트레스 마이그레이션에 대한 신뢰성을 향상시키는 효과가 있다.

Claims (2)

  1. 반도체 기판 상부에 알루미늄막으로 이루어지는 제1 금속층을 형성하는 제1 단게; 상기 제1 금속층 상에 절연막을 형성하고, 상기 절연막을 선택적으로 식각하여 상기 제1 금속층을 노출시키는 비아홀을 형성하는 제2 단계; 상기 제2 단계가 완료된 전체 구조 상에 알루미늄 석출물이 형성될 정도의 높은 온도에서 티타늄막을 증착하여 상기 제1 금속층을 이루는 알루미늄막과 반응시켜 상기 알루미늄막 계면에 TiAl3알루미늄 석출물을 형성하는 제3 단계; 및 상기 티타늄막 상에 산화막이 형성되지 않도록 연속적으로 제2 금속층을 형성하는 제4 단계를 포함하는 반도체 장치의 금속 배선 형성 방법.
  2. 제1항에 있어서, 상기 제2 금속층을 알루미늄막으로 형성하는 것을 특징으로 하는 반도체 장치의 금속배선 형성 방법.
KR1019920026893A 1992-12-30 1992-12-30 반도체 장치의 금속 배선 형성 방법 KR100256271B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920026893A KR100256271B1 (ko) 1992-12-30 1992-12-30 반도체 장치의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920026893A KR100256271B1 (ko) 1992-12-30 1992-12-30 반도체 장치의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR940016693A KR940016693A (ko) 1994-07-23
KR100256271B1 true KR100256271B1 (ko) 2000-05-15

Family

ID=19348044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920026893A KR100256271B1 (ko) 1992-12-30 1992-12-30 반도체 장치의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100256271B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623594B1 (ko) * 2000-05-31 2006-09-12 주식회사 하이닉스반도체 고융점 금속 라이너를 이용한 반도체 소자의 알루미늄배선 형성 방법
KR100691483B1 (ko) * 2001-06-30 2007-03-09 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699684B1 (ko) * 2005-12-28 2007-03-23 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623594B1 (ko) * 2000-05-31 2006-09-12 주식회사 하이닉스반도체 고융점 금속 라이너를 이용한 반도체 소자의 알루미늄배선 형성 방법
KR100691483B1 (ko) * 2001-06-30 2007-03-09 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR940016693A (ko) 1994-07-23

Similar Documents

Publication Publication Date Title
US4937652A (en) Semiconductor device and method of manufacturing the same
US5475267A (en) Multilayer interconnection structure for a semiconductor device
US4415606A (en) Method of reworking upper metal in multilayer metal integrated circuits
US4070501A (en) Forming self-aligned via holes in thin film interconnection systems
US3918149A (en) Al/Si metallization process
JPH06104341A (ja) 半導体集積回路およびその製造方法
US3865624A (en) Interconnection of electrical devices
US5759912A (en) Method of manufacturing a semiconductor device having multi-layered wiring without hillocks at the insulating layers
KR100256271B1 (ko) 반도체 장치의 금속 배선 형성 방법
US6103639A (en) Method of reducing pin holes in a nitride passivation layer
US5851920A (en) Method of fabrication of metallization system
KR940003566B1 (ko) 반도체 장치의 다층배선의 형성방법
JPH05234935A (ja) 半導体装置及びその製造方法
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
JP3099406B2 (ja) 集積回路の多層配線構造
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
KR930002057B1 (ko) 금속배선 형성방법
KR0156126B1 (ko) 반도체장치의 콘택형성방법
GB2169446A (en) Integrated circuit multilevel metallization and method for making same
JPH0582521A (ja) 集積回路用の導電性構成体
KR100400280B1 (ko) 반도체소자의금속배선형성방법
KR890004875B1 (ko) 반도체 다층배선 장치의 제조방법
KR100197129B1 (ko) 반도체 소자의 금속배선 형성방법
JPH0547764A (ja) 半導体装置とその製造方法
KR930011461B1 (ko) 반도체 집접회로의 서브미크론 전극배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee