JPS63224342A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS63224342A JPS63224342A JP5811387A JP5811387A JPS63224342A JP S63224342 A JPS63224342 A JP S63224342A JP 5811387 A JP5811387 A JP 5811387A JP 5811387 A JP5811387 A JP 5811387A JP S63224342 A JPS63224342 A JP S63224342A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum
- forming
- melting point
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 44
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 238000002844 melting Methods 0.000 claims abstract description 26
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 26
- 239000010937 tungsten Substances 0.000 claims abstract description 26
- 230000008018 melting Effects 0.000 claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims 2
- 230000035882 stress Effects 0.000 abstract description 8
- 230000008646 thermal stress Effects 0.000 abstract description 5
- 230000007257 malfunction Effects 0.000 abstract 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 46
- 230000007547 defect Effects 0.000 description 12
- 239000010949 copper Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、アルミニウムを主成分とする配線材料を用
いる半導体装置及びその製造方法に関する。
いる半導体装置及びその製造方法に関する。
(従来の技術)
近年、半導体装置は高集積化が著しく、このため各素子
の寸法が急激に小さくなってきている。
の寸法が急激に小さくなってきている。
このように各素子の寸法が小さくなると、電源配線及び
信号配線のデザイン・ルールがチップ全体の大きさを決
定する大きな要因となる。
信号配線のデザイン・ルールがチップ全体の大きさを決
定する大きな要因となる。
しかるに、現在配線金属として最も多く用いられている
アルミニウムは、加工性、コスト、電気抵抗等の点で他
の金属と比較して優れているが、上述したように配線幅
の縮小が進んでくると電流密度が高くなり、いわゆるエ
レクトロ・マイグレーションによる断線不良が顕著に発
生するようになる。また、このような電流ストレスによ
る断線不良だけでなく、熱膨張係数が大きいことによる
温度ストレスに係わる不良の発生も大きな問題となって
きている。
アルミニウムは、加工性、コスト、電気抵抗等の点で他
の金属と比較して優れているが、上述したように配線幅
の縮小が進んでくると電流密度が高くなり、いわゆるエ
レクトロ・マイグレーションによる断線不良が顕著に発
生するようになる。また、このような電流ストレスによ
る断線不良だけでなく、熱膨張係数が大きいことによる
温度ストレスに係わる不良の発生も大きな問題となって
きている。
このような問題に対して、最近鋼Cu等の不純物をアル
ミニウムAffi(あるいはAX−S + >中に混入
させることにより、信頼性、特にエレクトロ・マイグレ
ーションに対する耐性を向上させようとする試みが多く
行なわれている。しかし、銅等の不純物は、その後の熱
処理においてアルミニウムと反応して例えばCuAM2
等の析出物を形成し、かえって信頼性を損う等の悪影響
が発生することが知られており、不純物としての銅の濃
度のコントロールはかなり狭い範囲で行なわなければな
らない。また、銅を含むアルミニウムのエツチングは、
銅の反応生成物の蒸気圧が低いため通常のエツチング条
件と異なる条件でエツチングする必要があり、レジスト
の処理に特殊なプロセスが必要となる。
ミニウムAffi(あるいはAX−S + >中に混入
させることにより、信頼性、特にエレクトロ・マイグレ
ーションに対する耐性を向上させようとする試みが多く
行なわれている。しかし、銅等の不純物は、その後の熱
処理においてアルミニウムと反応して例えばCuAM2
等の析出物を形成し、かえって信頼性を損う等の悪影響
が発生することが知られており、不純物としての銅の濃
度のコントロールはかなり狭い範囲で行なわなければな
らない。また、銅を含むアルミニウムのエツチングは、
銅の反応生成物の蒸気圧が低いため通常のエツチング条
件と異なる条件でエツチングする必要があり、レジスト
の処理に特殊なプロセスが必要となる。
(発明が解決しようとする問題点)
上述したように、アルミニウムを主成分とする配線材料
を用いる従来の半導体装置では、配線幅の縮小が進んで
くると電流密度が高くなってエレクトロ・マイグレーシ
ョンによる断線不良が顕著に発生する゛欠点がある。ま
た、熱膨張係数が大きいことによる温度ストレスに係わ
る不良の発生も多くなる。このような欠点を除去するた
めに銅等の不純物をアルミ配線中に導入することが考え
られるが、不純物を導入すると信頼性の低下や製造工程
の複雑化を招くという新たな問題を生ずる。
を用いる従来の半導体装置では、配線幅の縮小が進んで
くると電流密度が高くなってエレクトロ・マイグレーシ
ョンによる断線不良が顕著に発生する゛欠点がある。ま
た、熱膨張係数が大きいことによる温度ストレスに係わ
る不良の発生も多くなる。このような欠点を除去するた
めに銅等の不純物をアルミ配線中に導入することが考え
られるが、不純物を導入すると信頼性の低下や製造工程
の複雑化を招くという新たな問題を生ずる。
この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、微細なアルミ配線であっても
信頼性の低下や製造工程の複雑化を招くことなく、断線
等の不良の発生を抑制できる半導体装置及びその製造方
法を提供することである。
その目的とするところは、微細なアルミ配線であっても
信頼性の低下や製造工程の複雑化を招くことなく、断線
等の不良の発生を抑制できる半導体装置及びその製造方
法を提供することである。
[発明の構成]
(問題点を解決するための手段と作用)すなわち、この
発明においては、上記の目的を達成するために、アルミ
ニウムを主成分とした配線の周囲を高融点金属層で被覆
している。
発明においては、上記の目的を達成するために、アルミ
ニウムを主成分とした配線の周囲を高融点金属層で被覆
している。
こうすることにより、耐エレクトロ・マイグレーション
特性を向上でき、且つ高融点金属の存在により熱ストレ
スによる応力を緩和して断線等の不良を大幅に低減でき
る。
特性を向上でき、且つ高融点金属の存在により熱ストレ
スによる応力を緩和して断線等の不良を大幅に低減でき
る。
(実施例)
以下、この発明の一実施例について図面を参照して説明
する。第1図はこの発明による半導体装置の構成を示す
もので、半導体基板11上に絶縁l1l(シリコン酸化
膜)12を形成し、この絶縁膜12上に周囲をタングス
テン等の高融点金属層13で被覆したアルミ(またはA
l1−8i)配線14を形成している。
する。第1図はこの発明による半導体装置の構成を示す
もので、半導体基板11上に絶縁l1l(シリコン酸化
膜)12を形成し、この絶縁膜12上に周囲をタングス
テン等の高融点金属層13で被覆したアルミ(またはA
l1−8i)配線14を形成している。
このような構成によれば、アルミ配線14の電流密度が
高くなってもこの配線14を高融点金属層13で被覆し
ているので断線等の不良が生じ難くなり、耐エレクトロ
・マイグレーション特性を格段に向上できる。また、例
えばタングステンはアルミニウムに対して引張り強度が
約1桁大きく、線膨張係数は約1折半さいという特性を
持っているため、アルミ配線が直接シリコン酸化膜と接
した状態で形成される従来の構造と比較すると、アルミ
配線14とシリコン酸化膜12間にタングステン層13
が介在するという構造は熱ストレスによる応力を緩和で
き、熱ストレスに起因する不良の発生も効果的に防止で
きる。更に、従来から存在するアルミ配線の上部及び側
壁部に高融点金属層を形成した構造のものと比較すると
、この発明ではアルミ配線14の底部にも高融点金属層
13が存在することにより、高融点金属層13の実質的
な断面積を増加させることができ、且つアルミ配線14
下部におけるシリコン酸化膜12からの熱ストレスによ
る応力を緩和できるので、エレクトロ・マイグレーショ
ン及び応力による断線等の不良も防止できる。
高くなってもこの配線14を高融点金属層13で被覆し
ているので断線等の不良が生じ難くなり、耐エレクトロ
・マイグレーション特性を格段に向上できる。また、例
えばタングステンはアルミニウムに対して引張り強度が
約1桁大きく、線膨張係数は約1折半さいという特性を
持っているため、アルミ配線が直接シリコン酸化膜と接
した状態で形成される従来の構造と比較すると、アルミ
配線14とシリコン酸化膜12間にタングステン層13
が介在するという構造は熱ストレスによる応力を緩和で
き、熱ストレスに起因する不良の発生も効果的に防止で
きる。更に、従来から存在するアルミ配線の上部及び側
壁部に高融点金属層を形成した構造のものと比較すると
、この発明ではアルミ配線14の底部にも高融点金属層
13が存在することにより、高融点金属層13の実質的
な断面積を増加させることができ、且つアルミ配線14
下部におけるシリコン酸化膜12からの熱ストレスによ
る応力を緩和できるので、エレクトロ・マイグレーショ
ン及び応力による断線等の不良も防止できる。
第2図(a)〜(d)は、この発明による半導体装置の
製造工程を順次示すもので、MOSトランジスタを形成
する際の接続孔の形成以降のプロセスを示している。
製造工程を順次示すもので、MOSトランジスタを形成
する際の接続孔の形成以降のプロセスを示している。
まず、(a)図に示すように、半導体基板15の主表面
にフィールド酸化11116、ゲート酸化11117、
ゲート電極18、ソース、ドレイン領1119.20.
及び層間絶縁膜21を公知の方法により順次形成した後
、上記!I間絶縁gI21にソース領域19.ドレイン
領域20.ゲート電極18と配線金属層との接続孔22
゜23、24を形成する。
にフィールド酸化11116、ゲート酸化11117、
ゲート電極18、ソース、ドレイン領1119.20.
及び層間絶縁膜21を公知の方法により順次形成した後
、上記!I間絶縁gI21にソース領域19.ドレイン
領域20.ゲート電極18と配線金属層との接続孔22
゜23、24を形成する。
次に、(b)図に示す如く、全面に膜厚が500人程形
成ポリシリコン層25を形成し、しかる後、上記ポリシ
リコン125上にCVD法によりタングステン層26を
約1000人の厚さに堆積形成する。
成ポリシリコン層25を形成し、しかる後、上記ポリシ
リコン125上にCVD法によりタングステン層26を
約1000人の厚さに堆積形成する。
次に、上記タングステン層26上にアルミニウム(また
はAffi−8i)11127を8000人程度形成し
、フォトエツチングを行なってこのアルミニウム@ 2
7.上記タングステン層26及びポリシリコン層25か
ら成る積lit膜を所望のパターンにパターニングする
と(C)図に示すようになる。
はAffi−8i)11127を8000人程度形成し
、フォトエツチングを行なってこのアルミニウム@ 2
7.上記タングステン層26及びポリシリコン層25か
ら成る積lit膜を所望のパターンにパターニングする
と(C)図に示すようになる。
続いて、上記積層膜の上面部と側壁部に例えばCVD法
等を用いて選択的にタングステン層28を形成すること
により(d)図に示すようにアルミ配線271〜274
の周囲をタングステンl112B、 28で被覆した構
造を得る。
等を用いて選択的にタングステン層28を形成すること
により(d)図に示すようにアルミ配線271〜274
の周囲をタングステンl112B、 28で被覆した構
造を得る。
なお、上述した製造工程においてタングステンl!12
6の下に薄いポリシリコン!125を形成したが、これ
はタングステン層26と層間絶縁膜(シリコン酸化膜)
21との密着性が低いこと、及び酸化膜21上にはタン
グステンを成長し難いことによるものである。また、上
記ポリシリコンW125には特に不純物を導入していな
いが、ソース、ドレイン領域19、20及びゲート電極
18とアルミ配線27. 、27. 。
6の下に薄いポリシリコン!125を形成したが、これ
はタングステン層26と層間絶縁膜(シリコン酸化膜)
21との密着性が低いこと、及び酸化膜21上にはタン
グステンを成長し難いことによるものである。また、上
記ポリシリコンW125には特に不純物を導入していな
いが、ソース、ドレイン領域19、20及びゲート電極
18とアルミ配線27. 、27. 。
272とのコンタクト抵抗を低減するために、このトラ
ンジスタがNチャネル型の場合には例えばヒ素ASを、
Pチャネル型の場合には例えばポロンBを導入しても良
い。更に、0MO8構造の場合にはそれぞれに対応する
不純物をPチャネル型及びNチャネル型の領域に選択的
に導入すれば良い。
ンジスタがNチャネル型の場合には例えばヒ素ASを、
Pチャネル型の場合には例えばポロンBを導入しても良
い。更に、0MO8構造の場合にはそれぞれに対応する
不純物をPチャネル型及びNチャネル型の領域に選択的
に導入すれば良い。
このような製造方法によれば、信頼性の低下や製造工程
の?!雑化を招いたり特別なプロセスを用いることなく
耐エレクトロ・マイグレーション特性の向上が図れると
ともに、熱ストレスによる応力を緩和して断線等の不良
を大幅に低減できる。
の?!雑化を招いたり特別なプロセスを用いることなく
耐エレクトロ・マイグレーション特性の向上が図れると
ともに、熱ストレスによる応力を緩和して断線等の不良
を大幅に低減できる。
第3図(a)〜(d)は、この発明による他の半導体装
置の製造方法を示すもので、上記第2図と同様にMOS
トランジスタを形成する際の接続孔の形成以降のプロセ
スを示している。第3図において前記第2図と同一部分
には同じ符号を付す。
置の製造方法を示すもので、上記第2図と同様にMOS
トランジスタを形成する際の接続孔の形成以降のプロセ
スを示している。第3図において前記第2図と同一部分
には同じ符号を付す。
まず、上記第2図(a)の場合と同様に半導体基板15
の主表面にフィールド酸化膜16、ゲート酸化1117
、ゲート電極18、ソース、ドレイン領[19゜20、
及び層間絶縁I!121を公知の方法により順次形成す
る。そして、上記層間絶縁膜21にソース領域19、ド
レイン領域20.ゲート電極18と配線金属層との接続
孔22.23.24を形成すると(a)図に示すように
なる。
の主表面にフィールド酸化膜16、ゲート酸化1117
、ゲート電極18、ソース、ドレイン領[19゜20、
及び層間絶縁I!121を公知の方法により順次形成す
る。そして、上記層間絶縁膜21にソース領域19、ド
レイン領域20.ゲート電極18と配線金属層との接続
孔22.23.24を形成すると(a)図に示すように
なる。
次に、全面に膜厚が約500人のポリシリコン層25を
形成した侵、上記ポリシリコン層25上にCVD法によ
りタングステン層26を約1000人の厚さに堆積形成
した状態を(b)図に示す。
形成した侵、上記ポリシリコン層25上にCVD法によ
りタングステン層26を約1000人の厚さに堆積形成
した状態を(b)図に示す。
次に、上記タングステン層26上にアルミニウム(また
はAλ−8i)層27を8000人程度0厚さに形成し
、このアルミニウム層21上に厚さが1000人程形成
タングステン層28を堆積形成する。その後、フォトエ
ツチングを行なってこのタングステンwJ28、アルミ
ニウム層27.上記タングステン層26及びポリシリコ
ン層25から成る積層膜を所望のパターンにパターニン
グすると(C)図に示すようになる。
はAλ−8i)層27を8000人程度0厚さに形成し
、このアルミニウム層21上に厚さが1000人程形成
タングステン層28を堆積形成する。その後、フォトエ
ツチングを行なってこのタングステンwJ28、アルミ
ニウム層27.上記タングステン層26及びポリシリコ
ン層25から成る積層膜を所望のパターンにパターニン
グすると(C)図に示すようになる。
そして、上記積層膜の上面と側壁部に例えばCVD法に
より膜厚が約1000人のタングステン層29を形成し
、RIE法等により上面部のタングステン層のみをエツ
チングで除去し、側壁部に残存させることにより(d)
図に示すようにアルミ配線271〜274の周囲をタン
グステン51126.28゜29で被覆した構造を得る
。
より膜厚が約1000人のタングステン層29を形成し
、RIE法等により上面部のタングステン層のみをエツ
チングで除去し、側壁部に残存させることにより(d)
図に示すようにアルミ配線271〜274の周囲をタン
グステン51126.28゜29で被覆した構造を得る
。
このような製造方法においても前記第2図に示した製造
方法と同様な構造が得られ、同じ効果が得られる。なお
、第3図に示した製造方法でも前記第2図の場合と同様
にソース、ドレイン領域19゜20及びゲート電極18
とアルミ配線27エ、 273 。
方法と同様な構造が得られ、同じ効果が得られる。なお
、第3図に示した製造方法でも前記第2図の場合と同様
にソース、ドレイン領域19゜20及びゲート電極18
とアルミ配線27エ、 273 。
272とのコンタクト抵抗を低減するために、ポリシリ
コン層26に不純物を導入しても良いのは勿論である。
コン層26に不純物を導入しても良いのは勿論である。
また、上記各実施例では高融点金属層としてタングステ
ン層を例に取って説明したが、これに限られず他の高融
点金属層であっても良いことは言うまでもない。
ン層を例に取って説明したが、これに限られず他の高融
点金属層であっても良いことは言うまでもない。
[発明の効果コ
以上説明したようにこの発明によれば、微細なアルミ配
線であっても信頼性の低下や製造工程の複雑化を招くこ
となく、断線等の不良の発生を抑制できる半導体装置及
びその製造方法が得られる。
線であっても信頼性の低下や製造工程の複雑化を招くこ
となく、断線等の不良の発生を抑制できる半導体装置及
びその製造方法が得られる。
第1図はこの発明の一実施例に係わる半導体装置の構成
を示す図、第2図及び第3図はそれぞれこの発明の一実
施例に係わる半導体装置の製造方法を説明するための図
である。 11、15・・・半導体基板、12・・・絶縁膜、13
・・・タングステン層〈高融点金属層) 、14.27
.〜274・・・アルミ配線、21・・・11間絶縁膜
、22〜24・・・接続孔、25・・・ポリシリコン層
、26.28.29・・・タングステン層(高融点金属
層)。 出願人代理人 弁理士 鈴江武彦 第1図 第2図
を示す図、第2図及び第3図はそれぞれこの発明の一実
施例に係わる半導体装置の製造方法を説明するための図
である。 11、15・・・半導体基板、12・・・絶縁膜、13
・・・タングステン層〈高融点金属層) 、14.27
.〜274・・・アルミ配線、21・・・11間絶縁膜
、22〜24・・・接続孔、25・・・ポリシリコン層
、26.28.29・・・タングステン層(高融点金属
層)。 出願人代理人 弁理士 鈴江武彦 第1図 第2図
Claims (8)
- (1)アルミニウムを主成分とする配線材料を用いる半
導体装置において、アルミ配線の周囲を高融点金属層で
被覆することを特徴とする半導体装置。 - (2)前記高融点金属層は、タングステンから成ること
を特徴とする特許請求の範囲第1項記載の半導体装置。 - (3)アルミニウムを主成分とする配線材料を用いる半
導体装置の製造方法において、半導体基板に各素子を形
成する工程と、この素子上に絶縁層を形成する工程と、
各素子上の上記絶縁層に接続孔を形成する工程と、全面
に薄いポリシリコン層を形成する工程と、このポリシリ
コン層上に第1の高融点金属層を形成する工程と、この
高融点金属層上にアルミニウム層を形成する工程と、上
記高融点金属層、アルミニウム層、及びポリシリコン層
をパターニングしてアルミ配線を形成する工程と、この
アルミ配線の上部及び側壁部に選択的に第2の高融点金
属層を形成する工程とを具備することを特徴とする半導
体装置の製造方法。 - (4)前記第1、第2の高融点金属層はそれぞれ、タン
グステンから成ることを特徴とする特許請求の範囲第3
項記載の半導体装置。 - (5)前記接続孔の底部に形成された前記ポリシリコン
層に、この接続孔下の半導体基板に形成された不純物層
と同一導電型を形成する不純物を導入することを特徴と
する特許請求の範囲第3項記載の半導体装置の製造方法
。 - (6)アルミニウムを主成分とする配線材料を用いる半
導体装置の製造方法において、半導体基板に各素子を形
成する工程と、この素子上に絶縁層を形成する工程と、
各素子上の上記絶縁層に接続孔を形成する工程と、全面
に薄いポリシリコン層を形成する工程と、このポリシリ
コン層上に第1の高融点金属層を形成する工程と、この
高融点金属層上にアルミニウム層を形成する工程と、こ
のアルミニウム層上に第2の高融点金属層を形成する工
程と、上記第1の高融点金属層、アルミニウム層、第2
の高融点金属層、及びポリシリコン層をパターニングし
てアルミ配線を形成する工程と、このアルミ配線の側壁
部に選択的に第3の高融点金属層を形成する工程とを具
備することを特徴とする半導体装置の製造方法。 - (7)前記第1ないし第3の高融点金属層はそれぞれ、
タングステンから成ることを特徴とする特許請求の範囲
第6項記載の半導体装置。 - (8)前記接続孔の底部に形成された前記ポリシリコン
層に、この接続孔下の半導体基板に形成された不純物層
と同一導電型を形成する不純物を導入することを特徴と
する特許請求の範囲第6項記載の半導体装置の製造方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5811387A JPS63224342A (ja) | 1987-03-13 | 1987-03-13 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5811387A JPS63224342A (ja) | 1987-03-13 | 1987-03-13 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63224342A true JPS63224342A (ja) | 1988-09-19 |
Family
ID=13074924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5811387A Pending JPS63224342A (ja) | 1987-03-13 | 1987-03-13 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63224342A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02162733A (ja) * | 1988-12-15 | 1990-06-22 | Nec Corp | 半導体装置 |
JPH02211668A (ja) * | 1989-02-11 | 1990-08-22 | Takehide Shirato | 半導体装置 |
JPH03505508A (ja) * | 1989-04-17 | 1991-11-28 | ヒューズ・エアクラフト・カンパニー | 生産性増加のための選択性タングステン中間接続 |
-
1987
- 1987-03-13 JP JP5811387A patent/JPS63224342A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02162733A (ja) * | 1988-12-15 | 1990-06-22 | Nec Corp | 半導体装置 |
JPH02211668A (ja) * | 1989-02-11 | 1990-08-22 | Takehide Shirato | 半導体装置 |
JPH03505508A (ja) * | 1989-04-17 | 1991-11-28 | ヒューズ・エアクラフト・カンパニー | 生産性増加のための選択性タングステン中間接続 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2537413B2 (ja) | 半導体装置およびその製造方法 | |
US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
JPS60123060A (ja) | 半導体装置 | |
JPS63224342A (ja) | 半導体装置及びその製造方法 | |
US4922320A (en) | Integrated circuit metallization with reduced electromigration | |
US7022594B2 (en) | Manufacturing method which prevents abnormal gate oxidation | |
KR960006339B1 (ko) | 반도체장치의 제조방법 | |
KR940010500B1 (ko) | 반도체 장치의 제조방법 | |
KR930011461B1 (ko) | 반도체 집접회로의 서브미크론 전극배선 형성방법 | |
JPH02222139A (ja) | 半導体装置 | |
KR100191770B1 (ko) | 반도체소자 및 그 제조방법 | |
JPS62104138A (ja) | 半導体装置 | |
JPS6029221B2 (ja) | 半導体装置の製造方法 | |
JPS62214665A (ja) | 半導体装置 | |
JPH0254524A (ja) | 半導体装置の製造方法 | |
JPH06104428A (ja) | 半導体装置及びその製造方法 | |
JPH0473972A (ja) | 半導体装置の製造方法 | |
JPS62224075A (ja) | 半導体集積回路装置の製造方法 | |
JPH04217328A (ja) | 半導体装置 | |
JPH06177130A (ja) | 半導体装置の配線層およびその製造方法 | |
JPH03276763A (ja) | 半導体装置 | |
JPH02231719A (ja) | 半導体集積回路の製造方法 | |
JPH05335426A (ja) | 半導体装置及びその製造方法 | |
JPH0685204A (ja) | 半導体装置の製造方法 | |
JPH03156959A (ja) | 半導体装置の製造方法 |