KR100284076B1

KR100284076B1 - 반도체 소자의 콘택홀 매립방법

Info

Publication number: KR100284076B1
Application number: KR1019970030252A
Authority: KR
Inventors: 정병현
Original assignee: 김영환; 현대전자산업주식회사
Priority date: 1997-06-30
Filing date: 1997-06-30
Publication date: 2001-04-02
Also published as: KR19990006030A

Abstract

본 발명은 반도체 소자의 콘택홀 매립방법에 관한 것으로, 콘택홀 전표면에 확산방지막인 Ti막/TiN막 상부에 접합층으로 Cu막을 CVD(Chemical Vapor Deposition)법 또는 PVD(Physical Vapor Deposition)법으로 얇게 형성한 다음, 콘택홀을 매립하는 Al막을 형성하여 미세 콘택홀을 형성함으로서 미세 콘택홀의 매립 특성을 향상시키고, 일렉트로마이그레이션(electromigration)에 의한 배선 신뢰도를 향상시키는 기술에 관한 것이다

Description

반도체 소자의 콘택홀 매립방법

본 발명은 반도체 소자의 콘택홀 매립방법에 관한 것으로, 특히 미세 콘택홀을 매립함에 있어서 Al막 하부의 접착층으로 Cu막을 얇게 증착함으로서 미세 콘택홀의 매립특성을 향상시키고, 일렉트로마이그레이션(electromigration)에 의한 배선 신뢰도를 향상시키는 기술에 관한 것이다.

일반적으로, 반도체 소자에서 상하의 도전배선을 연결하는 콘택홀은 자체의 크기와 주변 배선과의 간격이 감소되고, 콘택홀의 지름과 깊이의 비인 에스팩트비(aspect ratio)는 증가한다.

따라서, 다층의 도전배선을 구비하는 고집적 반도체소자에서는 콘택을 형성하기 위하여 제조 공정에서의 마스크들간의 정확하고 엄격한 정렬이 요구되어 공정여유도가 감소된다.

상기 콘택홀은 간격 유지를 위하여 마스크 정렬시의 오배열 여유(misalignm ent tolerance), 노광 공정시의 렌즈 왜곡(lens distortion), 마스크 제작 및 사진식각 공정시의 임계크기 변화(critical dimension variation), 마스크간의 정합(registration)등과 같은 요인들을 고려하여 마스크를 형성한다.

또한, 콘택홀 형성시 리소그래피(Lithography) 공정의 한계를 극복하기 위하여 자기 정렬 콘택(self-align contact; 이하 SAC라 칭함) 형성 기술이 개발되었다.

제1도는 종래 기술에 따른 반도체 소자의 콘택홀 매립 공정단면도이다.

먼저, 반도체 기판(1) 상부에 소정의 하부구조물(도시않됨)을 형성한 다음, 산화막 재질의 층간절연막(3)을 형성한다.

다음, 상기 층간절연막(3) 상부의 콘택으로 예정된 부위에 감광막패턴(도시않됨)을 형성한 후, 감광막패턴을 마스크로 이용하여 반도체 기판(1)이 노출될때 까지 상기 층간절연막(3)을 식각하여 콘택홀을 형성한다.

그 다음, 상기 구조의 전표면에 확산방지막인 Ti막/TiN막(7,9)을 형성한 다음, 접합층으로 Ti막(11)을 재증착한다.

다음, 상기 구조의 전표면에 도전층으로 Al막(13)을 증착하여 상기 콘택홀을 매립하게 된다.

이 때, 상기 콘택홀 매립시 내부가 완전히 매립되지 않아 공동(15)이 형성된다.

상기와 같은 종래 기술에 따르면, 미세 콘택홀 매립 방법에 있어서 스퍼터링(sputtering)으로 Al막을 증착시 그 하부에 접합층으로 Ti막을 증착하게 되는데, 이러한 콘택홀 매립 방법은 절연막의 두께로 인한 단차비가 증가하거나 콘택홀 크기가 작아짐에 따라 점차 콘택홀 매립이 어려워지며, 콘택홀이나 비아 콘택홀의 저항상승과 배선 신뢰도가 저하되는 문제점이 있다.

이에, 본 발명은 상기한 문제점을 해결하기 위한 것으로 확산방지막인 Ti막/TiN막 상부에 접합층으로 Cu막을 CVD(Chemical Vapor Deposition)법 또는 PVD(Physical Vapor Deposition)법으로 얇게 형성한 다음, 콘택홀을 매립하는 Al막을 형성하여 미세 콘택홀을 형성함으로써 종래의 Ti막을 접합층으로 이용함에 따라 콘택홀이나 비아 콘택홀의 저항 상승과 배선 신뢰도가 저하되는 현상을 방지하여 미세 콘택홀의 매립 특성을 향상시키고, 일렉트로마이그레이션(electromigration)에 의한 배선 신뢰도를 향상시키는 반도체 소자의 콘택홀 매립방법을 제공하는데 그 목적이 있다.

제1도는 종래 기술에 따른 반도체 소자와 콘택홀 매립 공정단면도.

제2(a)도 내지 제2(c)도는 본 발명에 따른 반도체 소자의 콘택홀 매립 제조공정도.

제3도는 본 발명에 따라 Al막 증착시의 배선막 상태도.

* 도면의 주요부분에 대한 부호의 설명

1, 20 : 반도체 기판 3, 22 : 층간절연막패턴

24 : 콘택홀 7, 11, 26 : Ti막

9, 28 : TiN막 13, 32 : Al막

15 : 공동 30 : Cu막

40 : CuAl₂막 42 : Cu₅Si막, Cu₃Si막

상기 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 콘택홀 매립방법은, 반도체기판 상부에 콘택홀이 구비된 층간절연막패턴을 형성하는 공정과, 전체표면 상부에 확산방지막인 Ti막과 TiN막을 순차적으로 형성하는 공정과, 상기 TiN막 상부에 접합층인 Cu막을 형성하는 공정과, 상기 Cu막 상부에 Al막을 형성하되, 공정 온도를 달리하여 2단계에 걸쳐 형성하는 공정을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 콘택홀 매립방법에 대하여 상세히 설명을 하기로 한다.

제2(a)도 내지 제2(c)도는 본 발명에 따른 반도체 소자의 콘택 제조공정도이다.

먼저, 반도체 기판(20) 상부에 소정의 하부구조물(도시 않됨) 예를들어, 소자 분리 절연막, 게이트산화막, 게이트전극 및 비트라인 등을 형성한 다음, 산화막 재질의 층간절연막(22)을 형성한다.

다음, 상기 층간절연막(22) 상부의 콘택으로 예정된 부위에 감광막패턴(도시않됨)을 형성한 후, 감광막패턴을 마스크로 이용하여 반도체 기판(20)이 노출될때 까지 상기 층간절연막(22)을 식각하여 콘택홀(24)을 형성한다.

다음, 상기 구조의 전표면에 확산방지막인 Ti막/TiN막(26, 28)을 순차적으로 형성한다.

이 때, 상기 Ti막/TiN막(26, 28)은 각각 100∼500Å, 300∼1000Å 두께로 형성한다. (제2(a)도 참조)

다음, 상기 Ti막/TiN막(26, 28) 상부에 접합층으로 Cu막(30)을 100∼ 300Å 두께로 형성한다.

이때, 상기 Cu막(30)은 CVD법이나 PVD법으로 형성한다. (제2(b)도 참조)

그 다음, 상기 콘택홀(24)을 매립하는 Al막(32)을 3000∼5000Å 두께로 형성한다.

이 때, 상기 Al막(32)은 먼저 상온에서 1000∼3000Å 두께로 형성한 다음, 350∼550℃ 온도에서 나머지 Al막(32)의 두께를 형성한다.

여기서, 상기 콘택홀(24)을 매립하는 Al막(32)을 형성하게 되면, 상기 Cu막(30) 내의 구리원자가 상기 Al막(32)에 고용되어 Al의 융점을 660℃ 에서 548℃ 로 낮추어 콘택홀(24) 내부로 Al 원자의 이동성을 증대시켜 상기 콘택홀(24) 매립을 용이하게 한다. (제2(c)도 참조)

한편, 제3도는 Al막 증착 시의 배선막 상태도로서, 상기 Al막(32) 하부박막의 접합층으로 형성되는 Cu막(30)은 대부분이 Al막 내에 고용되어 Al 계면과 결정립계에 CuAl₂(40)의 반응 석출물을 형성하여 일렉트로 마이그레이션에 의한 배선의 신뢰도를 향상시킬 뿐만 아니라 Al막 내의 과포화된 실리콘 합금 성분과도 반응하여 Cu₅Si 또는 Cu₃Si(42) 반응물을 형성으로 실리콘 노즐(Nodule) 형성을 억제함으로 인해 배선신뢰도를 개선시킨다.

상기한 바와같이 본 발명에 따르면, 미세 콘택홀을 매립함에 있어서 Al막 하부에 접착층으로 Cu막을 얇게 증착함으로서 종래의 Ti막을 접합층으로 이용함에 따라 콘택홀이나 비아 콘택홀의 저항 상승과 배선 신뢰도가 저하되는 현상을 방지하여 미세 콘택홀의 매립 특성을 향상시키고, 일렉트로마이그레이션(electromigration)에 의한 배선 신뢰도를 향상시키는 이점이 있다.

Claims

반도체기판 상부에 콘택홀이 구비된 층간절연막패턴을 형성하는 공정과, 전체표면 상부에 확산방지막인 Ti막과 TiN막을 순차적으로 형성하는 공정과, 상기 TiN막 상부에 접합층인 Cu막을 형성하는 공정과, 상기 Cu막 상부에 Al막을 형성하되, 상기 Al막은 공정 온도를 달리하여 2단계에 걸쳐 형성하는 공정을 포함하는 반도체 소자의 콘택홀 매립방법.
제1항에 있어서, 상기 Ti막은 100∼500Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 콘택홀 매립방법.
제1항에 있어서, 상기 TiN막은 300∼1000Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 콘택홀 매립방법.
제1항에 있어서, 상기 Cu막은 100∼300Å 두께로 형성된 것을 특징으로 하는 반도체 소자의 콘택홀 매립방법.
제1항 또는 제4항에 있어서, 상기 Cu막은 CVD 또는 PVD법으로 형성된 것을 특징으로 하는 반도체 소자의 콘택홀 매립방법.
제1항에 있어서, 상기 Al막은 3000∼5000Å 두께로 형성하되, 상온에서 1000∼3000Å 두께로 형성한 다음, 350∼550℃ 온도에서 나머지 두께를 형성하는 것을 특징으로 하는 반도체 소자의 콘택홀 매립방법.
제1항 또는 제6항에 있어서, 상기 Al막은 스퍼터링법으로 형성하는 것을 특징으로 하는 반도체 소자의 콘택홀 매립방법.
제1항에 있어서, 상기 Al막과 Cu막이 상호 반응하여 CuAl₂막을 형성하는 것을 특징으로 하는 반도체 소자의 콘택홀 매립방법.
제1항에 있어서, 상기 Al은 과포화된 실리콘 합금 성분을 포함하는 것으로, 상기 Cu막과 Al막내의 과포화된 실리콘 합금 성분이 반응하여 Cu₅Si막 또는 Cu₃Si막을 형성하는 것을 특징으로 하는 반도체 소자의 콘택홀 매립방법.