KR100307827B1 - 반도체소자의 금속배선 콘택 형성방법 - Google Patents

반도체소자의 금속배선 콘택 형성방법 Download PDF

Info

Publication number
KR100307827B1
KR100307827B1 KR1019980061909A KR19980061909A KR100307827B1 KR 100307827 B1 KR100307827 B1 KR 100307827B1 KR 1019980061909 A KR1019980061909 A KR 1019980061909A KR 19980061909 A KR19980061909 A KR 19980061909A KR 100307827 B1 KR100307827 B1 KR 100307827B1
Authority
KR
South Korea
Prior art keywords
layer
forming
metal wiring
gas
wiring contact
Prior art date
Application number
KR1019980061909A
Other languages
English (en)
Other versions
KR20000045351A (ko
Inventor
김정태
이상협
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980061909A priority Critical patent/KR100307827B1/ko
Publication of KR20000045351A publication Critical patent/KR20000045351A/ko
Application granted granted Critical
Publication of KR100307827B1 publication Critical patent/KR100307827B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Abstract

본 발명은 반도체소자의 금속배선 콘택 형성방법에 관한 것으로, 금속배선 콘택홀을 형성하고, 물리기상증착(physical vapor deposition, PVD)방법으로 Ti층을 얇게 형성한 후, 계속해서 화학기상증착(chemical vapor deposition, CVD)방법으로 Ti층을 증착하여 2중구조의 희생확산방지막을 형성한 다음, CVD방법으로 TiN층을 증착하여 상기 금속배선 콘택홀을 매립한 후, 상기 TiN층 상부에 PVD방법으로 Al층을 형성함으로써 상기 금속배선 콘택홀의 입구에 오버행(over hang)이 형성되어 상기 금속배선 콘택홀 내부에 키홀(key hole)이 형성되는 것을 방지하여 매립 특성을 향상시키고, 상기 PVD방법으로 Ti층을 형성하여 상기 CVD방법에 의한 Ti층 형성시 반도체기판이 TiCl4가스의 Cl기에 의해 침식되는 것을 방지하여 콘택 저항을 감소시키고 그에 따른 반도체소자의 수율 및 특성을 향상시키는 기술이다.

Description

반도체소자의 금속배선 콘택 형성방법
본 발명은 반도체소자의 금속배선 콘택 형성방법에 관한 것으로서, 특히 금속배선 콘택홀 매립시 PVD 및 CVD방법으로 Ti층을 연속적으로 형성하여 2중구조의 희생확산방지막을 형성한 다음, 상기 금속배선 콘택홀을 TiN층을 CVD방법으로 매립하여 상기 금속배선 콘택홀의 입구에 오버행이 형성되는 것을 방지하여 매립 특성을 향상시키고, 콘택 저항 및 누설전류를 감소시켜 소자의 동작속도를 향상시키는 방법에 관한 것이다.
일반적으로, 소자간이나 소자와 외부회로 사이를 전기적으로 접속시키기 위한 반도체소자의 배선은, 배선을 위한 소정의 콘택홀 및 비아홀을 배선재료로 매립하여 배선층을 형성하고, 후속 공정을 거쳐 이루어지며 낮은 저항을 필요로 하는 곳에는 금속배선을 사용한다.
상기 금속배선은 알루미늄(Al)에 소량의 실리콘이나 구리가 포함되거나 실리콘과 구리가 모두 포함되어 비저항이 낮으면서 가공성이 우수한 알루미늄합금을 배선재료로 하여 물리기상증착(physical vapor deposition, 이하 PVD 라함)방법의 스퍼터링으로 상기의 콘택홀 및 비아홀을 매립하는 방법으로 형성된다.
근래에는 반도체소자의 초고집적화에 따라 금속배선 콘택의 크기는 작아지고, 단차비는 높아져서 스퍼터링에 의한 금속배선의 층덮힘이 불량하게 되어 신뢰성을 얻기가 어려워졌다.
이하, 첨부된 도면을 참고로하여 종래기술에 대하여 살펴보기로 한다.
도 1 은 종래기술에 따른 반도체소자의 금속배선 콘택 형성방법을 도시한 단면도이다.
먼저, 워드라인 및 비트라인 등의 하부구조물이 구비되어 있는 반도체기판(11) 상부에 층간절연막(12)을 형성한다.
그 다음, 상기 층간절연막(12) 상부에 금속배선 콘택으로 예정되는 부분을 노출시키는 감광막 패턴(도시안됨)을 형성한다.
다음, 상기 감광막 패턴을 식각마스크로 사용하여 상기 층간절연막(12)을 식각하여 금속배선 콘택홀을 형성한 후, 상기 감광막 패턴을 제거한다.
그 다음, 상기 구조 표면에 물리기상증착(physical vapor deposition, 이하 PVD 라 함)방법으로 Ti층(13)을 형성한다.
다음, 상기 Ti층(13) 상부에 PVD방법으로 TiN층(14)을 형성한다.
그 후, 상기 TiN층(14) 상부에 상기 금속배선 콘택홀을 매립하는 W층(15)을 형성한다.
상기와 같이 종래기술에 따른 반도체소자의 금속배선 콘택 형성방법은,
차세대 반도체소자의 금속배선 콘택은 콘택의 크기가 0.25㎛이하이고, 애스펙트비(aspect ratio)가 10이상으로 매우 좁고 깊어지게 되므로, 기존의 방색대로 PVD Ti 및 TiN층을 형성한 다음 W층을 형성하고, 후속 식각 및 계속해서 Al층과 같은 금속층을 형성하는 데에 제약을 받는다. 상기 PVD Ti 및 TiN층은 층분한 전기적 특성을 확보하기 위하여 수백 Å 두께로 형성하여야 하는데, PVD방법은 층덮힘이 나빠서 금속배선 콘택홀의 상부에 오버행(overhang)이 형성되어 상기 금속배선 콘택홀의 입구가 좁아지게 되고, 도 1 에 도시된 바와 같이 키홀(key hole)이 형성되어 소자의 전기적 특성을 저하시키게 되고, 상기 W층의 식각공정시 식각가스에 의해 큰 손상을 받아 금속배선 콘택홀 내부에는 상기 W층이 거의 남아있지 않게 된다. 한편, 금속배선 콘택에 TiCl4증착용 소오스를 이용한 CVD Ti층을 적용하는 경우, CVD Ti 또는 CVD TiN층은 층덮힘이 우수하여 상기 PVD Ti층 보다도 약 1/4 이하의 얇은 두께를 사용할 수 있으나, 상기 CVD Ti층의 경우 상기 TiCl4소오스 내에 존재하는 Cl기가 고온에서 Ti층 형성시 반도체기판에 영향을 미쳐 상기 반도체기판이 손상되어 콘택저항 및 누설전류가 증가하고, 그에 따른 소자의 특성 및 신뢰성이 저하되는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 금속배선 콘택홀 내부에 PVD방법으로 소정 두께의 제1Ti층을 형성하고 계속해서 상기 제1Ti층 상부에 CVD방법으로 제2Ti층을 형성하여 2중구조의 희생확산방지막을 형성하고, 상기 제2Ti층 상부에 상기 금속배선 콘택홀을 매립하는 TiN층을 CVD방법으로 형성하여 상기 금속배선 콘택홀의 상부에서 오버행이 형성되는 것을 방지함으로써 매립 특성을 향상시켜 키홀이 발생하는 것을 방지하고, 콘택 저항 및 누설전류를 감소시키며 그에 따른 소자의 동작 속도 및 수율을 향상시키는 반도체소자의 금속배선 콘택 형성방법을 제공하는데 그 목적이 있다.
도 1 은 종래기술에 따른 반도체소자의 금속배선 콘택 형성방법을 도시한 단면도.
도 2 는 본 발명에 따른 반도체소자의 금속배선 콘택 형성방법을 도시한 단면도.
<도면의 주요부분에 대한 부호 설명>
11, 21 : 반도체기판 12, 22 : 층간절연막
13 : Ti층 14, 25 : TiN층
15 : W층 16 : 키홀(key hole)
23 : 제1Ti층 24 : 제2Ti층
26 : Al층
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 금속배선 콘택 형성방법은,
소정의 하부구조물이 형성되어 있는 반도체기판 상부에 금속배선 콘택으로 예정되는 부분을 노출시키는 금속배선 콘택홀이 구비된 층간절연막을 형성하는 공정과,
상기 금속배선 콘택홀 내부에 PVD방법으로 제1Ti층을 형성하는 공정과,
상기 제1Ti층 상부에 PECVD 방법으로 제2Ti층을 형성하는 공정과,
상기 제2Ti층 상부에 CVD방법으로 TiN층을 형성하되, 상기 금속배선 콘택홀이 매립되도록 형성하는 공정과,
상기 TiN층 상부에 PVD방법으로 Al층을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체소자의 금속배선 콘택 형성방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.
도 2 는 본 발명에 따른 반도체소자의 금속배선 콘택 형성방법을 도시한 단면도이다.
먼저, 워드라인(도시안됨) 및 비트라인(도시안됨) 등의 하부구조물이 형성되어 있는 반도체기판(21) 상부에 층간절연막(22)을 형성한다.
다음, 상기 층간절연막(22) 상부에 금속배선 콘택으로 예정되는 부분을 노출시키는 감광막 패턴(도시안됨)을 형성한다.
그 다음, 상기 감광막 패턴을 식각마스크로 상기 층간절연막(22)을 식각하여 금속배선 콘택홀(도시안됨)을 형성하고, 상기 감광막 패턴을 제거한다.
다음, 전체표면 상부에 PVD방법을 사용하여 제1Ti층(23)을 10 ∼ 100Å 두께로 형성한다. 이때, 상기 제1Ti층(23)은 콘택홀의 애스펙트비가 크서 층덮힘이 나쁘기 때문에 가능한한 얇게 형성하여 상기 금속배선 콘택홀 상부에서 오버행이 형성되는 것을 방지한다. 또한, 상기 제1Ti층(23)은 후속 PECVD방법을 사용한 Ti층의 형성공정시 TiCl4가스내의 Cl기에 의한 반도체기판(21)의 침식을 방지한다.
그 다음, 600 ∼ 800℃의 온도에서 N2, Ar 또는 NH3가스 또는 그 혼합가스 분위기에서 급속열처리(rapid thermal annealing, RTA)공정을 10 ∼ 120초간 실시한다.
그리고, 상기 제1Ti층(23) 상부에 플라즈마여기증착방법(plasma enhanced chemical vapor deposition, 이하 PECVD 라 함)방법을 사용하여 제2Ti층(24)을 형성한다. 이때, 상기 제2Ti층(24)은 TiCl4가스를 소오스로 사용하여 400 ∼ 700℃의 온도 및 0.1 ∼ 20torr의 압력하에서 100 ∼ 1000W의 RF 파워를 인가하여 형성하되, 10 ∼ 1000sccm의 Ar가스와 100 ∼ 10000sccm의 H2가스를 증착가스로 사용한다.
다음, 상기 제2Ti층(24) 상부에 TiN층(25)을 형성하되, 상기 금속배선 콘택홀이 매립되도록 형성한다. 이때, 상기 TiN층(25)은 TiCl4가스를 소오스로 사용하여 400 ∼ 700℃의 온도 및 0.1 ∼ 100torr의 압력하에서 형성하되, 10 ∼ 1000sccm의 Ar가스와 100 ∼ 5000sccm의 N2가스를 증착가스로 사용하고, 100 ∼ 1000sccm의 NH3가스를 반응성가스로 사용하여 열분해방식으로 형성한다. 또한, 100 ∼ 1000W의 RF 파워를 인가하여 PECVD방법으로 형성할 수 있다.
그 다음, 상기 TiN층(25)의 비저항이 130 ∼ 170μohm㎝로 다소 높기 때문에 배선저항을 낮추기 위하여 상기 TiN층(25) 상부에 Al층(26)을 PVD방법으로 형성한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 금속배선 콘택 형성방법은, 금속배선 콘택홀을 형성하고, PVD방법으로 Ti층을 얇게 형성한 후, 계속해서 CVD방법으로 Ti층을 증착하여 2중구조의 희생확산방지막을 형성한 다음, CVD방법으로 TiN층을 증착하여 상기 금속배선 콘택홀을 매립한 후, 상기 TiN층 상부에 PVD방법으로 Al층을 형성함으로써 상기 금속배선 콘택홀의 입구에 오버행이 형성되어 상기 금속배선 콘택홀 내부에 키홀이 형성되는 것을 방지하여 매립 특성을 향상시키고, 상기 PVD방법으로 Ti층을 형성하여 상기 CVD방법에 의한 Ti층 형성시 반도체기판이 TiCl4가스의 Cl기에 의해 침식되는 것을 방지하여 콘택 저항을 감소시키고 그에 따른 반도체소자의 수율 및 특성을 향상시키는 이점이 있다.

Claims (6)

  1. 소정의 하부구조물이 형성되어 있는 반도체기판 상부에 금속배선 콘택으로 예정되는 부분을 노출시키는 금속배선 콘택홀이 구비된 층간절연막을 형성하는 공정과,
    상기 금속배선 콘택홀 내부에 PVD방법으로 제1Ti층을 형성하는 공정과,
    상기 제1Ti층 상부에 PECVD 방법으로 제2Ti층을 형성하는 공정과,
    상기 제2Ti층 상부에 CVD방법으로 TiN층을 형성하되, 상기 금속배선 콘택홀이 매립되도록 형성하는 공정과,
    상기 TiN층 상부에 PVD방법으로 Al층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 금속배선 콘택 형성방법.
  2. 제 1 항에 있어서,
    상기 제1Ti층은 10 ∼ 100Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 콘택 형성방법.
  3. 제 1 항에 있어서,
    상기 제1Ti층을 형성한 다음, 600 ∼ 800℃의 온도에서 N2, Ar 또는 NH3가스 또는 그 혼합가스 분위기에서 급속열처리공정을 10 ∼ 120초간 실시하는 것을 특징으로 하는 반도체소자의 금속배선 콘택 형성방법.
  4. 제 1 항에 있어서,
    상기 제2Ti층은 TiCl4가스를 소오스로 사용하여 400 ∼ 700℃의 온도 및 0.1 ∼ 20torr의 압력하에서 100 ∼ 1000W의 RF 파워를 인가하여 형성하되, 10 ∼ 1000sccm의 Ar가스와 100 ∼ 10000sccm의 H2가스를 증착가스로 사용하여 형성하는 것을 특징으로 하는 반도체소자의 금속배선 콘택 형성방법.
  5. 제 1 항에 있어서,
    상기 TiN층은 TiCl4가스를 소오스로 사용하여 400 ∼ 700℃의 온도 및 0.1 ∼ 100torr의 압력하에서 형성하되, 10 ∼ 1000sccm의 Ar가스와 100 ∼ 5000sccm의 N2가스를 증착가스로 사용하고, 100 ∼ 1000sccm의 NH3가스를 반응성가스로 사용하여 열분해방식으로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 콘택 형성방법.
  6. 제 1 항에 있어서,
    상기 TiN층은 100 ∼ 1000W의 RF 파워를 인가하여 PECVD방법으로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 콘택 형성방법.
KR1019980061909A 1998-12-30 1998-12-30 반도체소자의 금속배선 콘택 형성방법 KR100307827B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061909A KR100307827B1 (ko) 1998-12-30 1998-12-30 반도체소자의 금속배선 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061909A KR100307827B1 (ko) 1998-12-30 1998-12-30 반도체소자의 금속배선 콘택 형성방법

Publications (2)

Publication Number Publication Date
KR20000045351A KR20000045351A (ko) 2000-07-15
KR100307827B1 true KR100307827B1 (ko) 2001-11-02

Family

ID=19568605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061909A KR100307827B1 (ko) 1998-12-30 1998-12-30 반도체소자의 금속배선 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR100307827B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502673B1 (ko) * 2002-07-05 2005-07-22 주식회사 하이닉스반도체 반도체소자의 티타늄막 형성방법 및 배리어금속막 형성방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400031B1 (ko) * 2001-01-17 2003-09-29 삼성전자주식회사 반도체 소자의 콘택 플러그 및 그 형성 방법
KR20040038147A (ko) * 2002-10-31 2004-05-08 주식회사 하이닉스반도체 반도체 소자의 배리어 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502673B1 (ko) * 2002-07-05 2005-07-22 주식회사 하이닉스반도체 반도체소자의 티타늄막 형성방법 및 배리어금속막 형성방법

Also Published As

Publication number Publication date
KR20000045351A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
KR100215846B1 (ko) 반도체장치의 배선형성방법
KR20010023696A (ko) Ｃｖｄ 장벽층을 갖는 보더리스 비아들
KR100790452B1 (ko) 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
KR20000057879A (ko) 고융점금속질화막 및 고융점금속실리사이드막을 이용한배선을 갖는 반도체장치 및 그 제조방법
KR20010048302A (ko) 반도체소자의 컨택 형성방법
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
JPH05234935A (ja) 半導体装置及びその製造方法
KR100451493B1 (ko) 반도체소자의금속배선형성방법
KR100324020B1 (ko) 반도체소자의금속배선형성방법
KR100197669B1 (ko) 반도체 소자의 금속배선 형성방법
KR100227622B1 (ko) 반도체 소자의 비트 라인 형성 방법
KR100406562B1 (ko) 금속배선형성방법
KR100353534B1 (ko) 반도체 소자의 금속배선 형성방법
KR100256825B1 (ko) 반도체소자의 금속배선 형성방법
KR100695483B1 (ko) 반도체소자의 메탈콘택 형성 방법
KR100235947B1 (ko) 반도체 소자의 제조방법
KR100396684B1 (ko) 반도체장치의금속배선형성방법
KR100197665B1 (ko) 반도체 소자의 금속배선 형성방법
KR970004771B1 (ko) 반도체 소자의 금속배선 형성방법
KR100250733B1 (ko) 반도체 소자의 다중 금속층 형성 방법
KR101127025B1 (ko) 반도체 소자의 구리 배선 형성방법
KR20000042470A (ko) 반도체소자의 금속배선 형성방법
KR20090001198A (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR20020002602A (ko) 반도체소자의 비트라인 형성 방법
KR20030059456A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090727

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee