KR970004771B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

Abstract

내용없음.

Description

반도체 소자의 금속배선 형성방법

제1도는 종래기술에 따른 반도체 소자의 금속배선 형성후 스텝커버리지 특성을 나타내는 단면도.

제2도는 본 발명에 따른 일실시예에 따른 반도체 소자의 금속배선 형성시 공정 단면도.

* 도면의 주요부분에 대한 부호의 설명

10 : 실리콘 기판 20 : 산화막

30 : 티타늄/티타늄나이트라이드막 40,60,70 : 알루미늄막

50 : Al₂O₃막

본 발명은 소자간의 전기적 연결을 위한 반도체 소자의 금속배선 형성방법에 관한 것으로, 특히 금속막을 3단계 증착하여 스텝커버리지 특성을 향상시키기 위한 반도체 소자의 금속배선 형성방법에 관한 것이다.

일반적으로, 물리 증착법(Physical Vapor Deposition)은 모재위에 증착재료를 물리적 기구(Mechanism)에 의해 증착시키는 방법으로, 증착막과 모재의 접착력이 우수하고, 화학 증착법에 비해 저온 공정이라는 장점이 있어 현재 소자의 금속막 증착법으로 가장 널리 사용되고 있으나, 상기 물리 증착법은 스퓨터링의 메카니즘상 평면 부위에는 증착이 잘되지만 콘택홀 측벽 부위에서의 증착이 어려워 단차 피복선(Step Coverage) 특성이 나쁘게 된다.

반도체 소자가 점차 고집적화되어감에 따라 디자인 룰의 감소는 필연적이고, 이에 따른 금속배선층 콘택홀의 크기 감소 및 단차비(Aspect Ratio)의 증가로 인해 금속막의 금속배선층 콘택홀의 층입시 많은 어려움을 야기시키게 되고, 또한 높은 단차비로 인한 금속배선층의 단차 피복선(Step Coverage)의 특성 열화는 반도체 소자의 신뢰도 저하 및 수율감소의 요인으로 작용하므로 고도의 공정기술을 요한다.

제1도는 종래기술에 따른 반도체 소자의 금속배선 형성후 스텝커버리지 특성을 나타내는 단면도로, 이를 참조하여 종래기술을 개략적으로 살펴보면 다음과 같다.

도면에 도시된 바와 같이 소정의 하부층이 기 형성된 실리콘 기판(1)상의 산화막(2)을 선택 식각하여 소정부위의 실리콘 기판(1)이 노출되는 콘택홀을 콘택홀을 형성하고, 전체구조 상부에 장벽금속막으로 티타늄/티타늄나이트라이드막(도시하지 않음)을 증착한 후, 상기 장벽금속막 상부에 약 150℃ 내지 350℃정도의 온도에서 물리 증착법으로 금속막(3)을 증착하고 식각하여 금속배선을 형성한다.

도면부호 a는 산화막의 두께, b는 콘택홀의 폭, c는 콘택홀 측벽에 증착된 금속막의 두께, d는 콘택 상단부에 증착된 금속막의 두께를 각각 나타낸다. 따라서 종횡비는 a/b, 단차 피복선은 {c/d}×100(%)로 나타낼 수 있다.

그러나, 상기와 같이 150℃ 내지 350℃의 온도에서 금속막 증착 공정을 진행하게 될 경우 상기 금속막은 증착 메카니즘상 콘택홀 저면 모서리 부분 및 측벽에서 증착 속도가 떨어지게 되어 금속막의 단차 피복선의 특성이 취약하게 된다. 이러한 현상은 반도체 소자가 고집적화되고 종횡비가 커질수록 두드러지게 되어 결국에는 금속배선이 끊어지게 되는 현상(도면부호, A)을 초래하게 된다.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 양호한 단차 피복선의 특성을 갖는 반도체 소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은 반도체 기판상의 층간절연막을 관통하여 소정부위의 반도체 기판에 콘택되는 반도체소자의 금속배선 형성방법에 있어서, 전체구조 상부에 제1금속막을 형성하는 단계; 상기 제1금속막 상부에 금속 절연막을 형성하는 단계; 전체구조 상부에 제2금속막을 형성하는 다음, 상기 제2금속막에 대해 열처리하여 플로우시키는 단계; 및 전체구조 상부에 제3금속막을 형성하는 단계를 포함하는 것을 특징으로 한다.

본 발명은 소자간의 전기적 연결을 위한 금속막 증착시 종래의 물리증착법 대신 금속막을 3단계로 나누어 형성하고, 이와 함께 플로우 방법(Metal Flow)을 병행하여 콘택홀 측벽 부위와 같이 증착이 어려운 지역에 금속이 흘러내리게 해서 금속막의 단차 피복선의 특성을 개선하기 위한 기술이다.

이하, 첨부된 도면을 참조하여 본 발명을 상술한다.

제2a도 내지 제2e도는 본 발명에 따른 일실시예의 반도체 소자의 금속배선 형성공정 단면도이다.

먼저, 제2a도는 소정의 하부층이 기 형성된 실리콘 기판(10) 상부에 층간절연막으로 산화막(20)을 형성하고, 금속배선 형성용 콘택 마스크를 사용하여 상기 산화막(20)을 선택식각하여 소정부위의 실리콘 기판(10)이 노출되는 콘택홀을 형성한 후, 전체구조 상부에 식각장벽막으로 티타늄/티타늄나이트라이드막(30)을 형성한 다음, 상기 티타늄/티타늄나이트라이드막(30) 상부에 약 1000Å 내지 5000Å 두께의 제1알루미늄막(40)을 형성한 것을 도시한 것이다.

이어서, 제2b도는 상기 제1알루미늄막(40) 상부에 Al₂O₃막(50)을 10Å 내지 200Å정도의 두께로 형성한 것을 도시한 것으로, 이때 형성된 Al₂O₃막은 이후 공정에서 알루미늄막 증착과 동시에(IN-SITU) 고온 플로우 공정시 하층막인 상기 제1알루미늄막(40)에 손상되는 것을 방지하는 역할을 하게 된다.

계속해서, 제2c도는 상기 Al₂O₃막(50) 상부에 약 1000Å 내지 5000Å정도 두께의 제2알루미늄막(60)을 증착한 것을 도시한 것으로, 상기 제2알루미늄막(60)이 콘택홀 저면 모서리 부분까지 미처 형성되지 못하고 배선이 끊어지게 되는 현상(도면부호, A)이 발생한다.

이어서, 제2d도는 상기 제2알루미늄막(60) 증착과 동시에 450℃ 내지 550℃의 고온에서 열처리한 것을 도시한 것으로, 이때 상기 제2c도에 도시된 바와 같이 돌출(Overhang)된 부위의 제2알루미늄막(60)이 단차 피복선의 특성이 취약한 콘택홀 저면 모서리 부분으로 플로우됨으로써 단차 피복선의 특성이 상당히 개선됨을 알 수 있다.

마지막으로, 제2e도는 상기 제2d도의 열처리 공정에 의해 플로우된 제3알루미늄막(60) 상부에 약 5000Å 내지 10000Å 두께의 제3알루미늄막(70)을 증착하여 최종적인 금속배선 형성공정을 완료한 상태를 도시한 것이다.

상기와 같이 이루어지는 본 발명은 3단계에 걸쳐 금속막을 형성하되 금속막 증착후 열처리하여 단차 피복선의 특성이 열악한 부위 즉, 콘택홀 저면 모서리 부분에 플로우되도록 함으로써, 열악한 단차 피복선의 특성을 향상시킬 수 있어 소자의 재현성(Reliability) 및 신뢰성을 향상시킬 수 있다.

Claims (8)

1. 반도체 기판상의 층간절연막을 관통하여 소정부위의 반도체 기판에 콘택되는 반도체 소자의 금속배선 형성방법에 었어서, 전체구조 상부에 제1금속막을 형성하는 단계; 상기 제1금속막 상부에 금속 절연막을 형성하는 단계; 전체구조 상부에 제2금속막을 형성한 다음, 상기 제2금속막에 대해 열처리하여 플로우시키는 단계; 및 전체구조 상부에 제3금속막을 형성하는 단계를 포함해서 이루어진 반도체 소자의 금속배선 형성방법.
2. 제1항에 있어서, 상기 제1금속막을 형성하는 단계 이전에 장벽금속막을 형성하는 단계를 더 포함해서 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
3. 제1항에 있어서, 상기 열처리는 약 450℃ 내지 550℃정도의 온도범위에서 진행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
4. 제1항에 있어서, 상기 제1 내지 제3금속막은 알루미늄막인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
5. 제1항에 있어서, 상기 금속 절연막은 Al₂O₃막인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
6. 제1항에 있어서, 상기 장벽금속막은 티타늄/티타늄나이트라이드막인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
7. 제4항에 있어서, 상기 제1 내지 제3알루미늄막은 각각 1000Å 내지 5000Å 내지 5000Å 및 5000Å 내지 10000Å정도의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
8. 제7항에 있어서, 상기 Al₂O₃막은 약 10Å 내지 200Å정도의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.