JPH0391930A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0391930A
JPH0391930A JP2227859A JP22785990A JPH0391930A JP H0391930 A JPH0391930 A JP H0391930A JP 2227859 A JP2227859 A JP 2227859A JP 22785990 A JP22785990 A JP 22785990A JP H0391930 A JPH0391930 A JP H0391930A
Authority
JP
Japan
Prior art keywords
layer
region
metal
contact
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2227859A
Other languages
English (en)
Inventor
Kuang-Yi Chiu
クアン―イ・チュウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH0391930A publication Critical patent/JPH0391930A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、一般に半導体装置に関連し、更に詳細には半
導体装置の共面、自己接合接触構造の製作方法に関する
。
〔従来技術とその問題点〕
近年、超大規模集積（　ｒＶＬｓＩ」）技術の進歩によ
り、トランジスタのような個々の半導体装置を一層多く
集積回路チップのますます小さくなりつつある面積に実
装する必要が生じてきた。これら装置の寸法はサブミク
ロンの範囲に達しており、このような装置を低抵抗接触
で相互に接続することはますます困難になってきている
。遭遇する困難（問題点）には、浅いソース・ドレイン
接合領域を通して生ずるスパイクや各種の接触（接点）
エッチ・ストップの問題がある。
従来の典型的な方法により製作される集積回路半導体を
第１図に示す。全体的に１０で示したＭＯＳＦＥＴ　ｌ
−ランジスタのような装置（素子）がシリコン基板ｌｌ
の上に構威される。第１および第２のフィールド酸化物
層１２および１３が基板１１の上に一定の間隔で形成さ
れている。層ｌ２と１３との間で、基板ｌ１のソース拡
散領域ｌ４が第１の層１２に接し、ドレイン拡散領域１
５が第２の層１３に接している。
ゲートｌ６は、たとえばポリシリコンから成るが、ソー
スおよびドレイン領域１４、１５の一部、および該領域
間の基板１１の他の部分上に存在している。
ポリシリコン層１７の第１の末端はフィールド酸化物層
１３の一部にある。そして、１１７の第２の末端は、第
１図の視野外まで延びて、たとえば隣接半導体のゲート
を画定している。燐ケイ酸（ｐｈｏｓｐｈｏｓｉｌｉｃ
ａｔｅ）ガラスのようなバッシベーションＪｉ２０が構
造全体上に存在している。製造工程中に、ソースおよび
ドレインの接触穴２１および２２がパンシベーション層
２０を貫いてそれぞれソースおよびドレインの拡散領域
１４およびｌ５まで工・ンチされ、また接触穴２３がＮ
２０を貫いてポリシリコン層１７までエッチされる。
次に、アルミニウム合金のような金属層が第１図の装置
の上に堆積され、第２図に示す装置を生ずる。金属層は
装置全体にわたり堆積され、次いでエッチされて、穴２
１を通ってソース領域１４と接触する第１の接触２４を
、および穴２２および２３を通して、ドレイン領域１５
とポリシリコン層１７との間に直接接触を形成する第２
の接触２５を生ずる。
トランジスタ１０のような装置の全体寸法が小さくなる
につれて、リトグラフの整合不良および接点エッチ中の
アンダーカットから生ずる欠陥は、接触穴２ｌと２２と
の間隔（Ａ）、およびゲート１６と酸化物層１２および
ｌ３の縁との間隔（Ｂ）、（Ｃ）を大きくすることによ
り回避された。この隙間の増大によりチップ上に設置す
ることができる装置の数が制限されるばかりでなく、接
合キャバシタンスや接触抵抗も増大し、そのため装置の
性能が低下する。
この隙間を減らして装置の性能を改善しようとしたこと
により拡散領域１４および１５での接合が非常に浅くな
り、金属２４および゜２５が拡散領域を貫通して下の基
板まで達するスパイクの問題がしばしば発生した。エッ
チ・ストップの問題が装置の幾何学的形状寸法を一ｉｉ
し＜管理することおよび金属接触の上面を平らにする必
要から発生した。
リフロー、サリサイド、および平坦化のような方法がこ
れらの問題を解決しようとする努力を続ける中で試みら
れてきた。しかし、装置の寸法がサブξクロンの範囲ま
で縮小するにつれて、これらの方法は、これらの問題す
べてを同時に解決するには適当でなくなった。したがっ
て、サブミクロン範囲の寸法を有する半導体装置におい
て、接合スパイク、高接合キャパシタンス、および接触
エッチ・ストップの問題という悪影響を受けることなく
低抵抗接触を製作する方法に対する必要性が存在する。
［発明の目的］ 本発明の目的は、サブミクロン範囲のような小さな寸法
を有する半導体装置において、共面、自己整合半導体接
触構造を形成する方法を提供する。
接触抵抗および接合キャパシタンスは低く、また接合ス
パイクや接触エッチ・ストップの問題のような悪影響は
回避されている。
〔発明の概要〕
本発明の方法によれば、ポリシリコンのパッドが、半導
体基板のソースおよびドレイン拡散領域に隣接するフィ
ールド酸化物領域の上面に設置される。次に、非常に導
電的な材料のスｌ−　ＩＪップを各パッドの上に形成す
る。各ストリップはそのパッドの側面を下って隣接拡散
領域まで延びて、その拡散領域とパッドの上面との間に
導電径路を確保する。製作の後段で、パッドの上面でそ
のストリップとの接触を確保し、これにより拡散領域ま
で下方にエッチする必要性または金属接触をこれら領域
上に直接堆積する必要性を回避している。
更に詳細には、本発明の方法は、基板の表面に第１およ
び第２のフィールド酸化物領域を形成する段階、フィー
ルド酸化物領域の間に島状にゲート酸化物層を形成する
段階、第１および第２のフィールド酸化物層の上に第１
および第２の共面ポリシリコン・パッドを形成する段階
、ゲートと第１のフィールド酸化物領域との間にソース
拡散領域を、およびゲートと第２のフィールド酸化物領
域との間にドレイン拡散領域を形成する段階、パッドお
よび基板を耐火金属で被覆する段階、金属を反応性層で
被覆する段階、金属および反応性層を使用して、一つは
ソース領域と第１のパッドとの間に延び、他方はドレイ
ン領域と第２のパッドとの間に延びる、１対の導体を形
戊する段階、およびパッドの上面で導体との電気的接触
を確保する段階、から構或される。
一実施例では、導体は反応性層をエッチして、第１のパ
ッド上にあり且つソース領域の一部の上に延びる第１の
ストリップ、および第２のパッド上にあり且つドレイン
領域の一部の上に延びる第２のストリップを形威し、次
にアニールして導体を形威することにより形威される。
反応性層は好適には非晶質シリコンである。
アニールは好適には段階に分けて行う。第１の段階は比
較的低い温度でアニールして、金属がシリコンで覆われ
ている場所で金属をシリコンと反応させ、また金属がシ
リコンで覆われていない場所では金属を下層のソースお
よびドレイン領域と反応させることから戒る。次に未反
応金属を除去する。最後に、比較的高い温度でアニール
して反応を完了する。
他の実施例では、導体は、比較的低い温度でアニールし
て酸化物領域上に窒化物を、またシリコン領域上にシリ
コン化合物を形成し、エッチして導電ストリップを形威
し、そして比較的高い温度でアニールすることにより形
成される。好適には金属はチタニウム、反応層は窒化チ
タニウムである。
パッドは、たとえば、ポリシリコン層を島領域および各
フィールド酸化物領域の部分の上に形威し、次にポリシ
リコンおよび下層のゲート酸化物をエッチすることによ
り作られる。
好適には拡散層は、パッドおよび基板を誘電体層で被覆
し、この層を方向性エッチしてパッドの周りに酸化物の
スペーサを作り、次にイオン注入打込みにより拡散領域
を作ることにより形威される。
一実施例では電気接触は、導体上にパッシベーション層
を形威し、パッド上に層を貫通する穴を作り、次の穴の
中に金属を堆積して穴の底で導体との接触を行うことに
より確保される。
他の実施例では、半導体は、パッドの上面にある導体の
部分を除き、第１の誘電体層で被覆し、次に構造全体を
第２の誘電体層で被覆し、パッド上の第２の層を貫いて
穴を作り、次に金属を堆積して導体との接触を行う。そ
の第１の層は、たとえば、構造全体を被覆し、フォトレ
ジストを施し、エッチして層をパッド上の導体のレベル
まで平坦にする。第１の層より第２の層で速く反応する
エッチャントを用いて穴を作る。不注意または設計によ
り接触穴が下のパッドより広くならなければ害は無い。
本発明の他の特徴および利点は、本発明の原理を実例を
用いた以下の詳細な説明から明らかになるであろう。
〔実施例〕
図面に示すとおり、本発明は、サブミクロン範囲もの小
さい寸法を有する半導体装置（素子）内に共面、自己整
合接触（接点）構造を製作する方法を提供する。なお、
以下の説明において、接触とは接点をも意味する場合も
含むとする。
ますます多数の半導体装置（素子）を集積回路チップに
実装しようとする絶えざる努力が行われてきた。装置全
体の寸法が小さくなるにつれて、リトグラフの不整合や
接点エッチ中のアンダカットから生ずる欠陥は接点穴と
隣接するゲート領域および酸化物領域の縁との間の隙間
を大きくすること６こより回避されてきたが、装置の密
度および性能が制限されるという犠牲が払われた。接合
キャパシタンスおよび接触抵抗を下げることにより装置
の性能を向上させるためにそれら隙間を減らそうとする
と、今度は接合スパイクやエッチ・ストップの問題が生
じた。リフロー（ｒｅｆ　ｌｏｗ）、サリサイド（ｓａ
ｌｆｃｉｄｅ）、および平坦化のような方法がこれら問
題点を解決しようとして使用されたが、半導体装置の寸
法がサブミクロン範囲にまで縮小されるにつれてこれら
の方法は不適当になってきた。
本発明によれば、共面、自己整合接触構造は、半導体の
フィールド酸化物領域上に共面ボリシリコン・パッドを
形成し、そのパッドの上面と隣接拡散領域との間に導電
性ストリップを設置し、次に直接拡散領域とではなく該
パッドの上面の該導電ストリップと電気的接触を確立す
ることにより製作される。得られる接触構造には多数の
利点がある。拡散領域内に接点用の穴を開く必要がない
ので、接点穴のエッチングから生ずる、また穴の中に金
属または他の接点プラグ材を設置することに関連する応
力から生ずる接合スパイクや接触低下が回避される。接
触（接点）はすべて共面であり、ポリシリコンおよびフ
ィールド酸化物の上に開いており、エッチ・ストップの
問題がほとんど無くなる。後端処理に必要な種類の平面
分離トボロジーの必要はない。しかしチップ上のすべて
の半導体のすべての接触について一つのレジストレ一シ
ョン誤差が存在する。接触抵抗および接合キャパシタン
スが低く、そのため半導体の性能が向上する。
更に詳細に述べれば、第３図乃至第１２図は本発明の実
施例による共面、自己整合接触構造を作る隙の連続段階
を示す。第１および第２のフィールド酸化物領域３ｌお
よび３３をシリコンのような半導体材料の基板３７の平
面状表面３５に形成する。領域３１および３３は基板３
７の島領域３９により互いに分離されており、領域３１
、３３、および３９は共に基板３７の半、導体装置を製
作する区域を画定している。
通常、複数の半導体装置が半導体チップ上に同時に製作
される。したがって、別の島領域４３により第２の領域
３３から分離され且つ第２の半導体装置を作る区域を画
定する第３のフィールド酸化物領域４１が領域３１およ
び３３と同時に形威される。他のこのような領域も図面
に示してない基板上の他の場所に形威される。
次にゲート酸化物層４５および４７が、熱成長法または
類似の方法により、それぞれ島３９および４３の平面状
表面に形威され、第３図に示す構造が生ずる。次に、た
とえば（第４図に示すように）島領域３９および４３お
よび各フィールド酸化物領域３１、３３、および４１の
部分の上にポリシリコン層５５を形威し、該ポリシリコ
ン層５５および下層のゲート酸化物層４５をプラズマ・
エッチングまたは類似の方法でエッチすることにより、
三つの共面ポリシリコン・パッド４９、５１および５３
を形成し、第５図の構造を生ずる。
第１のパッド４９は第１のフィールド酸化物領域３１の
部分の上にあり、第２のパッド５１は第２のフィールド
酸化物領域３３の部分の上にあり、第３のパッド５３は
島領域３９の内部のゲート酸化物層４５の部分の上にあ
ってゲート領域５７を画定しており、そして島領域３９
のうちの酸化物層４５の残りはエッチにより除去されて
しまっている。第２のパッド５１は第２の酸化物領域３
３から島領域４３を横断して延び、第３のフィールド酸
化物領域４１の一部を覆っている。
次に、ソース拡散領域５９をゲート領域５７と第１のフ
ィールド酸化物領域３ｌとの間の島領域３９に形成し、
ドレイン拡散領域６１をゲート領域５７と第２のフィー
ルド酸化物領域３３との間の島領域３９に形成する。こ
れらの拡散領域は好適にはパッド４９、５１、および５
３、およびパッド間の基板表面３５を誘電体層（図示せ
ず）で被覆し、この誘電体層を方向性エッチしてパッド
の周りに酸化物スペーサ６３を与え、そしてイオン注入
打込みを行って拡散領域５９および６１を形成すること
により形威され、第６図に示す構造を生ずる。
次の段階は、バシド４９、５１，および５３、および基
板３７の露出面を、第７図に示すように、タングステン
、チタン、コバルト、ニッケル、またはモリブデン、ま
たは白金またはパラジウムのような貴金属のような、金
属耐火性（ｒｅｆｒａｃｔｉｖｅ　ｍｅｔａｌ）６５で
被覆し、次に今度は金属６５を、第８図に示すように、
非品質シリコンのような反応性層６６で被覆することで
ある。
金属６５および非品質シリコン層６６は好適には、一度
の汲み上げで順次スバッタ堆積させ、境界面酸化物がほ
とんど生威されないようにする。このようにしなければ
、次のステップで述べられるケイ化物の生成を妨げるこ
とになる。これについては次の段階で説明することにす
る。層６６は充分厚く、ケイ化物の生戒中下層の金属６
５と完全に反応する。
次に層６６をエッチして、第９図に最も良く示してある
ように、第１のパッド４９の上に横たわりそこからソー
ス領域５９の第１の部分７１の上方まで延びる第１のス
トリップ６７、および第２のパッド５１の上に存在して
そこからドレイン領域６１の第１の部分７３の上方まで
延びる第２のストリップ６９を形成する。このエッチは
好適には、層６６をフォトレジストで被覆し、フォトレ
ジストを所要パターン状に露光し、金属６５に対して選
択性が高いため金属６５がエッチングにより比較的影響
されない特徴を持つフッ素系プラズマ雰囲気を用いてエ
ッチすることにより行われる。
次に、第１０図に最も良く示してあるように、金属６５
をストリップ６７および６９、および基板と反応させ、
それぞれソース領域５９およびドレイン領域６１と電気
的に接触する第１および第２のケイ化物導体７５および
７７を形成する。
金属とシリコンとの間の反応は好適には、比較的低い温
度でアニールして、非晶質シリコンで覆われている金属
の部分を非晶質シリコンと反応させ、また非晶譬シリコ
ンで覆われずシリコン基板のソースおよびドレイン領域
を覆っている金属の部分を基板と反応させることにより
行われる。次に未反応金属を除去し、比較的高い温度で
アニルを完了する。
更に詳細に述べれば、反応中、非品質シリコンで覆われ
ている金属の部分は非晶質シリコンと反応して導電性ケ
イ化物を形成し、そして非晶質シリコンで覆われていな
い金属の部分は代りに下層のシリコンと反応して導電性
ケイ化物を形成する。
ソース領域５９の第１の部分７１の上に存在する金属は
非品質シリコンで覆われていてこれと反応し、ソース領
域５９の第２の部分７９の上に存在する金属は非晶質シ
リコンで覆われていず、代りに領域５９の表面と反応す
る。その結果、ソース領域５９と良，好な電気接触を威
し、ソース領域５９からパッド４９の上面の上まで延び
るケイ化物導体７５が生ずる。
同様に、ドレイン領域６１の第１の部分７３の上に存在
する金属は非晶質シリコンで覆われていて、これと反応
し、ドレイン領域６１の第２の部分８１の上に存在する
金属は非晶質シリコンで覆われていす、代りにドレイン
領域６１の表面と反応する。その結果、ドレイン領域６
１と良好な電気接触を威し、パッド５ｌの上面の上まで
延びるケイ化ｈａ体７７が生ずる。
第３のパッド５３の上に存在する金属は非品質シリコン
で覆われていないのでパッド５３の上部と反応してケイ
化物８３を形成する。しかし、パッド５３の側面で酸化
物スペーサ６３を覆っている金属には反応する上層およ
び下層のシリコンが存在しないので、反応しないままに
なっている。この未反応金属（これは第１０図には示し
てない）は第２のア二一リング前に上述のように除去さ
れる。
最後に、バ・冫ド４９および５１を覆っている導体７５
および７７の部分により電気接触を確保する。本発明の
一実施例ではこれは、第１１図に示すように、導体７５
および７７の上にパンシベーション層８５を形成し、第
１のパッド４９の上のバッシベーション層８５を貫いて
第１の導体７５まで第１の穴８７を作り、また第２のパ
ッド５ｌの上の層８５を貫いて第２の導体７７まで第２
の穴８９を作ることにより行われる。
次に金属ブラグ９１および９３をそれぞれ穴８７および
８９の中に堆積して、第１２図に示すように穴の底に導
体との電気接触を確保する。
前に注記したように、複数の半導体装置が基板３７の各
部に同時に製作される。上の説明から、これら各装置の
ソース、ドレイン、およびゲートの各領域と電気接触を
成す導電性ケイ化物ス｝　ＩＪップはすべて、パッド４
９、５１、および５３と同様のポリシリコン・パッドの
上面に広がっており、したがってすべて共面であること
が明らかであろう。
したがって、、これら各導体のすべてに達するように金
属接触を挿入することができる穴を作るにはバッシベー
ションＪｌｉ８５を貫いて一つの深さまで一度のエッチ
を行うだけでよい。これにより従来今まで種々な深さに
ある装置の導電部分まで達するのに異なる深さのエッチ
を行わなければならない結果生じた問題が回避される。
別の実施例では、第１３図に示すように、導体７５およ
び７７との電気接触は第１０図の装置（パッド４９およ
び５ｌの上にある導体７５および７７の部分を除く）を
第１の誘電体層９５で覆うことにより形威される。
次に、層９５および導体７５および７７の露出部分を第
２の誘電体層９７で覆う。次に第１のパッド４９の上の
第２の層９７を貫いて第１の導体７５まで第１の穴９９
を明け、そして第２のパッド５ｌの上の第２の層９７を
貫いて第２の導体７７まで第２の穴１０１を明けるが、
第１４図に示すように穴９９および１０１の深さは同じ
である。最後に、第１５図に示すように、金属を穴９９
および１０１の中に堆積して穴の底でそれぞれ導体７５
および７７との電気接触１０３および１０５を確保する
。
第１の誘電体層９５は好適には、半導体全体を適切な誘
電材料で覆い、その上に厚いフォトレジストを回転塗布
し、そして誘電体層をパッドの上に存在している導体７
５および７７の部分のレベルまでエッチバンクして平坦
にすることにより形威される。第１の誘電体層に適切な
材料は、たとえば、燐ケイ酸ガラス、硼ケイ酸燐酸塩ガ
ラス、ＴＥＯＳ、窒素物、またはスビンオン（ｓｐｉｎ
−ｏｎ）　　・ガラスのような材料から形成することが
できる。
穴９９および１０１は好適には、第２の誘電体層９７に
関して第１の誘電体層９５に関するよりも少くともｌＯ
倍速く反応するエッチャントを用いてエッチングするこ
とにより形威される。よって導体７５および７７は半導
体の他の部分を損傷せずに露出される。
穴９９と１０１との整合はそれ程注意深くする必要はな
く、穴の一方がその下にあるパッドより広いか、または
そのパッドに対してわずかに不整合である場合には悪影
響はない。したがって、必要なら一方または両方の穴を
下層のパッドより故意に広くすればよい。
今度は本発明の別の実施例による半導体装置の製作法に
ついて説明することにする。この別の実施例では、導体
７５および７７は、非晶質シリコンではなく窒化チタン
から或る反応性層から形成される。チタンの上に窒化チ
タンを堆積することにより半導体を製作する技法、およ
びこの技法の長所については、特願平２−１３２４０１
号に詳細に述べられている。
この別の実施例による半導体装置の製作法は第７図に示
すように金属６５が堆積されるまでは上述のように進行
する。次に、第１６図に示すように第８図のＮ６６と同
等の反応性層１１１を構造上に堆積する。金属６５は好
適にはチタン、および反応性層１１１は好適には窒化チ
タンから構戒される。
層１１１を堆積してから、構造を窒素雰囲気中で比較的
低温でアニールする。このアニール中、金属６５および
反応性層１１１は結合して第１７図に最も良く示すよう
に、構造全体を覆う一つの窒化チタン層１１３になる。
その他、金属６５で覆われているあらゆるシリコンは、
その金属と反応してケイ化チタンのようなシリコン化合
物を形成する。
特に、パソド４９の上面は金属と反応して、パッド４９
を覆い且つ窒化チタン層１１３の下に存在するケイ化チ
タンＮ１１５を形威する。同様に、パッド５１の表面は
金属と反応して、ケイ化チタン層１１７を形成する。パ
ッド５３の表面は金属と反応して、ケイ化チタン層１１
９を形成する。ソース領域５９の表面は金属と反応して
ケイ化チタンＪｉ　１２１を形成する。ドレイン領域６
１の表面は金属と反応して、ケイ化チタン層１２３を形
成する。
低温アニーリングの後、層１１３をエッチして、たとえ
ばフォトレジスト・マスクを施して露光し、ドライエッ
チを利用することにより導電ストリップを形成する。次
に比較的高い温度で第２のアニールを行う。得られる構
造を第１８図に示す。窒化チタンの第１の導体１２５は
、第１０図に示す実施例の導体７５と同等であるが、第
１のパッド４９の上面からソース領域５９まで延びてお
り、そして窒化チタンの第２の導体１２７は第２のパッ
ド５■の上面からドレイン領域６１まで延びている。
導体１２５はソース領域５９の表面のケイ化チタン層１
２１と緊密に接触し、これによりソース領域５９と第１
のパッド４９の上面との間に非常に高い導電的な径路を
確保している。同様に導体１２７はドレイン領域６１の
表面の層１２３と接触してドレイン領域６１と第２のパ
ッド５１の上面との間に導電径路を確保している。
最後に、電気接触が実質上前述のように、たとえば第１
１図の層８５のようなパッシベーシゴン層の堆積により
、または第１３図の層９５のような誘電体層の堆積によ
り進めることにより形成される。
［発明の効果〕 以上の説明より明らかなように、本発明はサブごクロン
範囲のような小さい寸法を有する半導体装置において共
面、自己整合形接触構造を製作する方法を提供すること
が明らかである。本発明を実施する装置は、リソグラフ
不整合や、接触エッチ中のアンダーカットという悪影響
無しに非常に小さくすることができ、装置を集積回路チ
ップ上に密集してパックすることが可能となる。また接
触抵抗および接合キャバシタンスは小さく、接合スパイ
クや接触エッチ・ストップの困難性というような問題は
回避されている。
本発明の或る特定の実施例を説明し、図示してきたが、
本発明はこれまで説明し図示した特定の形態または部品
の配列に限定されるものではなく、当業者であれば種々
の修正または変更を加えることが可能であるが、それら
も本発明に含まれるものである。それ故、付記した特許
請求の範囲の範囲内で、本発明は特別に説明し且つ図示
したもの以外に実施することができる。
【図面の簡単な説明】
第１図および第２図は従来の半導体装置の断面図、 第３図から第１２図は本発明による半導体装置の製造方
法により製造される各段階の半導体装置の断面図、 第１３図から第１５図は本発明の他の実施例による半導
体装置の製造方法を示した図、 第１６図から第１８図は本発明のさらに他の実施例によ
る半導体装置の製造方法を示した図である。 ｌｌ：シリコン基板 １２，１３：フィールド酸化層、１４：ソース１５：　
ドレイン、１６：ゲート、 ２０：パシベーション層、２１、２２：接点穴、２４：
金属層、３７：基板、３９，４３：島領域３１，　３３
．　４１　：フィールド酸化層４５：ゲート酸化層、５
５：ポリシリコン層６３二酸化スペーサ、５７：ゲート
領域６６：反応性層、６５：耐火金属 ７５．７７：ケイ化物導体、８５：バシベーション層９
１，９３：ブラグ、９５：第１誘電体層、９７：第２誘
電体層

Claims (1)

    【特許請求の範囲】
  1. 基板に第１、第２フィールド酸化物領域を形成すること
    、前記第１、第２フィールド酸化物領域の間の島領域に
    ゲート酸化物層を形成すること、前記第１、第２フィー
    ルド酸化物領域上に第１、第２ポリシリコンパッドを、
    前記ゲート酸化物層上に前記パッドと共面を有しゲート
    領域を画定するポリシリコンパッドをそれぞれ形成する
    こと、前記ゲート領域と第１フィールド酸化物領域との
    間にソース拡散領域を前記ゲート領域と第２フィールド
    酸化物領域との間にドレイン拡散領域をそれぞれ形成す
    ること、前記パッドおよび前記基板を耐火金属で被覆す
    ること、前記耐火金属を反応性物質で被覆すること、前
    記耐火金属および反応性物質により前記ソースおよびド
    レイン領域から前記対応するパッド上に延びた第１、第
    ２導電体を形成することを含む半導体装置の製造方法。
JP2227859A 1989-08-30 1990-08-29 半導体装置の製造方法 Pending JPH0391930A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US400,609 1989-08-30
US07/400,609 US4994402A (en) 1987-06-26 1989-08-30 Method of fabricating a coplanar, self-aligned contact structure in a semiconductor device

Publications (1)

Publication Number Publication Date
JPH0391930A true JPH0391930A (ja) 1991-04-17

Family

ID=23584293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2227859A Pending JPH0391930A (ja) 1989-08-30 1990-08-29 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4994402A (ja)
EP (1) EP0415528A3 (ja)
JP (1) JPH0391930A (ja)
KR (1) KR910005384A (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089862A (en) * 1986-05-12 1992-02-18 Warner Jr Raymond M Monocrystalline three-dimensional integrated circuit
FR2658951B1 (fr) * 1990-02-23 1992-05-07 Bonis Maurice Procede de fabrication d'un circuit integre pour filiere analogique rapide utilisant des lignes d'interconnexions locales en siliciure.
US5254874A (en) * 1990-05-02 1993-10-19 Quality Semiconductor Inc. High density local interconnect in a semiconductor circuit using metal silicide
US5223456A (en) * 1990-05-02 1993-06-29 Quality Semiconductor Inc. High density local interconnect in an integrated circit using metal silicide
US5443996A (en) * 1990-05-14 1995-08-22 At&T Global Information Solutions Company Process for forming titanium silicide local interconnect
KR100307272B1 (ko) * 1990-12-04 2002-05-01 하라 레이노스케 Mos소자제조방법
US5190893A (en) * 1991-04-01 1993-03-02 Motorola Inc. Process for fabricating a local interconnect structure in a semiconductor device
JPH05243178A (ja) * 1991-10-03 1993-09-21 Hewlett Packard Co <Hp> 半導体集積回路用相互接続体形成方法
US5326724A (en) * 1991-12-27 1994-07-05 Texas Instruments Incorporated Oxide-capped titanium silicide formation
US5173450A (en) * 1991-12-30 1992-12-22 Texas Instruments Incorporated Titanium silicide local interconnect process
JP2773530B2 (ja) * 1992-04-15 1998-07-09 日本電気株式会社 半導体装置の製造方法
US5268330A (en) * 1992-12-11 1993-12-07 International Business Machines Corporation Process for improving sheet resistance of an integrated circuit device gate
US5365111A (en) * 1992-12-23 1994-11-15 Advanced Micro Devices, Inc. Stable local interconnect/active area silicide structure for VLSI applications
TW230266B (ja) * 1993-01-26 1994-09-11 American Telephone & Telegraph
US5635426A (en) * 1993-08-26 1997-06-03 Fujitsu Limited Method of making a semiconductor device having a silicide local interconnect
US6107194A (en) * 1993-12-17 2000-08-22 Stmicroelectronics, Inc. Method of fabricating an integrated circuit
US6284584B1 (en) 1993-12-17 2001-09-04 Stmicroelectronics, Inc. Method of masking for periphery salicidation of active regions
US5756394A (en) * 1995-08-23 1998-05-26 Micron Technology, Inc. Self-aligned silicide strap connection of polysilicon layers
JPH09139495A (ja) * 1995-11-14 1997-05-27 Nippon Steel Corp 半導体装置およびその製造方法
KR0175030B1 (ko) * 1995-12-07 1999-04-01 김광호 반도체 소자의 고내열 금속 배선 구조 및 그 형성 방법
US5750438A (en) * 1996-06-04 1998-05-12 United Microelectronics Corporation Method for fabricating a local interconnection structure
KR100451042B1 (ko) * 1997-06-27 2004-12-03 주식회사 하이닉스반도체 반도체소자의콘택형성방법
US6010935A (en) * 1997-08-21 2000-01-04 Micron Technology, Inc. Self aligned contacts
US6048763A (en) * 1997-08-21 2000-04-11 Micron Technology, Inc. Integrated capacitor bottom electrode with etch stop layer
US6117761A (en) * 1997-08-23 2000-09-12 Micron Technology, Inc. Self-aligned silicide strap connection of polysilicon layers
US5827764A (en) * 1997-10-08 1998-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing the contact resistance of a butt contact
US6147405A (en) 1998-02-19 2000-11-14 Micron Technology, Inc. Asymmetric, double-sided self-aligned silicide and method of forming the same
US6019906A (en) * 1998-05-29 2000-02-01 Taiwan Semiconductor Manufacturing Company Hard masking method for forming patterned oxygen containing plasma etchable layer
US6100185A (en) * 1998-08-14 2000-08-08 Micron Technology, Inc. Semiconductor processing method of forming a high purity <200> grain orientation tin layer and semiconductor processing method of forming a conductive interconnect line
US6133124A (en) * 1999-02-05 2000-10-17 Advanced Micro Devices, Inc. Device improvement by source to drain resistance lowering through undersilicidation
US6207563B1 (en) 1999-02-05 2001-03-27 Advanced Micro Devices, Inc. Low-leakage CoSi2-processing by high temperature thermal processing
US6524951B2 (en) * 1999-03-01 2003-02-25 Micron Technology, Inc. Method of forming a silicide interconnect over a silicon comprising substrate and method of forming a stack of refractory metal nitride over refractory metal silicide over silicon
US6365507B1 (en) 1999-03-01 2002-04-02 Micron Technology, Inc. Method of forming integrated circuitry
US6365516B1 (en) 2000-01-14 2002-04-02 Advanced Micro Devices, Inc. Advanced cobalt silicidation with in-situ hydrogen plasma clean
US6674108B2 (en) * 2000-12-20 2004-01-06 Honeywell International Inc. Gate length control for semiconductor chip design
US7153772B2 (en) * 2003-06-12 2006-12-26 Asm International N.V. Methods of forming silicide films in semiconductor devices
US20060110842A1 (en) * 2004-11-23 2006-05-25 Yuh-Hwa Chang Method and apparatus for preventing metal/silicon spiking in MEMS devices
KR100678318B1 (ko) * 2005-12-16 2007-02-02 동부일렉트로닉스 주식회사 풀리실리사이드 게이트 형성 방법
US7855422B2 (en) * 2006-05-31 2010-12-21 Alpha & Omega Semiconductor, Ltd. Formation of high sheet resistance resistors and high capacitance capacitors by a single polysilicon process
US8278176B2 (en) 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US8367548B2 (en) 2007-03-16 2013-02-05 Asm America, Inc. Stable silicide films and methods for making the same
US8211786B2 (en) * 2008-02-28 2012-07-03 International Business Machines Corporation CMOS structure including non-planar hybrid orientation substrate with planar gate electrodes and method for fabrication
CN101621030B (zh) * 2008-07-02 2011-01-12 中芯国际集成电路制造(上海)有限公司 具有多晶硅接触的自对准mos结构
US7927942B2 (en) 2008-12-19 2011-04-19 Asm International N.V. Selective silicide process
US9379011B2 (en) 2008-12-19 2016-06-28 Asm International N.V. Methods for depositing nickel films and for making nickel silicide and nickel germanide
JP5658916B2 (ja) * 2009-06-26 2015-01-28 株式会社半導体エネルギー研究所 半導体装置
JP2011029610A (ja) * 2009-06-26 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US8367528B2 (en) * 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US8871617B2 (en) 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
US9607842B1 (en) 2015-10-02 2017-03-28 Asm Ip Holding B.V. Methods of forming metal silicides

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5329088A (en) * 1976-08-30 1978-03-17 Nec Corp Production of semiconductor integrated circuit device
US4208781A (en) * 1976-09-27 1980-06-24 Texas Instruments Incorporated Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer
JPS53105989A (en) * 1977-02-28 1978-09-14 Hitachi Ltd Semiconductor device
US4384399A (en) * 1978-03-20 1983-05-24 Texas Instruments Incorporated Method of making a metal programmable MOS read only memory device
US4333225A (en) * 1978-12-18 1982-06-08 Xerox Corporation Method of making a circular high voltage field effect transistor
US4305200A (en) * 1979-11-06 1981-12-15 Hewlett-Packard Company Method of forming self-registering source, drain, and gate contacts for FET transistor structures
JPS574141A (en) * 1980-06-10 1982-01-09 Sanyo Electric Co Ltd Wiring structure in semiconductor device
US4402126A (en) * 1981-05-18 1983-09-06 Texas Instruments Incorporated Method for fabrication of a non-volatile JRAM cell
DE3132809A1 (de) * 1981-08-19 1983-03-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-feldeffekttransistoren, insbesondere von komplementaeren mos-feldeffekttransistorenschaltungen mit einer aus metallsiliziden bestehenden zusaetzlichen leiterbahnebene
US4422885A (en) * 1981-12-18 1983-12-27 Ncr Corporation Polysilicon-doped-first CMOS process
US4443930A (en) * 1982-11-30 1984-04-24 Ncr Corporation Manufacturing method of silicide gates and interconnects for integrated circuits
FR2588418B1 (fr) * 1985-10-03 1988-07-29 Bull Sa Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant
JPH061776B2 (ja) * 1985-11-29 1994-01-05 三菱電機株式会社 半導体集積回路装置及びその製造方法
US4767724A (en) * 1986-03-27 1988-08-30 General Electric Company Unframed via interconnection with dielectric etch stop
US4788160A (en) * 1987-03-31 1988-11-29 Texas Instruments Incorporated Process for formation of shallow silicided junctions
EP0296718A3 (en) * 1987-06-26 1990-05-02 Hewlett-Packard Company A coplanar and self-aligned contact structure
US4822749A (en) * 1987-08-27 1989-04-18 North American Philips Corporation, Signetics Division Self-aligned metallization for semiconductor device and process using selectively deposited tungsten

Also Published As

Publication number Publication date
KR910005384A (ko) 1991-03-30
US4994402A (en) 1991-02-19
EP0415528A2 (en) 1991-03-06
EP0415528A3 (en) 1992-12-30

Similar Documents

Publication Publication Date Title
JPH0391930A (ja) 半導体装置の製造方法
US5541434A (en) Semiconductor device incorporating a contact for electrically connecting adjacent portions within the semiconductor device
US4102733A (en) Two and three mask process for IGFET fabrication
US5828130A (en) Method of forming a landing pad structure in an integrated circuit
EP0380327B1 (en) Structure of semiconductor device with funnel-shaped inter-level connection and method of manufacturing it
KR100215847B1 (ko) 반도체 장치의 금속 배선 및 그의 형성 방법
JP2749750B2 (ja) 集積回路チップの製造方法
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
CA1131796A (en) Method for fabricating mos device with self-aligned contacts
US5136361A (en) Stratified interconnect structure for integrated circuits
KR100191710B1 (ko) 반도체 소자의 금속 배선 방법
EP0296718A2 (en) A coplanar and self-aligned contact structure
US20030036240A1 (en) Method of simultaneous formation of local interconnect and gate electrode
JPS6242522A (ja) 半導体装置の製造方法
JPS63253647A (ja) 半導体装置
EP0228183A2 (en) Method for manufacturing semiconductor device
JP2000315782A (ja) 半導体デバイス、その製造方法及び半導体デバイスにコンタクトを形成する方法
JPH0577175B2 (ja)
JP2779186B2 (ja) 半導体装置の製造方法
KR100267594B1 (ko) 반도체장치의 금속배선 형성방법
JP2709200B2 (ja) 半導体装置の製造方法
JP2790514B2 (ja) 半導体装置の製造方法
KR19980058438A (ko) 반도체 소자의 실리사이드 형성 방법
KR970004771B1 (ko) 반도체 소자의 금속배선 형성방법
JPH05166941A (ja) 半導体セルフアライン・コンタクト構造および製造方法