JPH061776B2 - 半導体集積回路装置及びその製造方法 - Google Patents
半導体集積回路装置及びその製造方法Info
- Publication number
- JPH061776B2 JPH061776B2 JP60270400A JP27040085A JPH061776B2 JP H061776 B2 JPH061776 B2 JP H061776B2 JP 60270400 A JP60270400 A JP 60270400A JP 27040085 A JP27040085 A JP 27040085A JP H061776 B2 JPH061776 B2 JP H061776B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- field effect
- effect transistor
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路装置及びその製造方法に関
し、特に、信頼性が向上した小型の半導体集積回路装置
とこれを高歩留りに製造することができる半導体集積回
路装置の製造方法に関するものである。
し、特に、信頼性が向上した小型の半導体集積回路装置
とこれを高歩留りに製造することができる半導体集積回
路装置の製造方法に関するものである。
半導体集積回路装置では、例えば、集積回路内の絶縁ゲ
ート形電界効果トランジスタ（以下“ＭＩＳトランジス
タ”と称する）のゲートと上記絶縁ゲート形電界効果ト
ランジスタとは異なる他ののＭＩＳトランジスタのソー
スまたはドレインのような集積回路内の他の回路素子の
拡散層とを、シリコン材料で直接接続する直接コンタク
ト技術を用いる必要があり、とりわけスタティック型ラ
ンダム・アクセス・メモリのメモリセル等のフリップ・
フロップ型回路では必須の技術となっている。
ート形電界効果トランジスタ（以下“ＭＩＳトランジス
タ”と称する）のゲートと上記絶縁ゲート形電界効果ト
ランジスタとは異なる他ののＭＩＳトランジスタのソー
スまたはドレインのような集積回路内の他の回路素子の
拡散層とを、シリコン材料で直接接続する直接コンタク
ト技術を用いる必要があり、とりわけスタティック型ラ
ンダム・アクセス・メモリのメモリセル等のフリップ・
フロップ型回路では必須の技術となっている。
第３図，第４図は従来のＭＩＳ集積回路装置の製造工程
を示す工程別断面図であり、以下、これを用いて従来の
半導体集積回路装置における直接コンタクト技術を説明
する。
を示す工程別断面図であり、以下、これを用いて従来の
半導体集積回路装置における直接コンタクト技術を説明
する。
第３図は、第１ポリシリコンで形成されたゲートを素子
分離膜用の厚い絶縁膜２上を介して他のＭＩＳトランジ
スタのソースまたはドレイン領域にまで延長し、直接コ
ンタクトを形成する方法を示した図である。
分離膜用の厚い絶縁膜２上を介して他のＭＩＳトランジ
スタのソースまたはドレイン領域にまで延長し、直接コ
ンタクトを形成する方法を示した図である。
先ず、第３図(a)に示すように、Ｐ型シリコン基板１の
表面上に素子分離用の厚い絶縁膜２、次いで薄いゲート
酸化膜を熱酸化法、ＣＶＤ法、スパッタ法により形成し
た後、写真製版とエッチング技術により選択的にコンタ
ンクト穴９を形成し、次いで、イオン注入法、熱拡散注
入法等によりシリコン基板の表面付近にＮ型拡散層４を
形成する。
表面上に素子分離用の厚い絶縁膜２、次いで薄いゲート
酸化膜を熱酸化法、ＣＶＤ法、スパッタ法により形成し
た後、写真製版とエッチング技術により選択的にコンタ
ンクト穴９を形成し、次いで、イオン注入法、熱拡散注
入法等によりシリコン基板の表面付近にＮ型拡散層４を
形成する。
次に、第３図(b)に示すように、ＣＶＤ法等により第１
ポリシリコン膜５を形成する。
ポリシリコン膜５を形成する。
次に、第３図(c)に示すように、写真製版とエッチング
技術により第１ポリシリコン膜５をパターニングして配
線５ａとゲート電極５ｂを形成すする。
技術により第１ポリシリコン膜５をパターニングして配
線５ａとゲート電極５ｂを形成すする。
次に、拡散層４と同様の方法によりシリコン基板１の表
面付近にＮ型拡散層４ａ，４ｂを形成することにより、
第１ポリシリコンよりなる配線５ａは、コンタクト面１
０、Ｎ型拡散層４を介してＭＩＳトランジスタ１５のソ
ースまたはドレインであるＮ型拡散層４ａと接続され
る。
面付近にＮ型拡散層４ａ，４ｂを形成することにより、
第１ポリシリコンよりなる配線５ａは、コンタクト面１
０、Ｎ型拡散層４を介してＭＩＳトランジスタ１５のソ
ースまたはドレインであるＮ型拡散層４ａと接続され
る。
しかしながら、この方法では、上記のように、基板１と
第１ポリシリコン５ａとをコンタクトさせる領域にＮ型
拡散層４を形成しなければならず、また、薄いゲート絶
縁膜をエッチングする工程を含むため、レジスト等によ
りこのゲート絶縁膜が汚染され、結果的に歩留り装置の
信頼性を低下させるという問題点があった。
第１ポリシリコン５ａとをコンタクトさせる領域にＮ型
拡散層４を形成しなければならず、また、薄いゲート絶
縁膜をエッチングする工程を含むため、レジスト等によ
りこのゲート絶縁膜が汚染され、結果的に歩留り装置の
信頼性を低下させるという問題点があった。
そこで、このような問題点を解消できるものとして第４
図に示す半導体集積回路装置の製造方法が提案された。
図に示す半導体集積回路装置の製造方法が提案された。
これは、第４図(a)に示すように、素子分離用の厚い絶
縁膜２，薄いゲート絶縁膜３，第１ポリシリコンよりな
る配線５ａ、ゲート電極５ｂ、Ｎ形拡散層４ａ，４ｂを
第３図に示す従来例と同様の方法により形成し、更に、
絶縁膜１１をゲート絶縁膜と同様の方法により形成し、
写真製版とエッチング技術により、第１ポリシリコンよ
りなる配線５ａとＮ形拡散層４ａにまたがる部分の絶縁
膜１１及び薄いゲート絶縁膜３を除去して大きいコンタ
クト穴１２を形成する。
縁膜２，薄いゲート絶縁膜３，第１ポリシリコンよりな
る配線５ａ、ゲート電極５ｂ、Ｎ形拡散層４ａ，４ｂを
第３図に示す従来例と同様の方法により形成し、更に、
絶縁膜１１をゲート絶縁膜と同様の方法により形成し、
写真製版とエッチング技術により、第１ポリシリコンよ
りなる配線５ａとＮ形拡散層４ａにまたがる部分の絶縁
膜１１及び薄いゲート絶縁膜３を除去して大きいコンタ
クト穴１２を形成する。
次に、第２ポリシリコン膜１３をＣＶＤ法などにより形
成し、パターニングを行って余分な第２ポリシリコン膜
を除去する。このようにして、第４図(b)に示す配線構
造、即ち、第１ポリシリコンよりなる配線５ａがコンタ
クト面１４，第２ポリシリコン１３，コンタクト面１０
を介してＭＩＳトランジスタ１５のソースまたはドレイ
ン領域であるＮ形拡散層４ａと接続した構造が形成され
る。
成し、パターニングを行って余分な第２ポリシリコン膜
を除去する。このようにして、第４図(b)に示す配線構
造、即ち、第１ポリシリコンよりなる配線５ａがコンタ
クト面１４，第２ポリシリコン１３，コンタクト面１０
を介してＭＩＳトランジスタ１５のソースまたはドレイ
ン領域であるＮ形拡散層４ａと接続した構造が形成され
る。
しかしながら、この第４図に示す製造工程では、薄い
ゲート絶縁膜３の汚染を避けることはできるものの、絶
縁膜１１，コンタクト穴１２及び第２ポリシリコン膜１
３の形成工程が必要となり、工程数が多くなるという問
題点があった。
ゲート絶縁膜３の汚染を避けることはできるものの、絶
縁膜１１，コンタクト穴１２及び第２ポリシリコン膜１
３の形成工程が必要となり、工程数が多くなるという問
題点があった。
上記の従来の集積回路内の回路素子のゲート電極を他の
回路素子の拡散層に直接コンタクトする半導体集積回路
装置の製造方法では、上述したようにゲート絶縁膜の汚
染や工程数の増大という問題点を有し、また、その製造
工程に起因して上記回路素子の拡散層（４または４ａ）
をコンタクト面の分だけ大きく形成する必要があり、結
果的にＭＩＳトランジスタ等の回路素子の基板上での専
有面積を増大しなければならず、装置が大型化するとい
う問題点があった。
回路素子の拡散層に直接コンタクトする半導体集積回路
装置の製造方法では、上述したようにゲート絶縁膜の汚
染や工程数の増大という問題点を有し、また、その製造
工程に起因して上記回路素子の拡散層（４または４ａ）
をコンタクト面の分だけ大きく形成する必要があり、結
果的にＭＩＳトランジスタ等の回路素子の基板上での専
有面積を増大しなければならず、装置が大型化するとい
う問題点があった。
この発明は、上記のような問題点を解決するためになさ
れたものであり、コンタクト面（の拡散層）の面積が減
少し、トランジスタ等の回路素子の基板上での占有面積
が縮小した小型の半導体集積回路装置と、この半導体集
積回路装置を従来に比べて少ない工程数で形成すること
ができる半導体集積回路装置の製造方法を提供すること
を目的とする。
れたものであり、コンタクト面（の拡散層）の面積が減
少し、トランジスタ等の回路素子の基板上での占有面積
が縮小した小型の半導体集積回路装置と、この半導体集
積回路装置を従来に比べて少ない工程数で形成すること
ができる半導体集積回路装置の製造方法を提供すること
を目的とする。
この発明にかかる半導体集積回路装置及びその製造方法
は、シリコン基板上のＭＩＳトランジスタを他の基板領
域か分離する素子分離用の絶縁膜上から該ＭＩＳトラン
ジスタの拡散層の周囲にのこるゲート絶縁膜上まで、そ
の一端が回路素子の電極に繋がるポリシリコン配線層を
形成し、このポリシリコン配線層と上記ＭＩＳトランジ
スタの拡散層を覆うように高融点金属を形成し、この高
融点金属を熱処理してシリサイド化するようにしたもの
である。
は、シリコン基板上のＭＩＳトランジスタを他の基板領
域か分離する素子分離用の絶縁膜上から該ＭＩＳトラン
ジスタの拡散層の周囲にのこるゲート絶縁膜上まで、そ
の一端が回路素子の電極に繋がるポリシリコン配線層を
形成し、このポリシリコン配線層と上記ＭＩＳトランジ
スタの拡散層を覆うように高融点金属を形成し、この高
融点金属を熱処理してシリサイド化するようにしたもの
である。
この発明においては、素子分離用絶縁膜上のポリシリコ
ンからなる配線層をトランジスタの拡散層の周囲のゲー
ト絶縁膜上まで引き延ばして形成し、この配線層とトラ
ンジスタの拡散層とを、ひと続きの高融点金属層で被覆
して、これをシリサイド化することにより、これら配線
層とトランジスタの拡散層を接続するようにしたから、
回路パターン設計上必要であったコンタクト部を形成す
るための基板上のマージン（上記拡散層）を大きく形成
する必要がなくなるとともに、従来必要とされていた上
記ポリシリコン配線と拡散層とを接続するための他の配
線や、かかる接続に必要なゲート電極を覆う絶縁膜やコ
ンタクト穴を形成することなく、上記シリコン配線層と
拡散層とを電気的に接続することができる。
ンからなる配線層をトランジスタの拡散層の周囲のゲー
ト絶縁膜上まで引き延ばして形成し、この配線層とトラ
ンジスタの拡散層とを、ひと続きの高融点金属層で被覆
して、これをシリサイド化することにより、これら配線
層とトランジスタの拡散層を接続するようにしたから、
回路パターン設計上必要であったコンタクト部を形成す
るための基板上のマージン（上記拡散層）を大きく形成
する必要がなくなるとともに、従来必要とされていた上
記ポリシリコン配線と拡散層とを接続するための他の配
線や、かかる接続に必要なゲート電極を覆う絶縁膜やコ
ンタクト穴を形成することなく、上記シリコン配線層と
拡散層とを電気的に接続することができる。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による半導体集積回路装置
の製造工程を示す工程別断面図であり、図において、１
はＰ形シリコン基板、２は素子分離用絶縁膜、３はゲー
ト絶縁膜、４，４ａ，４ｂはＮ形拡散層、５ａはシリコ
ン配線、６，６ａ，６ｂはサイドウォール、７は高融点
金属，８ａ，８ｂ，８ｃはシリサイド膜である。
の製造工程を示す工程別断面図であり、図において、１
はＰ形シリコン基板、２は素子分離用絶縁膜、３はゲー
ト絶縁膜、４，４ａ，４ｂはＮ形拡散層、５ａはシリコ
ン配線、６，６ａ，６ｂはサイドウォール、７は高融点
金属，８ａ，８ｂ，８ｃはシリサイド膜である。
先ず、第１図(a)に示す構造、即ち、第４図(a)と基本的
に同一構造でＮ形拡散層４ａの面積を第４図(a)より縮
小した構造を形成する。
に同一構造でＮ形拡散層４ａの面積を第４図(a)より縮
小した構造を形成する。
次に、第１図(b)に示すように、図示しない他のＭＩＳ
トランジスタのゲート電極に続くポリシリコンよりなる
配線５ａとゲート電極５ｂの周辺部側面に絶縁体で形成
されるサイドウォール６ａ，６ｂを形成する。このサイ
ドウォール６ａ，６ｂは、例えばシリコン酸化膜を前面
に堆積した後、異方性エッチングを施すことにより形成
される。
トランジスタのゲート電極に続くポリシリコンよりなる
配線５ａとゲート電極５ｂの周辺部側面に絶縁体で形成
されるサイドウォール６ａ，６ｂを形成する。このサイ
ドウォール６ａ，６ｂは、例えばシリコン酸化膜を前面
に堆積した後、異方性エッチングを施すことにより形成
される。
次に、第１図(c)に示すように、サイドウォール６ａの
みを写真製版、エッチング技術を用いて選択的に除去
し、高融点金属７をスパッタ法、ＣＶＤ法等により形成
する。この高融点金属としては、タングステン（Ｗ）、
モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃ
ｒ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、ジルコニウ
ム（Ｚｒ）等が用いられる。
みを写真製版、エッチング技術を用いて選択的に除去
し、高融点金属７をスパッタ法、ＣＶＤ法等により形成
する。この高融点金属としては、タングステン（Ｗ）、
モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃ
ｒ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、ジルコニウ
ム（Ｚｒ）等が用いられる。
次に、上記高融点金属膜７を熱処理によりシリサイド化
し、図１(d)に示すように、サイドウォール６ｂ上及び
厚い絶縁膜２上に未反応の高融点金属膜７をエッチング
法により除去する。
し、図１(d)に示すように、サイドウォール６ｂ上及び
厚い絶縁膜２上に未反応の高融点金属膜７をエッチング
法により除去する。
第２図は、この熱処理状態を拡大して示した図であり、
図に示すように、領域Ａでは、シリコン配線５ａと拡散
層４ａ，４ｂの表面付近に形成されるシリサイド化膜８
ａ，８ｂ，８ｃは横方向にも成長するため、ゲート絶縁
膜３が十分に薄い条件にてシリサイド化膜８ａを分断す
ることなく連続する。一方、領域Ｂでは、サイドウォー
ルを形成する絶縁体が十分に厚いため、拡散層４ａ，４
ｂ上に形成されるシリサイド化膜８ａ，８ｃとゲート電
極５ｂ上に形成されるシリサイド化膜８ｂは連続せず、
サイドウォール６ｂ上には未反応の高融点金属が残留す
る。そして、この状態でこの未反応の高融点金属をエッ
チング法によって選択的に除去する。
図に示すように、領域Ａでは、シリコン配線５ａと拡散
層４ａ，４ｂの表面付近に形成されるシリサイド化膜８
ａ，８ｂ，８ｃは横方向にも成長するため、ゲート絶縁
膜３が十分に薄い条件にてシリサイド化膜８ａを分断す
ることなく連続する。一方、領域Ｂでは、サイドウォー
ルを形成する絶縁体が十分に厚いため、拡散層４ａ，４
ｂ上に形成されるシリサイド化膜８ａ，８ｃとゲート電
極５ｂ上に形成されるシリサイド化膜８ｂは連続せず、
サイドウォール６ｂ上には未反応の高融点金属が残留す
る。そして、この状態でこの未反応の高融点金属をエッ
チング法によって選択的に除去する。
このような本実施例の半導体集積回路装置の製造工程で
は、Ｐ形シリコン基板表面に形成されたＭＩＳトランジ
スタを構成するＮ形拡散層４ａ（ソースまたはソース）
と他の回路素子の電極に続くシリコン配線５ａとが、こ
れらの上部に形成された高融点金属をシリサイド化する
ことにより、電気的に接続されるので、従来のようにこ
れらシリコン配線５ａと拡散層４ａとのコンタクトの為
に基板内に広い面積の拡散層を形成することを要せず、
従来に比べて少ない工程数にてこれを行うことができ、
その結果、トランジスタの占有面積が縮小し、配線抵抗
自体も低抵抗化した小型且つ高信頼性の半導体集積回路
装置を効率よく製造することができる。
は、Ｐ形シリコン基板表面に形成されたＭＩＳトランジ
スタを構成するＮ形拡散層４ａ（ソースまたはソース）
と他の回路素子の電極に続くシリコン配線５ａとが、こ
れらの上部に形成された高融点金属をシリサイド化する
ことにより、電気的に接続されるので、従来のようにこ
れらシリコン配線５ａと拡散層４ａとのコンタクトの為
に基板内に広い面積の拡散層を形成することを要せず、
従来に比べて少ない工程数にてこれを行うことができ、
その結果、トランジスタの占有面積が縮小し、配線抵抗
自体も低抵抗化した小型且つ高信頼性の半導体集積回路
装置を効率よく製造することができる。
尚、上記実施例ではＰ形シリコン基板にＮ形拡散層を形
成したが、これらはＮ形シリコン基板にＰ形拡散層を形
成してもよく、上記実施例と同様の効果を得ることがで
きる。
成したが、これらはＮ形シリコン基板にＰ形拡散層を形
成してもよく、上記実施例と同様の効果を得ることがで
きる。
以上のように、この発明によれば、シリコン基板上のＭ
ＩＳトランジスタを他の基板領域から分離する素子分離
要の絶縁膜上から該ＭＩＳトランジスタの拡散層の周囲
にのこるゲート絶縁膜上まで、その一端が回路素子の電
極に繋がるポリシリコン配線層を形成し、このポリシリ
コン配線層と上記ＭＩＳトランジスタの拡散層を覆うよ
うに高融点金属を形成し、この高融点金属を熱処理して
シリサイド化するようにしたので、回路パターン設計上
必要であったコンタクト部を形成するための基板上のマ
ージンを大きく形成する必要がなくなるとともに、従来
必要とされていた上記ポリシリコン配線と拡散層とを接
続するための他の配線や、かかる接続に必要なゲート電
極を覆う絶縁膜やコンタクト穴を形成することなく、上
記シリコ配線層と拡散層とを電気的に接続することがで
き、その結果、従来に比して短縮した工程で、ＭＩＳト
ランジスタの基板上における占有面積が縮小して集積度
が向上した，半導体集積回路装置を得ることができるい
う効果がある。
ＩＳトランジスタを他の基板領域から分離する素子分離
要の絶縁膜上から該ＭＩＳトランジスタの拡散層の周囲
にのこるゲート絶縁膜上まで、その一端が回路素子の電
極に繋がるポリシリコン配線層を形成し、このポリシリ
コン配線層と上記ＭＩＳトランジスタの拡散層を覆うよ
うに高融点金属を形成し、この高融点金属を熱処理して
シリサイド化するようにしたので、回路パターン設計上
必要であったコンタクト部を形成するための基板上のマ
ージンを大きく形成する必要がなくなるとともに、従来
必要とされていた上記ポリシリコン配線と拡散層とを接
続するための他の配線や、かかる接続に必要なゲート電
極を覆う絶縁膜やコンタクト穴を形成することなく、上
記シリコ配線層と拡散層とを電気的に接続することがで
き、その結果、従来に比して短縮した工程で、ＭＩＳト
ランジスタの基板上における占有面積が縮小して集積度
が向上した，半導体集積回路装置を得ることができるい
う効果がある。
第１図及び第２図はこの発明の一実施例による半導体集
積回路装置の製造工程を示す断面図、第３図及び第４図
は従来の半導体集積回路装置の製造工程を示す断面図で
あり、図において、１はＰ形シリコン基板、２は素子分
離用の厚い絶縁膜、３はゲート絶縁膜、４，４ａ，４ｂ
はＮ形拡散層、５は第１ポリシリコン膜、５ａ，シリコ
ン配線、５ｂはゲート電極、６，６ａ，６ｂはサイドウ
ォール、７は高融点金属、８，８ａ，８ｂ，８ｃはシリ
サイド膜，９はコンタクト穴，１０はコンタクト面，１
１は絶縁膜，１２はコンタクト穴、１３は第２ポリシリ
コン膜、１４はコンタクト面、１５はＭＩＳトトランジ
スタ、Ａはシリサイド化膜の連続な領域、Ｂはシリサイ
ド化膜の不連続な領域である。尚、図中同一符号は同一
または相当する部分を示す。
積回路装置の製造工程を示す断面図、第３図及び第４図
は従来の半導体集積回路装置の製造工程を示す断面図で
あり、図において、１はＰ形シリコン基板、２は素子分
離用の厚い絶縁膜、３はゲート絶縁膜、４，４ａ，４ｂ
はＮ形拡散層、５は第１ポリシリコン膜、５ａ，シリコ
ン配線、５ｂはゲート電極、６，６ａ，６ｂはサイドウ
ォール、７は高融点金属、８，８ａ，８ｂ，８ｃはシリ
サイド膜，９はコンタクト穴，１０はコンタクト面，１
１は絶縁膜，１２はコンタクト穴、１３は第２ポリシリ
コン膜、１４はコンタクト面、１５はＭＩＳトトランジ
スタ、Ａはシリサイド化膜の連続な領域、Ｂはシリサイ
ド化膜の不連続な領域である。尚、図中同一符号は同一
または相当する部分を示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｃ 7735−4Ｍ 27/11 29/784 8728−4Ｍ Ｈ０１Ｌ 27/10 ３８１
Claims (3)
- 【請求項１】シリコン基板と、 該シリコン基板の主面に対して形成された絶縁ゲート形
電界効果トランジスタと、 該絶縁ゲート形電界効果トランジスタを上記シリコン基
板上の他の領域から分離する絶縁膜と、 上記絶縁膜上から上記絶縁ゲート形電界効果トランジス
タのソースまたはドレインとなる拡散層の周囲にあるゲ
ート絶縁膜上まで延びるように、上記絶縁ゲート形電界
効果トランジスタのゲート電極と同時に形成された，そ
の一端が上記シリコン基板上の上記絶縁ゲート形電界効
果トランジスタとは異なる他の回路素子に繋がるポリシ
リコン配線と、 上記ポリシコン配線の表面を被覆し、かつ、上記ソース
またはドレインである拡散層に接触する高融点金属シリ
サイド化膜とを備えたことを特徴とする半導体集積回路
装置。 - 【請求項２】上記高融点金属がタングステン（Ｗ）、モ
リブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔ
ａ）、クロム（Ｃｒ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、ジルコニウム（Ｚｒ）のいずれかまたはこれらの
多層膜あるいは混合膜であることを特徴とする特許請求
の範囲第１項に記載の半導体集積回路装置。 - 【請求項３】シリコン基板上に絶縁ゲート形電界効果ト
ランジスタを含む複数の回路素子を集積してなる半導体
集積回路装置の製造方法であって、 シリコン基板表面に絶縁ゲート形電界効果トランジスタ
を構成するゲート絶縁膜と、上記絶縁ゲート形電界効果
トランジスタを該シリコン基板の他の領域から分離する
ための、該ゲート絶縁膜に繋がる分離用絶縁膜を形成す
る工程と、 上記ゲート絶縁膜と分離用絶縁膜とを覆うようにポリシ
リコン膜を形成し、該ポリシリコン膜をパターニングし
て、上記ゲート絶縁膜上の所定領域にゲート電極を形成
すると同時に、上記分離用絶縁膜上から上記ゲート絶縁
膜の上記絶縁ゲート形電界効果トランジスタを構成する
拡散層を形成するための開口部が形成されるべき部分の
周辺部上まで、その一端が他の回路素子に繋がるポリシ
リコン配線を形成する工程と、 上記ゲート絶縁膜に開口を形成し、該開口を通して上記
シリコン基板内に上記絶縁ゲート形電界効果トランジス
タを構成する拡散層を形成する工程と、 上記ポリシリコンからなるゲート電極の側部にサイドウ
ォールを形成し、この状態で上記絶縁ゲート形電界効果
トランジスタ及び上記ポリシリコン配線を覆うように高
融点金属膜を形成する工程と、 上記高融点金属膜を熱処理によりシリサイド化し、上記
サイドウォールを被覆する未反応の高融点金属膜を除去
する工程とを含むことを特徴とする半導体集積回路装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60270400A JPH061776B2 (ja) | 1985-11-29 | 1985-11-29 | 半導体集積回路装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60270400A JPH061776B2 (ja) | 1985-11-29 | 1985-11-29 | 半導体集積回路装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62128546A JPS62128546A (ja) | 1987-06-10 |
| JPH061776B2 true JPH061776B2 (ja) | 1994-01-05 |
Family
ID=17485729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60270400A Expired - Lifetime JPH061776B2 (ja) | 1985-11-29 | 1985-11-29 | 半導体集積回路装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061776B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4994402A (en) * | 1987-06-26 | 1991-02-19 | Hewlett-Packard Company | Method of fabricating a coplanar, self-aligned contact structure in a semiconductor device |
| JP2508156B2 (ja) * | 1987-11-17 | 1996-06-19 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH10242299A (ja) | 1997-02-27 | 1998-09-11 | Nec Corp | 半導体記憶装置及びその製造方法 |
| JP4565700B2 (ja) * | 1999-05-12 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56137675A (en) * | 1980-03-31 | 1981-10-27 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device and manufacture thereof |
| JPS6068612A (ja) * | 1983-09-26 | 1985-04-19 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
-
1985
- 1985-11-29 JP JP60270400A patent/JPH061776B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62128546A (ja) | 1987-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2705476B2 (ja) | 半導体装置の製造方法 | |
| JPH0897310A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06204246A (ja) | コンタクトを含む半導体デバイスとその製造方法 | |
| JPS62162362A (ja) | Ｍｏｓ型集積回路及びその製造方法 | |
| JP2695014B2 (ja) | Ｍｏｓ型半導体装置 | |
| JP3161408B2 (ja) | 半導体装置及びその製造方法 | |
| US7432163B2 (en) | Method of manufacturing semiconductor device that includes forming adjacent field regions with a separating region therebetween | |
| US4740482A (en) | Method of manufacturing bipolar transistor | |
| JPH061776B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2910839B2 (ja) | 半導体装置とその製造方法 | |
| JPS62190751A (ja) | 半導体装置 | |
| JP2970858B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3434630B2 (ja) | マスクｒｏｍ装置とその製造方法 | |
| JP2870131B2 (ja) | 半導体装置の製造方法 | |
| JPS5832502B2 (ja) | 半導体装置の製造方法 | |
| JP3483488B2 (ja) | 半導体装置の製造方法 | |
| JP2910369B2 (ja) | 浮遊ゲート型半導体記憶装置の製造方法 | |
| JPH08111419A (ja) | 半導体装置及びその製造方法 | |
| JPH0923007A (ja) | 半導体装置およびその製造方法 | |
| JP3340809B2 (ja) | 縦型半導体素子及びその製造方法 | |
| JPH02121336A (ja) | 半導体装置及びその製造方法 | |
| JPH07107926B2 (ja) | 半導体容量素子の製造方法 | |
| JP3280699B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3022774B2 (ja) | 半導体装置 | |
| JPH035066B2 (ja) |