JP2910369B2 - 浮遊ゲート型半導体記憶装置の製造方法 - Google Patents
浮遊ゲート型半導体記憶装置の製造方法Info
- Publication number
- JP2910369B2 JP2910369B2 JP3359817A JP35981791A JP2910369B2 JP 2910369 B2 JP2910369 B2 JP 2910369B2 JP 3359817 A JP3359817 A JP 3359817A JP 35981791 A JP35981791 A JP 35981791A JP 2910369 B2 JP2910369 B2 JP 2910369B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- floating gate
- insulating film
- gate
- field insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は半導体記憶装置に関し、
特に微細化による高集積化の可能な浮遊ゲート構造の記
憶セルを有する半導体記憶装置の製造方法に関する。
特に微細化による高集積化の可能な浮遊ゲート構造の記
憶セルを有する半導体記憶装置の製造方法に関する。
【０００２】
【従来の技術】この種の従来の記憶装置の最終的な構造
を図２〜図３に示す。図３は図２のＡ−Ａ’線に沿った
断面図である。
を図２〜図３に示す。図３は図２のＡ−Ａ’線に沿った
断面図である。
【０００３】図２において、１８はフィールド酸化膜、
２０，２１はＭＯＳ型記憶装置のドレイン、２２はソー
ス、１４Ａ，１４Ｂは浮遊ゲート、１９は制御ゲート、
２３，２４はドレインの電位を外部へ引き出すための配
線２５，２６とのコンタクトホールを示している。
２０，２１はＭＯＳ型記憶装置のドレイン、２２はソー
ス、１４Ａ，１４Ｂは浮遊ゲート、１９は制御ゲート、
２３，２４はドレインの電位を外部へ引き出すための配
線２５，２６とのコンタクトホールを示している。
【０００４】図３に示すような一導電型シリコン基板１
１の表面に第１及び第２のゲート絶縁膜１２，１３と、
それら第１，第２のゲート絶縁膜１２，１３に、はさま
れたフィールド絶縁膜１８を有する構造で、多結晶シリ
コンよりなる第１及び第２の浮遊ゲート１４Ａ，１４Ｂ
は、それぞれ第１及び第２のゲート絶縁膜１２，１３上
から、フィールド絶縁膜１８上へ一部が延在している。
また、第１及び第２の浮遊ゲート１４Ａ，１４Ｂを被っ
て浮遊ゲート上に絶縁膜１６が形成され、さらに、それ
らの絶縁膜１６上には制御ゲート１９が形成され、最後
に、制御ゲート１９を被う層間膜２７上に第１及び第２
の配線２５，２６を設け、これらは記憶装置をマトリク
ス状に配列した場合の列線になっている。
１の表面に第１及び第２のゲート絶縁膜１２，１３と、
それら第１，第２のゲート絶縁膜１２，１３に、はさま
れたフィールド絶縁膜１８を有する構造で、多結晶シリ
コンよりなる第１及び第２の浮遊ゲート１４Ａ，１４Ｂ
は、それぞれ第１及び第２のゲート絶縁膜１２，１３上
から、フィールド絶縁膜１８上へ一部が延在している。
また、第１及び第２の浮遊ゲート１４Ａ，１４Ｂを被っ
て浮遊ゲート上に絶縁膜１６が形成され、さらに、それ
らの絶縁膜１６上には制御ゲート１９が形成され、最後
に、制御ゲート１９を被う層間膜２７上に第１及び第２
の配線２５，２６を設け、これらは記憶装置をマトリク
ス状に配列した場合の列線になっている。
【０００５】次に、従来技術の問題を明確にするため
に、図８〜図１１を参照して従来の浮遊ゲート型半導体
記憶装置の製造方法を説明する。
に、図８〜図１１を参照して従来の浮遊ゲート型半導体
記憶装置の製造方法を説明する。
【０００６】まず、図８に示すように、一導電型シリコ
ン基板１１の表面に、例えば、選択酸化法によりフィー
ルド絶縁膜１８を成長させ、フィールド絶縁膜１８を除
く領域に、第１及び第２のゲート絶縁膜１２，１３を生
長させる。ここで記憶装置相互の電気的絶縁分離を完全
におこなう目的で、従来例ではフィールド絶縁膜は、例
えば、８０００オングストローム程度に成長させてい
た。
ン基板１１の表面に、例えば、選択酸化法によりフィー
ルド絶縁膜１８を成長させ、フィールド絶縁膜１８を除
く領域に、第１及び第２のゲート絶縁膜１２，１３を生
長させる。ここで記憶装置相互の電気的絶縁分離を完全
におこなう目的で、従来例ではフィールド絶縁膜は、例
えば、８０００オングストローム程度に成長させてい
た。
【０００７】次に、第１及び第２のゲート絶縁膜１２，
１３及びフィールド絶縁膜１８を被って浮遊ゲート用の
導体膜１４を形成する。その後この浮遊ゲート用導体膜
１４を所定のパターンに加工するためのフォトレジスト
マスク２８を形成する。このフォトレジストマスク２８
はフィールド１８上に開孔部を有する。その後フォトレ
ジストマスク２８をエッチングマスクにして導体膜１４
のフォトレジストに被われていない領域ａ’をエッチン
グ除去する（図９）。
１３及びフィールド絶縁膜１８を被って浮遊ゲート用の
導体膜１４を形成する。その後この浮遊ゲート用導体膜
１４を所定のパターンに加工するためのフォトレジスト
マスク２８を形成する。このフォトレジストマスク２８
はフィールド１８上に開孔部を有する。その後フォトレ
ジストマスク２８をエッチングマスクにして導体膜１４
のフォトレジストに被われていない領域ａ’をエッチン
グ除去する（図９）。
【０００８】次に、絶縁膜１６を構造全体に形成し（図
１０）、さらに制御ゲート１９と、層間膜２７を順次形
成し（図１１）、最後に、図３に示した列線となる第１
及び第２の配線２５，２６を形成する。
１０）、さらに制御ゲート１９と、層間膜２７を順次形
成し（図１１）、最後に、図３に示した列線となる第１
及び第２の配線２５，２６を形成する。
【０００９】
【発明が解決しようとする課題】この従来の浮遊ゲート
型半導体記憶装置では、浮遊ゲート用導体膜１４を所定
の形状に加工する際、フォトエッチング工程を用いて不
要な部分（ａ’）を除去し、所定のパターンを残すが、
従来不要な領域はフィールド絶縁膜上に位置するように
設計されていた。その理由は図２の平面図から明らかな
ように浮遊ゲート１４Ａ，１４Ｂに浮遊ゲート型ＭＯＳ
トランジスタのチャンネル幅領域を完全に被わせるよう
その端部をフィールド酸化膜１８上に延在させるためで
ある。したがって、図９に示すようにフィールド絶縁膜
１８上で、導体膜１４の不要な領域を除くようになって
いた。
型半導体記憶装置では、浮遊ゲート用導体膜１４を所定
の形状に加工する際、フォトエッチング工程を用いて不
要な部分（ａ’）を除去し、所定のパターンを残すが、
従来不要な領域はフィールド絶縁膜上に位置するように
設計されていた。その理由は図２の平面図から明らかな
ように浮遊ゲート１４Ａ，１４Ｂに浮遊ゲート型ＭＯＳ
トランジスタのチャンネル幅領域を完全に被わせるよう
その端部をフィールド酸化膜１８上に延在させるためで
ある。したがって、図９に示すようにフィールド絶縁膜
１８上で、導体膜１４の不要な領域を除くようになって
いた。
【００１０】かかる機能上の要請から従来例では、フィ
ールド絶縁膜１８の表面の浮遊ゲート１４を除去する
際、浮遊ゲートを構成する導体膜１４のエッチングと同
時にフィールド絶縁膜１８も表面から一部除去され、そ
の結果、フィールド酸化膜１８の膜厚の一部が減少し
て、薄くなるという問題点があった。その結果、制御ゲ
ート１９をフィールド酸化膜１８上に形成すると、制御
ゲート１９の下のフィールド酸化膜１８が薄くなってい
るところで、寄生ＭＯＳトランジスタがオンし、フィー
ルド酸化膜１８下の電流経路を経てリーク電流（漏れ電
流）が流れやすくなる。
ールド絶縁膜１８の表面の浮遊ゲート１４を除去する
際、浮遊ゲートを構成する導体膜１４のエッチングと同
時にフィールド絶縁膜１８も表面から一部除去され、そ
の結果、フィールド酸化膜１８の膜厚の一部が減少し
て、薄くなるという問題点があった。その結果、制御ゲ
ート１９をフィールド酸化膜１８上に形成すると、制御
ゲート１９の下のフィールド酸化膜１８が薄くなってい
るところで、寄生ＭＯＳトランジスタがオンし、フィー
ルド酸化膜１８下の電流経路を経てリーク電流（漏れ電
流）が流れやすくなる。
【００１１】一方、上述したフィールド絶縁膜１８の一
部が薄くなることを先に見越して、フィールド絶縁膜を
形成する際に余計に厚く形成すると、選択酸化法では、
バーズビークといわれる酸化の際の横方向への広がりが
発生するという問題点が生じる。すなわち、バーズビー
クは選択酸化時の膜厚に比例するため、フィールド絶縁
膜１８を厚く、例えば、８０００オングストローム形成
すると、それに比例して酸化の横方向への広がりが４０
００オングストローム程になり、記憶装置を形成する際
の寸法精度が悪くなり、チップサイズが大型化してい
た。
部が薄くなることを先に見越して、フィールド絶縁膜を
形成する際に余計に厚く形成すると、選択酸化法では、
バーズビークといわれる酸化の際の横方向への広がりが
発生するという問題点が生じる。すなわち、バーズビー
クは選択酸化時の膜厚に比例するため、フィールド絶縁
膜１８を厚く、例えば、８０００オングストローム形成
すると、それに比例して酸化の横方向への広がりが４０
００オングストローム程になり、記憶装置を形成する際
の寸法精度が悪くなり、チップサイズが大型化してい
た。
【００１２】
【課題を解決するための手段】本願発明の要旨は、半導
体基板上に選択的に形成されたフィールド絶縁膜両側の
半導体基板表面に第１，第２のゲート絶縁膜をそれそれ
形成する工程と、上記第１，第２のゲート絶縁膜とフィ
ールド絶縁膜をポリシリコン膜で被う工程と、該ポリシ
リコン膜をシリコン酸化膜間に窒化シリコンを介在させ
た絶縁層で被う工程と、フィールド絶縁膜上で上記絶縁
層の一部と該一部に被われていた上記ポリシリコン膜の
一部を除去し上記ポリシリコン膜の膜厚を減少させる工
程と、露出した上記ポリシリコン膜を酸化して酸化物を
フィールド絶縁膜の表面に至らしめ第１，第２の浮遊グ
ートを形成する工程と、分断された上記絶縁層と上記酸
化物土に制御ゲートを上記第１，第２の浮遊ゲートに対
向するよう形成する工程とを有することである。
体基板上に選択的に形成されたフィールド絶縁膜両側の
半導体基板表面に第１，第２のゲート絶縁膜をそれそれ
形成する工程と、上記第１，第２のゲート絶縁膜とフィ
ールド絶縁膜をポリシリコン膜で被う工程と、該ポリシ
リコン膜をシリコン酸化膜間に窒化シリコンを介在させ
た絶縁層で被う工程と、フィールド絶縁膜上で上記絶縁
層の一部と該一部に被われていた上記ポリシリコン膜の
一部を除去し上記ポリシリコン膜の膜厚を減少させる工
程と、露出した上記ポリシリコン膜を酸化して酸化物を
フィールド絶縁膜の表面に至らしめ第１，第２の浮遊グ
ートを形成する工程と、分断された上記絶縁層と上記酸
化物土に制御ゲートを上記第１，第２の浮遊ゲートに対
向するよう形成する工程とを有することである。
【００１３】
【００１４】
【００１５】また、フィールド絶縁膜は寄生ＭＯＳトラ
ンジスタのオン状態を防止できる限界まで薄くでき、バ
ーズビークを減少できる。
ンジスタのオン状態を防止できる限界まで薄くでき、バ
ーズビークを減少できる。
【００１６】
【参考例】本発明の参考例を図１を参照して説明する。
図１は図２のＡ−Ａ’線に沿った断面図に対応する図で
ある。Ｐ型シリコン基板１１の表面に第１及び第２のゲ
ート絶縁膜１２，１３と、それらの第１，第２ゲート絶
縁膜１２，１３を電気的に分離フィールド絶縁膜１８が
形成されている。ここで、第１，第２のゲート絶縁膜１
２，１３は２００オングストローム以下、またフィール
ド絶縁膜１８は２０００オングストロームが適当であ
る。
図１は図２のＡ−Ａ’線に沿った断面図に対応する図で
ある。Ｐ型シリコン基板１１の表面に第１及び第２のゲ
ート絶縁膜１２，１３と、それらの第１，第２ゲート絶
縁膜１２，１３を電気的に分離フィールド絶縁膜１８が
形成されている。ここで、第１，第２のゲート絶縁膜１
２，１３は２００オングストローム以下、またフィール
ド絶縁膜１８は２０００オングストロームが適当であ
る。
【００１７】第１及び第２のゲート絶縁膜１２，１３を
被い、かつ、一部がフィールド絶縁膜１８上に延在し
て、第１及び第２の浮遊ゲート１４Ａ，１４Ｂが形成さ
れる。第１及び第２の浮遊ゲート１４Ａ，１４Ｂは１０
19〜１０21cm-3程度の不純物濃度でリン等のＮ型不純物
を含有する多結晶シリコンより成り、膜厚は１０００オ
ングストローム程度である。第１及び第２の浮遊ゲート
１４Ａ，１４Ｂの上には、それぞれ第１及び第２の浮遊
ゲート上絶縁膜１６Ａ，１６Ｂが形成されている。これ
らの第１及び第２の浮遊ゲート上絶縁膜１６Ａ，１６Ｂ
は窒化シリコン等のシリコンの高温熱酸化に際して耐酸
化性を有する膜を中央にはさんで、上層及び下層が酸化
シリコン膜より成る３層膜（酸化シリコン−窒化シリコ
ン−酸化シリコンの３層構造：通常略してＯＮＯ膜と称
す）により構成される。膜厚は下層の酸化シリコンが１
００オングストローム、窒化シリコンが１００オングス
トローム、上層の酸化シリコンが５０オングストローム
である。
被い、かつ、一部がフィールド絶縁膜１８上に延在し
て、第１及び第２の浮遊ゲート１４Ａ，１４Ｂが形成さ
れる。第１及び第２の浮遊ゲート１４Ａ，１４Ｂは１０
19〜１０21cm-3程度の不純物濃度でリン等のＮ型不純物
を含有する多結晶シリコンより成り、膜厚は１０００オ
ングストローム程度である。第１及び第２の浮遊ゲート
１４Ａ，１４Ｂの上には、それぞれ第１及び第２の浮遊
ゲート上絶縁膜１６Ａ，１６Ｂが形成されている。これ
らの第１及び第２の浮遊ゲート上絶縁膜１６Ａ，１６Ｂ
は窒化シリコン等のシリコンの高温熱酸化に際して耐酸
化性を有する膜を中央にはさんで、上層及び下層が酸化
シリコン膜より成る３層膜（酸化シリコン−窒化シリコ
ン−酸化シリコンの３層構造：通常略してＯＮＯ膜と称
す）により構成される。膜厚は下層の酸化シリコンが１
００オングストローム、窒化シリコンが１００オングス
トローム、上層の酸化シリコンが５０オングストローム
である。
【００１８】第１及び第２の浮遊ゲート１４Ａ，１４Ｂ
の間のフィールド絶縁膜１８上には、第１及び第２の浮
遊ゲート１４Ａ，１４Ｂを分離するように浮遊ゲート分
離膜２９が形成されている。浮遊ゲート分離膜２９は２
０００オングストロームの膜厚である。第１及び第２の
浮遊ゲート上絶縁膜１６Ａ，１６Ｂ及び浮遊ゲート分離
膜２９上には、制御ゲート１９がリンを１０20〜１０21
cm-3の不純物濃度で含有する多結晶シリコンで形成さ
れ、膜厚は１５００オングストロームである。この制御
ゲート１９は記憶装置マトリクスの行線になる。
の間のフィールド絶縁膜１８上には、第１及び第２の浮
遊ゲート１４Ａ，１４Ｂを分離するように浮遊ゲート分
離膜２９が形成されている。浮遊ゲート分離膜２９は２
０００オングストロームの膜厚である。第１及び第２の
浮遊ゲート上絶縁膜１６Ａ，１６Ｂ及び浮遊ゲート分離
膜２９上には、制御ゲート１９がリンを１０20〜１０21
cm-3の不純物濃度で含有する多結晶シリコンで形成さ
れ、膜厚は１５００オングストロームである。この制御
ゲート１９は記憶装置マトリクスの行線になる。
【００１９】最後に制御ゲート１９と絶縁する目的で、
層間膜２７が制御ゲート１９上に形成され、さらに層間
膜２７上には第１，第２の配線２５，２６が形成されて
いる。
層間膜２７が制御ゲート１９上に形成され、さらに層間
膜２７上には第１，第２の配線２５，２６が形成されて
いる。
【００２０】図４〜図７は参考例の製造方法を示す断面
図である。
図である。
【００２１】まず、図４に示すように、Ｐ型シリコン基
板１１の表面に約２００オングストロームの第１及び第
２のゲート絶縁膜１２，１３を形成し、さらに、第１及
び第２のゲート絶縁膜１２，１３の間には選択酸化法に
より、フィールド絶縁膜１８を２０００オングストロー
ムの膜厚に形成する。フィールド絶縁膜１８の両端部に
は、バーズビークと呼ばれるフィールド絶縁膜が横方向
へ広がった領域ｂ，ｃが形成されるが、本実施例ではフ
ィールド絶縁膜１８が２０００オングストロームの膜厚
でよいので、バーズビークの広がりは１０００オングス
トローム程度になる。第１，第２のゲート絶縁膜１２，
１３とフィールド絶縁膜１８上には、浮遊ゲート用ポリ
シリコン膜１４と、浮遊ゲート上絶縁膜１６が順次形成
される。ここでポリシリコン膜１４と浮遊ゲート上絶縁
膜１６は、前述したようなＮ型不純物を含有する多結晶
シリコン膜及びＯＮＯ膜により形成される。
板１１の表面に約２００オングストロームの第１及び第
２のゲート絶縁膜１２，１３を形成し、さらに、第１及
び第２のゲート絶縁膜１２，１３の間には選択酸化法に
より、フィールド絶縁膜１８を２０００オングストロー
ムの膜厚に形成する。フィールド絶縁膜１８の両端部に
は、バーズビークと呼ばれるフィールド絶縁膜が横方向
へ広がった領域ｂ，ｃが形成されるが、本実施例ではフ
ィールド絶縁膜１８が２０００オングストロームの膜厚
でよいので、バーズビークの広がりは１０００オングス
トローム程度になる。第１，第２のゲート絶縁膜１２，
１３とフィールド絶縁膜１８上には、浮遊ゲート用ポリ
シリコン膜１４と、浮遊ゲート上絶縁膜１６が順次形成
される。ここでポリシリコン膜１４と浮遊ゲート上絶縁
膜１６は、前述したようなＮ型不純物を含有する多結晶
シリコン膜及びＯＮＯ膜により形成される。
【００２２】次に、図５に示すように、フィールド絶縁
膜１８の一部ａが開孔するようにフォトレジスト２８を
所定のパターンに形成し、フォトレジスト２８をマスク
にして開孔部ａの浮遊ゲート上絶縁膜１６を選択的に除
去する。次にフォトレジスト２８を除去した後装置全体
を９００℃の高温酸化性雰囲気中におき、前述した浮遊
ゲート上絶縁膜１６に被われていないポリシリコン膜１
４を選択的に酸化して、酸化シリコンより成る浮遊ゲー
ト分離膜２９を成長させる（図６）。このとき、浮遊ゲ
ート上絶縁膜１６Ａ，１６Ｂは耐酸化性のＯＮＯ膜で形
成されているので、浮遊ゲート上絶縁膜１６Ａ，１６Ｂ
に被われた浮遊ゲート１４Ａ，１４Ｂは酸化されないで
残る。なお、前述したように浮遊ゲート１４Ａ，１４Ｂ
は１０００オングストロームの膜厚であるが、シリコン
の高温熱酸化工程では、約２倍の２０００オングストロ
ームの酸化シリコンが形成される。したがって、図６に
示すように、浮遊ゲート分離膜２９は浮遊ゲート１４
Ａ，１４Ｂよりも厚く凸の形状が得られる。
膜１８の一部ａが開孔するようにフォトレジスト２８を
所定のパターンに形成し、フォトレジスト２８をマスク
にして開孔部ａの浮遊ゲート上絶縁膜１６を選択的に除
去する。次にフォトレジスト２８を除去した後装置全体
を９００℃の高温酸化性雰囲気中におき、前述した浮遊
ゲート上絶縁膜１６に被われていないポリシリコン膜１
４を選択的に酸化して、酸化シリコンより成る浮遊ゲー
ト分離膜２９を成長させる（図６）。このとき、浮遊ゲ
ート上絶縁膜１６Ａ，１６Ｂは耐酸化性のＯＮＯ膜で形
成されているので、浮遊ゲート上絶縁膜１６Ａ，１６Ｂ
に被われた浮遊ゲート１４Ａ，１４Ｂは酸化されないで
残る。なお、前述したように浮遊ゲート１４Ａ，１４Ｂ
は１０００オングストロームの膜厚であるが、シリコン
の高温熱酸化工程では、約２倍の２０００オングストロ
ームの酸化シリコンが形成される。したがって、図６に
示すように、浮遊ゲート分離膜２９は浮遊ゲート１４
Ａ，１４Ｂよりも厚く凸の形状が得られる。
【００２３】次に図７に示すように制御ゲート１９、層
間膜２７を順次形成し、最後に、アルミより成る配線層
２５，２６を層間膜２７上に形成して図１の構造を得
る。
間膜２７を順次形成し、最後に、アルミより成る配線層
２５，２６を層間膜２７上に形成して図１の構造を得
る。
【００２４】
【実施例】 図１２〜図１５は本発明の実施例を示す。図
１２は浮遊ゲート１４を２０００オングストロームの膜
厚にする点を除いて図４と同じ構造である。本実施例で
は参考例と異なり、図１３に示すように、フィールド絶
縁膜１８上のフォトレジスト２８の開孔部ａにおいて、
浮遊ゲート上絶縁膜１６を除去した後、引き続いて浮遊
ゲート１４を１０００オングストローム程度エッチング
する。浮遊ゲート１４の膜厚はあらかじめ２０００オン
グストロームにしておくので、１０００オングストロー
ムエッチングすると残りは１０００オングストロームに
なる。そこで参考例と同じくＯＮＯ膜により成る浮遊ゲ
ート上絶縁膜をマスクにして高温熱酸化を施し、開孔部
ａに浮遊ゲート分離膜２９を形成するが、浮遊ゲート１
４の膜厚が１０００オングストロームに減っているの
で、酸化されても浮遊ゲート分離膜２９は２０００オン
グストローム程度になり、第１，第２の浮遊ゲート１４
Ａ，１４Ｂの膜厚とほぼ同じになり、表面が平坦にな
る。その後の工程は図１４〜図１５に示されるか、参考
例と同様である。
１２は浮遊ゲート１４を２０００オングストロームの膜
厚にする点を除いて図４と同じ構造である。本実施例で
は参考例と異なり、図１３に示すように、フィールド絶
縁膜１８上のフォトレジスト２８の開孔部ａにおいて、
浮遊ゲート上絶縁膜１６を除去した後、引き続いて浮遊
ゲート１４を１０００オングストローム程度エッチング
する。浮遊ゲート１４の膜厚はあらかじめ２０００オン
グストロームにしておくので、１０００オングストロー
ムエッチングすると残りは１０００オングストロームに
なる。そこで参考例と同じくＯＮＯ膜により成る浮遊ゲ
ート上絶縁膜をマスクにして高温熱酸化を施し、開孔部
ａに浮遊ゲート分離膜２９を形成するが、浮遊ゲート１
４の膜厚が１０００オングストロームに減っているの
で、酸化されても浮遊ゲート分離膜２９は２０００オン
グストローム程度になり、第１，第２の浮遊ゲート１４
Ａ，１４Ｂの膜厚とほぼ同じになり、表面が平坦にな
る。その後の工程は図１４〜図１５に示されるか、参考
例と同様である。
【００２５】この方法を用いると、開孔部ａでの浮遊ゲ
ート１４のエッチングという工程が追加されるが、制御
ゲート１９の下が平坦なので、制御ゲート１９を形成す
る際の断線やエッチング残りと言った製造歩留りの低下
の原因を取り除くことに有効である。
ート１４のエッチングという工程が追加されるが、制御
ゲート１９の下が平坦なので、制御ゲート１９を形成す
る際の断線やエッチング残りと言った製造歩留りの低下
の原因を取り除くことに有効である。
【００２６】
【発明の効果】以上説明してきたように本発明では、浮
遊ゲート間の絶縁体が形成されているので、制御ゲート
がフィールド絶縁膜下の寄生ＭＯＳトランジスタをオン
させることはなく、リーク電流を防止できるという効果
が得られる。
遊ゲート間の絶縁体が形成されているので、制御ゲート
がフィールド絶縁膜下の寄生ＭＯＳトランジスタをオン
させることはなく、リーク電流を防止できるという効果
が得られる。
【００２７】また、フィールド絶縁膜は寄生ＭＯＳトラ
ンジスタのオン状態を防止できる限り可及的に薄くで
き、バーズビークの発生を防止でき、チップサイズを小
さくできるという効果も得られる。
ンジスタのオン状態を防止できる限り可及的に薄くで
き、バーズビークの発生を防止でき、チップサイズを小
さくできるという効果も得られる。
【図１】本発明の参考例を示す断面図である。
【図２】従来例の平面図である。
【図３】従来例の断面図である。
【図４】参考例の工程を示す断面図である。
【図５】参考例の他の工程を示す断面図である。
【図６】参考例の他の工程を示す断面図である。
【図７】参考例の他の工程を示す断面図である。
【図８】従来例の工程を示す断面図である。
【図９】従来例の他の工程を示す断面図である。
【図１０】従来例の他の工程を示す断面図である。
【図１１】従来例の他の工程を示す断面図である。
【図１２】実施例の工程を示す断面図である。
【図１３】実施例の他の工程を示す断面図である。
【図１４】実施例の他の工程を示す断面図である。
【図１５】実施例の他の工程を示す断面図である。
１１ シリコン基板 １２ 第１のゲート絶縁膜 １８ フィールド絶縁膜 １３ 第２のゲート絶縁膜 １４，１４Ａ，１４Ｂ 浮遊ゲート １６，１６Ａ，１６Ｂ 浮遊ゲート上絶縁膜 １９ 制御ゲート ２０，２１ ドレイン ２２ ソース ２３，２４ コンタクト ２５，２６ 配線 ２７ 層間膜 ２８ フォトレジスト ２９ 浮遊ゲート分離膜
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/115 H01L 21/76 H01L 21/8247 H01L 29/788 H01L 29/792
Claims (2)
- 【請求項１】 半導体基板上に選択的に形成されたフィ
ールド絶縁膜両側の半導体基板表面に第１，第２のゲー
ト絶縁膜をそれぞれ形成する工程と、上記第１，第２の
ゲート絶縁膜とフィールド絶縁膜をポリシリコン膜で被
う工程と、該ポリシリコン膜をシリコン酸化膜間に窒化
シリコンを介在させた絶縁層で被う工程と、フィールド
絶縁膜上で上記絶縁層の一部と該一部に被われていた上
記ポリシリコン膜の一部を除去し上記ポリシリコン膜の
膜厚を減少させる工程と、露出した上記ポリシリコン膜
を酸化して酸化物をフィールド絶縁膜の表面に至らしめ
第１，第２の浮遊ゲートを形成する工程と、分断された
上記絶縁層と上記酸化物上に制御ゲートを上記第１，第
２の浮遊ゲートに対向するよう形成する工程とを有する
浮遊ゲート型半導体記憶装置の製造方法。 - 【請求項２】 上記絶縁層を一部除去する際に上記ポリ
シリコン膜の一部の膜厚を略半分に減少させる請求項１
記載の浮遊ゲート型半導体記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3359817A JP2910369B2 (ja) | 1991-12-27 | 1991-12-27 | 浮遊ゲート型半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3359817A JP2910369B2 (ja) | 1991-12-27 | 1991-12-27 | 浮遊ゲート型半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112502A JPH06112502A (ja) | 1994-04-22 |
| JP2910369B2 true JP2910369B2 (ja) | 1999-06-23 |
Family
ID=18466446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3359817A Expired - Lifetime JP2910369B2 (ja) | 1991-12-27 | 1991-12-27 | 浮遊ゲート型半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2910369B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330431A (ja) | 1998-05-18 | 1999-11-30 | Nec Corp | 不揮発性半導体記憶装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58135655A (ja) * | 1982-02-08 | 1983-08-12 | Nippon Telegr & Teleph Corp <Ntt> | 酸化膜を有する半導体装置の製造方法 |
| JPH0316181A (ja) * | 1988-10-14 | 1991-01-24 | Ricoh Co Ltd | フローティングゲート型半導体メモリ装置 |
| JPH02119137A (ja) * | 1988-10-27 | 1990-05-07 | Nec Corp | 半導体装置の製造方法 |
-
1991
- 1991-12-27 JP JP3359817A patent/JP2910369B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06112502A (ja) | 1994-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4497106A (en) | Semiconductor device and a method of manufacturing the same | |
| US4844776A (en) | Method for making folded extended window field effect transistor | |
| KR930007754B1 (ko) | 반도체장치의 제조방법 | |
| US5449637A (en) | Method of producing low and high voltage MOSFETs with reduced masking steps | |
| US4922311A (en) | Folded extended window field effect transistor | |
| US6747321B2 (en) | Semiconductor memory device with a silicide layer formed on regions other than source regions | |
| KR100220261B1 (ko) | 필드 산화물에 의해 분리된 서로 다른 도전형의 반도체영역을가진반도체장치및그제조방법 | |
| JP2536413B2 (ja) | 半導体集積回路装置の製造方法 | |
| US5384475A (en) | Semiconductor device and method of manufacturing the same | |
| US5075762A (en) | Semiconductor device having an inter-layer insulating film disposed between two wiring layers and method of manufacturing the same | |
| US5612557A (en) | Semiconductor device having an inter-layer insulating film disposed between two wiring layers | |
| US6372641B1 (en) | Method of forming self-aligned via structure | |
| US4441941A (en) | Method for manufacturing a semiconductor device employing element isolation using insulating materials | |
| JPH05218329A (ja) | 半導体装置とその製造方法 | |
| JP2910369B2 (ja) | 浮遊ゲート型半導体記憶装置の製造方法 | |
| JP3522926B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US6562680B1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0855852A (ja) | 半導体装置及びその製造方法 | |
| US5714787A (en) | Semiconductor device with a reduced element isolation region | |
| JP2938290B2 (ja) | 半導体装置の製造方法 | |
| JPH0426162A (ja) | 浮遊ゲート型半導体記憶装置およびその製造方法 | |
| US5952720A (en) | Buried contact structure | |
| KR100281889B1 (ko) | 필드 실드 분리영역을 갖는 반도체장치 및 그 제조방법 | |
| KR0140473B1 (ko) | 반도체소자의 이층 도전배선과 그를 구비하는 반도체소자의 제조방법 | |
| JP3176697B2 (ja) | 半導体装置の製造方法 |