JPH02119137A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02119137A JPH02119137A JP27222288A JP27222288A JPH02119137A JP H02119137 A JPH02119137 A JP H02119137A JP 27222288 A JP27222288 A JP 27222288A JP 27222288 A JP27222288 A JP 27222288A JP H02119137 A JPH02119137 A JP H02119137A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- groove
- oxide
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000002955 isolation Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000003647 oxidation Effects 0.000 claims abstract description 8
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 241000293849 Cordylanthus Species 0.000 abstract description 6
- 229910052796 boron Inorganic materials 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に素子分離用
酸化膜の形成方法に関する。
酸化膜の形成方法に関する。
従来、この種の半導体装置の製造方法は、第２図に示す
ように、例えば、Ｐ型Ｓｉ基板１の表面に酸化シリコン
膜２．窒化シリコン膜３を形成したのら素子分離領域に
ボロンをイオン注入しく第２図（ａ））、窒化シリコン
膜を耐酸化性マスクとして選択酸化を行ない素子分離用
酸化膜７を形成する（第２図（ｂ））ものであった。
ように、例えば、Ｐ型Ｓｉ基板１の表面に酸化シリコン
膜２．窒化シリコン膜３を形成したのら素子分離領域に
ボロンをイオン注入しく第２図（ａ））、窒化シリコン
膜を耐酸化性マスクとして選択酸化を行ない素子分離用
酸化膜７を形成する（第２図（ｂ））ものであった。
上述した従来の半導体装置の製造方法は、平板なシリコ
ン基板の選択酸化によって素子分離用酸化膜を形成する
ので、分離領域の端部にバーズビークと呼ばれる酸化膜
の突き出し部分が形成される為、素子分離領域が広くな
ってしまい、微細化技術の大きな問題になっている。
ン基板の選択酸化によって素子分離用酸化膜を形成する
ので、分離領域の端部にバーズビークと呼ばれる酸化膜
の突き出し部分が形成される為、素子分離領域が広くな
ってしまい、微細化技術の大きな問題になっている。
また、酸化領域が上方に体１膨張する為、平坦化技術の
大きな問題になっている。
大きな問題になっている。
本発明の目的は、表面が平坦でバーズビークのない素子
分離用酸化膜を形成できる半導体装置の製造方法を提供
することにある。
分離用酸化膜を形成できる半導体装置の製造方法を提供
することにある。
本発明の半導体装置の製造方法は、半導体基板表面に所
定深さの溝を形成して素子形成領域を区画する工程と、
選択酸化法により萌記渦を酸化シリコン膜で埋め戻す工
程とにより素子分離用酸化膜を形成するというものであ
る。
定深さの溝を形成して素子形成領域を区画する工程と、
選択酸化法により萌記渦を酸化シリコン膜で埋め戻す工
程とにより素子分離用酸化膜を形成するというものであ
る。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｃ）は本発明の一実施例を説明するた
めの工程順に配置した半導体チップの断面図である。
めの工程順に配置した半導体チップの断面図である。
まず、第１図（ａ）に示すように、Ｐ型Ｓｉ基板１０１
上に酸化シリコン膜１０２．窒化シリコン膜１０３を１
煩次に形成し、ホトレジストマスク１０４を形成する。
上に酸化シリコン膜１０２．窒化シリコン膜１０３を１
煩次に形成し、ホトレジストマスク１０４を形成する。
ここまでは従来技術と同じである。次に、異方性エツチ
ングにより、酸化シリコン膜１０２．窒化シリコン膜１
０３を選択的に除去するとともに深さ１μｍの前後の講
１０５を掘り素子形成領域を区画したのち、チャネルス
トッパを形成するためボロンのイオン注入を行なう。
ングにより、酸化シリコン膜１０２．窒化シリコン膜１
０３を選択的に除去するとともに深さ１μｍの前後の講
１０５を掘り素子形成領域を区画したのち、チャネルス
トッパを形成するためボロンのイオン注入を行なう。
次に、第１図（ｂ）に示すように、窒化シリコン膜１０
３をマスクとして選択酸化を行ない、清１０５を酸化シ
リコンで埋め戻し、素子分離用酸化膜１０７を形成し、
酸化シリコン膜１０２．窒化シリコン膜１０３を除去す
る。次に、第１図（ｃ）に示すように、ゲート酸化膜１
０９を形成し、ＭＯＳトランジスタを形成する。
３をマスクとして選択酸化を行ない、清１０５を酸化シ
リコンで埋め戻し、素子分離用酸化膜１０７を形成し、
酸化シリコン膜１０２．窒化シリコン膜１０３を除去す
る。次に、第１図（ｃ）に示すように、ゲート酸化膜１
０９を形成し、ＭＯＳトランジスタを形成する。
溝を掘ったのちその溝を酸化シリコンで埋め戻すので平
坦性が向上し、バーズビークは少なくなる。
坦性が向上し、バーズビークは少なくなる。
以上説明したように本発明は、半導体基板表面に溝を掘
って素子形成領域を区画し、その溝を選択酸化して埋め
戻すので、素子分離用酸化膜のバーズビークの発生を著
しく改善できるばかりでなく平坦性を向上させることが
でき、半導体装置の微細化を図ることができる効果があ
る。
って素子形成領域を区画し、その溝を選択酸化して埋め
戻すので、素子分離用酸化膜のバーズビークの発生を著
しく改善できるばかりでなく平坦性を向上させることが
でき、半導体装置の微細化を図ることができる効果があ
る。
第１図（ａ）〜（ｃ）は本発明の一実施例を説明するた
めの工程順に配置した半導体チップの縦断面図、第２図
（ａ）〜（ｃ）は従来例を説明するための工程順に配置
した半導体チップの縦断面図である。 １．１０１・・・Ｐ型Ｓｉ基板、２，１０２・・・酸化
シリコン膜、３．１０３・・・窒化シリコン膜、４゜１
０４・・・ホトレジストマスク、１０５・・・溝、６゜
１０６・・・イオン注入層、７．１０７・・・素子分離
用酸化膜、８，１０８・・・チャネルストッパ ９゜１
０９・・・ゲート酸化膜、ｔｏ、ｔｔｏ・・・ソース・
ドレイン領域、１１，１１１・・・シリコンゲート電極
。
めの工程順に配置した半導体チップの縦断面図、第２図
（ａ）〜（ｃ）は従来例を説明するための工程順に配置
した半導体チップの縦断面図である。 １．１０１・・・Ｐ型Ｓｉ基板、２，１０２・・・酸化
シリコン膜、３．１０３・・・窒化シリコン膜、４゜１
０４・・・ホトレジストマスク、１０５・・・溝、６゜
１０６・・・イオン注入層、７．１０７・・・素子分離
用酸化膜、８，１０８・・・チャネルストッパ ９゜１
０９・・・ゲート酸化膜、ｔｏ、ｔｔｏ・・・ソース・
ドレイン領域、１１，１１１・・・シリコンゲート電極
。
Claims (1)
- 半導体基板表面に所定深さの溝を形成して素子形成領域
を区画する工程と、選択酸化法により前記溝を酸化シリ
コン膜で埋め戻す工程とにより素子分離用酸化膜を形成
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27222288A JPH02119137A (ja) | 1988-10-27 | 1988-10-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27222288A JPH02119137A (ja) | 1988-10-27 | 1988-10-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02119137A true JPH02119137A (ja) | 1990-05-07 |
Family
ID=17510817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27222288A Pending JPH02119137A (ja) | 1988-10-27 | 1988-10-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02119137A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112502A (ja) * | 1991-12-27 | 1994-04-22 | Nec Corp | 浮遊ゲート型半導体記憶装置及び製造方法 |
| US5972778A (en) * | 1994-06-24 | 1999-10-26 | Nec Corporation | Method of fabricating semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56130940A (en) * | 1980-03-17 | 1981-10-14 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS58108753A (ja) * | 1981-12-22 | 1983-06-28 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1988
- 1988-10-27 JP JP27222288A patent/JPH02119137A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56130940A (en) * | 1980-03-17 | 1981-10-14 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS58108753A (ja) * | 1981-12-22 | 1983-06-28 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06112502A (ja) * | 1991-12-27 | 1994-04-22 | Nec Corp | 浮遊ゲート型半導体記憶装置及び製造方法 |
| US5972778A (en) * | 1994-06-24 | 1999-10-26 | Nec Corporation | Method of fabricating semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0513566A (ja) | 半導体装置の製造方法 | |
| JPS6352468B2 (ja) | ||
| JP2521611B2 (ja) | ツインウェルを有するｃｍｏｓの製造方法 | |
| JPH04346229A (ja) | 半導体装置の素子分離方法 | |
| JPS6348180B2 (ja) | ||
| JPH0621210A (ja) | 半導体装置の製造方法 | |
| JPS60106142A (ja) | 半導体素子の製造方法 | |
| JPH02119137A (ja) | 半導体装置の製造方法 | |
| JPS60226136A (ja) | 相補型金属絶縁物半導体装置およびその製法 | |
| JP3196830B2 (ja) | 半導体装置及びその製造方法 | |
| JPS62298130A (ja) | 素子分離方法 | |
| JP3331798B2 (ja) | 不純物層の分離領域形成方法 | |
| JP2658027B2 (ja) | 半導体装置の製造方法 | |
| KR970009273B1 (ko) | 반도체소자의 필드산화막 제조방법 | |
| KR100223936B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR100382551B1 (ko) | 반도체 소자의 이중 딥 트렌치 형성 방법 | |
| KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 | |
| JPH01223741A (ja) | 半導体装置及びその製造方法 | |
| JPS59177941A (ja) | 素子分離領域の製造方法 | |
| KR100297104B1 (ko) | 반도체소자의제조방법 | |
| KR930008890B1 (ko) | 반도체소자 분리층 형성방법 | |
| JPS60149148A (ja) | 半導体基板への溝形成法 | |
| JPS6017929A (ja) | 半導体装置の製造方法 | |
| JPS61191046A (ja) | Ｍｏｓ半導体集積回路の分離方法 | |
| JPS60119744A (ja) | 素子分離領域およびその形成方法 |