JPS60106142A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPS60106142A
JPS60106142A JP58214545A JP21454583A JPS60106142A JP S60106142 A JPS60106142 A JP S60106142A JP 58214545 A JP58214545 A JP 58214545A JP 21454583 A JP21454583 A JP 21454583A JP S60106142 A JPS60106142 A JP S60106142A
Authority
JP
Japan
Prior art keywords
oxide film
nitride film
channel
active region
channel stopper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58214545A
Other languages
English (en)
Inventor
Hidetsugu Oda
織田　英嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58214545A priority Critical patent/JPS60106142A/ja
Priority to US06/671,745 priority patent/US4601098A/en
Publication of JPS60106142A publication Critical patent/JPS60106142A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1062—Channel region of field-effect devices of charge coupled devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はＭＯ８型半導体素子の製造方法に関し、特に狭
チャネル効果を抑制するための製造方法に関する。
近年、半導体集積回路技術の進展にともない、多素子・
高密度の半導体素子が実現されるようになった。特に、
微細加工プロセス技術の進歩は、１．５μｍあるいは１
μｍルールを用いた超ＬＳＩの出現を可能ならしめるに
到っている。ところで、このような超ＬＳＩの実現にあ
たっては素子の微細化にともなう様々外問題が生じる。
その一つは狭チャネル効果と呼ばれるもので、トランジ
スタのチャネル幅が狭くなるにつれしきい値電圧ｖＴが
上昇する現象である。このため、素子の駆動に必要以上
に高い電圧を印加しなければならない。
あるいは充分な電流が流せない等の不都合が生じている
。また、電荷結合素子においては充分な信号電荷が取シ
扱えないなどの問題があった。
第１図は、従来の製造方法の主要工程におけるＭＯ８型
半導体素子の断面図を示す。
図において、１は一導電形を有する半導体基板（本例で
ｉＮチャネルを仮定しＰ型基板とする）、２は第一の酸
化膜、３は窒化膜、４はＰ＋のチャネルストッパ、５は
フ・イールドの酸化膜、６は電極、７はチャネルドープ
用の半導体領域で本例では半導体基板１と反対導電形の
Ｎ型シリコン層である。本素子の製造は、まずＰ型基板
１を熱酸化し酸化膜２を形成する。その後窒化膜を気相
成長法等により酸化膜２上に形成する（第１図（ａ））
。
つぎに、将来フィールドとなるべき領域の窒化膜をエツ
チングによシ除去し、基板１と同一導電形の不純物、例
えはボロンを窒化膜で覆われていない領域へイオン注入
あるいは熱拡散等によシ拡散する（第１図０））。この
後フィールド部分を厚く酸化しフィールド酸化膜５を形
成する。（第１図（Ｃ））。さらに窒化膜を除去し、活
性領域の酸化を行ないゲート酸化膜を形成、チャネルド
ープのイオン注入等を行なった後、電極６を形成して素
子を作成する（第１図（ｄ））。このような一連の製造
工程において、フィールド酸化膜５を形成する際に、窒
化膜端部とフィー／ｌｚドとの境界部から活性領域の方
向へ向って酸化が進行し、いわゆるバーズビークと呼ば
れる非活性部分ができる。こ・のような活性領域へ向っ
ての酸化膜の食い込みのみならずチャネルストッパとし
て拡散したボロン不純物も横方向に拡散し活性領域へと
進入する。以上述べたバーズビークあるいはチャネルス
トッパの横方向拡散は活性領域の面積を減少させるよう
に作用する。すなわち、第１図の）においてフォトマス
クにより活性領域となるべき領域を幅ＬＭの大きさに規
定・形・成を行なっているにもかかわらず、後！（ｄ）
においてはバーズビークによる酸化膜の食い込み、チャ
ネルストッパの横方向拡散等により活性領域の幅はＬＥ
に減少する。このような現象は、チャネル幅ＬＭが極め
て小さくなってきたときに実際にでき上った素子寸法と
の違いによる動作電圧・電流の誤差あるいは狭チャネル
効果と呼ばれ、しきい値電圧の上昇を招くという不都合
な結果となる。
本発明の目的は、このような従来の欠点を除去した半導
体素子の製造方法を提供することにある。
本発明によれば、−導電型の半導体基板の上に形成され
、チャネルストッパによって規定される活性領域を有す
る半導体素子の製造方法において、前記半導体基板の表
面を酸化し第一の酸化膜を形成した後、該第−の酸化膜
上に窒化膜を成長させ、活性領域上の該窒化膜を除去し
た後酸化を行ない活性領域上に所定の厚さの第二の酸化
膜を形成し、かかる後窒化膜を除去し、前記第二の酸化
膜をマスクとしてチャネルストッパ用の不純物を注入し
、この後前記酸化膜を除去し、再び酸化を行ない活性領
域のゲート酸化膜を形成し、かかる後に電極を形成する
工程を含むことを重機とする半導体素子の製造方法が得
られる。
つぎに本発明について図面を用いて詳細に説明する。第
２図は本発明による一実施例を説明するだめの図でＭＯ
８型半導体素子の製造に適用した場合の主要工程におけ
る素子断面を示す。第２図において１１はチャネルドー
プされた半導体領域で本例では半導体基板１と反対導電
形のＮ形シリコン層である。１２はチャネルストッパ、
１３はゲート酸化膜、１４は電極、１５は酸化膜である
。
本発明による半導体素子の製造方法では、まず半導体基
板１（本例ではＰ型基板を例としている）を酸化し、酸
化膜２を形成した後、窒化膜３を成長させる（第２図（
ａ）　＞　６つぎに、将来活性領域となるべき領域め窒
化膜を除去する（第２図（ｂ））。
この後、例えばチャネルドープ用の不純物（例えばリン
あるいはボロン等）を拡散し、所定の厚さの熱酸化膜１
５を形成する（第２図（Ｃ））。この熱酸化膜１５の厚
さは、つぎの工程でチャネルストッパ用の不純物を注入
する際に活性領域へこの不純物が注入されないように阻
止するに充分な厚さを必要とする。つぎに窒化膜３ｆ除
去゛シ、チャネルストッパ用の不純物を注入しチャネル
ストッパ１２の領域を形成する（第２図（Ｃ））。この
後、表面の酸化膜を除去し、改めて熱酸化を行ないゲー
ト酸化膜１３を形成した後電極１４を形成して素子を作
成してゆく（第２図（ｅ））。このような本発明による
半導体素子の製造方法の特徴は、従来の製造方法と異な
シチャネルストッパとなるべき領域を窒化膜で覆い、活
性領域の窒化膜を除去していることである（第２図Φ）
）。さらに第２図（ｃ）に示すように熱酸化を行なうと
活性領域からチャネルストッパ側へ向ってバーズビーク
が延びると同時にチャネルドープされたＮ型シリコ７層
１１も横方向へ拡散する。この後第２図（ｄ）において
チャネルストッパ用の不純物（この例ではボロン）を注
入すると、この不純物は比較的厚い酸化膜１５およびバ
ーズビークで覆われた領域には拡散されかい。この結果
、実際の活性領域は当初フォトマスクによって規定した
幅ＬＭよυも拡がることになり最終的には第２図（ｅ）
で示されるような幅ＬＡになる。
以上述べたように本発明によれば、従来みられていたよ
う表バーズビーグによるチャネル幅の減少を防止でき、
素子が微細化された場合でも狭チャネル効果を軽減でき
る。
本発明の他の利点は、特に埋込みチャネル型の電荷結合
素子に適用した場合に得られる。これは第２図（Ｃ）に
おいて比較的厚い熱酸化膜を形成する際にＮ型シリコン
層（埋込みチャネル層として働く）の不純物が再分布す
るためである。すなわち酸化によりシリコンと二酸化シ
リコンの界面はシリコン内部へと移動すると同時に、Ｎ
型シリコン層中の不純物（例えばリンあるいはヒ素等）
が界面近傍に堆積する。このことは実効的なＮ型シリコ
ン層の厚さを減少させ接合深さを浅くできるとともに不
純物をよく界面側に近づけて分布させることができるこ
とを意味している。このため前に述べた狭チャネル効果
の抑制とあわせて、電荷結合素子で取り扱い得る信号量
の増大をはかれることになる。
以上述べたように１本発明によれば狭チャネル効果を抑
制でき、信号量の大きな半導体素子を実現できる。
【図面の簡単な説明】
第１図（ａ）〜（ｄ）は、従来の半導体素子の製造方法
を説明するための図で、主要工程における素子断面図を
示す、第２図（ａ）〜（ｅ）は本発明による半導体素子
の製造方法を示す説明するための図で、主要工程におけ
る素子断面図を示す。図において１は一導電形を有する
半導体基板、２は第１の酸化膜、３は窒化膜、４．１２
はチャネルストッパ、５はフィールド酸化膜、６，１４
は電極、７，１１はチャネルドープされた半導体層、１
３はゲート酸化膜、１５は比較的厚い酸化膜である。 第２図 菊？図

Claims (1)

    【特許請求の範囲】
  1. 一導電型の半導体基板の上に形成され、チャネルストッ
    パによって規定される活性領域を有する半導体素子の製
    造方法において、前記半導、体基板の表面を酸化し第一
    の酸化膜を形成した後、該第−の酸化膜上に窒化膜を成
    長させ、活性領域上の該窒化膜を除去した後酸化を行な
    い活性領域上に所定の厚さの第二の酸化膜を形成し、か
    かる後窒化膜を除去し、前記第二の酸化膜をマスクとし
    てチャネルストッパ用の不純物を注入し、この後前記酸
    化膜を除去し、再び酸化を行ない活性領域のゲート酸化
    膜を形成し、かがる後に電極を形成する工程を含むこと
    を特徴とする半導体素子の製造方法。
JP58214545A 1983-11-15 1983-11-15 半導体素子の製造方法 Pending JPS60106142A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP58214545A JPS60106142A (ja) 1983-11-15 1983-11-15 半導体素子の製造方法
US06/671,745 US4601098A (en) 1983-11-15 1984-11-15 Method of manufacturing plural active regions followed by a chain step formation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58214545A JPS60106142A (ja) 1983-11-15 1983-11-15 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPS60106142A true JPS60106142A (ja) 1985-06-11

Family

ID=16657511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58214545A Pending JPS60106142A (ja) 1983-11-15 1983-11-15 半導体素子の製造方法

Country Status (2)

Country Link
US (1) US4601098A (ja)
JP (1) JPS60106142A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5385849A (en) * 1993-05-17 1995-01-31 Nec Corporation Process of fabricating solid-state image pick-up device free from crystal defects in active region
US5565373A (en) * 1993-03-11 1996-10-15 Nec Corporation Method of fabricating an isolation region in a semiconductor device without heat treatment of active regions

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4697332A (en) * 1984-05-25 1987-10-06 Gould Inc. Method of making tri-well CMOS by self-aligned process
NL8501720A (nl) * 1985-06-14 1987-01-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak plaatselijk wordt voorzien van veldoxide met kanaalonderbreker.
JPS61292358A (ja) * 1985-06-19 1986-12-23 Fujitsu Ltd Ｍｉｓ型電界効果トランジスタの製造方法
US4717687A (en) * 1986-06-26 1988-01-05 Motorola Inc. Method for providing buried layer delineation
US5258317A (en) * 1992-02-13 1993-11-02 Integrated Device Technology, Inc. Method for using a field implant mask to correct low doping levels at the outside edges of the base in a walled-emitter transistor structure
KR970053902A (ko) * 1995-12-30 1997-07-31 김광호 공정시간 단축형 반도체 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56112742A (en) * 1980-02-12 1981-09-05 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4170500A (en) * 1979-01-15 1979-10-09 Fairchild Camera And Instrument Corporation Process for forming field dielectric regions in semiconductor structures without encroaching on device regions
NL7903158A (nl) * 1979-04-23 1980-10-27 Philips Nv Werkwijze voor het vervaardigen van een veldeffekt- transistor met geisoleerde poortelektrode, en transistor vervaardigd door toepassing van een derge- lijke werkwijze.
US4376664A (en) * 1979-05-31 1983-03-15 Fujitsu Limited Method of producing a semiconductor device
JPS5856434A (ja) * 1981-09-30 1983-04-04 Fujitsu Ltd 半導体装置の製造方法
DE3205858A1 (de) * 1982-02-18 1983-08-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von dynamischen halbleiter-speicherzellen mit wahlfreiem zugriff (ram) nach der doppel-polysilizium-gate-technologie
US4435895A (en) * 1982-04-05 1984-03-13 Bell Telephone Laboratories, Incorporated Process for forming complementary integrated circuit devices
US4481705A (en) * 1983-06-14 1984-11-13 Advanced Micro Devices, Inc. Process for doping field isolation regions in CMOS integrated circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56112742A (en) * 1980-02-12 1981-09-05 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565373A (en) * 1993-03-11 1996-10-15 Nec Corporation Method of fabricating an isolation region in a semiconductor device without heat treatment of active regions
US5385849A (en) * 1993-05-17 1995-01-31 Nec Corporation Process of fabricating solid-state image pick-up device free from crystal defects in active region

Also Published As

Publication number Publication date
US4601098A (en) 1986-07-22

Similar Documents

Publication Publication Date Title
US4103415A (en) Insulated-gate field-effect transistor with self-aligned contact hole to source or drain
JPH0513566A (ja) 半導体装置の製造方法
US4169270A (en) Insulated-gate field-effect transistor with self-aligned contact hole to source or drain
JPS6016456A (ja) 半導体装置の製造方法
EP0029552A2 (en) Method for producing a semiconductor device
JPS60106142A (ja) 半導体素子の製造方法
JPH02277253A (ja) 半導体装置の製造方法
JPH0763072B2 (ja) 半導体デバイスの分離方法
JPH10189760A (ja) 半導体素子の製造方法
JPS6242382B2 (ja)
KR100249168B1 (ko) 반도체소자 제조방법
JPS58200554A (ja) 半導体装置の製造方法
JPS5984435A (ja) 半導体集積回路及びその製造方法
JPS63217641A (ja) 半導体デバイスの製造方法と半導体デバイス
JPS6253952B2 (ja)
JP2995931B2 (ja) 半導体装置の製造方法
JP2904068B2 (ja) 半導体装置の製造方法
JPS6237543B2 (ja)
JP2623907B2 (ja) 半導体素子の製造方法
JPS6140145B2 (ja)
JP3057692B2 (ja) 半導体装置の製造方法
JPS60244036A (ja) 半導体装置とその製造方法
JPS59104166A (ja) 横方向バイポ−ラトランジスタ内の基板注入の制御
JPH05335329A (ja) 半導体装置及びその製造方法
JPS628029B2 (ja)