NL8501720A - Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak plaatselijk wordt voorzien van veldoxide met kanaalonderbreker. - Google Patents
Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak plaatselijk wordt voorzien van veldoxide met kanaalonderbreker. Download PDFInfo
- Publication number
- NL8501720A NL8501720A NL8501720A NL8501720A NL8501720A NL 8501720 A NL8501720 A NL 8501720A NL 8501720 A NL8501720 A NL 8501720A NL 8501720 A NL8501720 A NL 8501720A NL 8501720 A NL8501720 A NL 8501720A
- Authority
- NL
- Netherlands
- Prior art keywords
- layer
- field oxide
- heat treatment
- silicon
- oxidation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 229920001296 polysiloxane Polymers 0.000 title 1
- 239000010410 layer Substances 0.000 claims description 63
- 230000003647 oxidation Effects 0.000 claims description 59
- 238000007254 oxidation reaction Methods 0.000 claims description 59
- 238000010438 heat treatment Methods 0.000 claims description 30
- 230000001590 oxidative effect Effects 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000002344 surface layer Substances 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 230000007423 decrease Effects 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 239000001272 nitrous oxide Substances 0.000 claims description 2
- 229910000077 silane Inorganic materials 0.000 claims description 2
- 206010047700 Vomiting Diseases 0.000 claims 1
- 230000008673 vomiting Effects 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 3
- 230000015654 memory Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
Description
I i PEN 11.423 1 N.V. Philips1 Gloeilampenfabrieken te Eindhoven.
Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak plaatselijk wordt voorzien van veldoxide met kanaal-onderbreker.
De uitvinding heeft betrekking op een werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij op een oppervlak van een siliciumplak plaatselijk een oxidatiemasker wordt aangebracht, waarna achtereenvolgens een lateraal aan het oxidatiemasker grenzende 5 oppervlakte laag van de plaak wordt voorzien van atomen van een dote-ringselement, de plak wordt onderworpen aan een eerste oxiderende warmtebehandeling waarbij door oxidatie van het niet door het cxidatie-masker bedekte deel van de plak een laag veldoxide en door diffusie van de atomen van het doteringselement een onder het veldoxide gelegen 10 kanaalonderbrekerzcne wordt gevormd, het oxidatiemasker wordt weggeëtst en de plak wordt onderworpen aan een tweede oxiderende warmtebehandeling waarbij een tussen veldoxide gelegen laagpoortoxide wordt gevormd.
Een dergelijke werkwijze is in het bijzonder geschikt voor het vervaardigen van halfgeleiderinrichtingen met een groot aantal MDS 15 transistoren, zoals elektronische geheugens.
Uit het Amerikaanse Octrooi Nr. 4,268,321 is een werkwijze van de in de aanhef genoemde soort bekend, waarbij de eerste oxiderende warmtebehandeling wordt uitgevoerd bij een temperatuur van circa 1000°C.
Het oxidatiemasker bestaat daarbij uit een spanningverzachtende grond-20 laag van siliciumoxide en een oxidatiereimtende laag van siliciuimitride.
Bij toepassing van de bekende werkwijze voor het vervaardigen van halfgeleiderinrichtingen met MOS transistoren met, tussen veldoxide met kanaalonderbrekerzone ingesloten, kanaalzones met een breedte van l^um of minder doen zich problemen voor. Ten gevolge van laterale 25 oxidatie en diffusie strekken de laag veldoxide en de kanaalonderbrekerzone zich tot onder het oxidatiemasker uit en wijken de breedte van oxidatiemasker en kanaalzone relatief sterk van elkaar af- Bij de bekende werkwijze, waarbij de oxiderende warmtebehandeling wordt uitgevoerd bij 1000°C is bij vorming van een laag veldoxide met een dikte 30 van circa Q,4yUm de laterale oxidatie circa Ο,β^υια en de laterale diffusie circa 0,8^um. Om een kanaalzone met een breedte van circa lyura te realiseren moet daarom van een oxidatiemasker met een breedte van circa 2,6^um worden uitgegaan. Behalve dit probleem doet zich tevens %> -·. - y ό * " 1 " —^ I - ! ; * PHN 11.423 2 het probleem voor van nitridevorming tijdens de eerste oxiderende warmtebehandeling ter plaatse van de overgang tussen silicium en dé spanning-verzachtende grondlaag siliciumoxide van het oxidatiemasker langs de rand van het oxidatiemasker; hier wordt een z.g. witte band gevormd.
5 Bij vorming van zeer dun poortoxide - met een dikte van circa 25 nm -zoals dat nodig is voor genoemde kleine MOS transistoren kan. dit nitride zeer storend zijn.
Met de uitvinding wordt onder meer beoogd een werkwijze te verschaffen waarmee het mogelijk is cm een halfgeleiderinrichting te 10 vervaardigen met MOS-transistoren waarbij voor het realiseren van kanaalzones met een breedte van 1 yum of minder oxidatiemaskers met een breedte die daar niet zoveel van afwijkt kunnen worden toegepast en waarmee het tevens mogelijk is cm zeer dun poortoxide zonder storende invloed van "witte-band-nitride" aan te brengen.
15 De in de aanhef genoemde werkwijze heeft daartoe, volgens de uitvinding als kenmerk, dat na het wegetsen van het oxidatiemasker de plak wordt onderworpen aan een verdere etsbehandeling waarbij nog een deel van de gevormde laag veïdoxide wordt weggeëtst waarbij deze dunner en in laterale zin kleiner wordt en dat de eerste oxiderende warmtebe-2o handeling wordt uitgevoerd bij een temperatuur, waarbij een kanaalonder-brekerzone wordt gevormd die zich in laterale zin praktisch evenver uitstrekt als de door de etsbehandeling verkleinde laag veïdoxide.
Omdat de tijdens de eerste oxiderende warmtebehandeling gevormde laag veïdoxide een dikte vertoont die naar de rand toe kleiner 25 wordt, wordt de laag veïdoxide tijdens de verdere etsbehandeling niet alleen dunner, maar ook kleiner. De eerste warmtebehandeling wordt uitgevoerd bij een relatief lage temperatuur, waarbij - in tegenstelling tot bij de bekende werkwijze - de laterale oxidatie groter is dan de laterale diffusie. Daarbij is de laterale oxidatie groter dan die bij 30 de bekende werkwijze, maar de laterale diffusie juist kleiner dan die bij de bekende werkwijze. Verrassenderwijs blijkt nu, dat met de werkwijze volgens de uitvinding een met het in het voorgaande vergelijkbare halfgeleiderinrichting vervaardigd kan worden waarbij voor de vorming van een kanaalzone met een breedte van circa l^um een oxidatiemasker, 3g bestaande uit een grondlaag van siliciumoxide en een toplaag van sili-ciuranitride, met een breedte van slechts 1,8^um nodig is.
Uit proeven is gebleken, dat om een laag veïdoxide met een dikte van 0,4^um te realiseren met de bekende werkwijze, tijdens de eerste - 7 O -¾ - :/ ·' - ü EHN 11.423 3 t ' Μ oxiderende warmtebehande1ing een laag oxide met een dikte van circa 0,5^um meet worden gegroeid, omdat tijdens het wegetsen van het oxida-tiemasker in de prkatijk zeker Q,l,um van de laag oxide verloren gaat.
O
3ij de vorming van 0,5^um oxide bij een temperatuur van 1000 C, zoals 5 bij de bekende werkwijze, treedt een laterale diffusie van circa Q,8yUm op en een laterale oxidatie van circa 0,6yum bij gebruik van een oxida-tiemasker met een grondlaag van siliciuiroxide en een toplaag van sili-ciumnitride. Met de werkwijze volgens de uitvinding wordt bijvoorbeeld eerst bij circa 900°C een laag oxide met een dikte van circa 0,6^um aan-10 gegroeid. Bij gebruik van eenzelfde oxidatiemasker als hiervoor treedt en laterale oxidatie van circa 0,8^um op. Van deze laag veldoxide wordt vervolgens tijdens het wegetsen van het oxidatiemasker en de verdere etsbehandeling zoveel verwijderd, dat een laag veldoxide net een dikte van circa 0,4^um overblijft. Deze laag strekt zich nog slechts 0,4^um 15 uit voorbij de plaats waar de rand van het oxidatiemasker aanwezig was, zodat een schijnbare laterale oxidatie van 0,4^um overblijft. De laterale diffusie is eveneens 0,4^,um. Om een kanaalzone van circa l^um te realiseren is bij de bekende werkwijze een oxidatiemasker met een breedte van 2,6yum en bij de werkwijze volgens de uitvinding van l,8^um nodig.
2o Door de verdere etsbehandeling wordt tevens tijdens de eerste oxiderende warmtebehandeling op de grens van silicium en oxidatiemasker gevormd siliciumnitride verwijderd. Hierdoor zijn problemen die door dit nitride tijdens de vorming van het poortoxide veroorzaakt zouden kunnen worden tegengegaan.
25 Bij voorkeur wordt volgens de uitvinding van de tijdens de eerste oxiderende warmtebehandeling gevormde laag veldoxide zoveel weg-geëtst, dat een laag veldoxide resteert met een dikte van 50 a 70% van zijn oorspronkelijke dikte. Aldus wordt zonder dat daarvoor extra processtappen nedig zijn een relatief vlakke struktuur verkregen.
3Q Problemen met tijdens de eerste warmtebehandeling op de grens van oxidatiemasker en silicium gevormd siliciumnitride bij de vorming van het poortoxide worden vermeden als de plak tussen de eerste en de tweede oxiderende warmtebehandeling wordt onderworpen aan een extra oxiderende warmtebehandeling en een daaropvolgende etsbehandeling waar-3g bij het dan gevormde siliciumoxide weer wordt weggeëtst.
Het oxidatiemasker bestaat volgens de uitvinding bij voorkeur uit een grondlaag van siliciurooxinitride en een toplaag van siliciumnitride. Met zulk een masker kan een kanaalzone van circa l^um worden ge- ï* .' ’ 7 v '
• ' -if - J
__ „ ______J
! . · t PHN 11.423 4 realiseerd met een oxidatiemasker met een breedte van minder dan 1,2 ^um. De oxidatiemaskerbreedte kan zelfs 1 ,um zijn als de eerste warmtebehan-
O
deling wordt uitgevoerd bij een temperatuur van 825 a 875 C.
De uitvinding wordt in het navolgende, bij wijze van voor-5 beeld, nader toegelicht aan de hand van een.tekening en enkele uitvoe-ringsvoorbeelden. In de tekening tonen
Fig. 1 tot en met fig. 5 achtereenvolgende stadia, van vervaardiging van een MOS transistor met behulp van de werkwijze volgens de uitvinding, 10 Fig. 6 tot en met fig. 11 achtereenvolgende stadia van vervaardiging van een MOS transistor net behulp van de werkwijze volgens de uitvinding waarbij enkele verschillen worden geïllustreerd met de in fig. 1 tot en met 5 getoonde stadia en
Fig. 12 (a en b) tot en met 15 (a en b) de laatste stadia 15 van vervaardiging van de MQS-transistor.
De figuren 1 tot en met 5 tonen achtereenvolgende stadia, van vervaardiging van een MOS-transistor. Van dergelijke transistors worden grote aantallen toegepast in bijvoorbeeld electronische geheugens. De tekeningen tonen een oppervlaktezone 2 van een siliciumplak 1, 20 deze is bijvoorbeeld van het p-geleidingstype met een doteringsconcen- 15 tratie van circa 10 atomen per cc. Op een oppervlak 3 van de siliciumplak 1 wordt plaatselijk een oxidatiemasker 7 aangebracht. Het oppervlak 3 wordt daartoe, op gebruikelijke wijze, door middel van thermische oxidatie voorzien van een circa 40 nm dikke laag siliciumoxide 4, die 25 daarna, op gebruikelijke wijze, door middel vaneenLPCVD proces wordt bedekt met een circa 100 nm dikke laag siliciumnitride 5. Vervolgens c wordt op gebruikelijke wijze een fotolakspoor 6 aangebracht, waarna onbedekte delen van de lagen siliciumoxide 4 en siliciumnitride 5 worden weggeëtst. Aldus is het gewenste oxidatiemasker 7 gevormd. De plak 30 1 wordt daarna aan een thermische oxidatiebehandeling bij circa 950°C in een zuurstofhoudend gas onderworpen waarbij een circa 25 nm dikke laag siliciumoxide 8 wordt gevormd. Daarna wordt de plak 1 onderworpen aan een ionenimplantatie met B+ ionen met een· energie van circa 16 KeV 13 2 waarbij circa 3.10 ionen per cm worden geïmplanteerd. Aldus is 35 een lateraal aan het oxidatiemasker 7 grenzende oppervlakte laag 9 voorzien van atomen van een doteringselement.
De plak 1 wordt nu onderworpen aan een eerste oxiderende warmtebehandeling waarbij door oxidatie van het niet door het oxidatie-
- V
·· * PHN 11.423 5 masker 7 bedekte deel van de plak een laag veldoxide 10 en door diffusie van de atomen van het doteringselement in de oppervlaktelaag 9 een onder het veldoxide 10 gelegen kanaalonderbrekerzone 12 wordt gevormd. Vervolgens wordt de plak aan een etsbehandeling onderworpen waarbij het oxi-5 datiemasker 7 wordt verwijderd en wordt de plak, op gebruikelijke wijze, aan een tweede oxiderende warmtebehandeling bij circa 950°C in een zuurstof houdend gas waarbij een tussen veldoxide 10 gelegen laag poortoxide 13 wordt gevormd net een dikte van circa 30 ran.
Volgens de uitvinding wordt na het wegetsen van het oxidatie-10 masker 7 de plak 1 onderworpen aan een verdere etsbehandeling waarbij nog een deel van de gevormde laag veldoxide 10 wordt weggeëtst, waarbij deze dunner en in laterale zin kleiner wordt. De toestand die na deze verdere etsbehandeling is bereikt is weergegeven in figuur 4. Volgens de uitvinding wordt verder de eerste warmtebehandeling uitgevoerd bij 15 een temperatuur waarbij een kanaalonderbrekerzone 12 wordt gevormd die zich in laterale zin praktisch even ver uitstrekt als de door de etsbehandeling verkleinde laag veldoxide 11. In dit voorbeeld wordt een circa 0,6yum dikke laag veldoxide 10 aangegroeid bij een temperatuur van circa 900°C. Hierbij treedt een - met pijl 14 aangeduide - laterale 20 oxidatie van circa 0,8^um op en een - met pijl 15 aangeduide - laterale diffusie van circa 0,4^um. Van de laag veldoxide 10 wordt zoveel verwijderd, dat een laag veldoxide 11 resteert met een dikte van circa 0,4yUm. Deze laag 11 strekt zich nog slechts 0,4^um uit voorbij de plaats waar de rand van het oxidatiemasker 7 aanwezig was, zodat een - met 25 pijl 16 aangeduide - schijnbare laterale oxidatie van 0,4^um overblijft.
Om* een kanaalzone 17 van circa l^um te realiseren is dus bij dit voorbeeld van uitvoering, van de werkwijze volgens de uitvinding een oxidatiemasker 7 met een breedte van circa l,8^um nodig. Omdat veldoxide 11 en kanaalonderbreker 12 zien beide 0,4yUm tot onder het oxidatiemasker 7 30 uitstrekken, moet bij de gewenste l^um een bedrag van Q,8^um opgeteld worden. De kanaalzone vertoont een enigszins gebogen oppervlak, maar dit blijkt in de praktijk geen enkel bezwaar op te leveren.
Bij voorkeur wordt volgens de uitvinding van de tijdens de eerste oxiderende warmtebehandeling gevormde laag veldoxide 10 zoveel 35 weggeëtst, dat een laag veldoxide 11 resteert met een dikte van 50 a 70% van zijn oorspronkelijke dikte. In het voorbeeld was deze verhouding circa 67%. Aldus wordt zonder dat daarvoor extra processtappen nodig zijn een relatief vlakke struktuur verkregen.
PHN 11.423 6 « »
De figuren 6 tot en met 11 tonen achtereenvolgens stadia van vervaardiging van een MOS-transistor die enkele verschillen vertoont met de hiervoor beschreven werkwijze.
Hetr oxidatiemasker 7 bestaat in dit voorbeeld uit een circa 5 40 nm dikke grondlaag 24 van siliciumoxinitride en een circa 100 nm dikke toplaag 25 van siliciumnitride. In dit voorbeeld wordt een circa 0,6 pm dikke laag veldoxide 30 bij een temperatuur van 825 a 875° C gevormd. Hierbij treedt een - met een pijl 35 aangeduide - laterale oxidatie van circa 0,3 pm op en een praktisch verwaarloosbare laterale 10 diffusie. Nadat de laag veldoxide 30 door de verdere etsbehandeling is teruggebracht tot de dunnere laag veldoxide 31, is de schijnbare laterale oxidatie eveneens praktisch verwaarloosbaar. Het blijkt, dat met een oxidatiemasker 7 als in dit voorbeeld een kanaalzone 17 gerealiseerd kan worden met een oxidatiemasker met een breedte van minder dan l5 1,2 jan.
Tussen de eerste en de tweede warmtebehandeling wordt de plak 1 aan een extra oxiderende warmtebehandeling onderworpen waarbij een laag oxide 20 met een dikte van circa 25 nm wordt gevormd, die vervolgens weer wordt weggeëtst (Zie figuren 9 en 10) . Door deze stap 20 wordt het oppervlak van de kanaalzone 17 tussen de lagen veldoxide 31 extra gereinigd, waardoor problemen die het gevolg kunnen zijn van "witte band nitride" vermeden zijn.
De eerste oxiderende warmtebehandeling wordt uitgevoerd in een droog gasmengsel dat zuurstof, stikstof en waterstof bevat. Aldus 25 kan de laag veldoxide 11, 31 in circa 12 uur onder atmosferische druk gevormd worden. Bij voorkeur wordt de laag siliciumoxinitride 24 met behulp van een LPCVD proces uit silaan, lachgas en ammoniak afgezet. Bij voorkeur zo, dat de laag 24 een brekingsindex van 1,6 a 1,8 vertoont. Bij toepassing van een dergelijk oxidatiemasker 7 kan een ka-30 naalzone 17 met een breedte van circa 1 jam gerealiseerd worden onder toepassing van een oxidatiemasker 7 met een breedte die praktisch niet van 1 pm afwijkt.
Hoewel de overgang tussen poortoxide 20 en veldoxide 31 veel abrupter is als die tussen poortoxide 13 en veldoxide 11 in figuur 4, 35 , is deze overgang zodanig dat big de verdere voortgang van vervaardiging van de MOS-transistor hierdoor geen moeilijkheden worden veroorzaakt.
Het verdere verloop van de vervaardiging van de MOS-transis- ?=» VS Δ * *- ^ KJ r ï s · - y * 3" · -i.
* τ PHN Π.423 7 tor wordt toegelicht aan de hand van de figuren 12 (a en b) tot en met 15 (a en b) , waarbij met a en b telkens eenzelfde stadium van vervaardiging is aangeduid maar weergegeven in twee loodrecht op elkaar staande dwar sdoor sneden.
5 Na het aanbrengen van de laag poortoxide 13, wordt in de ka naalzone een drempelcorrectie-implantie met B+ ionen met een energie van 25 KeV tot een concentratie van 5.10^ atomen per cm^ uitgevoerd, waarna de plak op gebruikelijke wijze met behulp van een LPCVD-proces wordt bedekt met een circa 450 nm dikke laag polykristallijn silicium 10 35 waarvan een circa 50 nm dikke toplaag 36 thermisch wordt geoxideerd. Hierop wordt een fotolakmasker 37 aangebracht waarna niet bedekte delen van de lagen 35 en 36 worden weggeëtst.
De plak wordt vervolgens onderworpen aan een ionenimplantatie met As-ionen met een energie van 50 KeV, waarbij oppervlaktezones 47 met een doteringsconcentratie van circa 1.101^ atomen per cc worden gevormd. Daarna wordt de plak op een gebruikelijke wijze met een CVD-proces bedekt met een circa 300 nm dikke laag siliciumoxide 38 en onderworpen aan een anisotrope plasma-etsbehandeling waarbij afstandstuk-ken 39 uit de laag siliciumoxide 38 worden gevormd. Bij een daaropvol-gende ïonenimplantatie met As-ionen met een energie van circa 40 KeV worden daarna oppervlaktezones 40 met een doteringsconcentratie van circa 5.10^ atomen per cc gevormd.
Tenslotte wordt op gebruikelijke wijze een circa 300 nm dikke laag siliciumoxide 41 aangebracht. Na hierin vensters 42 te hebben ' geëtst kunnen de zones 40 door Aluminiumgeleiders 43 en 44 worden ge-kontakteerd.
30 35 - . « ' *; " ·
V · v W
Claims (8)
1. Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op een oppervlak van een siliciumplak plaatselijk een oxidatiemasker wordt aangebracht, waarna achtereenvolgens een lateraal aan het oxidatiemasker grenzende oppervlaktelaag van de plak wordt voorzien van 5 atomen van een doteringselement, de plak wordt onderworpen aan een eerste oxiderende warmtebehandeling waarbij door oxidatie van het niet door het oxidatiemasker bedekte deel van de plak een laag veldoxide en door diffusie van de atomen van het doteringselement een onder het veldoxide gelegen kanaalonderbrekerzonewordt gevormd, het oxidatiemasker wordt weg-10 geëtst en de plak wordt onderworpen aan een tweede oxiderende warmtebehandeling waarbij een tussen veldoxide gelegen laag poortoxide wordt gevormd, met het kenmerk, dat na het wegetsen van het oxidatiemasker de plak wordt onderworpen aan een verdere etsbehandeling waarbij nog een deel van de gevormde laag veldoxide wordt weggeëtst waarbij deze dunner en in 15 laterale zin kleiner wordt en dat de eerste oxiderende warmtebehandeling wordt uitgevoerd bij een temperatuur, waarbij een kanaalonderbrekerzone wordt gevormd die zich in laterale zin praktisch even ver uitstrekt als de door de etsbehandeling verkleinde laag veldoxide.
2. Werkwijze volgens conclusie 1, met het kenmerk, dat van de tij-20 dens de eerste oxiderende warmtebehandeling gevormde laag veldoxide zoveel wordt weggeëtst, dat een laag veldoxide resteert met een dikte van 50 a 70% van zijn oorspronkelijke dikte.
3. Werkwijze volgens conclusie 1 of 2, met het kenmerk, dat de plak tussen de eerste en de tweede oxiderende warmtebehandeling wordt 25 onderworpen aan een extra oxiderende warmtebehandeling en een daaropvolgende etsbehandeling waarbij het dan gevormde siliciumoxide weer wordt weggeëtst.
4. Werkwijze volgens conclusie 1, 2 of 3, met het kenmerk, dat het oxidatiemasker wordt gevormd uit een grondlaag siliciumoxinitride bedekt 30 met een toplaag siliciumnitride.
5. Werkwijze volgens conclusie 4, met het kenmerk, dat de eerste oxiderende warmtebehandeling wordt uitgevoerd bij een temperatuur van 825 a 875 0 C.
6. Werkwijze volgens conclusie 5, met het kenmerk, dat de eerste 35 oxiderende warmtebehandelng wordt uitgevoerd in een droog gasmengsel dat zuurstof, stikstof en waterstof bevat.
7. Werkwijze volgens conclusie 4, met het kenmerk, dat de laag siliciumoxinitride met behulp van een LPCVD proces uit silaan, lachgas en a £ Λ ·\ ~ · O1 v j EHN 11.423 9 ammoniak wordt af gezet.
8. Werkwijze volgens conclusie 7, met het kenmerk, dat het LPCVD- proces zo wordt uitgevoerd dat het siliciumoxinitride een brakingsindex van 1,6 a 1,8 vertoont. 5 10 15 20 25 30 35 $ % * - 7 Λ n-
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8501720A NL8501720A (nl) | 1985-06-14 | 1985-06-14 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak plaatselijk wordt voorzien van veldoxide met kanaalonderbreker. |
| US06/869,482 US4743566A (en) | 1985-06-14 | 1986-06-02 | Method of manufacturing a semiconductor device, in which a silicon slice is locally provided with field oxide with a channel stopper |
| CA000511260A CA1269593A (en) | 1985-06-14 | 1986-06-10 | Method of manufacturing a semiconductor device, in which a silicon slice is locally provided with field oxide with a channel stopper |
| EP86201016A EP0208356B1 (en) | 1985-06-14 | 1986-06-11 | Method of manufacturing a semiconductor device, in which a silicon slice is locally provided with field oxide with a channel stopper |
| DE8686201016T DE3668396D1 (de) | 1985-06-14 | 1986-06-11 | Verfahren zur herstellung einer halbleiteranordnung mit einem halbleiterkoerper mit feldoxid und kanalunterbrecher. |
| IE1550/86A IE57557B1 (en) | 1985-06-14 | 1986-06-11 | Method of manufacturing a semiconductor device,in which a silicon slice is locally provided with field oxide with a channel stopper |
| JP61135111A JPH07118504B2 (ja) | 1985-06-14 | 1986-06-12 | 半導体デバイスの製造法 |
| KR1019860004697A KR950001151B1 (ko) | 1985-06-14 | 1986-06-13 | 반도체 장치 제조방법 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8501720 | 1985-06-14 | ||
| NL8501720A NL8501720A (nl) | 1985-06-14 | 1985-06-14 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak plaatselijk wordt voorzien van veldoxide met kanaalonderbreker. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| NL8501720A true NL8501720A (nl) | 1987-01-02 |
Family
ID=19846146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL8501720A NL8501720A (nl) | 1985-06-14 | 1985-06-14 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak plaatselijk wordt voorzien van veldoxide met kanaalonderbreker. |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4743566A (nl) |
| EP (1) | EP0208356B1 (nl) |
| JP (1) | JPH07118504B2 (nl) |
| KR (1) | KR950001151B1 (nl) |
| CA (1) | CA1269593A (nl) |
| DE (1) | DE3668396D1 (nl) |
| IE (1) | IE57557B1 (nl) |
| NL (1) | NL8501720A (nl) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8603111A (nl) * | 1986-12-08 | 1988-07-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak aan zijn oppervlak wordt voorzien van veldoxidegebieden. |
| US4983537A (en) * | 1986-12-29 | 1991-01-08 | General Electric Company | Method of making a buried oxide field isolation structure |
| JP2545527B2 (ja) * | 1987-01-23 | 1996-10-23 | 沖電気工業株式会社 | 半導体装置 |
| NL8700541A (nl) * | 1987-03-06 | 1988-10-03 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een plak silicium plaatselijk wordt voorzien van veldoxidegebieden. |
| JP2573218B2 (ja) * | 1987-04-17 | 1997-01-22 | シチズン時計株式会社 | 不揮発性記憶素子の製造方法 |
| US4942449A (en) * | 1988-03-28 | 1990-07-17 | General Electric Company | Fabrication method and structure for field isolation in field effect transistors on integrated circuit chips |
| NL8800903A (nl) * | 1988-04-08 | 1989-11-01 | Koninkl Philips Electronics Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumsubstraat met geheel of gedeeltelijk verzonken veldoxide-gebieden. |
| GB2238658B (en) * | 1989-11-23 | 1993-02-17 | Stc Plc | Improvements in integrated circuits |
| US5049520A (en) * | 1990-06-06 | 1991-09-17 | Micron Technology, Inc. | Method of partially eliminating the bird's beak effect without adding any process steps |
| JPH04247663A (ja) * | 1991-02-04 | 1992-09-03 | Mitsubishi Electric Corp | 電界効果素子およびその製造方法 |
| US5132241A (en) * | 1991-04-15 | 1992-07-21 | Industrial Technology Research Institute | Method of manufacturing minimum counterdoping in twin well process |
| US5134089A (en) * | 1991-09-30 | 1992-07-28 | Motorola, Inc. | MOS transistor isolation method |
| US5348910A (en) * | 1991-12-24 | 1994-09-20 | Seiko Epson Corporation | Method of manufacturing a semiconductor device and the product thereby |
| US5254495A (en) * | 1993-05-07 | 1993-10-19 | United Microelectronics Corporation | Salicide recessed local oxidation of silicon |
| JP2626513B2 (ja) * | 1993-10-07 | 1997-07-02 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5672539A (en) * | 1994-01-14 | 1997-09-30 | Micron Technology, Inc. | Method for forming an improved field isolation structure using ozone enhanced oxidation and tapering |
| US5374585A (en) * | 1994-05-09 | 1994-12-20 | Motorola, Inc. | Process for forming field isolation |
| GB2291261B (en) * | 1994-07-06 | 1999-03-24 | Hyundai Electronics Ind | Method of forming a field oxide film in a semiconductor device |
| FR2734403B1 (fr) | 1995-05-19 | 1997-08-01 | Sgs Thomson Microelectronics | Isolement plan dans des circuits integres |
| KR100197656B1 (ko) * | 1995-12-29 | 1999-07-01 | 김영환 | 반도체 에스.오.아이.소자의 제조방법 |
| US5861339A (en) * | 1995-10-27 | 1999-01-19 | Integrated Device Technology, Inc. | Recessed isolation with double oxidation |
| US5672538A (en) * | 1995-12-04 | 1997-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd | Modified locus isolation process in which surface topology of the locos oxide is smoothed |
| US5882993A (en) | 1996-08-19 | 1999-03-16 | Advanced Micro Devices, Inc. | Integrated circuit with differing gate oxide thickness and process for making same |
| US5714414A (en) * | 1996-08-19 | 1998-02-03 | Micron Technology, Inc. | Semiconductor processing method of forming field isolation oxide relative to a semiconductor substrate |
| US6033943A (en) * | 1996-08-23 | 2000-03-07 | Advanced Micro Devices, Inc. | Dual gate oxide thickness integrated circuit and process for making same |
| US5962914A (en) * | 1998-01-14 | 1999-10-05 | Advanced Micro Devices, Inc. | Reduced bird's beak field oxidation process using nitrogen implanted into active region |
| US6531364B1 (en) | 1998-08-05 | 2003-03-11 | Advanced Micro Devices, Inc. | Advanced fabrication technique to form ultra thin gate dielectric using a sacrificial polysilicon seed layer |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5286083A (en) * | 1976-01-12 | 1977-07-16 | Hitachi Ltd | Production of complimentary isolation gate field effect transistor |
| JPS5529116A (en) * | 1978-08-23 | 1980-03-01 | Hitachi Ltd | Manufacture of complementary misic |
| JPS5821842A (ja) * | 1981-07-30 | 1983-02-08 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | 分離領域の形成方法 |
| US4574465A (en) * | 1982-04-13 | 1986-03-11 | Texas Instruments Incorporated | Differing field oxide thicknesses in dynamic memory device |
| JPS5984436A (ja) * | 1982-11-04 | 1984-05-16 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US4407696A (en) * | 1982-12-27 | 1983-10-04 | Mostek Corporation | Fabrication of isolation oxidation for MOS circuit |
| JPS59171138A (ja) * | 1983-03-17 | 1984-09-27 | Nec Corp | 半導体装置の製造方法 |
| JPS60106142A (ja) * | 1983-11-15 | 1985-06-11 | Nec Corp | 半導体素子の製造方法 |
| JPS60128635A (ja) * | 1983-12-15 | 1985-07-09 | Toshiba Corp | 素子分離領域の形成方法 |
| US4569117A (en) * | 1984-05-09 | 1986-02-11 | Texas Instruments Incorporated | Method of making integrated circuit with reduced narrow-width effect |
| NL8401711A (nl) * | 1984-05-29 | 1985-12-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin plaatselijk een verzonken oxidelaag is aangebracht. |
| US4577394A (en) * | 1984-10-01 | 1986-03-25 | National Semiconductor Corporation | Reduction of field oxide encroachment in MOS fabrication |
| US4551910A (en) * | 1984-11-27 | 1985-11-12 | Intel Corporation | MOS Isolation processing |
-
1985
- 1985-06-14 NL NL8501720A patent/NL8501720A/nl not_active Application Discontinuation
-
1986
- 1986-06-02 US US06/869,482 patent/US4743566A/en not_active Expired - Fee Related
- 1986-06-10 CA CA000511260A patent/CA1269593A/en not_active Expired - Lifetime
- 1986-06-11 DE DE8686201016T patent/DE3668396D1/de not_active Expired - Lifetime
- 1986-06-11 IE IE1550/86A patent/IE57557B1/en not_active IP Right Cessation
- 1986-06-11 EP EP86201016A patent/EP0208356B1/en not_active Expired - Lifetime
- 1986-06-12 JP JP61135111A patent/JPH07118504B2/ja not_active Expired - Lifetime
- 1986-06-13 KR KR1019860004697A patent/KR950001151B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| IE57557B1 (en) | 1992-12-16 |
| EP0208356B1 (en) | 1990-01-17 |
| JPS61289644A (ja) | 1986-12-19 |
| CA1269593A (en) | 1990-05-29 |
| EP0208356A1 (en) | 1987-01-14 |
| US4743566A (en) | 1988-05-10 |
| DE3668396D1 (de) | 1990-02-22 |
| KR950001151B1 (ko) | 1995-02-11 |
| IE861550L (en) | 1986-12-14 |
| JPH07118504B2 (ja) | 1995-12-18 |
| KR870000767A (ko) | 1987-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL8501720A (nl) | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak plaatselijk wordt voorzien van veldoxide met kanaalonderbreker. | |
| JP2995539B2 (ja) | 半導体素子及びその製造方法 | |
| US4103415A (en) | Insulated-gate field-effect transistor with self-aligned contact hole to source or drain | |
| EP0038133A1 (en) | Method of manufacturing semiconductor devices with submicron lines | |
| US5712186A (en) | Method for growing field oxide to minimize birds' beak length | |
| US4170492A (en) | Method of selective oxidation in manufacture of semiconductor devices | |
| US6147008A (en) | Creation of multiple gate oxide with high thickness ratio in flash memory process | |
| JPS629671A (ja) | 半導体装置の製法 | |
| US4253229A (en) | Self-aligned narrow gate MESFET process | |
| US4169270A (en) | Insulated-gate field-effect transistor with self-aligned contact hole to source or drain | |
| US5550075A (en) | Ion implanted programmable cell for read only memory applications | |
| US7977753B2 (en) | High voltage BICMOS device and method for manufacturing the same | |
| JP3461107B2 (ja) | 半導体集積回路の製造方法 | |
| JPH01283944A (ja) | 半導体装置の製造方法 | |
| JPS59224141A (ja) | 半導体装置の製造方法 | |
| JP2604863B2 (ja) | 半導体不揮発性メモリー素子の製造方法 | |
| JPH03141649A (ja) | 能動領域の形成方法 | |
| JPH027558A (ja) | 半導体装置およびその製造方法 | |
| JPH0521454A (ja) | 半導体装置の製造方法 | |
| NL7902878A (nl) | Werkwijze ter vervaardiging van een halfgeleider- inrichting. | |
| JPH02240968A (ja) | 半導体装置の製造方法 | |
| KR100505610B1 (ko) | 레트로그레이드 웰을 갖는 반도체장치의 제조방법 | |
| JP2672530B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS62286221A (ja) | 半導体装置の製造方法 | |
| JPH01179455A (ja) | 半導体装置の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A1B | A search report has been drawn up | ||
| BV | The patent application has lapsed |