NL8700541A - Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een plak silicium plaatselijk wordt voorzien van veldoxidegebieden. - Google Patents

Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een plak silicium plaatselijk wordt voorzien van veldoxidegebieden. Download PDF

Info

Publication number
NL8700541A
NL8700541A NL8700541A NL8700541A NL8700541A NL 8700541 A NL8700541 A NL 8700541A NL 8700541 A NL8700541 A NL 8700541A NL 8700541 A NL8700541 A NL 8700541A NL 8700541 A NL8700541 A NL 8700541A
Authority
NL
Netherlands
Prior art keywords
layer
field oxide
thickness
wafer
plasma
Prior art date
Application number
NL8700541A
Other languages
English (en)
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Priority to NL8700541A priority Critical patent/NL8700541A/nl
Priority to EP88200357A priority patent/EP0284124A1/en
Priority to JP63047344A priority patent/JPS63228739A/ja
Priority to KR1019880002276A priority patent/KR880011908A/ko
Publication of NL8700541A publication Critical patent/NL8700541A/nl
Priority to US07/453,092 priority patent/US4952525A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Description

# PHN 12.058 1 N.V. Philips' Gloeilampenfabrieken te Eindhoven.
Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij eer, plak silicium plaatselijk wordt voorzien van veldoxidegebieder.,
De uitvinding heeft betrekking op een werkwijze voor het. vervaardigen van een halfgeleiderinrichting waarbij op een oppervlak van een plak silicium plaatselijk een oxidatiemasker wordt aangebracht, waarna de plak wordt onderworpen aan een oxidatiebehandeling waarbij 5 door oxidatie van het niet door het oxidatiemasker bedekte deel van de plak een laag veldoxide wordt gevormd met een aanvangsdikte die gelijk is aan een benodigde iselatiedikte vermeerderd met een extra dikte die nodig is om dikteverliezen tijdens verdere processtappen te compenseren.
Aldus wordt de plak silicium aan zijn oppervlak voorzien 10 van veldoxidegebieden. Deze zijn in het bijzonder geschikt voor het onderling isoleren van MOS transistoren in geintegreerde halfeeLeiderschakelingen. Hierbij is natuurlijk een zekere isclatiedikte gewenst. Om eer, dergr lijke gewenste isolatiedikte te kunnen realiseren, moet rekening gehouden worden met dikteverliezen die kunnen optreden bij 15 een aantal processtappen die nodig zijn om eer. geïntegreerde halfgeleiderschakeling te maken. Oitgegaan moet daarom worden van een grotere aanvangsdikte. Diktevcrliezer» van het veldoxide kunnen onder andere optreden tijdens etsprocessen waarbij het veldoxide niet is beschermd door een andere laag, zoals bijvoorbeeld het geval is tijdens 20 het wegetsen van de tijdens de oxidatiebehandeling geoxideerde toplaag van het oxidatiemasker. Ook tijdens het etsen van poortelektrodes en poortoxide is dit het geval.
Uit het Japanse octrooischrift Nr. 56-93 344 is een werxwijzt van de in de aanhef genoemde soort bekend, waarbij de plak 25 plaatselijk wordt voorzien van een oxidatiemasker van siliciumoxinitride (SiON). Tijdens de oxidatiebehandeling die wordt uitgevoerd bij een temperatuur van meer dan 1000°C wordt de laag veldoxide gevormd.
Hierbij oxideert eveneens een oppervlakteiaag van het oxidatiemasker. Na de oxidatiebehanaeling wcrit het oxidatiemasker verwijderd in een 30 .waterstoffluoride (HF)-oplossing waarbij de laag veldoxide eveneens een deel van zijr. dikte verliest.
F*·*~z i^· ? het ücif \ i · · * .
s PHK 12.058 2 oxidatiemasker (bij de bekende werkwijze door de waterstoffluoride-oplossing) het gevormde veldoxide nabij zijn rand waar het silieiumoxide grensde aan het oxidatiemasker sterk wordt aangetast. Was deze rand voor het verwijderen van het oxidatiemasker bol, na het verwijderen van 5 het oxidatiemasker is deze hol. Wordt tijdens verdere processtappen het veldoxide nog dunner geëtst, dan kan dit er toe leiden dat het veldoxide nabij zijn rand ontoelaatbaar dun wordt. Wordt bijvoorbeeld een laag veldoxide gevormd met een dikte van 650 nm, dan gaat hiervan nabij de rand (tot over een afstand van circa 300 nm vanaf de rand van 10 het oxidatiemasker) tijdens het verwijderen van het. oxidatiemasker circa . 200 nm meer siliciumoxide verloren dan op plaatsen die verder van de rand af liggen. Wordt van de laag veldoxide tijdens volgende processtapen zoveel weggeëtst, dat een isolatiedikte resteert van 500 nm, dan-kan dit betekenen dat de dikte nabij de rand over genoemde 300 15 nm nog slechts circa 250 nm is en daardoor als isolatie mindor geschikt. Dit betekent een aanzienlijk r.uimteverlies hetgeen in het. bijzonder bij geïntegreerde halfgeleiderschakelingen met submicron afmetingen zeer ongewenst is.
Met de uitvinding wordt beoogd de in de aanhef genoemde 20 werkwijze zo te verbeteren, dat een laag veldoxide met een zekere gewenste aanvangsdikte gerealiseerd kan worden die nabij zijn rand door een etsoplossing, zoals een waterstoffluoride-oplossing, niet sterker wordt aangetast dan op plaatsen die verder van die rand liggen. Een laag veldoxide dus, die homogeen door genoemde etsoplossing kan wordt 25 geëtst. Hierdoor is het versneld aanetsen van delen van de laag veldoxide tegen te gaan.
De i.n de aanhef genoemde werkwijze heeft daartoe, volgens de uitvinding, als kenmerk, dat de laag veldoxide met genoemde aanvangsdikte zo wordt gerealiseerd, dat eerst een laag veldoxide wordt 30 gevormd met een dikte die groter is dan de aanvangsdikte, waarna de plak zo lang in een plasma met reaktieve ionen wordt geëtst tot de laag veldoxide de aanvangsdikte bereikt heeft.
De uitvinding berust op het inzicht, dat de hiervoor genoemde inhomogene aanetsing van het veldoxide wordt veroorzaakt 35 door spanningen die in de laag nabij zijn rand gevormd worden tijdens de oxidatiebehandeling. Delen van het veldoxide waarin deze spanningen aanwezig zijn etsen veel sneller in een etsoplossing dan delen waarin $*« I* * £ »1
O / il V I
'*· % ΡΗΝ 12.058 .3 geen spanningen aanwezig zijn. Verder berust de uitvinding op het, inzicht, dat een laag oxide waarin spanningen aanwezig zijn in een plasma met reaktieve ionen praktisch wel even snel etst als een laag oxide waarin deze spanningen niet aanwezig zijn.
5 Door de maatregelen volgens de uitvinding kan een laag veldoxide met èen zekere aanvangsdikte gerealiseerd worden die in een oplossing van waterstoffluoride homogeen geëtst wordt.
Verrassenderwijs is gebleken, dat de spanningen nabij de rand van het veldoxide slechts oppervlakkig aanwezig zijn. Door een laag Veldoxide te 10 groeien met een extra dikte en door vervolgens deze extra dikte in een plasma met reaktieve ionen weer weg te etsen kan bereikt worden dat delen van veldoxide waarin genoemde spanningen optreden verwijderd worden waarbij de vorm van de veldoxidegebieden niet nadelig wordt beïnvloed. Wordt de laag veldoxide aldus teruggebracht op genoemde 15 aanvangsdikte, dan blijkt dat de laag nu verder homogeen geëtst wordt in een etsoplossing.
Wordt een laag veldoxide gevormd met een dikte die tenminste 100 nm groter is dan genoemde aanvangsdikte, dan blijkt dat na het verwijderen van de extra dikte met behulp van reaktieve ionen 20 inhomogeen aanetsen door een etsoplossing niet meer voor te komen bij lagen veldoxide met een aanvangsdikte tot circa 1000 nm. Het blijkt in de praktijk dat genoemde extra dikte in die gevallen niet groter hoeft te zijn dan 250 nm.
De uitvinding wordt in het navolgende, bij wijze van 25 voorbeeld, nader toegelicht aan de hand van de tekening. In de tekening tonen:
Fig. 1 t/m 9 in dwarsdoorsnede, schematisch enkele achtereenvolgende stadia van vervaardiging van een halfgeleiderinrichting met behulp van de werkwijze volgens de 30 Uitvinding.
Fig. 10 t/m 12 respectievelijk, vergroot de met cirkels A,B en C omcirkelde delen van de figuren 2,3 en 5 zonder toepassing van de werkwijze volgens de uitvinding,
Fig, 13 t/m 15 respectievelijk, vergroot de met cirkels 35 A,E en C omcirkelde delen van de figuren 2,3 en 5 met toepassing van de werkwijze volgens de uitvinding en
Fig. 16 t/m T8 respactievelijk,, vergroot cte- met cirkels f"· u.
t r V. ... , .
. i · . . . - ·'· PHN 12.058 4 A,B en C omcirkelde delen van de figuren 2,3 en 5 met toepassing van een voorkeursuitvoering van de werkwijze volgens de uitvinding.
De figuren 1 tot en met 9 tonen een aantal achtereenvolgende stadia van vervaardiging van een 5 halfgeleiderinrichting met behulp van de werkwijze volgens de uitvinding. Hierbij wordt op een oppervlak 1 van een plak silicium 2 plaatselijk een oxidatiemasker 3 aangebracht. De plak silicium omvat een onderlaag 4 van het p-geleidingstype met een doteringsconcentratie van circa 1019 atomen per cc waarop epitaxiaal een toplaag 5 ook van het p-10 geleidingstype maar met een doteringsconcentratie van circa 10^ atomen per cc en met een dikte van circa 8 pm is aangebracht. Het oxidatiemasker 3 omvat een spanningsverzachtende grondlaag 6 van siliciumoxinitride (SiÖN) met een brekingsindex van 1,6 a 1,8 en met een dikte van circa 50 nm en een toplaag 7 van siliciumnitride met een 15 dikte van circa 100 nm.
Vervolgens wordt de plak onderworpen aan een oxidatiebehandeling in een gebruikelijke, niet getekende oxidatie-oven waarin de plak 2 wordt verhit in een oxiderend gasmengsel bij een temperatuur van circa 1000°C. Er wordt bijvoorbeeld een gasmengsel met 20 circa 6600 scc waterstof en circa 4200 scc zuurstof per minuut naar de oven geleid. In de oven vormt, zich dan waterdamp waarin dan in circa 4 uur 800 nm veldoxide 8 wordt gevormd op de niet door het oxidatiemasker 3 bedekte delen van de plak 2. Een bovenste deel 9 van het oxidatiemasker 3 oxideert hierbij ook tot siliciumoxide.
25 De veldoxidegebieden 8 worden in dit voorbeeld als isolatiezones tussen MOS-transistoren gebruikt. Hierbij is het van belang dat zij een zekere isolatiedikte bezitten. Omdat op de veldisolatiegebieden elektrisch geleidende en tijdens gebruik van de halfgeleiderschakeling ook stroomvoerende geleiders aangebracht worden, 30 kunnen onder de veldoxidegebieden 8 parasitaire elektrisch geleidende kanalen gevormd worden. Door de veldoxidegebieden een voldoende isolatiedikte te geven is het optreden van dergelijke kanalen te vermijden.
Zoals in het navolgende nog zal blijken, verliest het 35 veldoxide tijdens een aantal processtappen die nodig zijn om de halfgeleiderinrichting te maken een deel van zijn dikte. Een van de eerste van deze stappen is het verwijderen van de laag siliciumoxide 9 § ï\ r· f $4 / v V v " i PHK 12.058 .5 (8 die na de oxidatiebehandeling aanwezig is op de laag siliciumnitride 7 van het oxidatiemasker 3. Tijdens de oxidatiebehandeling moet daarom een laag, veldoxide 8 worden gevormd die dikker is dan de uïteindelijk gewenste isolatiedikte. Hierna wordt deze dikte - waarbij dus rekening 5 gehouden is met dikteverliezen die optreden bij processtappen die nodig zijn om de halfgeleiderinrichting te maken - de aanvangsdikte genoemd.
Het is gebruikelijk om dë laag siliciumoxide 9 die aanwezig is op het oxidatiemasker 3 te verwijderen door de plak 2 te bevochtigen met een oplossing van waterstoffluoride. Het blijkt dan, 10 dat, zoals in de figuren 10 en 11 (die een vergroting zijn van het door cirkel A omsloten deel van figuur 2) is aangegeven, het veldoxide nabij zijn rand 10 waar het veldoxide 8 aan het oxidatiemasker 3 grenst sterk wordt aangetast. Was deze rand 10 voor het verwijderen van de laag siliciumoxide 9 bol, na het verwijderen ervanis deze hol. Daarna worden .
15 de nog resterende lagen siliciumnitride 7 en siliciumoxinitride 6 op gebruikelijke wijze selèktief t.o.v. siliciumoxide verwijderd. Het veldoxide 8 vertoont een deel 11 dat zich onder het oxidatiemasker 3 uitstrekt . Wordt dit deel 11 - ook wel. vogelbek genoemd - ook nog verwijderd, dan kost dit veldoxide. Wordt daarna door een korte 20 verhitting bij 925°C in zuurstof een circa 20 nm dikke laag poortoxide 12 aangebracht, dan is de in figuur 12 aangeduide toestand toestaari.
Had de laag veldoxide 8 oorspronkelijk een dikte -de aanvangsdikte - van 650 nm, dan blijft daar na de beschreven stappen een 25 dikte - dc isolatiedikte - van circa 500 nm van over. Zoals in figuur 12 is weergegeven is de laag veldoxide 8 nabij zijn rand 10 echter veel dunner. Hier vertoont het veldoxide een deel 13 met een breedte van circa 3Ö0 nm waarvan de dikte slechts circa.250 nm is. Dit deel 13 is voor isolatie minder geschikt. Dit betekent een groot, en ongewenst 30 ruimteverlies. Ook is het poortoxide 12 daar waar het overgaat in het veldoxide 8 erg. dun. Dit komt omdat het silicium daar ter plaatse een scherpe knik vertoont.
Om dit ruimteverlies te voorkomen, wordt volgens de . uitvinding de laag veldoxide 8 met genoemde aanvangsdikte zo 35 gerealiseerd, dat eerst zoals in figuur 1,3 is aangégeven - een laag veldoxide 8 gevormd wordt met een dikte die groter is dan de aanvangsdikte, waarna de plak zo lang in een plasma met reaktieve ionen i' } ·;"· ·' *' «t PHN 12.058 6 wordt geëtst tot de laag veldoxide - zoals in-figuur 14 is aangegeven -de aanvangsdikte bereikt heeft. De geoxideerde laag 9 van het oxidatiemasker wordt tijdens deze etsbehandeling eveneens verwijderd.
Na verwijdering van de laag siliciumnitride 7 en de laag 5 siliciumoxinitride 6 van het oxidatiemasker 3 waarbij het veldoxide 8 praktisch niet wordt aangetast en na verwijdering van de vogelbek 11 waarbij een deel van het veldoxide 8 eveneens verwijderd wordt, ontstaat de toestand zoals weergegeven in figuur 15. De vorm van het oppervlak 14 van de laag veldoxide 8 zoals deze na de behandeling in het plasma met 10 reaktieve ionen was ontstaan (zie figuur 14), blijft bij de verdere processtappen praktisch behouden. De dikte van de laag veldoxide 8 die gevormd is met de werkwijze volgens de uitvinding neemt aan zijn rand 10 veel sneller toe als op de hiervoor geschetste manier (zoals weergegeven in de figuren 10,1-1 en 12). Dit betekent een duidelijke ruimtewinst. De 15 in figuur 15 weergegeven struktuur die verkregen is met de werkwijze volgens de uitvinding, heeft bovendien het voordeel dat deze veel vlakker is dan die zoals weergegeven in figuur 12, die verkregen is op de hiervoor aangegeven manier.
De uitvinding berust op het inzicht, dat de inhomogene 20 aanetsing zoals getoond in figuur 11 wordt veroorzaakt door spanningen die in de laag veldoxide 8 nabij zijn rand 10 gevormd worden tijdens de oxidatiebehandeling. Bij het veldoxide 8 gevormd volgens de werkwijze ontstaat eveneens zo'n (schematisch door een stippellijn 15 in figuur 13 begrensd) gebied met spanningen. Verder berust de uitvinding op het 25 inzicht, dat een laag siliciumoxide waarin spanningen aanwezig zijn in een plasma met reaktieve ionen praktisch even snel etst als een laag siliciumoxide waarin deze spanningen niet aanwezig zijn. Door de etsbehandeling in het plasma met reaktieve ionen wordt bij de werkwijze volgens de uitvinding een toplaag van de laag veldoxide verwijderd 30 waarin delen met en delen zonder spanningen voorkomen. Is aldus een laag veldoxide met de genoemde aanvangsdikte gerealiseerd dan kan deze vervolgens zonder dat dit nadelige vormveranderingen (ten gevolge van versneld aanetsen) tot gevolg heeft in een oplossing van waterstoffluoride geëtst worden.
35 Is de laag veldoxide 8 zoals die wordt gevormd tijdens de oxidatiebehandeling (figuur 13) tenminste 100 nm dikker dan de gewenste aanvangsdikte, dan blijkt dat na verwijdering van deze extra dikte in r 7ï-'y V $ v y · - ' ' 5.
PHN 12.058 7 een plasma met reaktieve ionen inhomogeen aanetsen met een waterstoffluoride-oplossing niet meer voorkomt bij lagen veldoxide met een.aanvangsdikte tot circa 1000 nm. Het blijkt, dat dan de extra dikte niet groter hoeft te zijn dan 250 nm.
5 Boor de behandeling met reaktieve ionen kan in het veldoxide 8 nabij de rand van het oxidatiemasker 3 een spleet 16 (figuur 14) ontstaan, omdat het oxidatiemasker 3 en hetgevormde veldoxide 8 neit geheel op elkaar aansluiten. Is deze spleet 16 niet te groot, dan heeft deze praktisch geen inlvoedop de vorm van het uiteindelijke veldoxide 8 10 (figuur 15). De spleet is echter relatief groot als de oxidatiebehandeïing wordt uitgevoerd bij een temperatuur die lager is dan 1000°C of als een oxidatiemasker wordt gebruikt dat dikker is dan het hiervoor beschrevene. In die gevallen vertoont het resterende veldoxide eveneeris een spleet die de isolatiedikte nabij de rand 10 15 sterk vermindert of die zich tot in het silicium kan uitstrekken.
Dergelijke problemen kunnen, volgens de uitvinding, vermeden worden door de plak na de oxidatiebehandeïing maar voor het etsen in het plasma met reaktieve ionen te bedekken met een planariserende hulplaag 17 die tijdens het etsen in het plasma met reaktieve ionen eveneens verwijderd 20 wordt. Dit is in de figuren 16 en 17 schematisch weergegeven. Het blijkt dat aldus de rand 10 van het veldoxide met de gewenste aanvangsdikte zoals weergegeven in figuur 17 een zeer vloeiende verloop vertoont. Na verwijderen van de laag siliciumnitride 6 en de laag . siliciumoxinitride 7 van het oxidatiemasker en na het verwijderen van de 25 vogelbek 11 ziet het veldoxide 8 eruit zoals geschetst in figuur 18. Een dergelijke struktuur is uitermate geschikt als isolatie.in halfgeleiderschakelingen met submicron-afmetingen. De struktuur is erg vlak terwijl de isolatiedikte vrijwel constant, is gezien over het gehele . veldoxide» De overgang van poortoxide 12 naar veldoxide 8 verloopt 30 hierzeer glad.
Bij voorkeur wordt als planariserende hulplaag een laag siliciumoxide aangebracht door de plak te verhitten in een atmosfeer met tetra ethoxysilaan (-Si (OC^Hg )^1., Een dergelijke laag vult spleten uitstekend en is gemakkeliik met een zelfde etsplasma als waarmee een 35 deel van het veldoxide 8 wordt verwijderd te etser. .
De etsbehandeling met reaktieve ionen wordt bij voorkeur uitgevoerd in een, niet getekende, gebruikelijke reaktor met parallelle f. ƒ t i A .....
PHN 12.058 8 platen waarvan een plaat geaard is terwijl de andere plaat is verbonden met een voedingsbron waarmee tussen de platen een plasma wordt opgewekt. De plak wordt aangebracht op de geaarde plaat. Het plasma wordt opgewekt in een tussen de platen geleid gasmengsel van tetrafluormothaan (CF^) 5 en argon. De gasdruk in de reaktor is daarbij circa 150 Pa terwijl de plak op kamertemperatuur wordt gehouden. Aldus kan de tijdens de oxidatiebehandeling gevormde laag veldoxide 8 tot de gewenste aanvangsdikte worden teruggeëtst zonder dat daarbij de hiervoor geschetste door spanningen veroorzaakte verschillen in etsbaarheid 10 optreden. Bovendien wordt aldus bereikt, dat het etsen gezien over de gehele plak met voldoende homogeniteit plaatsvindt en dat tijdens het etsen van het veldoxide tot de gewenste aanvangsdikte de laag siliciumnitride 6 en de laag siliciumoxinitride 7 van het oxidatiemasker 3 eveneens verwijderd worden. Aldus ontstaat dan een situatie als 15 geschetst in de figuren 14 en 17 maar zonder de lagen 6 en 7. Worden zoals hiervoor beschreven was de lagen siliciumnitride 6 en siliciiumoxynitride 7 pas weggeëtst als de aanvangsdikte van bet veldoxide 8 bereikt is, dan moet er uiteraard rekening mee gehouden worden dat bij het. wegetsen van de lagen ook nog enige aantasting van 20 het veldoxide kan plaatsvinden. De aanvangsdikte zal dan iets groter moeten zijn dan in het geval waarbij de lagen 6 en 7 worden verwijderd tijdens het verwijderen van de extra (spanningsgebieden omvattende) dikte van het veldoxide.
Fig. 3 toont de plak 2 waarbij het oxidatiemasker 3 is 25 weggeëtst, Het door cirkel B omcirkelde deel heeft dan de in figuur 14 of 17 getekende vorm van het veldoxide. De dikte van het veldoxide. 8 die na de oxidatiebehandeling 800 nm bedroeg is dan circa 650 nm geworden. Aldus zijn dan door veldoxidegebieden 8 omsloten delen van de epitaxiale laag 5 vrijgelegd, waarvan twee voorbeeldgebieden 20 en 21 in 30 de figuren zijn weergegeven. De. werkwijze wordt in het volgende, tot deze gebieden beperkt, weergegeven. In een halfgeleiderinrichting zullen echter zeer vele van dergelijke gebieden aanwezig zijn.
Het gebied 20 van de toplaag 5 wordt op gebruikelijke wijze bedekt met een laag fotolak 22 die zich uitstrekt tot boven het 35 aan het gebied grenzende veldoxide 8. Door implantatie van focicrionen met een dosis van 10 .ionen per cm" en een energie van 800 keV wordt een zone 23 van het n-geleidingstype gevormd die er. schematisch met een L· -'i -· r P s y .
. A
.. PHN 12.058 9 ? ' lijn 24 aangeduide, maximale dotering vertoont die in het gebied 21 op' . een diepte van circa 800 nm ligt en ter plaatse van het aangrenzende veldoxide 8 juist aan dit veldoxide grenst. Omdat de maximale dotering van de zone 23 niet aan het oppervlak 1 van de laag 5 ligt, wordt de 5 zone een "retrograde well" genoemd, in dit geval een "N-well".
Vervolgens wordt op gelijke wijze, met behulp van een fotolakmasker 25 dat. het gebied 21 bedekt en een implantatie van
10 -O
boorionen met een dosis van 10 ionen per cm en een energie van 350 keV een "P-retrograde well" 26 gevormd met een door een lijn 27 10 aangeduide maximale dotering die zich eveneens op een diepte van circa 800 nm onder het oppervlak 1 bevindt.
Rn wordt zoals hievccr beschreven is de vogelbek 11 van het-veldoxide 8. in éen oplossing van waterstoffluoride'verwijderd. Het door cirkel C omcirkelde deel van figuur 5 heeft dan een vorm zoals in.
15 figuur 15 of zoals in figuur 18 is aangegeven.
Ra het aanbrenger, van een dunne laag poortoxide 28 met een dikte van circa .20 nm - door de plak gedurende circa 30 minuten te verhitten in zuurstof of circa 925° C. worden op eer, gebruikelijke wijze met een oxidelaag 29 bedekte poortelektrode 30 en 31 aangebracht.
20 liét veldoxide 8 heeft nu de gewenste isolatiedikte van circa 500 nm bereikt. Daarna volgt een implantatie met fosforionen met een energie a ' n van 50 keV en een dosis van 10 ionen per cm~ waarbij lichtgedoteerdezones .32 worden gevormd. Na het aanbrengen van een fotolakmasker 33 wordt een implantatie mét BF^-ionen uitgevoerd .
• ' ' - 1C ' · 25 met een energie van circa 55 keV en een dosis van 2.10 J ionen per 7 cm. In de “N-retrograde well" 23 worden aldus source zone 34 en dram zone 35 gevormd.
Na. verwijdering van het fotolakmasker 33 wordt de gehele plak bedekt met een laag oxide niet een dikte van circa 300 nm welke met 30 behulp van een anisotrope etsbeh.andeling wordt weggeëtst op zo'n manier dat ter plaatse van de poortelektrodes 30 en 31 spacers 36 worden gevormd. Na het aanbrengen van een fotolakmasker 37 worden door een implantatie met arseenionen met een energie van 50 keV en een dosis van ις o ΙΟ'*- ionen per cnr een source zone 38 en een drain zone 39 gevormd.
35 Onder de spacers 36 van de poortelektrode 30 bevinden zich dan nog de licht gedoteerde zones 32 waarvan het naast de spacers 36 gelegen deel is opgegaan in de source zone 38 en drain zone 3?.
: 7 <-· Λ : ' 1 4 . PHN 12.058 10
Na het verwijderen van de laag fotolak 37 wordt het poortoxide 28 boven source- en drainzones 34,35,38,39 weggeëtst. in een oplossing van waterstoffluoride.
De plak wordt tenslotte bedekt met een isolerende laag 5 siliciumoxide 40 met contactgaten 41 waarop op gebruikelijke wijze een metallisatie 42 wordt gevormd die via de contactgaten. 41 contact maakt met de verschillende halfgeleiderzones 34,35 38 en 39.

Claims (6)

1. Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op een oppervlak van een plak silicium plaatselijk een oxidatiemasker wordt aangebracht, waarna de plak wordt onderworpen aan een oxidatiebehandeling waarbij door oxidatie van het 5 niet door het oxidatiemasker bedekte deel van de plak een laag veldoxide wordt gevormd met een aanvangsdikte die gelijk is aan een benodigde isolatiedikte vermeerderd met een extra dikte die nodig is om dikteverliezen tijdens verdere processtappen te compenseren, met het kenmerk, dat de laag veldoxide met genoemde aanvangsdikte zo wordt 10 gerealiseerd, dat eerst een laag veldoxide wordt gevormd met een dikte die gróter is dan de aanvangsdikte, waarna de plak zó lang in een plasma met reaktieve ionen wordt geëtst tot de laag veldoxide de aanvangsdikte bereikt heeft.
2. Werkwijze rrGlgrns conclusie 1, met het kenmerk, dat een 15 laag veldoxide wordt gevormd met eën dikte die tenminste 100 nm groter is dan de aanvangsdikte.
3. Werkwijze volgens conclusie 1 of 2, met het kenmerk, dat een laag veldoxide wordt gevormd met een dikte die ten hoogste 250 nm groter is dan de aanvangsdikte.
4. Werkwijze volgens een der voorgaande conclusies met het kenmerk,, dat de plak silicium na de oxidatiebehandeling maar voor het etsen in het plasma wordt bedekt met een·· planariserende hulplaag die tijdens het etsen in het plasma eveneens verwijderd wordt.
5. Werkwijze volgens conclusie.4 met het kenmerk, dat als 25 planariserende hulplaag een laag siliciumoxide wordt aangebracht door de plak te verhitten in een atmosfeer met tetraethoyxsilaan.
6. Werkwijze volgens een der voorgaande conclusies met het kenmerk, dat de etsbehandeling met reaktieve ionen wordt uitgevoerd in een reaktor met parallelle platen waarvan een plaat geaard is terwijl.de 30 andere plaat is verbonden met een voedingsbron waarmee tussen de platen een plasma wordt opgewekt, waarbij de plak wordt aangebracht op de geaarde plaat en waarbij het plasma wordt, opgewekt in een tussen de platen geleidend gasmengsel van tetrafluormethaan (CF^) en argon. j». * .. ^ . .f
NL8700541A 1987-03-06 1987-03-06 Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een plak silicium plaatselijk wordt voorzien van veldoxidegebieden. NL8700541A (nl)

Priority Applications (5)

Application Number Priority Date Filing Date Title
NL8700541A NL8700541A (nl) 1987-03-06 1987-03-06 Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een plak silicium plaatselijk wordt voorzien van veldoxidegebieden.
EP88200357A EP0284124A1 (en) 1987-03-06 1988-02-26 Method of manufacturing a semiconductor device, in which a silicon wafer is locally provided with field oxide regions
JP63047344A JPS63228739A (ja) 1987-03-06 1988-02-29 半導体装置の製造方法
KR1019880002276A KR880011908A (ko) 1987-03-06 1988-03-05 반도체 소자 제조방법
US07/453,092 US4952525A (en) 1987-03-06 1989-12-11 Method of manufacturing a semiconductor device in which a silicon wafer is locally provided with field oxide regions

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8700541 1987-03-06
NL8700541A NL8700541A (nl) 1987-03-06 1987-03-06 Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een plak silicium plaatselijk wordt voorzien van veldoxidegebieden.

Publications (1)

Publication Number Publication Date
NL8700541A true NL8700541A (nl) 1988-10-03

Family

ID=19849667

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8700541A NL8700541A (nl) 1987-03-06 1987-03-06 Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een plak silicium plaatselijk wordt voorzien van veldoxidegebieden.

Country Status (5)

Country Link
US (1) US4952525A (nl)
EP (1) EP0284124A1 (nl)
JP (1) JPS63228739A (nl)
KR (1) KR880011908A (nl)
NL (1) NL8700541A (nl)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3092185B2 (ja) * 1990-07-30 2000-09-25 セイコーエプソン株式会社 半導体装置の製造方法
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US6432759B1 (en) * 1992-11-24 2002-08-13 Lsi Logic Corporation Method of forming source and drain regions for CMOS devices
JPH08316223A (ja) * 1995-05-16 1996-11-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6008526A (en) * 1995-05-30 1999-12-28 Samsung Electronics Co., Ltd. Device isolation layer for a semiconductor device
US5861339A (en) * 1995-10-27 1999-01-19 Integrated Device Technology, Inc. Recessed isolation with double oxidation
US5672538A (en) * 1995-12-04 1997-09-30 Taiwan Semiconductor Manufacturing Company, Ltd Modified locus isolation process in which surface topology of the locos oxide is smoothed
US5686346A (en) * 1996-03-26 1997-11-11 Advanced Micro Devices, Inc. Method for enhancing field oxide thickness at field oxide perimeters
US5652177A (en) * 1996-08-22 1997-07-29 Chartered Semiconductor Manufacturing Pte Ltd Method for fabricating a planar field oxide region
US5930647A (en) * 1997-02-27 1999-07-27 Micron Technology, Inc. Methods of forming field oxide and active area regions on a semiconductive substrate
US6268266B1 (en) * 1999-10-22 2001-07-31 United Microelectronics Corp. Method for forming enhanced FOX region of low voltage device in high voltage process
US6268267B1 (en) * 2000-01-24 2001-07-31 Taiwan Semiconductor Manufacturing Company Silicon-oxynitride-oxide (SXO) continuity film pad to recessed bird's beak of LOCOS
DE50214317D1 (de) * 2001-10-08 2010-05-12 Infineon Technologies Ag Einen mos-transistor
US20040007755A1 (en) * 2002-07-12 2004-01-15 Texas Instruments Incorporated Field oxide profile of an isolation region associated with a contact structure of a semiconductor device
US6949448B2 (en) * 2003-04-01 2005-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Local oxidation of silicon (LOCOS) method employing graded oxidation mask
US20060057765A1 (en) * 2004-09-13 2006-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor including multiple lenses and method of manufacture thereof
US20080299780A1 (en) * 2007-06-01 2008-12-04 Uv Tech Systems, Inc. Method and apparatus for laser oxidation and reduction

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US204A (en) * 1837-05-22 Construction of and mode of
NL173110C (nl) * 1971-03-17 1983-12-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een uit ten minste twee deellagen van verschillend materiaal samengestelde maskeringslaag wordt aangebracht.
US4378565A (en) * 1980-10-01 1983-03-29 General Electric Company Integrated circuit and method of making same
US4385975A (en) * 1981-12-30 1983-05-31 International Business Machines Corp. Method of forming wide, deep dielectric filled isolation trenches in the surface of a silicon semiconductor substrate
JPS58147041A (ja) * 1982-02-24 1983-09-01 Fujitsu Ltd 半導体装置の製造方法
JPS58168264A (ja) * 1982-03-30 1983-10-04 Fujitsu Ltd 半導体装置の製造方法
JPS58169929A (ja) * 1982-03-31 1983-10-06 Fujitsu Ltd 半導体装置の製造方法
FR2529714A1 (fr) * 1982-07-01 1984-01-06 Commissariat Energie Atomique Procede de realisation de l'oxyde de champ d'un circuit integre
US4539744A (en) * 1984-02-03 1985-09-10 Fairchild Camera & Instrument Corporation Semiconductor planarization process and structures made thereby
US4612701A (en) * 1984-03-12 1986-09-23 Harris Corporation Method to reduce the height of the bird's head in oxide isolated processes
EP0197198B1 (de) * 1984-12-13 1989-08-02 Siemens Aktiengesellschaft Verfahren zum Herstellen einer die aktiven Bereiche einer hochintegrierten CMOS-Schaltung trennenden Isolation
NL8501720A (nl) * 1985-06-14 1987-01-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak plaatselijk wordt voorzien van veldoxide met kanaalonderbreker.

Also Published As

Publication number Publication date
KR880011908A (ko) 1988-10-31
JPS63228739A (ja) 1988-09-22
EP0284124A1 (en) 1988-09-28
US4952525A (en) 1990-08-28

Similar Documents

Publication Publication Date Title
NL8700541A (nl) Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een plak silicium plaatselijk wordt voorzien van veldoxidegebieden.
US4939100A (en) Process for the production of a MIS transistor with a raised substrate/gate dielectric interface end
US5614421A (en) Method of fabricating junction termination extension structure for high-voltage diode devices
NL8203903A (nl) Halfgeleiderinrichting en halfgeleiderinrichting vervaardigd volgens deze werkwijze.
NL8402859A (nl) Werkwijze voor het vervaardigen van submicrongroeven in bijvoorbeeld halfgeleidermateriaal en met deze werkwijze verkregen inrichtingen.
JP3060976B2 (ja) Ｍｏｓｆｅｔおよびその製造方法
EP0600149B1 (en) Method of making a self aligned static induction transistor
KR100488099B1 (ko) 쇼오트 채널 모오스 트랜지스터 및 그 제조 방법
EP0081999B1 (en) A method of fabricating a mos transistor on a substrate
JP3523048B2 (ja) 半導体装置の製造方法及び半導体装置
US6734070B1 (en) Method of fabricating a semiconductor device with field-effect transistors having shallow source and drain junctions
NL8503408A (nl) Hoogfrequenttransistor en werkwijze ter vervaardiging daarvan.
JPH02196434A (ja) Ｍｏｓトランジスタの製造方法
JPH0348428A (ja) 半導体装置
KR0150995B1 (ko) 반도체 게터링 방법
KR100225383B1 (ko) 반도체 소자의 제조 방법
JPH07321312A (ja) 半導体装置の製造方法，及び半導体装置
KR100323359B1 (ko) 오프상태에서누설전류가없는반도체장치및그제조방법
KR0170891B1 (ko) 반도체 모스펫 제조방법
KR100247634B1 (ko) 반도체 소자 및 그의 제조방법
KR950006480B1 (ko) 바이폴라 트랜지스터 및 그의 제조방법
KR20060074242A (ko) 반도체 소자 및 그 제조방법
JPH0349235A (ja) Ｍｏｓ型半導体装置の製造方法
KR100699819B1 (ko) 모스 트랜지스터의 형성방법
KR950007422B1 (ko) 반도체 장치의 소자격리 방법

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BV The patent application has lapsed