JP3092185B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3092185B2 JP3092185B2 JP03072811A JP7281191A JP3092185B2 JP 3092185 B2 JP3092185 B2 JP 3092185B2 JP 03072811 A JP03072811 A JP 03072811A JP 7281191 A JP7281191 A JP 7281191A JP 3092185 B2 JP3092185 B2 JP 3092185B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- film
- etching
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 37
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000007789 gas Substances 0.000 claims description 89
- 238000005530 etching Methods 0.000 claims description 62
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 36
- 239000011261 inert gas Substances 0.000 claims description 9
- 229910052786 argon Inorganic materials 0.000 claims description 8
- 239000010410 layer Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 5
- 229910052734 helium Inorganic materials 0.000 claims description 5
- 229910052724 xenon Inorganic materials 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 description 17
- WMIYKQLTONQJES-UHFFFAOYSA-N hexafluoroethane Chemical compound FC(F)(F)C(F)(F)F WMIYKQLTONQJES-UHFFFAOYSA-N 0.000 description 15
- 238000000992 sputter etching Methods 0.000 description 15
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 7
- 238000003486 chemical etching Methods 0.000 description 5
- QYSGYZVSCZSLHT-UHFFFAOYSA-N octafluoropropane Chemical compound FC(F)(F)C(F)(F)C(F)(F)F QYSGYZVSCZSLHT-UHFFFAOYSA-N 0.000 description 5
- 229960004065 perflutren Drugs 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 239000007795 chemical reaction product Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- XQMTUIZTZJXUFM-UHFFFAOYSA-N tetraethoxy silicate Chemical compound CCOO[Si](OOCC)(OOCC)OOCC XQMTUIZTZJXUFM-UHFFFAOYSA-N 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にシリコン酸化膜の平坦化技術等に好適な反
応性イオンエッチング技術に関する。
に関し、特にシリコン酸化膜の平坦化技術等に好適な反
応性イオンエッチング技術に関する。
【０００２】
【従来の技術】半導体装置の多層配線構造においては、
急峻で複雑な凹凸形状の段差部分にアルミニウムを蒸着
すると、アルミニウム膜の配線に断線や層間絶縁不良な
どの障害を起こす。このため、段差を少なくしたウェハ
の表面を平滑に平坦化する成膜法を考慮することが必要
となる。
急峻で複雑な凹凸形状の段差部分にアルミニウムを蒸着
すると、アルミニウム膜の配線に断線や層間絶縁不良な
どの障害を起こす。このため、段差を少なくしたウェハ
の表面を平滑に平坦化する成膜法を考慮することが必要
となる。
【０００３】図８は従来の半導体装置におけるシリコン
酸化膜平坦化法の一例を説明する断面図である。
酸化膜平坦化法の一例を説明する断面図である。
【０００４】同図中、２はＳｉ基板１の上に蒸着形成さ
れたアルミニウム配線で、このアルミニウム配線の上の
シリコン酸化膜の平坦化処理にはエッチバック法が採用
されている。すなわち、ＣＶＤ法または熱酸化で形成し
たＳｉＯ2 膜３の上にＳＯＧ（ｓｐｉｎ−ｏｎ−ｇｌａ
ｓｓ）膜４を塗布し、このＳＯＧ膜４と共にＳｉＯ2 膜
３をドライエッチングして表面を同図に示す破線まで削
り取り平坦化する。このドライエッチングは、不活性ガ
スのＡｒガスを用いたスパッタエッチングまたはイオン
ミーリングであり、下地のＳｉＯ2 膜３（第１のシリコ
ン酸化膜）に対するＳＯＧ膜４（第２のシリコン酸化
膜）の選択比は１．１８程度である。
れたアルミニウム配線で、このアルミニウム配線の上の
シリコン酸化膜の平坦化処理にはエッチバック法が採用
されている。すなわち、ＣＶＤ法または熱酸化で形成し
たＳｉＯ2 膜３の上にＳＯＧ（ｓｐｉｎ−ｏｎ−ｇｌａ
ｓｓ）膜４を塗布し、このＳＯＧ膜４と共にＳｉＯ2 膜
３をドライエッチングして表面を同図に示す破線まで削
り取り平坦化する。このドライエッチングは、不活性ガ
スのＡｒガスを用いたスパッタエッチングまたはイオン
ミーリングであり、下地のＳｉＯ2 膜３（第１のシリコ
ン酸化膜）に対するＳＯＧ膜４（第２のシリコン酸化
膜）の選択比は１．１８程度である。
【０００５】
【発明が解決しようとする課題】Ａｒガスを用いたスパ
ッタエッチングまたはイオンミーリングによれば、平坦
化処理等のような異種のシリコン酸化膜の同時エッチン
グ工程においては、小さな選択比（１．１８）を得るこ
とができるものの、次のような問題点を有している。
ッタエッチングまたはイオンミーリングによれば、平坦
化処理等のような異種のシリコン酸化膜の同時エッチン
グ工程においては、小さな選択比（１．１８）を得るこ
とができるものの、次のような問題点を有している。
【０００６】 不活性の比較的重いＡｒイオンを、Ｓ
ＯＧ膜４及びＳｉＯ2 膜３に衝撃させて、その表面の分
子を剥ぎ取る物理的なエッチング法であることから、エ
ッチング速度が低く、通常は数１０ｎｍ／ｍｉｎであ
る。このため、長時間のエッチング処理を必要とする。
従って、厚いＳＯＧ膜４であると、平坦化精度が改善さ
れるが、平坦化精度を上げるために、ＳＯＧ膜４を厚く
形成すればする程、エッチング処理時間が長くなる。
ＯＧ膜４及びＳｉＯ2 膜３に衝撃させて、その表面の分
子を剥ぎ取る物理的なエッチング法であることから、エ
ッチング速度が低く、通常は数１０ｎｍ／ｍｉｎであ
る。このため、長時間のエッチング処理を必要とする。
従って、厚いＳＯＧ膜４であると、平坦化精度が改善さ
れるが、平坦化精度を上げるために、ＳＯＧ膜４を厚く
形成すればする程、エッチング処理時間が長くなる。
【０００７】 また、物理的なエッチング法であるの
で、衝撃による損傷が同時に惹起され、トランジスタ特
性（例えば閾値電圧）に悪影響を及ぼす。一方、剥ぎ取
られたＳｉＯ2 の分子が対向電極等に付着し、この再付
着層の剥離により残滓粒子が発生するが、これは歩留り
の低下を招来する。この問題は、ＳＯＧ膜４が厚い程顕
著になる。
で、衝撃による損傷が同時に惹起され、トランジスタ特
性（例えば閾値電圧）に悪影響を及ぼす。一方、剥ぎ取
られたＳｉＯ2 の分子が対向電極等に付着し、この再付
着層の剥離により残滓粒子が発生するが、これは歩留り
の低下を招来する。この問題は、ＳＯＧ膜４が厚い程顕
著になる。
【０００８】そこで、本発明は上記問題点を解決するも
のであり、その課題は、第１のシリコン酸化膜とこれと
異なる第２のシリコン酸化膜とを同時にドライエッチン
グする工程において、選択比を低く抑えながら、エッチ
ング速度の高いドライエッチング法を採用することによ
り、エッチング時間の短縮と高信頼性で歩留りの向上を
図り得る半導体装置の製造方法を提供することにある。
のであり、その課題は、第１のシリコン酸化膜とこれと
異なる第２のシリコン酸化膜とを同時にドライエッチン
グする工程において、選択比を低く抑えながら、エッチ
ング速度の高いドライエッチング法を採用することによ
り、エッチング時間の短縮と高信頼性で歩留りの向上を
図り得る半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上にパターニングされた配線層を
形成する工程と、前記配線層を含む前記半導体基板上に
シリコン酸化膜およびＳＯＧ膜を有する層間絶縁層用積
層膜を形成する工程と、一般式Ｃ ｎ Ｆ ２ｎ＋２ （ｎは
整数）で表されるフッ化炭素ガスと不活性ガスとを含む
混合ガスを用いて、前記シリコン酸化膜のエッチング速
度と前記ＳＯＧ膜のエッチング速度とがほぼ等しくなる
ような条件で、前記層間絶縁膜用積層膜をエッチバック
することにより平坦化する工程とを有することを特徴と
する。 また、前記シリコン酸化膜のエッチング速度と前
記ＳＯＧ膜のエッチング速度はともに４００ｎｍ／ｍｉ
ｎ以上であることを特徴とする。 また、前記フッ化炭素
ガスは、Ｃ １ Ｆ ４ ，Ｃ ２ Ｆ ６ またはＣ ３ Ｆ ８
であることを特徴とする。 また、前記不活性ガスは、Ｈ
ｅ，Ａｒ及びＸｅからなる群のうちの１種または２種以
上のガスからなることを特徴とする。
造方法は、半導体基板上にパターニングされた配線層を
形成する工程と、前記配線層を含む前記半導体基板上に
シリコン酸化膜およびＳＯＧ膜を有する層間絶縁層用積
層膜を形成する工程と、一般式Ｃ ｎ Ｆ ２ｎ＋２ （ｎは
整数）で表されるフッ化炭素ガスと不活性ガスとを含む
混合ガスを用いて、前記シリコン酸化膜のエッチング速
度と前記ＳＯＧ膜のエッチング速度とがほぼ等しくなる
ような条件で、前記層間絶縁膜用積層膜をエッチバック
することにより平坦化する工程とを有することを特徴と
する。 また、前記シリコン酸化膜のエッチング速度と前
記ＳＯＧ膜のエッチング速度はともに４００ｎｍ／ｍｉ
ｎ以上であることを特徴とする。 また、前記フッ化炭素
ガスは、Ｃ １ Ｆ ４ ，Ｃ ２ Ｆ ６ またはＣ ３ Ｆ ８
であることを特徴とする。 また、前記不活性ガスは、Ｈ
ｅ，Ａｒ及びＸｅからなる群のうちの１種または２種以
上のガスからなることを特徴とする。
【００１０】図１に示すように、半導体装置の製造プロ
セスにおいて、Ｓｉ基板１の上に蒸着形成されたアルミ
ニウム配線２の上には、ＣＶＤ法または熱酸化により第
１のシリコン酸化膜としてのＳｉＯ2 膜３が形成され、
アルミニウム配線２の段差を反映した凹凸を有するＳｉ
Ｏ2 膜３の上には、第２のシリコン酸化膜としてスピナ
ーによりＳＯＧ（ｓｐｉｎ−ｏｎ−ｇｌａｓｓ）膜４が
塗布される。そして、エッチバック工程におけるドライ
エッチングは反応性イオンエッチングであるが、使用さ
れるガスとして、Ｃ2 Ｆ6 等のフッ化炭素ガスと、Ｈ
ｅ，Ａｒ，Ｘｅ等の不活性ガスとの混合ガスが使用され
る。
セスにおいて、Ｓｉ基板１の上に蒸着形成されたアルミ
ニウム配線２の上には、ＣＶＤ法または熱酸化により第
１のシリコン酸化膜としてのＳｉＯ2 膜３が形成され、
アルミニウム配線２の段差を反映した凹凸を有するＳｉ
Ｏ2 膜３の上には、第２のシリコン酸化膜としてスピナ
ーによりＳＯＧ（ｓｐｉｎ−ｏｎ−ｇｌａｓｓ）膜４が
塗布される。そして、エッチバック工程におけるドライ
エッチングは反応性イオンエッチングであるが、使用さ
れるガスとして、Ｃ2 Ｆ6 等のフッ化炭素ガスと、Ｈ
ｅ，Ａｒ，Ｘｅ等の不活性ガスとの混合ガスが使用され
る。
【００１１】
【作用】基本的にはフッ化炭素ガス（Ｃn Ｆ2n+2）を用
いているため、フッ素ラジカルＦ* が発生し、シリコン
酸化膜とは次の反応を起こしてエッチングを進行させ
る。
いているため、フッ素ラジカルＦ* が発生し、シリコン
酸化膜とは次の反応を起こしてエッチングを進行させ
る。
【００１２】 ＳｉＯ2 ＋ ４Ｆ* → ＳｉＦ4 ↑ ＋ Ｏ2 ↑ これは化学的エッチングであるため、速いエッチング速
度が得られるが、異種のシリコン酸化膜に対するエッチ
ング速度の比（選択比）は１に近い低い値を示す。その
メカニズムは究明されていないが、不活性ガス原子がエ
ッチング表面に付着して、化学的エッチングを律速させ
るためであると推測される。シリコン酸化膜表面に緩衝
的に作用するフッ素ラジカルＦ* による化学的エッチン
グであるため、シリコン酸化膜の内部や半導体活性領域
に対する物理的な衝撃が生じないので、エッチング工程
自体によって起因するトランジスタ特性の劣化等を防止
することができる。また、反応結果物たるＳｉＦ4 は揮
発性であるため、ＳｉＯ2 残滓粒子の発生が起こらず、
エッチング表面は常に清浄なシリコン酸化膜として維持
される。従って、エッチング工程の歩留りが改善され
る。
度が得られるが、異種のシリコン酸化膜に対するエッチ
ング速度の比（選択比）は１に近い低い値を示す。その
メカニズムは究明されていないが、不活性ガス原子がエ
ッチング表面に付着して、化学的エッチングを律速させ
るためであると推測される。シリコン酸化膜表面に緩衝
的に作用するフッ素ラジカルＦ* による化学的エッチン
グであるため、シリコン酸化膜の内部や半導体活性領域
に対する物理的な衝撃が生じないので、エッチング工程
自体によって起因するトランジスタ特性の劣化等を防止
することができる。また、反応結果物たるＳｉＦ4 は揮
発性であるため、ＳｉＯ2 残滓粒子の発生が起こらず、
エッチング表面は常に清浄なシリコン酸化膜として維持
される。従って、エッチング工程の歩留りが改善され
る。
【００１３】
【実施例】〔実施例１〕まず、本発明者はヘキサフルオ
ルエタンガス（Ｃ2Ｆ6 ）を用いた反応性イオンエッチ
ングにおいてアルゴンガスを添加した場合を検証した。
ルエタンガス（Ｃ2Ｆ6 ）を用いた反応性イオンエッチ
ングにおいてアルゴンガスを添加した場合を検証した。
【００１４】図２は、種々のシリコン酸化膜に対するヘ
キサフルオルエタンガス（Ｃ2 Ｆ6 ）とＡｒガスとの混
合比を変えたときのエッチング速度及び選択比との関係
を示すグラフである。現実には種々のシリコン酸化膜が
存在するが、本例では代表例として、ＳＯＧ膜、ＴＥＯ
Ｓ（テトラ・エトキシ・オルソ・シリケート）膜、ＬＴ
Ｏ（低温熱酸化のＳｉＯ2 ）膜に対して、反応性イオン
エッチングを施した。
キサフルオルエタンガス（Ｃ2 Ｆ6 ）とＡｒガスとの混
合比を変えたときのエッチング速度及び選択比との関係
を示すグラフである。現実には種々のシリコン酸化膜が
存在するが、本例では代表例として、ＳＯＧ膜、ＴＥＯ
Ｓ（テトラ・エトキシ・オルソ・シリケート）膜、ＬＴ
Ｏ（低温熱酸化のＳｉＯ2 ）膜に対して、反応性イオン
エッチングを施した。
【００１５】圧力２００ｍＴｏｒｒ、ＲＦパワー８００
Ｗ、エッチング時間１０秒、単位分当たりの全流量が１
５０ｓｃｃｍの条件下で、ヘキサフルオルエタンガス
（Ｃ2 Ｆ6 ）とＡｒガスとの混合比（流量比）を変え
て、上記各膜（実線１１，１２，１３で示す）に対する
エッチング速度（左縦軸）のデータを得た。これ以外の
種々のシリコン酸化膜に対するエッチング速度の特性曲
線群は、一般に、図２のＳＯＧ膜に対する曲線とＴＥＯ
Ｓ膜に対する曲線の間に挟まれるものと推測される。
Ｗ、エッチング時間１０秒、単位分当たりの全流量が１
５０ｓｃｃｍの条件下で、ヘキサフルオルエタンガス
（Ｃ2 Ｆ6 ）とＡｒガスとの混合比（流量比）を変え
て、上記各膜（実線１１，１２，１３で示す）に対する
エッチング速度（左縦軸）のデータを得た。これ以外の
種々のシリコン酸化膜に対するエッチング速度の特性曲
線群は、一般に、図２のＳＯＧ膜に対する曲線とＴＥＯ
Ｓ膜に対する曲線の間に挟まれるものと推測される。
【００１６】図２において、Ａｒガスの混合比が高くな
ると、エッチング速度が低くなるが、一般にエッチング
速度は数百ｎｍ／ｍｉｎ（４００〜１０００ｎｍ／ｍｉ
ｎ）であった。これは、従来のＡｒガスのスパッタエッ
チングやイオンミーリングのエッチング速度に比して１
桁以上速い。
ると、エッチング速度が低くなるが、一般にエッチング
速度は数百ｎｍ／ｍｉｎ（４００〜１０００ｎｍ／ｍｉ
ｎ）であった。これは、従来のＡｒガスのスパッタエッ
チングやイオンミーリングのエッチング速度に比して１
桁以上速い。
【００１７】また、図２にはＳＯＧ膜を基準にした選択
比も実線１４，１５で示されている（右縦軸）。ＴＥＯ
Ｓ膜の選択比とＬＴＯ膜の選択比はほぼ接近しており、
１．１２〜１．１７の範囲にある。混合比が約５０％の
ときはいずれも選択比１．１２程度であった。この選択
比の値は、平坦化処理等において好適な値で、従来のＡ
ｒガスのスパッタリングやイオンミーリングによる選択
比（１．１８）に較べて何ら遜色がない。
比も実線１４，１５で示されている（右縦軸）。ＴＥＯ
Ｓ膜の選択比とＬＴＯ膜の選択比はほぼ接近しており、
１．１２〜１．１７の範囲にある。混合比が約５０％の
ときはいずれも選択比１．１２程度であった。この選択
比の値は、平坦化処理等において好適な値で、従来のＡ
ｒガスのスパッタリングやイオンミーリングによる選択
比（１．１８）に較べて何ら遜色がない。
【００１８】次に、本発明者は、図３のグラフに示すよ
うに、熱酸化膜ＳｉＯ2 に対してＲＦパワーを変えてエ
ッチング速度（左縦軸）と均一性（右縦軸）を評価し
た。条件は圧力２００ｍＴｏｒｒ、エッチング時間１７
秒、ヘキサフルオルエタンガス（Ｃ2 Ｆ6 ）１５ｓｃｃ
ｍ、Ａｒガス１３５ｓｃｃｍとした。図３の実線１６で
示すように、ＲＦパワーを高めると、エッチング速度が
速くなった。反面、エッチング表面の均一性は、実線１
７で示すように暫減した。
うに、熱酸化膜ＳｉＯ2 に対してＲＦパワーを変えてエ
ッチング速度（左縦軸）と均一性（右縦軸）を評価し
た。条件は圧力２００ｍＴｏｒｒ、エッチング時間１７
秒、ヘキサフルオルエタンガス（Ｃ2 Ｆ6 ）１５ｓｃｃ
ｍ、Ａｒガス１３５ｓｃｃｍとした。図３の実線１６で
示すように、ＲＦパワーを高めると、エッチング速度が
速くなった。反面、エッチング表面の均一性は、実線１
７で示すように暫減した。
【００１９】次に、本発明者は、図１に示すように、Ｓ
ｉ基板１の上に蒸着形成されたアルミニウム配線２の上
に熱酸化により厚さ６００ｎｍのＳｉＯ2 膜３を形成
し、このＳｉＯ2 膜３の上にはスピナーにより厚さ７０
ｎｍのＳＯＧ膜４を塗布し、しかる後、ヘキサフルオル
エタンガス（Ｃ2Ｆ6 ：１５ｓｃｃｍ）、Ａｒガス（１
３５ｓｃｃｍ）の混合ガスを用いて反応イオンエッチン
グ（ＲＦパワー８００Ｗ）により、約１８秒間のエッチ
バックを施した。その結果、エッチバックは１５０ｎｍ
で、実質的な選択比は約１．１であり、平坦化処理にお
けるエッチング時間は従来に比して、１割程度に短縮さ
れた。また、非衝撃的な化学的エッチングであるため、
膜質への悪影響の問題、トランジスタ特性の劣化等が回
避できる。
ｉ基板１の上に蒸着形成されたアルミニウム配線２の上
に熱酸化により厚さ６００ｎｍのＳｉＯ2 膜３を形成
し、このＳｉＯ2 膜３の上にはスピナーにより厚さ７０
ｎｍのＳＯＧ膜４を塗布し、しかる後、ヘキサフルオル
エタンガス（Ｃ2Ｆ6 ：１５ｓｃｃｍ）、Ａｒガス（１
３５ｓｃｃｍ）の混合ガスを用いて反応イオンエッチン
グ（ＲＦパワー８００Ｗ）により、約１８秒間のエッチ
バックを施した。その結果、エッチバックは１５０ｎｍ
で、実質的な選択比は約１．１であり、平坦化処理にお
けるエッチング時間は従来に比して、１割程度に短縮さ
れた。また、非衝撃的な化学的エッチングであるため、
膜質への悪影響の問題、トランジスタ特性の劣化等が回
避できる。
【００２０】更に、反応生成物が揮発性であるので、残
滓粒子による汚染等が発生せず、従来に比して歩留りが
改善される。
滓粒子による汚染等が発生せず、従来に比して歩留りが
改善される。
【００２１】〔実施例２〕さらに、本発明者はテトラフ
ルオルメタンガス（Ｃ1 Ｆ4 ）、オクタフルオルプロパ
ンガス（Ｃ3 Ｆ8 ）を用いた反応性イオンエッチングに
おいてアルゴンガスを添加した場合を検証した。
ルオルメタンガス（Ｃ1 Ｆ4 ）、オクタフルオルプロパ
ンガス（Ｃ3 Ｆ8 ）を用いた反応性イオンエッチングに
おいてアルゴンガスを添加した場合を検証した。
【００２２】図４は、シリコン酸化膜に対するテトラフ
ルオルメタンガス（Ｃ1 Ｆ4 ）とＡｒガスとの混合比を
変えたときのエッチング速度及び選択比との関係を示す
グラフであり、図５は、シリコン酸化膜に対するオクタ
フルオルプロパンガス（Ｃ3 Ｆ8 ）とＡｒガスとの混合
比を変えたときのエッチング速度及び選択比との関係を
示すグラフである。反応性イオンエッチングを施したシ
リコン酸化膜は、ＳＯＧ膜、ＴＥＯＳ膜である。また、
条件は、実施例１と同様に、圧力２００ｍＴｏｒｒ、Ｒ
Ｆパワー８００Ｗ、エッチング時間１０秒、単位分当た
りの全流量が１５０ｓｃｃｍの条件下で、テトラフルオ
ルメタンガス（Ｃ1 Ｆ4 ）、オクタフルオルプロパンガ
ス（Ｃ3 Ｆ8 ）とＡｒガスとの混合比（流量比）を変え
て、エッチング速度（左縦軸）のデータ及びＳＯＧ膜を
基準にした選択比（右縦軸）を得た。
ルオルメタンガス（Ｃ1 Ｆ4 ）とＡｒガスとの混合比を
変えたときのエッチング速度及び選択比との関係を示す
グラフであり、図５は、シリコン酸化膜に対するオクタ
フルオルプロパンガス（Ｃ3 Ｆ8 ）とＡｒガスとの混合
比を変えたときのエッチング速度及び選択比との関係を
示すグラフである。反応性イオンエッチングを施したシ
リコン酸化膜は、ＳＯＧ膜、ＴＥＯＳ膜である。また、
条件は、実施例１と同様に、圧力２００ｍＴｏｒｒ、Ｒ
Ｆパワー８００Ｗ、エッチング時間１０秒、単位分当た
りの全流量が１５０ｓｃｃｍの条件下で、テトラフルオ
ルメタンガス（Ｃ1 Ｆ4 ）、オクタフルオルプロパンガ
ス（Ｃ3 Ｆ8 ）とＡｒガスとの混合比（流量比）を変え
て、エッチング速度（左縦軸）のデータ及びＳＯＧ膜を
基準にした選択比（右縦軸）を得た。
【００２３】図４において、テトラフルオルメタンガス
（Ｃ1 Ｆ4 ）とＡｒガスとの混合ガスを使用した場合に
は、実線１８，１９で示すように、各膜のエッチング速
度は、Ａｒガスの混合比が高くなると低くなるが、数百
ｎｍ／ｍｉｎ（４００〜１０００ｎｍ／ｍｉｎ）であっ
た。また、実線２０で示すように、ＳＯＧ膜を基準にし
た選択比は、１．１２〜１．１６の範囲にあり、混合比
が約５０％のときは選択比１．１２程度であった。
（Ｃ1 Ｆ4 ）とＡｒガスとの混合ガスを使用した場合に
は、実線１８，１９で示すように、各膜のエッチング速
度は、Ａｒガスの混合比が高くなると低くなるが、数百
ｎｍ／ｍｉｎ（４００〜１０００ｎｍ／ｍｉｎ）であっ
た。また、実線２０で示すように、ＳＯＧ膜を基準にし
た選択比は、１．１２〜１．１６の範囲にあり、混合比
が約５０％のときは選択比１．１２程度であった。
【００２４】一方、図５において、オクタフルオルプロ
パンガス（Ｃ3 Ｆ8 ）とＡｒガスとの混合ガスを使用し
た場合にも、実線２１，２２で示すように、各膜のエッ
チング速度は、Ａｒガスの混合比が高くなると低くなる
が、数百ｎｍ／ｍｉｎ（４００〜１０００ｎｍ／ｍｉ
ｎ）であった。また、実線２３で示すように、ＳＯＧ膜
を基準にした選択比は、１．１２〜１．１６の範囲にあ
り、混合比が約５０％のときは選択比１．１２程度であ
った。
パンガス（Ｃ3 Ｆ8 ）とＡｒガスとの混合ガスを使用し
た場合にも、実線２１，２２で示すように、各膜のエッ
チング速度は、Ａｒガスの混合比が高くなると低くなる
が、数百ｎｍ／ｍｉｎ（４００〜１０００ｎｍ／ｍｉ
ｎ）であった。また、実線２３で示すように、ＳＯＧ膜
を基準にした選択比は、１．１２〜１．１６の範囲にあ
り、混合比が約５０％のときは選択比１．１２程度であ
った。
【００２５】このように、実施例２のいずれの場合にお
いても、エッチング速度は、テトラフルオルメタンガス
（Ｃ2 Ｆ6 ）とＡｒガスとの混合ガスを使用した場合と
同レベルであり、従来のＡｒガスのスパッタエッチング
やイオンミーリングのエッチング速度に比して１桁以上
速い。また、選択比の値は、テトラフルオルメタンガス
（Ｃ2 Ｆ6 ）とＡｒガスの混合ガスを使用した場合の選
択比と同レベルであり、従来のＡｒガスのスパッタリン
グやイオンミーリングによる選択比（１．１８）に較べ
て何ら遜色がない。
いても、エッチング速度は、テトラフルオルメタンガス
（Ｃ2 Ｆ6 ）とＡｒガスとの混合ガスを使用した場合と
同レベルであり、従来のＡｒガスのスパッタエッチング
やイオンミーリングのエッチング速度に比して１桁以上
速い。また、選択比の値は、テトラフルオルメタンガス
（Ｃ2 Ｆ6 ）とＡｒガスの混合ガスを使用した場合の選
択比と同レベルであり、従来のＡｒガスのスパッタリン
グやイオンミーリングによる選択比（１．１８）に較べ
て何ら遜色がない。
【００２６】従って、この方法を実施例１と同様に多層
配線における平坦化処理に適用した場合にも、平坦化処
理におけるエッチング時間は従来に比して短縮され、歩
留りも改善される。
配線における平坦化処理に適用した場合にも、平坦化処
理におけるエッチング時間は従来に比して短縮され、歩
留りも改善される。
【００２７】〔その他の実施例〕さらに、本発明者は、
実施例２と同様な検証を、ヘキサフルオルエタンガス
（Ｃ2 Ｆ6 ）とヘリウムガスとの混合ガス、ヘキサフル
オルエタンガス（Ｃ2 Ｆ6 ）とキセノンガスとの混合ガ
スを用いた反応性イオンエッチングについても行なっ
た。ここで、反応性イオンエッチングを施したシリコン
酸化膜の種類、反応性イオンエッチングの条件は、実施
例２と同じである。
実施例２と同様な検証を、ヘキサフルオルエタンガス
（Ｃ2 Ｆ6 ）とヘリウムガスとの混合ガス、ヘキサフル
オルエタンガス（Ｃ2 Ｆ6 ）とキセノンガスとの混合ガ
スを用いた反応性イオンエッチングについても行なっ
た。ここで、反応性イオンエッチングを施したシリコン
酸化膜の種類、反応性イオンエッチングの条件は、実施
例２と同じである。
【００２８】図６は、ヘキサフルオルエタンガス（Ｃ2
Ｆ6 ）とＨｅガスとの混合比を変えたときのエッチング
速度（左縦軸）及び選択比（右縦軸）との関係を示すグ
ラフであり、図７は、ヘキサフルオルエタンガス（Ｃ2
Ｆ6 ）とＸｅガスとの混合比を変えたときのエッチング
速度（左縦軸）及び選択比（右縦軸）との関係を示すグ
ラフである。
Ｆ6 ）とＨｅガスとの混合比を変えたときのエッチング
速度（左縦軸）及び選択比（右縦軸）との関係を示すグ
ラフであり、図７は、ヘキサフルオルエタンガス（Ｃ2
Ｆ6 ）とＸｅガスとの混合比を変えたときのエッチング
速度（左縦軸）及び選択比（右縦軸）との関係を示すグ
ラフである。
【００２９】図６において、ヘキサフルオルエタンガス
（Ｃ2 Ｆ6 ）とＨｅガスとの混合ガスを使用した場合に
も、実線２４，２５で示すように、エッチング速度は、
Ｈｅガスの混合比が高くなると低くなるが、数百ｎｍ／
ｍｉｎ（４００〜１０００ｎｍ／ｍｉｎ）であった。ま
た、実線２６で示すように、ＳＯＧ膜を基準にした選択
比は、１．１２〜１．１６の範囲にあり、混合比が約５
０％のときは選択比１．１２程度であった。
（Ｃ2 Ｆ6 ）とＨｅガスとの混合ガスを使用した場合に
も、実線２４，２５で示すように、エッチング速度は、
Ｈｅガスの混合比が高くなると低くなるが、数百ｎｍ／
ｍｉｎ（４００〜１０００ｎｍ／ｍｉｎ）であった。ま
た、実線２６で示すように、ＳＯＧ膜を基準にした選択
比は、１．１２〜１．１６の範囲にあり、混合比が約５
０％のときは選択比１．１２程度であった。
【００３０】一方、図７において、ヘキサフルオルエタ
ンガス（Ｃ2 Ｆ6 ）とＸｅガスとの混合ガスを使用した
場合にも、実線２７，２８で示すように、各膜のエッチ
ング速度は、Ｘｅガスの混合比が高くなると低くなる
が、数百ｎｍ／ｍｉｎ（４００〜１０００ｎｍ／ｍｉ
ｎ）であった。また、実線２９で示すように、ＳＯＧ膜
を基準にした選択比は、１．１２〜１．１６の範囲にあ
り、混合比が約５０％のときは選択比１．１２程度であ
った。
ンガス（Ｃ2 Ｆ6 ）とＸｅガスとの混合ガスを使用した
場合にも、実線２７，２８で示すように、各膜のエッチ
ング速度は、Ｘｅガスの混合比が高くなると低くなる
が、数百ｎｍ／ｍｉｎ（４００〜１０００ｎｍ／ｍｉ
ｎ）であった。また、実線２９で示すように、ＳＯＧ膜
を基準にした選択比は、１．１２〜１．１６の範囲にあ
り、混合比が約５０％のときは選択比１．１２程度であ
った。
【００３１】このように、ヘキサフルオルエタンガス
（Ｃ2 Ｆ6）とＨｅガスとの混合ガス、ヘキサフルオル
エタンガス（Ｃ2 Ｆ6 ）とＸｅガスとの混合ガスのいず
れの場合においても、従来のＡｒガスのスパッタエッチ
ングやイオンミーリングのエッチング速度に比して１桁
以上速く、選択比も遜色がない。
（Ｃ2 Ｆ6）とＨｅガスとの混合ガス、ヘキサフルオル
エタンガス（Ｃ2 Ｆ6 ）とＸｅガスとの混合ガスのいず
れの場合においても、従来のＡｒガスのスパッタエッチ
ングやイオンミーリングのエッチング速度に比して１桁
以上速く、選択比も遜色がない。
【００３２】従って、この方法を実施例１と同様に多層
配線における平坦化処理に適用した場合にも、平坦化処
理におけるエッチング時間は従来に比して短縮され、歩
留りも改善される。
配線における平坦化処理に適用した場合にも、平坦化処
理におけるエッチング時間は従来に比して短縮され、歩
留りも改善される。
【００３３】以上のとおり、いずれの実施例も、平坦化
処理におけるエッチング時間は従来に比して短縮され、
歩留りも改善されるものであるが、さらに他の種類のシ
リコン酸化膜を使用しても、また、種々のフッ化炭素ガ
ス及び不活性ガスを、種類、組合せを変えて評価して
も、同様な効果が得られると推測できる。
処理におけるエッチング時間は従来に比して短縮され、
歩留りも改善されるものであるが、さらに他の種類のシ
リコン酸化膜を使用しても、また、種々のフッ化炭素ガ
ス及び不活性ガスを、種類、組合せを変えて評価して
も、同様な効果が得られると推測できる。
【００３４】なお、上記の反応性イオンエッチングは、
多層配線における平坦化処理に限らず、トレンチの溝埋
め処理等のように、低選択比で２種以上のシリコン酸化
膜に対して行なう同時エッチング工程にも使用すること
ができる。
多層配線における平坦化処理に限らず、トレンチの溝埋
め処理等のように、低選択比で２種以上のシリコン酸化
膜に対して行なう同時エッチング工程にも使用すること
ができる。
【００３５】
【発明の効果】以上説明したように、本発明は、フッ素
ラジカルＦ* による反応性イオンエッチングを基本とし
ながら、Ｈｅ，Ａｒ，Ｘｅ等の不活性ガスを添加した混
合ガスを用いる点に特徴を有するものである。従って、
次の効果を奏する。
ラジカルＦ* による反応性イオンエッチングを基本とし
ながら、Ｈｅ，Ａｒ，Ｘｅ等の不活性ガスを添加した混
合ガスを用いる点に特徴を有するものである。従って、
次の効果を奏する。
【００３６】 従来のスパッタエッチングやイオンミ
ーリングの物理的なエッチング法に比して、エッチング
速度が１桁以上大きいので、短時間でエッチング処理が
できる。しかも、異なるシリコン酸化膜に対する選択比
は、上記従来のエッチング法とほぼ同様で、低い選択比
を有する。従って、シリコン酸化膜の平坦化処理等に適
用した場合には、エッチバック処理の短時間化を図るこ
とができる。逆に、下地のシリコン酸化膜に被着すべき
ＳＯＧ膜の膜厚を従来より厚めに設定して、平坦精度の
改善を企画した場合でも、エッチバック処理時間を短縮
することが可能である。
ーリングの物理的なエッチング法に比して、エッチング
速度が１桁以上大きいので、短時間でエッチング処理が
できる。しかも、異なるシリコン酸化膜に対する選択比
は、上記従来のエッチング法とほぼ同様で、低い選択比
を有する。従って、シリコン酸化膜の平坦化処理等に適
用した場合には、エッチバック処理の短時間化を図るこ
とができる。逆に、下地のシリコン酸化膜に被着すべき
ＳＯＧ膜の膜厚を従来より厚めに設定して、平坦精度の
改善を企画した場合でも、エッチバック処理時間を短縮
することが可能である。
【００３７】 化学的エッチングであることから、エ
ッチング工程による膜質の劣化やトランジスタ特性への
悪影響の問題が回避できる。
ッチング工程による膜質の劣化やトランジスタ特性への
悪影響の問題が回避できる。
【００３８】 反応生成物が揮発性であることから、
残滓粒子のウェハ表面への再付着が発生せず、歩留りの
向上を図り得る。
残滓粒子のウェハ表面への再付着が発生せず、歩留りの
向上を図り得る。
【図１】本発明をシリコン酸化膜の平坦化処理に適用し
た実施例１を示す断面図である。
た実施例１を示す断面図である。
【図２】本発明の実施例１に係る反応性イオンエッチン
グにおいて、ヘキサフルオルエタンガス（Ｃ2 Ｆ6 ）と
Ａｒガスとの混合比を変えたときのエッチング速度及び
選択比の関係を示すグラフ図である。
グにおいて、ヘキサフルオルエタンガス（Ｃ2 Ｆ6 ）と
Ａｒガスとの混合比を変えたときのエッチング速度及び
選択比の関係を示すグラフ図である。
【図３】本発明の実施例１に係る反応性イオンエッチン
グにおいて、熱酸化膜ＳｉＯ2 に対して、ＲＦパワーを
変えてエッチング速度と均一性を評価したグラフ図であ
る。
グにおいて、熱酸化膜ＳｉＯ2 に対して、ＲＦパワーを
変えてエッチング速度と均一性を評価したグラフ図であ
る。
【図４】本発明の実施例２に係る反応性イオンエッチン
グにおいて、テトラフルオルメタンガス（Ｃ1 Ｆ4 ）と
Ａｒガスとの混合比を変えたときのエッチング速度及び
選択比の関係を示すグラフ図である。
グにおいて、テトラフルオルメタンガス（Ｃ1 Ｆ4 ）と
Ａｒガスとの混合比を変えたときのエッチング速度及び
選択比の関係を示すグラフ図である。
【図５】本発明の実施例２に係る反応性イオンエッチン
グにおいて、オクタフルオルプロパンガス（Ｃ3 Ｆ8 ）
とＡｒガスとの混合比を変えたときのエッチング速度及
び選択比の関係を示すグラフ図である。
グにおいて、オクタフルオルプロパンガス（Ｃ3 Ｆ8 ）
とＡｒガスとの混合比を変えたときのエッチング速度及
び選択比の関係を示すグラフ図である。
【図６】本発明の別の実施例に係る反応性イオンエッチ
ングにおいて、ヘキサフルオルエタンガス（Ｃ2 Ｆ6 ）
とＨｅガスとの混合比を変えたときのエッチング速度及
び選択比の関係を示すグラフ図である。
ングにおいて、ヘキサフルオルエタンガス（Ｃ2 Ｆ6 ）
とＨｅガスとの混合比を変えたときのエッチング速度及
び選択比の関係を示すグラフ図である。
【図７】本発明の別の実施例に係る反応性イオンエッチ
ングにおいて、ヘキサフルオルエタンガス（Ｃ2 Ｆ6 ）
とＸｅガスとの混合比を変えたときのエッチング速度及
び選択比の関係を示すグラフ図である。
ングにおいて、ヘキサフルオルエタンガス（Ｃ2 Ｆ6 ）
とＸｅガスとの混合比を変えたときのエッチング速度及
び選択比の関係を示すグラフ図である。
【図８】従来の半導体装置におけるシリコン酸化膜平坦
化法の一例を説明する断面図である。
化法の一例を説明する断面図である。
１・・・Ｓｉ基板 ２・・・アルミニウム配線 ３・・・ＳｉＯ2 膜 ４・・・ＳＯＧ（ｓｐｉｎ−ｏｎ−ｇｌａｓｓ）膜
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 H01L 21/3205
Claims (4)
- 【請求項１】 半導体基板上にパターニングされた配線
層を形成する工程と、 前記配線層を含む前記半導体基板上にシリコン酸化膜お
よびＳＯＧ膜を有する層間絶縁層用積層膜を形成する工
程と、 一般式Ｃｎ Ｆ２ｎ＋２（ｎは整数）で表されるフッ化
炭素ガスと不活性ガスとを含む混合ガスを用いて、前記
シリコン酸化膜のエッチング速度と前記ＳＯＧ膜のエッ
チング速度とがほぼ等しくなるような条件で、前記層間
絶縁膜用積層膜をエッチバックすることにより平坦化す
る工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１において、前記シリコン酸化膜
のエッチング速度と前記ＳＯＧ膜のエッチング速度はと
もに４００ｎｍ／ｍｉｎ以上であることを特徴とする半
導体装置の製造方法。 - 【請求項３】 請求項２において、前記フッ化炭素ガス
は、Ｃ １ Ｆ ４ ，Ｃ ２ Ｆ ６ またはＣ ３ Ｆ ８ であることを特
徴とする半導体装置の製造方法。 - 【請求項４】 請求項２において、前記不活性ガスは、
Ｈｅ，Ａｒ及びＸｅからなる群のうちの１種または２種
以上のガスからなることを特徴とする半導体装置の製造
方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03072811A JP3092185B2 (ja) | 1990-07-30 | 1991-04-05 | 半導体装置の製造方法 |
| EP91112056A EP0469401B1 (en) | 1990-07-30 | 1991-07-18 | Method of producing a semiconductor device by dry etching two superposed SiO2 layers |
| KR1019910012574A KR940007063B1 (ko) | 1990-07-30 | 1991-07-23 | 반도체 장치의 제조방법 |
| US07/736,855 US5173151A (en) | 1990-07-30 | 1991-07-29 | Method of dry etching in semiconductor device processing |
| US07/994,563 US5294294A (en) | 1990-07-30 | 1992-12-21 | Method of dry etching in semiconductor device processing |
| HK98115539A HK1014296A1 (en) | 1990-07-30 | 1998-12-24 | Method of producing a semiconductor device by dry etching two superposed sio2 layers |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-201811 | 1990-07-30 | ||
| JP20181190 | 1990-07-30 | ||
| JP03072811A JP3092185B2 (ja) | 1990-07-30 | 1991-04-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04218915A JPH04218915A (ja) | 1992-08-10 |
| JP3092185B2 true JP3092185B2 (ja) | 2000-09-25 |
Family
ID=26413950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03072811A Expired - Fee Related JP3092185B2 (ja) | 1990-07-30 | 1991-04-05 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5173151A (ja) |
| EP (1) | EP0469401B1 (ja) |
| JP (1) | JP3092185B2 (ja) |
| KR (1) | KR940007063B1 (ja) |
| HK (1) | HK1014296A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7457783B2 (en) | 2004-01-14 | 2008-11-25 | Panasonic Corporation | Import and export expense calculation apparatus |
Families Citing this family (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3092185B2 (ja) * | 1990-07-30 | 2000-09-25 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US6238588B1 (en) * | 1991-06-27 | 2001-05-29 | Applied Materials, Inc. | High pressure high non-reactive diluent gas content high plasma ion density plasma oxide etch process |
| JPH05243402A (ja) * | 1992-03-03 | 1993-09-21 | Nec Corp | 半導体装置の製造方法 |
| US5549784A (en) * | 1992-09-04 | 1996-08-27 | Intel Corporation | Method for etching silicon oxide films in a reactive ion etch system to prevent gate oxide damage |
| US5331117A (en) * | 1992-11-12 | 1994-07-19 | Sgs-Thomson Microelectronics, Inc. | Method to improve interlevel dielectric planarization |
| TW243544B (ja) * | 1992-12-31 | 1995-03-21 | At & T Corp | |
| US5384009A (en) * | 1993-06-16 | 1995-01-24 | Applied Materials, Inc. | Plasma etching using xenon |
| US5505816A (en) * | 1993-12-16 | 1996-04-09 | International Business Machines Corporation | Etching of silicon dioxide selectively to silicon nitride and polysilicon |
| US5461010A (en) * | 1994-06-13 | 1995-10-24 | Industrial Technology Research Institute | Two step etch back spin-on-glass process for semiconductor planarization |
| US6039851A (en) * | 1995-03-22 | 2000-03-21 | Micron Technology, Inc. | Reactive sputter faceting of silicon dioxide to enhance gap fill of spaces between metal lines |
| US5527736A (en) * | 1995-04-03 | 1996-06-18 | Taiwan Semiconductor Manufacturing Co. | Dimple-free tungsten etching back process |
| JP2956524B2 (ja) * | 1995-04-24 | 1999-10-04 | 日本電気株式会社 | エッチング方法 |
| US5717631A (en) * | 1995-07-21 | 1998-02-10 | Carnegie Mellon University | Microelectromechanical structure and process of making same |
| US5631197A (en) * | 1995-08-30 | 1997-05-20 | Taiwan Semiconductor Manufacturing Company, Ltd | Sacrificial etchback layer for improved spin-on-glass planarization |
| US5702981A (en) * | 1995-09-29 | 1997-12-30 | Maniar; Papu D. | Method for forming a via in a semiconductor device |
| US5650040A (en) * | 1995-11-30 | 1997-07-22 | Micron Technology, Inc. | Interfacial etch of silica to improve adherence of noble metals |
| US5780343A (en) * | 1995-12-20 | 1998-07-14 | National Semiconductor Corporation | Method of producing high quality silicon surface for selective epitaxial growth of silicon |
| US5821163A (en) * | 1996-02-13 | 1998-10-13 | Vlsi Technology, Inc. | Method for achieving accurate SOG etchback selectivity |
| US5930639A (en) * | 1996-04-08 | 1999-07-27 | Micron Technology, Inc. | Method for precision etching of platinum electrodes |
| KR100244793B1 (ko) * | 1996-05-01 | 2000-03-02 | 김영환 | 반도체 소자의 콘택홀 형성방법 |
| US5928967A (en) * | 1996-06-10 | 1999-07-27 | International Business Machines Corporation | Selective oxide-to-nitride etch process using C4 F8 /CO/Ar |
| US5945350A (en) * | 1996-09-13 | 1999-08-31 | Micron Technology, Inc. | Methods for use in formation of titanium nitride interconnects and interconnects formed using same |
| WO1998016950A1 (fr) * | 1996-10-11 | 1998-04-23 | Tokyo Electron Limited | Procede de decapage au plasma |
| US6362527B1 (en) * | 1996-11-21 | 2002-03-26 | Advanced Micro Devices, Inc. | Borderless vias on bottom metal |
| JPH10223608A (ja) * | 1997-02-04 | 1998-08-21 | Sony Corp | 半導体装置の製造方法 |
| US5856239A (en) * | 1997-05-02 | 1999-01-05 | National Semiconductor Corporaton | Tungsten silicide/ tungsten polycide anisotropic dry etch process |
| EP0893825A1 (en) * | 1997-07-23 | 1999-01-27 | STMicroelectronics S.r.l. | Planarization method with a multilayer for integrated semiconductor electronic devices |
| US6183655B1 (en) | 1997-09-19 | 2001-02-06 | Applied Materials, Inc. | Tunable process for selectively etching oxide using fluoropropylene and a hydrofluorocarbon |
| DE59808090D1 (de) | 1997-09-24 | 2003-05-28 | Infineon Technologies Ag | Verfahren zur ausbildung einer grabenstruktur in einem siliziumsubstrat |
| US5920791A (en) * | 1997-11-06 | 1999-07-06 | Vanguard International Semiconductor Corporation | Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices |
| KR100311487B1 (ko) * | 1997-12-16 | 2001-11-15 | 김영환 | 산화막식각방법 |
| TW388955B (en) * | 1998-08-19 | 2000-05-01 | United Microelectronics Corp | Recipe and method for removing silicon nitride |
| US6394104B1 (en) * | 1998-08-28 | 2002-05-28 | Taiwan Semiconductor Manufacturing Company | Method of controlling and improving SOG etchback etcher |
| JP3877109B2 (ja) | 1998-12-02 | 2007-02-07 | 富士通株式会社 | 半導体装置およびその製造方法 |
| US6544429B1 (en) | 1999-03-25 | 2003-04-08 | Applied Materials Inc. | Enhancement of silicon oxide etch rate and substrate selectivity with xenon addition |
| US6797189B2 (en) | 1999-03-25 | 2004-09-28 | Hoiman (Raymond) Hung | Enhancement of silicon oxide etch rate and nitride selectivity using hexafluorobutadiene or other heavy perfluorocarbon |
| US6461955B1 (en) * | 1999-04-29 | 2002-10-08 | Texas Instruments Incorporated | Yield improvement of dual damascene fabrication through oxide filling |
| JP4381526B2 (ja) * | 1999-10-26 | 2009-12-09 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| EP2324761A3 (en) | 2000-04-17 | 2014-06-18 | Adidas AG | Systems and methods for ambulatory monitoring of physiological signals |
| US6511923B1 (en) * | 2000-05-19 | 2003-01-28 | Applied Materials, Inc. | Deposition of stable dielectric films |
| KR100366624B1 (ko) * | 2000-07-19 | 2003-01-09 | 삼성전자 주식회사 | 반사 방지막을 이용하는 반도체 소자 제조방법 |
| KR100379976B1 (ko) * | 2000-11-27 | 2003-04-16 | 삼성전자주식회사 | 실리콘 산화물 식각용 가스 조성물 및 이를 사용한 실리콘산화물의 식각 방법 |
| US20030168430A1 (en) * | 2002-03-11 | 2003-09-11 | Macronix International Co., Ltd. | Etching method with less waste gases |
| TWI278532B (en) * | 2002-06-23 | 2007-04-11 | Asml Us Inc | Method for energy-assisted atomic layer deposition and removal |
| TWI291721B (en) * | 2002-06-23 | 2007-12-21 | Asml Us Inc | Method and system for atomic layer removal and atomic layer exchange |
| US7230292B2 (en) * | 2003-08-05 | 2007-06-12 | Micron Technology, Inc. | Stud electrode and process for making same |
| KR100536604B1 (ko) * | 2003-08-14 | 2005-12-14 | 삼성전자주식회사 | 고밀도 플라즈마 증착법을 이용한 갭필 방법 |
| FR2866643B1 (fr) * | 2004-02-24 | 2006-05-26 | Saint Gobain | Substrat, notamment verrier, a surface hydrophobe, avec une durabilite amelioree des proprietes hydrophobes |
| US9492084B2 (en) | 2004-06-18 | 2016-11-15 | Adidas Ag | Systems and methods for monitoring subjects in potential physiological distress |
| US7307013B2 (en) * | 2004-06-30 | 2007-12-11 | Sandisk 3D Llc | Nonselective unpatterned etchback to expose buried patterned features |
| US9504410B2 (en) | 2005-09-21 | 2016-11-29 | Adidas Ag | Band-like garment for physiological monitoring |
| EP1887933B1 (en) | 2005-05-20 | 2017-01-18 | Adidas AG | Methods and systems for determining dynamic hyperinflation |
| US8033996B2 (en) | 2005-07-26 | 2011-10-11 | Adidas Ag | Computer interfaces including physiologically guided avatars |
| US8762733B2 (en) | 2006-01-30 | 2014-06-24 | Adidas Ag | System and method for identity confirmation using physiologic biometrics to determine a physiologic fingerprint |
| US8475387B2 (en) | 2006-06-20 | 2013-07-02 | Adidas Ag | Automatic and ambulatory monitoring of congestive heart failure patients |
| WO2008055078A2 (en) | 2006-10-27 | 2008-05-08 | Vivometrics, Inc. | Identification of emotional states using physiological responses |
| US7776623B2 (en) * | 2008-06-30 | 2010-08-17 | Qualcomm Incorporated | System and method to fabricate magnetic random access memory |
| KR101105508B1 (ko) * | 2009-12-30 | 2012-01-13 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 제조 방법 |
| US9093389B2 (en) * | 2013-01-16 | 2015-07-28 | Applied Materials, Inc. | Method of patterning a silicon nitride dielectric film |
| US10879108B2 (en) * | 2016-11-15 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Topographic planarization method for lithography process |
| TWI756003B (zh) * | 2021-01-04 | 2022-02-21 | 力晶積成電子製造股份有限公司 | 平坦化方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4226665A (en) * | 1978-07-31 | 1980-10-07 | Bell Telephone Laboratories, Incorporated | Device fabrication by plasma etching |
| JPS5648140A (en) * | 1979-09-27 | 1981-05-01 | Seiko Epson Corp | Manufacture of semiconductor device |
| JPS59189633A (ja) * | 1983-04-13 | 1984-10-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4676868A (en) * | 1986-04-23 | 1987-06-30 | Fairchild Semiconductor Corporation | Method for planarizing semiconductor substrates |
| US4676867A (en) * | 1986-06-06 | 1987-06-30 | Rockwell International Corporation | Planarization process for double metal MOS using spin-on glass as a sacrificial layer |
| NL8700541A (nl) * | 1987-03-06 | 1988-10-03 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een plak silicium plaatselijk wordt voorzien van veldoxidegebieden. |
| US4962063A (en) * | 1988-11-10 | 1990-10-09 | Applied Materials, Inc. | Multistep planarized chemical vapor deposition process with the use of low melting inorganic material for flowing while depositing |
| ES2088957T3 (es) * | 1988-11-10 | 1996-10-01 | Applied Materials Inc | Metodo para allanar una estructura de circuito integrado. |
| JP3092185B2 (ja) * | 1990-07-30 | 2000-09-25 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
-
1991
- 1991-04-05 JP JP03072811A patent/JP3092185B2/ja not_active Expired - Fee Related
- 1991-07-18 EP EP91112056A patent/EP0469401B1/en not_active Expired - Lifetime
- 1991-07-23 KR KR1019910012574A patent/KR940007063B1/ko not_active IP Right Cessation
- 1991-07-29 US US07/736,855 patent/US5173151A/en not_active Expired - Lifetime
-
1992
- 1992-12-21 US US07/994,563 patent/US5294294A/en not_active Expired - Lifetime
-
1998
- 1998-12-24 HK HK98115539A patent/HK1014296A1/xx not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7457783B2 (en) | 2004-01-14 | 2008-11-25 | Panasonic Corporation | Import and export expense calculation apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04218915A (ja) | 1992-08-10 |
| US5173151A (en) | 1992-12-22 |
| KR920003437A (ko) | 1992-02-29 |
| US5294294A (en) | 1994-03-15 |
| EP0469401A1 (en) | 1992-02-05 |
| HK1014296A1 (en) | 1999-09-24 |
| EP0469401B1 (en) | 2000-11-02 |
| KR940007063B1 (ko) | 1994-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3092185B2 (ja) | 半導体装置の製造方法 | |
| US6221775B1 (en) | Combined chemical mechanical polishing and reactive ion etching process | |
| US6913994B2 (en) | Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects | |
| US6207570B1 (en) | Method of manufacturing integrated circuit devices | |
| JP2913918B2 (ja) | 半導体装置の製造方法 | |
| US5639345A (en) | Two step etch back process having a convex and concave etch profile for improved etch uniformity across a substrate | |
| US5320708A (en) | Dry etching method | |
| JP2985789B2 (ja) | 半導体装置の製造方法 | |
| US6235653B1 (en) | Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer | |
| JP4540847B2 (ja) | 高密度プラズマシステムを用いた半導体デバイスの平坦化方法 | |
| JPH11150101A (ja) | 半導体装置の製造方法 | |
| JP3163719B2 (ja) | ポリッシュ工程を備えた半導体装置の製造方法 | |
| JP3047343B2 (ja) | 半導体装置の製造方法 | |
| US6114253A (en) | Via patterning for poly(arylene ether) used as an inter-metal dielectric | |
| JP3362397B2 (ja) | ポリッシュによる平坦化工程を含む電子装置の製造方法 | |
| JPH04229625A (ja) | 半導体装置の製造方法 | |
| JPH11150116A (ja) | 半導体装置のコンタクトプラグ形成方法 | |
| KR100670706B1 (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
| JP3112832B2 (ja) | 半導体装置の製造方法 | |
| JP2950110B2 (ja) | プラズマエッチング方法 | |
| JPH1056014A (ja) | 基板処理方法 | |
| US5920791A (en) | Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices | |
| JP3065297B2 (ja) | 半導体装置の製造方法およびその製造に用いる装置 | |
| JPH08130248A (ja) | 膜の形成方法及び半導体装置の製造方法 | |
| JPH088231A (ja) | 膜の平坦化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |