JPH08130248A - 膜の形成方法及び半導体装置の製造方法 - Google Patents

膜の形成方法及び半導体装置の製造方法

Info

Publication number
JPH08130248A
JPH08130248A JP22806995A JP22806995A JPH08130248A JP H08130248 A JPH08130248 A JP H08130248A JP 22806995 A JP22806995 A JP 22806995A JP 22806995 A JP22806995 A JP 22806995A JP H08130248 A JPH08130248 A JP H08130248A
Authority
JP
Japan
Prior art keywords
oxide film
film
forming
plasma
teos oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22806995A
Other languages
English (en)
Inventor
Yoshisue Jitsuzawa
佳居 実沢
Yukimoto Hirase
征基 平瀬
Hiroyuki Aoe
弘行 青江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP22806995A priority Critical patent/JPH08130248A/ja
Publication of JPH08130248A publication Critical patent/JPH08130248A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 層間絶縁膜の表面を平坦化すること。 【解決手段】 基板1上に形成されたAl配線パターン
3、4の上に、プラズマTEOS酸化膜5を形成し、こ
の酸化膜5の表面をアンモニアガスを用いて窒化処理し
た後、プラズマ酸化膜5の上に、常圧オゾンTEOS酸
化膜6を形成する。すなわち、常圧オゾンTEOS酸化
膜6を堆積する前に、プラズマTEOS酸化膜表面を窒
化しておくことにより、下地配線パターンの幅に関係な
く、常圧オゾンTEOS酸化膜5の成長レートをほぼ均
一にし、膜厚にばらつきが生じにくくなる。また、窒化
処理として、アンモニアガスを用いることにより、処理
の際、窒素イオンがガスから容易に分離して、基板表面
を早く窒化させることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば半導体装置
の層間絶縁膜のような絶縁膜を形成する方法及び半導体
装置の製造方法に関する。
【0002】
【従来の技術】複数の導電層を有する半導体装置にあっ
ては、各導電層の間を絶縁する、いわゆる層間絶縁膜の
表面を平坦化する技術が重要視されている。例えば、1
992年12月22日付けの日刊工業新聞には、TEO
S(テトラエチルオルソシリケート:Si(OC25
4)とオゾンの常圧CVD法とを利用して成長させたシ
リコン酸化膜(以下、常圧オゾンTEOS酸化膜とい
う)を、複数のアルミニウム配線層同士を絶縁するため
の層間絶縁膜の平坦化に利用できることが記載されてい
る。
【0003】
【発明が解決しようとする課題】従来例にあっては、ア
ルミニウム配線上に堆積される常圧オゾンTEOS酸化
膜の膜厚が、下地のパターンに影響される問題がある。
例えば、広いアルミ配線の上に堆積された常圧オゾンT
EOS酸化膜は、配線中央部での膜厚が薄くなる現象が
生じ、十分な平坦性が得られない。
【0004】本発明は、膜の形成方法および半導体装置
の製造方法に関し、斯かる問題点を解消することを目的
とする。
【0005】
【課題を解決するための手段】請求項1の膜の形成方法
は、絶縁膜を堆積する前に、基板表面を窒化処理するも
のである。また、請求項2の膜の形成方法は、シリコン
酸化膜の表面を平坦化させるものである。
【0006】また、請求項3の膜の形成方法は、絶縁膜
がプラズマCVD法で形成された酸化膜で構成されてい
るものである。また、請求項4の膜の形成方法は、比較
的結合エネルギーの小さな窒素含有ガスを用いて基板表
面を窒化処理するものである。また、請求項5の膜の形
成方法は、アンモニアガスを用いて基板表面を窒化処理
するものである。
【0007】また、請求項6の半導体装置の製造方法
は、基板上に形成された配線パターンの上に、シリコン
酸化膜を形成する工程と、このシリコン酸化膜の表面を
アンモニアガス等の比較的結合エネルギーの小さな窒素
含有ガスを用いて窒化処理する工程と、その後、前記シ
リコン酸化膜の上に、再度シリコン酸化膜を形成する工
程とを含むものである。
【0008】また、請求項7の半導体装置の製造方法
は、基板上に形成された配線パターンの上に、プラズマ
酸化膜を形成する工程と、このプラズマ酸化膜の表面を
アンモニアガス等の比較的結合エネルギーの小さな窒素
含有ガスを用いて窒化処理する工程と、その後、前記プ
ラズマ酸化膜の上に、有機シラン−オゾン系酸化膜を形
成する工程とを含むものである。
【0009】また、請求項8の膜の形成方法は、含有す
る炭素濃度が6.0×1020atms/cm3以上の第
1の絶縁膜の上に第2の絶縁膜を形成したものである。
また、請求項9の半導体装置の製造方法は、基板上に形
成された配線パターンの上に、含有する炭素濃度が6.
0×1020atms/cm3以上のシリコン酸化膜を形
成する工程と、前記シリコン酸化膜の上に、再度シリコ
ン酸化膜を形成する工程とを含むものである。
【0010】また、請求項10の半導体装置の製造方法
は、基板上に形成された配線パターンの上に、含有する
炭素濃度が6.0×1020atms/cm3以上のプラ
ズマ酸化膜を形成する工程と、前記プラズマ酸化膜の上
に、有機シラン−オゾン系酸化膜を形成する工程とを含
むものである。即ち、シリコン酸化膜等の絶縁膜を堆積
する前に、基板表面を窒化しておくことにより、下地配
線パターンの幅に関係なく、絶縁膜の成長レートをほぼ
均一にし、絶縁膜の膜厚にばらつきが生じにくくなる。
【0011】また、窒化処理として、アンモニアガス等
の比較的結合エネルギーの小さな窒素含有ガスを用いる
ことにより、処理の際、窒素イオンがガスから容易に分
離して、基板表面を早く窒化させることができる。ま
た、シリコン酸化膜等の絶縁膜を堆積する前に、下地面
として、含有する炭素濃度が6.0×1020atms/
cm3以上の例えばシリコン酸化膜を形成しておくこと
により、下地配線パターンの幅にあまり影響されない、
ほぼ平坦な絶縁膜を得ることができる。
【0012】
【発明の実施の形態】TEOSを用いたCVD法では、
減圧CVD法によるLP−TEOS酸化膜、プラズマC
VD法によるプラズマTEOS酸化膜、常圧オゾンTE
OS酸化膜などを形成することができる。この中で、常
圧オゾンTEOS酸化膜は、平坦性に優れることからA
l−Al間層間絶縁膜として広く用いられている。
【0013】この常圧オゾンTEOS酸化膜の成膜特性
は、前述したように、下地パターン依存性を示すことが
報告されているが、その発生機構についての十分な解明
は未だ成されていない。そこで本発明者は、この常圧オ
ゾンTEOS酸化膜が示す下地パターン依存性の発生機
構について検討した。
【0014】まず、図8に示すように、単結晶シリコン
基板(Si−Sub)51上に、LP−TEOS酸化膜
52と、幅の狭い配線パターンと幅の広い配線パターン
を想定した、すなわちライン・アンド・スペース(L/
S)が1μmと500μmの2種類のアルミ配線53
(膜厚:750nm)と 、プラズマTEOS酸化膜54
(膜厚:200nm)とを順次形成し、プラズマTEO
S酸化膜/アルミ配線段差構造の試料を作成する。
【0015】尚、プラズマTEOS酸化膜54の形成条
件は、堆積温度:390℃、RF出力:500W、TE
OS流量:510cc、酸素流量:600cc、圧力:
9torrである。また、アルミ配線53上にはフォト
リソグラフィ工程時の反射防止膜としての窒化チタン
(TiN)層(膜厚:20nm)が形成してある。そし
て、プラズマTEOS酸化膜54の上に常圧オゾンTE
OS酸化膜55を異なる2つの条件で形成したものを2
種類、サンプル(試料)として準備する。
【0016】尚、いずれも、常圧オゾンTEOS酸化膜
55を平坦なプラズマTEOS酸化膜54上に形成した
時に、常圧オゾンTEOS酸化膜55の膜厚が850n
mになるように設定している。 試料1 常圧オゾンTEOS酸化膜55の形成条件は、堆積温
度:400℃、オゾン濃度:約5wt%、TEOSキャ
リアN2ガス流量:3000sccmである(高濃度オ
ゾンを使用して、一度に堆積させるので、1ステップ堆
積法という) 試料2 まず、常圧オゾンTEOS酸化膜55の形成条件が、堆
積温度:400℃、オゾン濃度:約0.5wt%、TE
OSキャリアN2ガス流量:3000sccmという低
濃度のオゾンを用いて、常圧オゾンTEOS酸化膜を薄
く形成し、その後、試料1と同じようにオゾン濃度を上
げて、堆積させる(低濃度オゾンを使用した堆積の後
に、高濃度オゾンを使用した堆積を行うので、2ステッ
プ堆積法という)。
【0017】さて、図9は図8において、L/Sが1μ
mの個所をパターンAとして抜粋したもので、図10は
同じくL/Sが500μmの個所をパターンBとして抜
粋したものである。また、図11は基板の中心から53
mm、38mm、23mm及び8mmの4ケ所におい
て、パターンAでの常圧オゾンTEOS酸化膜55の膜
厚及びパターンBでの常圧オゾンTEOS酸化膜55の
膜厚を、試料、試料のそれぞれについて測定した結
果である。
【0018】パターンAでの膜厚に関し、試料では、
当初850nmを堆積させる条件であったところ、10
00nm、すなわち150nm余計に堆積されている。
また、試料は当初の設定通り約850nmの膜厚を得
ることができている。一方、パターンBでの膜厚に関
し、試料、試料ともに、予定の850nmよりも小
さい膜厚となっており、特に、基板の中心から8mmの
地点での測定では、両者とも膜厚が200nm程度薄く
なっている。
【0019】このことは、パターンA部とパターンB部
とで、常圧オゾンTEOS酸化膜55の堆積速度が、そ
れぞれ何らかの原因で変化することを示している。考え
られるのは、パターンA部では、段差側壁のプラズマT
EOS酸化膜54の膜質が常圧オゾンTEOS酸化膜5
5の成長に影響し、パターンB部では、メタル配線の表
面状態がプラズマTEOS酸化膜54を通過して常圧オ
ゾンTEOS酸化膜55の成長に影響を与えるのではな
いかと思われる。
【0020】また、試料のような2ステップ方式を用
いることで、パターンA部での厚膜化を抑制でき、常圧
オゾンTEOS酸化膜55の表面段差を軽減できること
を示している。ところで、常圧オゾンTEOS酸化膜5
5の表面段差を軽減しようとするならば、前述の通り、
2ステップ方式を用いればよいのではあるが、この方式
は、パターンB部での堆積速度が遅い上に、低濃度のオ
ゾンで堆積させた膜の質が悪く、デバイス特性に悪影響
を与える危惧がある。
【0021】そこで、本発明者は、このような2ステッ
プ方式を用いることなく、1ステップ方式によって平坦
性の良好な常圧オゾンTEOS酸化膜を得る方法を発明
したので、それを具現化した実施形態を図面に従って説
明する。 (第1実施形態)図1は本発明を具現化した第1実施形
態による上下2層のAl配線層を有する半導体装置の断
面図である(但し、L/Sの異なる個所を結ぶ部分は便
宜上省略してある。以下の図2〜図7も同様)。
【0022】同図において、単結晶シリコン基板1上
に、LP−TEOS酸化膜2(膜厚:600nm)、ラ
イン・アンド・スペース(L/S)が約1μmと約50
0μmの2種類の第1のアルミ配線パターン3、4(膜
厚:750nm) 、プラズマTEOS酸化膜5(膜厚:
200nm)、常圧オゾンTEOS酸化膜6(膜厚:8
50nm)、プラズマTEOS酸化膜7(膜厚:400
nm)を順次形成する。
【0023】そして、前記プラズマTEOS酸化膜5、
常圧オゾンTEOS酸化膜6及びプラズマTEOS酸化
膜7に前記第1のAl配線パターン3、4に通じるコン
タクトホール8を形成し、第2のAl配線9を接続させ
る。図2乃至図7はこの半導体装置の製造プロセスを順
次示した断面図である。以下、図面に従って説明する。
【0024】工程1(図2参照):単結晶Si基板1上
に減圧CVD法により、LP−TEOS酸化膜2(膜厚
600nm)を堆積させる。堆積条件は、堆積温度:7
20℃、TEOS流量:60sccm、酸素流量:5s
ccm、圧力:0.4torrである。 工程2(図3参照):LP−TEOS酸化膜2の上に、
Alをスパッタリング法により蒸着し、リソグラフィ技
術及びエッチング技術を用いて、第1のAl配線パター
ンとして加工する。この第1のAl配線は、様々な用途
に用いられるため、基板上にはL/Sが比較的小さなA
l配線パターン3(L/S=約1μm)とL/Sが比較
的大きなAl配線パターン4(L/S=約500μm)
とが存在することになる。
【0025】尚、図示しないが、第1のAl配線パター
ン3、4のライン部の上面には、リソグラフィ工程で光
がAlに反射することを防止し、反射光がレジストに影
響しないようにする所謂キャップメタルとしての窒化チ
タン(TiN)層が形成してあり、また、Si基板1と
第1のAl配線パターン3、4のライン部との間には、
AlとSiが反応することを防止する所謂バリヤメタル
としてのTiN層が形成してある。
【0026】工程3(図4参照):前記第1のAl配線
パターン3、4を覆うように、プラズマTEOS酸化膜
5を堆積させる。このときの形成条件は、例えば、堆積
温度:390℃、RF出力:500W、TEOS流量:
500sccm、酸素流量:600sccm、圧力:9
torrとする。更に、アンモニア(NH3)ガスを用
いて、前記プラズマTEOS酸化膜5の表面をプラズマ
処理し、窒素イオンに晒すことにより、この表面を窒化
させる。この時の窒化処理条件は、温度:360℃、R
F出力:500W、アンモニア流量:100〜500s
ccm、N2流量:0〜400sccmである。
【0027】尚、この窒化処理は、窒素(N2)ガスを
用いてプラズマ処理することも考えられるが、N2ガス
は、例えばアンモニアガスの2倍以上の結合エネルギー
を持ち、アンモニアガスに比べてはるかに窒化効果が劣
り、窒化処理時間も長くなる。 工程4(図5参照):窒化処理した後の前記プラズマT
EOS酸化膜5の上に常圧オゾンTEOS酸化膜6を8
50nm堆積させる。この時の形成条件は、堆積温度:
400℃、オゾン濃度:約5wt%、TEOSキャリア
2ガス流量:3000ccである。
【0028】このとき、前記プラズマTEOS酸化膜5
の表面に窒化処理を施してあるので、下地パターンの幅
にあまり影響されず、常圧オゾンTEOS酸化膜6の成
長レートが安定し、常圧オゾンTEOS酸化膜6の膜厚
がほぼ均一なものとなり、膜表面に凹凸が形成されにく
い。 工程5(図6参照):前記常圧オゾンTEOS酸化膜6
を全面エッチバックして、その膜厚を850nm減少さ
せる。この状態で、常圧オゾンTEOS酸化膜6の表面
がほぼ良好な平坦性を示す。
【0029】工程6(図7参照):さらに、前記常圧オ
ゾンTEOS酸化膜6の上に、プラズマTEOS酸化膜
7を形成する。その後は、図1の通り、前記第1のAl
配線パターン3、4に通じるコンタクトホール8を接続
し、第2のAl配線9を接続させる。 (第2実施形態)次に本発明を具現化した第2実施形態
を説明する。各膜の膜厚は若干異なるが、図面は第1実
施形態と共通で使用する。
【0030】図1は本第2実施形態による上下2層のA
l配線層を有する半導体装置の断面図である(但し、L
/Sの異なる個所を結ぶ部分は便宜上省略してある。以
下の図2〜図7も同様)。同図において、単結晶シリコ
ン基板1上に、LP−TEOS酸化膜2(膜厚:200
nm)、ライン・アンド・スペース(L/S)が約1μ
mと約500μmの2種類の第1のアルミ配線パターン
3、4(膜厚:850nm) 、プラズマTEOS酸化膜
5(膜厚:200nm)、常圧オゾンTEOS酸化膜6
(膜厚:800nm)、プラズマTEOS酸化膜7(膜
厚:400nm)を順次形成する。
【0031】そして、前記プラズマTEOS酸化膜5、
常圧オゾンTEOS酸化膜6及びプラズマTEOS酸化
膜7に前記第1のAl配線パターン3、4に通じるコン
タクトホール8を形成し、第2のAl配線9を接続させ
る。図2乃至図7はこの半導体装置の製造プロセスを順
次示した断面図である。以下、図面に従って説明する。
【0032】工程11(図2参照):単結晶Si基板1
上に減圧CVD法により、LP−TEOS酸化膜2(膜
厚200nm)を堆積させる。堆積条件は、堆積温度:
720℃、TEOS流量:60sccm、酸素流量:5
sccm、圧力:0.4torrである。 工程12(図3参照):LP−TEOS酸化膜2の上
に、Alをスパッタリング法により蒸着し(膜厚:60
0nm)、リソグラフィ技術及びエッチング技術を用い
て、第1のAl配線パターンとして加工する。この第1
のAl配線は、様々な用途に用いられるため、基板上に
はL/Sが比較的小さなAl配線パターン3(L/S=
約1μm)とL/Sが比較的大きなAl配線パターン4
(L/S=約500μm)とが存在することになる。
【0033】尚、図示しないが、第1のAl配線パター
ン3、4のライン部の上面には、リソグラフィ工程で光
がAlに反射することを防止し、反射光がレジストに影
響しないようにする所謂キャップメタルとしての窒化チ
タン(TiN)層(膜厚:30nm)が形成してあり、
また、Si基板1と第1のAl配線パターン3、4のラ
イン部との間には、AlとSiが反応することを防止す
る所謂バリヤメタルとしてのTiN層(膜厚:150n
m)が形成してある。
【0034】工程13(図4参照):前記第1のAl配
線パターン3、4を覆うように、プラズマTEOS酸化
膜5(膜厚:200nm)を堆積させる。このときの形
成条件は、堆積温度:360℃、RF出力:500W、
TEOSキャリアHeガス流量:600sccm、酸素
流量:500sccm、圧力:9torrとした。これ
により、プラズマTEOS酸化膜5中の炭素濃度が6.
0×1020atms/cm3となる(炭素濃度は、SI
MS法(Secondary Ion Mass Spectrometry)により測
定した)。
【0035】工程14(図5参照):前記プラズマTE
OS酸化膜5の上に常圧オゾンTEOS酸化膜6を80
0nm堆積させる。この時の形成条件は、堆積温度:4
00℃、オゾン濃度:約5vol%、TEOSキャリア
2ガス流量:3000sccmである。このとき、前
記プラズマTEOS酸化膜5は、含有する炭素濃度が
6.0×1020atms/cm3になるように調整して
あるので、下地パターンの幅にあまり影響されず、常圧
オゾンTEOS酸化膜6の成長レートが安定し、常圧オ
ゾンTEOS酸化膜6の膜厚がほぼ均一なものとなり、
膜表面に凹凸が形成されにくい。
【0036】ここで、炭素濃度を決定する手段として、
本発明者は以下の通りの実験を行った。以下、図8〜図
10を参照して説明する。まず、図8に示すように、単
結晶シリコン基板(Si−Sub)51上に、LP−T
EOS酸化膜52(膜厚:200nm)と、幅の狭い配
線パターンと幅の広い配線パターンを想定した、すなわ
ちライン・アンド・スペース(L/S)が1μmと50
0μmの2種類のアルミ配線53(膜厚:600nm)
と 、プラズマTEOS酸化膜54(膜厚:200n
m)とを順次形成し、プラズマTEOS酸化膜/アルミ
配線段差構造の試料を作成する。
【0037】尚、アルミ配線53上にはキャップメタル
としてのTiN層(膜厚:30nm)が、アルミ配線5
3下にはバリヤメタルとしてのTiN層(膜厚:150
nm)が、それぞれ形成してある。更に、プラズマTE
OS酸化膜54の上に常圧オゾンTEOS酸化膜55を
堆積する。この時の条件は、堆積温度:400℃、オゾ
ン濃度:約5vol%、TEOSキャリアN2ガス流
量:3000sccmで、膜厚が800nmになるよう
な時間に設定した。
【0038】ここで、前記プラズマTEOS酸化膜54
を異なる条件で堆積したものを3つ用意した。 試料3 プラズマTEOS酸化膜54の形成条件として、 TEOSキャリアHeガス流量:410sccm 酸素流量:690sccm 試料4 プラズマTEOS酸化膜54の形成条件として、 TEOSキャリアHeガス流量:600sccm 酸素流量:500sccm 試料5 プラズマTEOS酸化膜54の形成条件として、 TEOSキャリアHeガス流量:730sccm 酸素流量:370sccm 尚、堆積温度:360℃、RF出力:500W、圧力:
9torrは、各試料共通とした。
【0039】図9は図8において、L/Sが1μmの個
所をパターンAとして抜粋したもので、図10は同じく
L/Sが500μmの個所をパターンBとして抜粋した
ものである。試料3〜試料5において、プラズマTEO
S酸化膜54中の炭素濃度をSIMS法により測定し、
更に、パターンAにおける常圧オゾンTEOS酸化膜5
5の膜厚とパターンBにおける常圧オゾンTEOS酸化
膜55の膜厚との差を測定した結果を図12に示す。
【0040】ところで、本実施形態のような酸化膜(プ
ラズマTEOS酸化膜54+常圧オゾンTEOS酸化膜
55)は、半導体デバイスにおいて、しばしば下層配線
と上層配線とを絶縁する層間絶縁膜として用いられる。
そして、この層間絶縁膜には、例えば第1実施形態のコ
ンタクトホール8のように、下層配線と上層配線とを接
続するためのコンタクトホール(ビアホール)が形成さ
れるが、層間絶縁膜には、前述したように下地パターン
によって、その膜厚に差が生じている。そして、層間絶
縁膜にビアホールをエッチング形成する際には、層間絶
縁膜に全てのビアホールを一度に形成する必要があるの
で、膜厚がもっとも大きい個所でも形成可能なようにエ
ッチング条件が設定され、必然的に膜厚の小さな個所の
ビアホール形成はオーバーエッチングされる。
【0041】一方、エッチングの際には、フロロカーボ
ン系ガス(CF系ガス)が使用されることが多く、この
CF系ガスが配線としてよく用いられているAlと反応
すると、反応生成物が発生してAl配線としての特性を
劣化させることから、近年では、本実施形態のように、
AlとCF系ガスとが反応しないように、Alの表面に
窒化チタン(TiN)薄膜を形成し、エッチングをこの
TiN薄膜で終了させることが行われている。
【0042】更に、このTiN薄膜は、Al配線をエッ
チングによりパターン化する際に、露光時の反射を抑制
してレジスト膜に影響を与えないようにするための反射
防止膜としての機能を有しており、図13から露光光と
してi線を用いた場合に、TiN薄膜の膜厚を20〜3
0nmにすれば反射率が低く、良好な反射防止効果が得
られることが分かっている。
【0043】TiNと層間絶縁膜(シリコン酸化膜)と
のエッチングレート比(TiN/SiO2)が約10で
あることから、TiN薄膜の膜厚を30nmとした場
合、層間絶縁膜における膜厚差が300nm以下であれ
ば、全てのビアホールのエッチングが良好に行えること
になる(膜厚差が300nmの場合、もっとも浅いビア
ホールのエッチングが終了した時点で、もっとも深いビ
アホールは、更に300nmのエッチングを残してお
り、更に300nmのエッチングを進める間、もっとも
浅いビアホールはオーバーエッチング状態となるが、T
iN薄膜が30nm存在しているので心配はない)。
【0044】以上、層間絶縁膜において、最大膜厚と最
小膜厚との差は300nmが望ましく、従って、図12
において、炭素濃度を6.0×1020atoms/cm3以下に
することが必要である。 工程5(図6参照):前記常圧オゾンTEOS酸化膜6
を全面エッチバックして、その膜厚を850nm減少さ
せる。この状態で、常圧オゾンTEOS酸化膜6の表面
がほぼ良好な平坦性を示す。
【0045】工程6(図7参照):さらに、前記常圧オ
ゾンTEOS酸化膜6の上に、プラズマTEOS酸化膜
7を形成する。その後は、図1の通り、前記第1のAl
配線パターン3、4に通じるコンタクトホール8を接続
し、第2のAl配線9を接続させる。以上の実施形態に
あっては、以下のような変形例が考えられる。
【0046】1)有機シランーオゾン系酸化膜として、
常圧オゾンTEOS酸化膜以外に、常圧オゾンTMOS
(テトラメトキシシラン)、常圧オゾンHMDSO(ヘ
キサメトキシジシロキサン)等を用いてもよい。 2)多層配線構造の層間絶縁膜の平坦化に本発明を適用
して説明したが、表面保護膜のような膜の平坦化に利用
してもよい。
【0047】3)配線層としてアルミニウムを使用した
が、これに限定するものではなく、タングステン
(W)、銅(Cu)、銀(Ag)等であってもよい。 4)プラズマTEOS酸化膜の代わりに、プラズマシラ
ン酸化膜、常圧シラン酸化膜、常圧TEOS酸化膜等、
要は酸化絶縁膜であればよい。 5)結合エネルギーの比較的小さな窒素含有ガスとして
アンモニア(NH3)を用いたが、これ以外にも、ヒド
ラジン(NH2NH2)等を用いても十分な効果が期待で
きる。
【0048】
【発明の効果】本発明にあっては、シリコン酸化膜等の
絶縁膜を堆積する前に、基板表面を窒化しておくことに
より、下地配線パターンの幅に関係なく、絶縁膜の成長
レートをほぼ均一にし、絶縁膜の膜厚にばらつきが生じ
にくくなる。したがって、この絶縁膜の上に配線層等の
デバイスを形成する際に、作業が容易となり、また、形
成後も断線、故障等の事故が発生しにくい。
【0049】また、窒化処理として、アンモニアガス等
の比較的結合エネルギーの小さな窒素含有ガスを用いる
ことにより、処理の際、窒素原子がガスから容易に分離
して、基板表面を早く窒化させることができる。したが
って、処理時間を短縮でき、スループットの向上に寄与
できる。また、シリコン酸化膜等の絶縁膜を堆積する前
に、下地面として、含有する炭素濃度が6.0×1020
atms/cm3以上の例えばシリコン酸化膜を形成し
ておくことにより、下地配線パターンの幅にあまり影響
されない、ほぼ平坦な絶縁膜を得ることができ、上層配
線などのデバイス形成のための工程が容易となる。
【図面の簡単な説明】
【図1】本発明の第1及び第2実施形態における多層配
線構造の半導体装置の断面図である。
【図2】本発明の第1及び第2実施形態における半導体
装置を製造するプロセスを順次示す断面図である。
【図3】本発明の第1及び第2実施形態における半導体
装置を製造するプロセスを順次示す断面図である。
【図4】本発明の第1及び第2実施形態における半導体
装置を製造するプロセスを順次示す断面図である。
【図5】本発明の第1及び第2実施形態における半導体
装置を製造するプロセスを順次示す断面図である。
【図6】本発明の第1及び第2実施形態における半導体
装置を製造するプロセスを順次示す断面図である。
【図7】本発明の第1及び第2実施形態における半導体
装置を製造するプロセスを順次示す断面図である。
【図8】常圧オゾンTEOS酸化膜の下地段差依存性を
説明するための半導体装置の断面図である。
【図9】常圧オゾンTEOS酸化膜の下地段差依存性を
説明するためのL/Sが小さなな配線パターンの断面図
である。
【図10】常圧オゾンTEOS酸化膜の下地段差依存性
を説明するためのL/Sが大きなな配線パターンの断面
図である。
【図11】常圧オゾンTEOS酸化膜の下地段差依存性
を実験により求めた結果を示すグラフである。
【図12】プラズマTEOS酸化膜の膜中炭素濃度とこ
のプラズマTEOS酸化膜上に常圧オゾンTEOS酸化
膜を堆積した時の最大膜厚と最小膜厚との差との関係を
示すグラフである。
【図13】Al配線上のTiN薄膜の膜厚と露光時の絶
対反射率との関係を示すグラフである。
【符号の説明】
1 シリコン単結晶基板 3、4 Al配線パターン 5 プラズマTEOS酸化膜(プラズマ酸化膜、シリコ
ン酸化膜) 6 常圧オゾンTEOS酸化膜(絶縁膜、シリコン酸化
膜)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/3205

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 絶縁膜を堆積する前に、基板表面を窒化
    処理することを特徴とした膜の形成方法。
  2. 【請求項2】 前記絶縁膜がシリコン酸化膜であること
    を特徴とした請求項1に記載の膜の形成方法。
  3. 【請求項3】 前記絶縁膜がプラズマCVD法で形成さ
    れた酸化膜で構成されていることを特徴とした請求項2
    に記載の膜の形成方法。
  4. 【請求項4】 前記窒化処理は、比較的結合エネルギー
    の小さな窒素含有ガスを用いて行うことを特徴とした請
    求項1乃至3のいずれか1項に記載の膜の形成方法。
  5. 【請求項5】 前記窒化処理は、アンモニアガスを用い
    て行うことを特徴とした請求項1乃至3のいずれか1項
    に記載の膜の形成方法。
  6. 【請求項6】 基板上に形成された配線パターンの上
    に、シリコン酸化膜を形成する工程と、 このシリコン酸化膜の表面をアンモニアガス等の比較的
    結合エネルギーの小さな窒素含有ガスを用いて窒化処理
    する工程と、 その後、前記シリコン酸化膜の上に、再度シリコン酸化
    膜を形成する工程と、を含むことを特徴とした半導体装
    置の製造方法。
  7. 【請求項7】 基板上に形成された配線パターンの上
    に、プラズマ酸化膜を形成する工程と、 このプラズマ酸化膜の表面をアンモニアガス等の比較的
    結合エネルギーの小さな窒素含有ガスを用いて窒化処理
    する工程と、 その後、前記プラズマ酸化膜の上に、有機シラン−オゾ
    ン系酸化膜を形成する工程と、を含むことを特徴とした
    半導体装置の製造方法。
  8. 【請求項8】 含有する炭素濃度が6.0×1020at
    ms/cm3以上の第1の絶縁膜の上に第2の絶縁膜を
    形成したことを特徴とする膜の形成方法。
  9. 【請求項9】 基板上に形成された配線パターンの上
    に、含有する炭素濃度が6.0×1020atms/cm
    3以上のシリコン酸化膜を形成する工程と、 前記シリコン酸化膜の上に、再度シリコン酸化膜を形成
    する工程と、を含むことを特徴とした半導体装置の製造
    方法。
  10. 【請求項10】 基板上に形成された配線パターンの上
    に、含有する炭素濃度が6.0×1020atms/cm
    3以上のプラズマ酸化膜を形成する工程と、 前記プラズマ酸化膜の上に、有機シラン−オゾン系酸化
    膜を形成する工程と、を含むことを特徴とした半導体装
    置の製造方法。
JP22806995A 1994-09-06 1995-09-05 膜の形成方法及び半導体装置の製造方法 Pending JPH08130248A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22806995A JPH08130248A (ja) 1994-09-06 1995-09-05 膜の形成方法及び半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-212568 1994-09-06
JP21256894 1994-09-06
JP22806995A JPH08130248A (ja) 1994-09-06 1995-09-05 膜の形成方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH08130248A true JPH08130248A (ja) 1996-05-21

Family

ID=26519309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22806995A Pending JPH08130248A (ja) 1994-09-06 1995-09-05 膜の形成方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH08130248A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566261B2 (en) 2000-09-07 2003-05-20 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
KR100518519B1 (ko) * 1998-07-21 2005-11-25 삼성전자주식회사 반도체장치의 금속배선간 절연막 및 그 제조방법
US7252875B2 (en) * 2002-12-16 2007-08-07 International Business Machines Corporation Diffusion barrier with low dielectric constant and semiconductor device containing same
WO2022004181A1 (ja) * 2020-07-02 2022-01-06 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100518519B1 (ko) * 1998-07-21 2005-11-25 삼성전자주식회사 반도체장치의 금속배선간 절연막 및 그 제조방법
US6566261B2 (en) 2000-09-07 2003-05-20 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6828684B2 (en) 2000-09-07 2004-12-07 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN100416817C (zh) * 2000-09-07 2008-09-03 株式会社东芝 半导体装置及其制造方法
US7252875B2 (en) * 2002-12-16 2007-08-07 International Business Machines Corporation Diffusion barrier with low dielectric constant and semiconductor device containing same
WO2022004181A1 (ja) * 2020-07-02 2022-01-06 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法

Similar Documents

Publication Publication Date Title
US7691739B2 (en) Via electromigration improvement by changing the via bottom geometric profile
US6372672B1 (en) Method of forming a silicon nitride layer in a semiconductor device
US6048788A (en) Method of fabricating metal plug
US6235653B1 (en) Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer
US6569776B2 (en) Method of removing silicon nitride film formed on a surface of a material with a process gas containing a higher-order fluorocarbon in combination with a lower-order fluorocarbon
US6043152A (en) Method to reduce metal damage in the HDP-CVD process by using a sacrificial dielectric film
US6218287B1 (en) Method of fabricating a semiconductor structure
JPH07201986A (ja) 半導体装置の製造方法
US6057230A (en) Dry etching procedure and recipe for patterning of thin film copper layers
US7485574B2 (en) Methods of forming a metal line in a semiconductor device
JPH08130248A (ja) 膜の形成方法及び半導体装置の製造方法
JP3601988B2 (ja) 絶縁膜の形成方法
JPH07335753A (ja) 半導体装置及びその製造方法
US5946599A (en) Method of manufacturing a semiconductor IC device
KR100713896B1 (ko) 절연막 형성방법
US20020098706A1 (en) Method of manufacturing semiconductor device
US5920791A (en) Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices
KR20040093565A (ko) 반도체 소자의 제조방법
US6426016B1 (en) Method for etching passivation layers and antireflective layer on a substrate
US6309963B1 (en) Method for manufacturing semiconductor device
JPH06216122A (ja) 半導体装置の製造方法
JPH088231A (ja) 膜の平坦化方法
US20060292843A1 (en) Method for fabricating semiconductor device
TW389984B (en) Inter-metal dielectric process made by O3-TEOS
US20030045099A1 (en) Method of forming a self-aligned contact hole