WO2022004181A1 - 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法 - Google Patents

炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法 Download PDF

Info

Publication number
WO2022004181A1
WO2022004181A1 PCT/JP2021/019171 JP2021019171W WO2022004181A1 WO 2022004181 A1 WO2022004181 A1 WO 2022004181A1 JP 2021019171 W JP2021019171 W JP 2021019171W WO 2022004181 A1 WO2022004181 A1 WO 2022004181A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
carbide epitaxial
epitaxial layer
substrate
reaction chamber
Prior art date
Application number
PCT/JP2021/019171
Other languages
English (en)
French (fr)
Inventor
太郎 西口
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to US18/012,337 priority Critical patent/US20230261057A1/en
Priority to JP2022533731A priority patent/JPWO2022004181A1/ja
Publication of WO2022004181A1 publication Critical patent/WO2022004181A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Definitions

  • the present disclosure relates to a silicon carbide epitaxial substrate and a method for manufacturing a silicon carbide epitaxial substrate.
  • This application claims priority based on Japanese Patent Application No. 2020-114810, which is a Japanese patent application filed on July 2, 2020. All the contents of the Japanese patent application are incorporated herein by reference.
  • Patent Document 1 discloses a silicon carbide semiconductor device having a p-type embedded region.
  • the silicon carbide epitaxial substrate includes a silicon carbide substrate, a first silicon carbide epitaxial layer, and a second silicon carbide epitaxial layer.
  • the first silicon carbide epitaxial layer is on a silicon carbide substrate.
  • the second silicon carbide epitaxial layer is on the first silicon carbide epitaxial layer.
  • the surface density of the first particles in the first silicon carbide epitaxial layer is the first surface density and the surface density of the second particles in the second silicon carbide epitaxial layer is the second surface density
  • the first surface density is the first.
  • the value divided by the two-sided density is greater than 0.5 and less than one.
  • the maximum diameter of each of the first particle and the second particle is 2 ⁇ m or more and 50 ⁇ m or less.
  • the method for manufacturing a silicon carbide epitaxial substrate according to the present disclosure includes the following steps.
  • the first silicon carbide epitaxial layer is formed on the silicon carbide substrate at the first temperature.
  • the silicon carbide substrate on which the first silicon carbide epitaxial layer is formed is taken out from the first reaction chamber.
  • a silicon carbide substrate on which the first silicon carbide epitaxial layer is formed is arranged in the second reaction chamber.
  • the silicon carbide substrate on which the first silicon carbide epitaxial layer is formed is heated at the second temperature while flowing gas.
  • the second silicon carbide epitaxial layer is formed on the first silicon carbide epitaxial layer.
  • the second temperature is lower than the first temperature.
  • FIG. 1 is a schematic plan view showing the configuration of the silicon carbide epitaxial substrate according to the first embodiment.
  • FIG. 2 is a schematic cross-sectional view taken along the line II-II of FIG.
  • FIG. 3 is a schematic cross-sectional view taken along the line III-III of FIG.
  • FIG. 4 is a schematic cross-sectional view taken along the line IV-IV of FIG.
  • FIG. 5 is a schematic cross-sectional view showing the configuration of the silicon carbide epitaxial substrate according to the second embodiment.
  • FIG. 6 is a partial cross-sectional schematic diagram showing the configuration of a manufacturing apparatus for a silicon carbide epitaxial substrate.
  • FIG. 7 is a schematic cross-sectional view taken along the line VII-VII of FIG. FIG.
  • FIG. 8 is a flowchart showing an outline of a method for manufacturing a silicon carbide epitaxial substrate according to the present embodiment.
  • FIG. 9 is a schematic cross-sectional view showing a first step of the method for manufacturing a silicon carbide epitaxial substrate according to the present embodiment.
  • FIG. 10 is a schematic cross-sectional view showing a second step of the method for manufacturing a silicon carbide epitaxial substrate according to the present embodiment.
  • FIG. 11 is a schematic cross-sectional view showing a third step of the method for manufacturing a silicon carbide epitaxial substrate according to the present embodiment.
  • FIG. 12 is a schematic cross-sectional view showing a fourth step of the method for manufacturing a silicon carbide epitaxial substrate according to the present embodiment.
  • FIG. 9 is a schematic cross-sectional view showing a first step of the method for manufacturing a silicon carbide epitaxial substrate according to the present embodiment.
  • FIG. 10 is a schematic cross-sectional view showing a second step of the method for manufacturing a
  • FIG. 13 is a schematic cross-sectional view showing a fifth step of the method for manufacturing a silicon carbide epitaxial substrate according to the present embodiment.
  • FIG. 14 is a schematic cross-sectional view showing a first step of the method for manufacturing a silicon carbide semiconductor device according to the present embodiment.
  • FIG. 15 is a schematic cross-sectional view showing a second step of the method for manufacturing a silicon carbide semiconductor device according to the present embodiment.
  • FIG. 16 is a schematic cross-sectional view showing a third step of the method for manufacturing a silicon carbide semiconductor device according to the present embodiment.
  • FIG. 17 is a schematic cross-sectional view showing a fourth step of the method for manufacturing a silicon carbide semiconductor device according to the present embodiment.
  • An object of the present disclosure is to provide a silicon carbide epitaxial substrate and a method for manufacturing a silicon carbide epitaxial substrate, which can suppress deterioration of the withstand voltage of a silicon carbide semiconductor device.
  • a silicon carbide epitaxial substrate and a method for manufacturing a silicon carbide epitaxial substrate which can suppress deterioration of the withstand voltage of the silicon carbide semiconductor device.
  • the silicon carbide epitaxial substrate 100 includes a silicon carbide substrate 30, a first silicon carbide epitaxial layer 10, and a second silicon carbide epitaxial layer 20.
  • the first silicon carbide epitaxial layer 10 is on the silicon carbide substrate 30.
  • the second silicon carbide epitaxial layer 20 is on the first silicon carbide epitaxial layer 10.
  • the first surface density is used.
  • the value obtained by dividing the surface density by the second surface density is greater than 0.5 and less than 1.
  • the maximum diameter of each of the first particle 1 and the second particle 2 is 2 ⁇ m or more and 50 ⁇ m or less.
  • the second surface density may be less than 10 cm-2.
  • the first silicon carbide epitaxial layer 10 has a first region 13 having a first conductive type and a second region different from the first conductive type. It may include a second region 14 having a conductive type and in contact with the first region 13.
  • the thickness of the second region 14 is the thickness of the second region 14 in the direction perpendicular to the interface between the first silicon carbide epitaxial layer 10 and the second silicon carbide epitaxial layer 20. It may be 1 ⁇ m or less.
  • the first silicon carbide epitaxial layer 10 may have a first conductive type.
  • the second silicon carbide epitaxial layer 20 may have a second conductive type different from the first conductive type.
  • the method for manufacturing the silicon carbide epitaxial substrate 100 includes the following steps.
  • the first silicon carbide epitaxial layer 10 is formed on the silicon carbide substrate 30 at the first temperature.
  • the silicon carbide substrate 30 on which the first silicon carbide epitaxial layer 10 is formed is taken out from the first reaction chamber 51.
  • a silicon carbide substrate 30 on which the first silicon carbide epitaxial layer 10 is formed is arranged in the second reaction chamber 52.
  • the silicon carbide substrate 30 on which the first silicon carbide epitaxial layer 10 is formed is heated at the second temperature while flowing gas.
  • the second silicon carbide epitaxial layer 20 is formed on the first silicon carbide epitaxial layer 10.
  • the second temperature is lower than the first temperature.
  • the second temperature may be 1500 ° C. or lower.
  • the gas flow velocity is 15 cm / sec or more and 200 cm / sec or less under the conditions that the temperature is 300 K and the pressure is 1 atm. May be.
  • the first reaction chamber 51 may be the same as the second reaction chamber 52.
  • the first reaction chamber 51 may be different from the second reaction chamber 52.
  • FIG. 1 is a schematic plan view showing the configuration of the silicon carbide epitaxial substrate according to the first embodiment.
  • FIG. 2 is a schematic cross-sectional view taken along the line II-II of FIG.
  • the silicon carbide epitaxial substrate 100 includes a silicon carbide substrate 30, a first silicon carbide epitaxial layer 10, and a second silicon carbide epitaxial layer 20. ing.
  • the first silicon carbide epitaxial layer 10 is on the silicon carbide substrate 30.
  • the second silicon carbide epitaxial layer 20 is on the first silicon carbide epitaxial layer 10.
  • the first silicon carbide epitaxial layer 10 is located between the silicon carbide substrate 30 and the second silicon carbide epitaxial layer 20.
  • the second silicon carbide epitaxial layer 20 constitutes the surface (first main surface 21) of the silicon carbide epitaxial substrate 100.
  • the first main surface 21 has an outer peripheral edge 5 when viewed in a direction perpendicular to the first main surface 21.
  • the outer peripheral edge 5 has, for example, an orientation flat 3 and an arcuate portion 4.
  • the orientation flat 3 extends along the first direction 101.
  • the orientation flat 3 is linear when viewed in a direction perpendicular to the first main surface 21.
  • the arcuate portion 4 is connected to the orientation flat 3.
  • the arcuate portion 4 has an arcuate shape when viewed in a direction perpendicular to the first main surface 21.
  • the first main surface 21 when viewed in a direction perpendicular to the first main surface 21, the first main surface 21 extends along each of the first direction 101 and the second direction 102.
  • the first direction 101 is a direction perpendicular to the second direction 102.
  • the first direction 101 is, for example, the ⁇ 11-20> direction.
  • the first direction 101 may be, for example, the [11-20] direction.
  • the first direction 101 may be a direction in which the ⁇ 11-20> direction is projected onto the first main surface 21. From another point of view, the first direction 101 may be a direction including, for example, a ⁇ 11-20> direction component.
  • the second direction 102 is, for example, the ⁇ 1-100> direction.
  • the second direction 102 may be, for example, the [1-100] direction.
  • the second direction 102 may be, for example, a direction in which the ⁇ 1-100> direction is projected onto the first main surface 21. From another point of view, the second direction 102 may be a direction containing, for example, a ⁇ 1-100> direction component.
  • the first main surface 21 may be a surface inclined with respect to the ⁇ 0001 ⁇ surface.
  • the inclination angle (off angle) with respect to the ⁇ 0001 ⁇ surface is, for example, 2 ° or more and 6 ° or less.
  • the inclination direction (off direction) of the first main surface 21 is, for example, the ⁇ 11-20> direction.
  • the maximum diameter A (diameter) of the first main surface 21 is not particularly limited, but is, for example, 100 mm (4 inches).
  • the maximum diameter A may be 125 mm (5 inches) or more, or 150 mm (6 inches) or more.
  • the upper limit of the maximum diameter A is not particularly limited.
  • the maximum diameter A may be, for example, 200 (8 inches) mm or less.
  • the maximum diameter A is the longest linear distance between two different points on the outer peripheral edge 5.
  • 2 inches means 50 mm or 50.8 mm (2 inches x 25.4 mm / inch).
  • 4 inches means 100 mm or 101.6 mm (4 inches x 25.4 mm / inch).
  • 5 inches means 125 mm or 127.0 mm (5 inches x 25.4 mm / inch).
  • 6 inches means 150 mm or 152.4 mm (6 inches x 25.4 mm / inch).
  • 8 inches means 200 mm or 203.2 mm (8 inches x 25.4 mm / inch).
  • the silicon carbide substrate 30 has a third main surface 31 and a second main surface 32.
  • the second main surface 32 is a surface opposite to the third main surface 31.
  • the second main surface 32 constitutes the back surface of the silicon carbide epitaxial substrate 100.
  • the third main surface 31 is in contact with the first silicon carbide epitaxial layer 10.
  • the polytype of silicon carbide constituting the silicon carbide substrate 30 is, for example, 4H.
  • the polytype of silicon carbide constituting the first silicon carbide epitaxial layer 10 is, for example, 4H.
  • the polytype of silicon carbide constituting the second silicon carbide epitaxial layer 20 is, for example, 4H.
  • the silicon carbide substrate 30 contains n-type impurities such as nitrogen (N).
  • the conductive type of the silicon carbide substrate 30 is, for example, an n-type (first conductive type).
  • the thickness of the silicon carbide substrate 30 is, for example, 350 ⁇ m or more and 500 ⁇ m or less.
  • the second silicon carbide epitaxial layer 20 contains n-type impurities such as nitrogen.
  • the conductive type of the second silicon carbide epitaxial layer 20 is, for example, n type.
  • the concentration of the n-type impurities contained in the second silicon carbide epitaxial layer 20 may be lower than the concentration of the n-type impurities contained in the silicon carbide substrate 30.
  • the first silicon carbide epitaxial layer 10 has a first region 13 and a second region 14.
  • the first region 13 has, for example, an n-type (first conductive type).
  • the first region 13 contains n-type impurities such as nitrogen.
  • the concentration of the n-type impurities contained in the first region 13 may be lower than the concentration of the n-type impurities contained in the silicon carbide substrate 30.
  • the second region 14 has a p-type (second conductive type) different from the n-type (first conductive type).
  • the second region 14 contains p-type impurities such as aluminum.
  • the concentration of the p-type impurity contained in the second region 14 may be higher than the concentration of the n-type impurity contained in the first region 13.
  • the first region 13 is provided on the silicon carbide substrate 30.
  • the first region 13 is in contact with each of the silicon carbide substrate 30 and the second silicon carbide epitaxial layer 20.
  • the first region 13 constitutes a part of the boundary surface 11 between the first silicon carbide epitaxial layer 10 and the second silicon carbide epitaxial layer 20.
  • the first region 13 is in contact with the second region 14.
  • the second region 14 is in contact with the second silicon carbide epitaxial layer 20.
  • the second region 14 is separated from the silicon carbide substrate 30.
  • the second region 14 constitutes a part of the boundary surface 11 between the first silicon carbide epitaxial layer 10 and the second silicon carbide epitaxial layer 20.
  • the thickness of the second region 14 (first thickness T1) is, for example, 1 ⁇ m or less in the direction perpendicular to the boundary surface 11 between the first silicon carbide epitaxial layer 10 and the second silicon carbide epitaxial layer 20.
  • the first thickness T1 may be 0.8 ⁇ m or less, or may be 0.5 ⁇ m or less.
  • the lower limit of the first thickness T1 is not particularly limited, but may be, for example, 0.1 ⁇ m or more.
  • FIG. 3 is a schematic cross-sectional view taken along the line III-III of FIG.
  • the silicon carbide epitaxial substrate 100 has the first particle 1.
  • the first particle 1 is in the first silicon carbide epitaxial layer 10.
  • the bottom of the first particle 1 may be in contact with the silicon carbide substrate 30.
  • the first particle 1 is surrounded by the first silicon carbide epitaxial layer 10 when viewed in a direction perpendicular to the second main surface 32.
  • a part of the first particle 1 may be surrounded by the second silicon carbide epitaxial layer 20 when viewed in a direction perpendicular to the second main surface 32.
  • a first recess 6 is provided on the first main surface 21 of the silicon carbide epitaxial substrate 100.
  • the first particle 1 is inside the first recess 6.
  • the first silicon carbide epitaxial layer 10 has a first side surface 12 connecting the boundary surface 11 and the third main surface 31.
  • the second silicon carbide epitaxial layer 20 has a second side surface 22 connecting the boundary surface 11 and the first main surface 21.
  • the second side surface 22 may be connected to the first side surface 12.
  • the first recess 6 is composed of, for example, a first side surface 12, a second side surface 22, and a third main surface 31.
  • the first side surface 12 surrounds the first particle 1 when viewed in a direction perpendicular to the second main surface 32. A part of the first side surface 12 may be in contact with the first particle 1 or may be separated from the first particle 1.
  • the second side surface 22 surrounds the first particle 1 when viewed in a direction perpendicular to the second main surface 32. The second side surface 22 may be separated from the first particle 1. A part of the first particle 1 may protrude from the first recess 6.
  • the maximum diameter (first maximum diameter D1) of the first particle 1 viewed in the direction perpendicular to the second main surface 32 is the total thickness (first) of the first silicon carbide epitaxial layer 10 and the second silicon carbide epitaxial layer 20. 2 Thickness may be larger than T2).
  • the depth of the first recess 6 is the same as that of the second thickness T2.
  • the maximum diameter of the first particle 1 (first maximum diameter D1) may be larger or smaller than the depth of the first recess 6.
  • the first maximum diameter D1 is 2 ⁇ m or more and 50 ⁇ m or less.
  • the upper limit of the first maximum diameter D1 may be 45 ⁇ m or less, or may be 40 ⁇ m or less.
  • the lower limit of the first maximum diameter D1 may be 4 ⁇ m or more, or 6 ⁇ m or more.
  • FIG. 4 is a schematic cross-sectional view taken along the line IV-IV of FIG.
  • the silicon carbide epitaxial substrate 100 has the second particle 2.
  • the second particle 2 is in the second silicon carbide epitaxial layer 20.
  • the bottom of the second particle 2 may be in contact with the first silicon carbide epitaxial layer 10.
  • the second particle 2 is separated from the silicon carbide substrate 30.
  • the second particle 2 is surrounded by the second silicon carbide epitaxial layer 20 when viewed in a direction perpendicular to the second main surface 32.
  • the first silicon carbide epitaxial layer 10 is located between the second particles 2 and the silicon carbide substrate 30. From another point of view, the second particle 2 is located closer to the first main surface 21 than the boundary surface 11 in the direction perpendicular to the second main surface 32.
  • a second recess 7 is provided on the first main surface 21 of the silicon carbide epitaxial substrate 100.
  • the second particle 2 is inside the second recess 7.
  • the second silicon carbide epitaxial layer 20 has a third side surface 23 connecting the boundary surface 11 and the first main surface 21.
  • the second recess 7 is composed of, for example, a third side surface 23 and a boundary surface 11.
  • the third side surface 23 surrounds the second particle 2 when viewed in a direction perpendicular to the second main surface 32. A part of the third side surface 23 may be in contact with the second particle 2 or may be separated from the second particle 2. A part of the second particle 2 may protrude from the second recess 7.
  • the maximum diameter (second maximum diameter D2) of the second particles 2 viewed in the direction perpendicular to the second main surface 32 may be larger than the thickness of the second silicon carbide epitaxial layer 20 (third thickness T3).
  • the depth of the second recess 7 is the same as that of the third thickness T3.
  • the maximum diameter of the second particle 2 (second maximum diameter D2) may be larger or smaller than the depth of the second recess 7.
  • the second maximum diameter D2 is 2 ⁇ m or more and 50 ⁇ m or less.
  • the upper limit of the second maximum diameter D2 may be 45 ⁇ m or less, or may be 40 ⁇ m or less.
  • the lower limit of the second maximum diameter D2 may be 4 ⁇ m or more, or 6 ⁇ m or more.
  • Each of the first particle 1 and the second particle 2 is, for example, a downfall.
  • the deposits deposited on the inner wall of the CVD apparatus have fallen onto the silicon carbide substrate 30.
  • the downfall is, for example, polycrystalline silicon carbide, carbon or tantalum carbide (TaC) and the like.
  • the surface density of the first particles 1 in the first silicon carbide epitaxial layer 10 is set to the first surface density
  • the surface density of the second particles 2 in the second silicon carbide epitaxial layer 20 is set.
  • the surface density is the second surface density
  • the value (density ratio) obtained by dividing the first surface density by the second surface density is greater than 0.5 and less than 1.
  • the lower limit of the density ratio is not particularly limited, but may be 0.6 or more, or may be 0.7 or more.
  • the second surface density is, for example, less than 10 cm-2.
  • the second surface density may be, for example, less than 5 cm-2 or less than 2 cm- 2 .
  • the lower limit of the second surface density is not particularly limited, but may be , for example, 0.01 pieces cm-2 or more.
  • the configuration of the silicon carbide epitaxial substrate 100 according to the second embodiment will be described.
  • the first silicon carbide epitaxial layer 10 has a first conductive type
  • the second silicon carbide epitaxial layer 20 has a second conductive type.
  • the configuration is different from that of the silicon carbide epitaxial substrate 100 according to the first embodiment, and other configurations are the same as those of the silicon carbide epitaxial substrate 100 according to the first embodiment.
  • FIG. 5 is a schematic cross-sectional view showing the configuration of the silicon carbide epitaxial substrate according to the second embodiment.
  • the field of view of FIG. 5 corresponds to a schematic cross-sectional view taken along line II-II of FIG.
  • the first silicon carbide epitaxial layer 10 has an n-type (first conductive type).
  • the first silicon carbide epitaxial layer 10 contains n-type impurities such as nitrogen.
  • the concentration of the n-type impurities contained in the first silicon carbide epitaxial layer 10 may be lower than the concentration of the n-type impurities contained in the silicon carbide substrate 30.
  • the second silicon carbide epitaxial layer 20 has a p-type (second conductive type) different from the n-type (first conductive type).
  • the second silicon carbide epitaxial layer 20 contains p-type impurities such as aluminum.
  • the second silicon carbide epitaxial layer 20 is provided on the first silicon carbide epitaxial layer 10.
  • the first particle 1 and the second particle 2 can be identified by observing the surface (first main surface 21) of the second silicon carbide epitaxial layer 20 using, for example, a defect inspection apparatus equipped with a confocal differential interference microscope. can.
  • a defect inspection apparatus equipped with a confocal differential interference microscope for example, a WASAVI series "SICA 6X” manufactured by Lasertec Co., Ltd. can be used.
  • the magnification of the objective lens is, for example, 10 times.
  • the threshold of the detection sensitivity of the defect inspection device is determined by using a standard sample.
  • the downfall defect is defined in advance in consideration of the typical planar shape, dimensions, etc. of the downfall defect. Based on the observed image, the location and number of defects that meet the definition of downfall defects are identified.
  • a confocal differential interference contrast microscope image of the entire first main surface 21 is taken.
  • both the first particle 1 and the second particle 2 are observed.
  • the total number of the first particle 1 and the second particle 2 is obtained.
  • the second silicon carbide epitaxial layer 20 is removed. Specifically, the second silicon carbide epitaxial layer 20 is polished on the first main surface 21. In this case, the second particle 2 is also removed by polishing together with the second silicon carbide epitaxial layer 20. As a result, the first silicon carbide epitaxial layer 10 and the silicon carbide substrate 30 remain. The polishing may remove the first particles 1 in the first silicon carbide epitaxial layer 10.
  • a confocal differential interference contrast microscope image of the entire boundary surface 11 is taken.
  • the remaining first particle 1 and the first recess 6 in which the first particle 1 was present are observed.
  • the total number of the remaining first particle 1 and the first recess 6 in which the first particle 1 was present is specified.
  • the total number of the remaining first particles 1 and the first recess 6 in which the first particles 1 were present is estimated to be the number of the first particles 1 that were present before polishing.
  • the value obtained by subtracting the number of the first particles 1 from the total number of the first particles 1 and the second particles 2 is the number of the second particles 2.
  • the value obtained by dividing the number of each of the first particle 1 and the second particle 2 by the measured area is taken as the surface density.
  • the measurement area is the first main surface 21 excluding the outer peripheral area within 3 mm from the outer peripheral edge 5.
  • FIG. 6 is a partial cross-sectional schematic diagram showing the configuration of a manufacturing apparatus for a silicon carbide epitaxial substrate.
  • the silicon carbide epitaxial substrate manufacturing apparatus 200 is, for example, a hot wall type horizontal CVD (Chemical Vapor Deposition) apparatus.
  • the manufacturing apparatus 200 mainly includes a reaction chamber 201, a gas supply unit 235, a control unit 245, a heating element 203, a quartz tube 204, and an induction heating coil (not shown).
  • the heating element 203 has, for example, a cylindrical shape, and forms a reaction chamber 201 inside.
  • the heating element 203 is made of graphite, for example.
  • the induction heating coil is wound, for example, along the outer peripheral surface of the quartz tube 204.
  • the induction heating coil is configured to be able to supply an alternating current by an external power source (not shown). As a result, the heating element 203 is induced and heated. As a result, the reaction chamber 201 is heated by the heating element 203.
  • the reaction chamber 201 is a space formed by being surrounded by the inner wall surface 205 of the heating element 203.
  • a silicon carbide substrate 30 is arranged in the reaction chamber 201.
  • the reaction chamber 201 is configured to be able to heat the silicon carbide substrate 30.
  • the reaction chamber 201 is provided with a susceptor 210 for holding the silicon carbide substrate 30.
  • the susceptor 210 is arranged on the stage 202.
  • the stage 202 is configured to be rotatable by a rotation shaft 209. As the stage 202 rotates, the susceptor 210 rotates.
  • the manufacturing apparatus 200 further has a gas introduction port 207 and a gas exhaust port 208.
  • the gas exhaust port 208 is connected to an exhaust pump (not shown). Arrows in FIG. 6 indicate gas flow.
  • the gas is introduced into the reaction chamber 201 from the gas introduction port 207 and exhausted from the gas exhaust port 208.
  • the pressure in the reaction chamber 201 is adjusted by the balance between the amount of gas supplied and the amount of gas exhausted.
  • the gas supply unit 235 is configured to be able to supply a mixed gas containing, for example, silane, propane, ammonia, and hydrogen to the reaction chamber 201.
  • the gas supply unit 235 may include a first gas supply unit 231, a second gas supply unit 232, a third gas supply unit 233, and a carrier gas supply unit 234.
  • the first gas supply unit 231 is configured to be able to supply the first gas.
  • the first gas supply unit 231 is, for example, a gas cylinder filled with the first gas.
  • the first gas is, for example, propane (C 3 H 8 ) gas.
  • the first gas may be, for example, methane (CH 4 ) gas, ethane (C 2 H 6 ) gas, acetylene (C 2 H 2 ) gas, or the like.
  • the second gas supply unit 232 is configured to be able to supply the second gas.
  • the second gas supply unit 232 is, for example, a gas cylinder filled with the second gas.
  • the second gas is, for example, a silane (SiH 4 ) gas.
  • the second gas may be a mixed gas of silane gas and a gas other than silane.
  • the third gas supply unit 233 is configured to be able to supply the third gas.
  • the third gas supply unit 233 is, for example, a gas cylinder filled with the third gas.
  • the third gas is a doping gas containing N (nitrogen atom). Ammonia gas is more easily pyrolyzed than nitrogen gas having a triple bond. By using ammonia gas, improvement of in-plane uniformity of carrier concentration can be expected.
  • the carrier gas supply unit 234 is configured to be able to supply a carrier gas such as hydrogen.
  • the carrier gas supply unit 234 is, for example, a gas cylinder filled with hydrogen.
  • the control unit 245 is configured to be able to control the flow rate of the mixed gas supplied from the gas supply unit 235 to the reaction chamber 201.
  • the control unit 245 may include a first gas flow rate control unit 241, a second gas flow rate control unit 242, a third gas flow rate control unit 243, and a carrier gas flow rate control unit 244. ..
  • Each control unit may be, for example, an MFC (Mass Flow Controller).
  • the control unit 245 is arranged between the gas supply unit 235 and the gas introduction port 207. In other words, the control unit 245 is arranged in the flow path connecting the gas supply unit 235 and the gas introduction port 207.
  • FIG. 7 is a schematic cross-sectional view taken along the line VII-VII of FIG.
  • the region surrounded by the inner wall surface 205 of the heating element 203 is, for example, substantially rectangular.
  • the width W of the region surrounded by the inner wall surface 205 of the heating element 203 in the radial direction of the silicon carbide substrate 30 is the inner wall surface 205 of the heating element 203 in the direction perpendicular to the radial direction of the silicon carbide substrate 30. It may be larger than the height H of the area surrounded by.
  • the cross-sectional area of the reaction chamber 201 is, for example, 50 cm 2 .
  • the lower limit of the cross-sectional area of the reaction chamber 201 is not particularly limited, but may be , for example, 30 cm 2 or more, or 40 cm 2 or more.
  • the upper limit of the cross-sectional area of the reaction chamber 201 is not particularly limited, but may be , for example, 70 cm 2 or less, or 60 cm 2 or less.
  • the cross-sectional area of the reaction chamber 201 is the area (width W ⁇ height H) of the region surrounded by the inner wall surface 205 of the heating element 203 in the cross section perpendicular to the traveling direction of the reaction gas (FIG. 7). reference).
  • FIG. 8 is a flowchart showing an outline of a method for manufacturing a silicon carbide epitaxial substrate according to the present embodiment.
  • the method for manufacturing the silicon carbide epitaxial substrate 100 according to the present embodiment includes a step (S10) of forming the first silicon carbide epitaxial layer in the first reaction chamber and silicon carbide from the first reaction chamber.
  • the silicon carbide substrate 30 is prepared.
  • the sublimation method produces a polytype 4H silicon carbide single crystal.
  • the silicon carbide substrate 30 is prepared by slicing the silicon carbide single crystal with, for example, a wire saw.
  • the silicon carbide substrate 30 contains n-type impurities such as nitrogen.
  • the conductive type of the silicon carbide substrate 30 is, for example, n type.
  • the step (S10) of forming the first silicon carbide epitaxial layer in the first reaction chamber is carried out.
  • the first reaction chamber 51 is, for example, the reaction chamber 201 of the manufacturing apparatus shown in FIG.
  • the silicon carbide substrate 30 is placed on the susceptor 210 (see FIG. 6).
  • the silicon carbide substrate 30 has a third main surface 31 and a second main surface 32 on the opposite side of the third main surface 31.
  • the third main surface 31 is, for example, a surface inclined in the off direction by an off angle with respect to the ⁇ 0001 ⁇ surface.
  • the off angle is, for example, 2 ° or more and 6 ° or less.
  • the off direction is, for example, the ⁇ 11-20> direction.
  • the maximum diameter of the third main surface 31 is, for example, 150 mm.
  • the pressure in the first reaction chamber 51 is reduced from the atmospheric pressure to about 1 ⁇ 10 -6 Pa.
  • the temperature rise of the silicon carbide substrate 30 is started.
  • hydrogen (H 2 ) gas which is a carrier gas, is introduced into the first reaction chamber 51 from the carrier gas supply unit 234.
  • the flow rate of hydrogen gas is adjusted by the carrier gas flow rate control unit 244.
  • the raw material gas, the dopant gas and the carrier gas are supplied to the first reaction chamber 51. Specifically, by supplying a mixed gas containing silane, ammonia, hydrogen, and propane to the reaction chamber 201, each gas is thermally decomposed. As a result, in the first reaction chamber 51, the first silicon carbide epitaxial layer 10 is formed on the silicon carbide substrate 30 at 1600 ° C. (first temperature) (see FIG. 10).
  • the step (S20) of taking out the silicon carbide substrate from the first reaction chamber is carried out. Specifically, the silicon carbide substrate 30 on which the first silicon carbide epitaxial layer 10 is formed is taken out from the first reaction chamber 51. Next, the silicon carbide substrate 30 on which the first silicon carbide epitaxial layer 10 is formed is arranged inside the ion implantation device 53.
  • a p-type region (second region 14) is formed in the first silicon carbide epitaxial layer 10.
  • an injection mask (not shown) having an opening is formed on the first silicon carbide epitaxial layer 10.
  • Impurities such as aluminum are ion-implanted into the first silicon carbide epitaxial layer 10 using the injection mask.
  • a p-type region (second region 14) is formed in the first silicon carbide epitaxial layer 10 (see FIG. 11).
  • the region in which the p-type region (second region 14) is not formed becomes the n-type region (first region 13).
  • the first silicon carbide epitaxial layer 10 is composed of a first region 13 and a second region 14.
  • the silicon carbide substrate 30 on which the first silicon carbide epitaxial layer 10 is formed is arranged in the second reaction chamber 52.
  • the second reaction chamber 52 is, for example, the reaction chamber 201 of the manufacturing apparatus shown in FIG. That is, the first reaction chamber 51 may be the same as the second reaction chamber 52. Alternatively, the first reaction chamber 51 may be different from the second reaction chamber 52.
  • the silicon carbide substrate 30 may be arranged in the reaction chamber of the CVD apparatus on which the first silicon carbide epitaxial layer 10 is formed, or the CVD apparatus on which the first silicon carbide epitaxial layer 10 is formed. It may be arranged in a reaction chamber of a different CVD device.
  • a step (S40) of cleaning the surface of the first silicon carbide epitaxial layer in the second reaction chamber is carried out.
  • the silicon carbide substrate 30 on which the first silicon carbide epitaxial layer 10 was formed was arranged in the second reaction chamber 52, the downfall (second particle 2) existing in the second reaction chamber 52 was first carbonized. It may adhere to the surface of the silicon epitaxial layer 10 (see FIG. 12). In order to remove such downfall, the surface (boundary surface 11) of the first silicon carbide epitaxial layer 10 is cleaned.
  • the silicon carbide substrate 30 on which the first silicon carbide epitaxial layer 10 is formed is heated at the second temperature while flowing gas.
  • the cleaning temperature is set low in order to suppress sublimation of the p-type region (second region 14) formed in the first silicon carbide epitaxial layer 10.
  • the second temperature is lower than the first temperature.
  • the second temperature is, for example, 1500 ° C. or lower.
  • the second temperature may be, for example, 1300 ° C. or lower, 1099 ° C. or lower, or 999 ° C. or lower.
  • sublimation of the p-type region (second region 14) can be further suppressed.
  • the gas flow velocity is set high.
  • the gas flow velocity is a value obtained by dividing the flow rate of the gas introduced into the second reaction chamber 52 by the cross-sectional area of the second reaction chamber 52 in the cross section perpendicular to the direction in which the gas flows.
  • the flow rate of the gas is, for example, 15 cm / sec or more under standard conditions of room temperature (300 K) and atmospheric pressure (1 atm).
  • the flow rate of the gas may be 10 cm / sec or more, or 30 cm / sec or more.
  • the upper limit of the gas flow velocity is, for example, 200 cm / sec or less.
  • the upper limit of the flow rate of the gas is not particularly limited, but may be, for example, 150 cm / sec or less, or may be 100 cm / sec or less, for example. From the viewpoint of suppressing the damage of the member and the viewpoint of suppressing the generation of the dust source, it is preferable that the flow velocity of the gas is not too high.
  • the flow velocity of the gas increases when the temperature rises or the pressure drops with respect to the standard conditions of room temperature (300 K) and atmospheric pressure (1 atm).
  • the gas is, for example, hydrogen gas.
  • the gas may be, for example, a noble gas.
  • the gas may be, for example, argon gas, helium gas, nitrogen gas, or the like. From another point of view, the gas preferably contains any of argon, helium, hydrogen, and nitrogen.
  • the step (S50) of forming the second silicon carbide epitaxial layer in the second reaction chamber is carried out.
  • the second silicon carbide epitaxial layer 20 is formed on the first silicon carbide epitaxial layer 10.
  • the raw material gas, the dopant gas and the carrier gas are supplied to the second reaction chamber 52.
  • a mixed gas containing silane, ammonia, hydrogen, and propane supplied to the reaction chamber 201.
  • each gas is thermally decomposed.
  • the second silicon carbide epitaxial layer 20 is formed on the first silicon carbide epitaxial layer 10 at a third temperature higher than the second temperature.
  • the third temperature is, for example, 1600 ° C.
  • the silicon carbide epitaxial substrate 100 (FIG. 2) according to the present embodiment is manufactured.
  • the silicon carbide semiconductor device is, for example, a MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
  • the silicon carbide epitaxial substrate 100 (see FIG. 2) is prepared.
  • the body region 61 is formed by ion-implanting impurities such as aluminum into the second silicon carbide epitaxial layer 20.
  • the source region 62 is formed by ion-implanting impurities such as phosphorus into the body region 61 at a depth shallower than that of the body region 61.
  • the contact region 63 is formed by ion-implanting an impurity such as aluminum into the source region 62 (see FIG. 14).
  • heat treatment is performed to activate the ion-implanted impurities.
  • the temperature of the activation annealing is preferably 1500 ° C. or higher and 1900 ° C. or lower, for example, about 1700 ° C.
  • the activation annealing time is, for example, about 30 minutes.
  • the atmosphere of the activated annealing is preferably an inert gas atmosphere, for example, an Ar atmosphere.
  • a trench TR is formed on the first main surface 21 of the silicon carbide substrate 30 epitaxial substrate.
  • a mask layer (not shown) having an opening is formed on the first main surface 21.
  • the source region 62, the body region 61, and a part of the drift region 64 are removed by etching.
  • the etching method for example, reactive ion etching, particularly inductively coupled plasma reactive ion etching can be used.
  • inductively coupled plasma reactive ion etching using SF 6 or a mixed gas of SF 6 and O 2 can be used as the reaction gas.
  • Thermal etching can be performed, for example, by heating in an atmosphere containing a reactive gas having at least one halogen atom. At least one or more halogen atoms contain at least one of a chlorine (Cl) atom and a fluorine (F) atom.
  • This atmosphere is, for example, Cl 2 , BCl 3 , SF 6 , or CF 4 .
  • a mixed gas of chlorine gas and oxygen gas is used as a reaction gas, and the heat treatment temperature is set to, for example, 700 ° C. or higher and 1000 ° C. or lower, and thermal etching is performed.
  • a trench TR is formed on the first main surface 21 of the silicon carbide epitaxial substrate 100 by the above thermal etching.
  • the trench TR is formed by a side SW that penetrates the source region 62 and the body region 61 and reaches the drift region 64, and a bottom BS that is located on the drift region 64.
  • the side SW of the trench TR is inclined with respect to the bottom BS, and the angle formed by the bottom BS and the side SW is, for example, 110 ° or more and 130 ° or less.
  • the gate insulating film 71 is formed.
  • the gate insulating film 71 is formed by thermally oxidizing the silicon carbide epitaxial substrate 100 on which the trench TR is formed. Specifically, the silicon carbide epitaxial substrate 100 on which the trench TR is formed is heated at, for example, about 1300 ° C. in an atmosphere containing oxygen to form the gate insulating film 71.
  • the gate insulating film 71 is formed so as to cover the side SW, the bottom BS, and the first main surface 21.
  • the gate electrode 72 is formed. Inside the trench TR, a gate electrode 72 in contact with the gate insulating film 71 is formed.
  • the gate electrode 72 is arranged inside the trench TR, and is formed so as to face each of the side SW and the bottom BS of the trench TR via the gate insulating film 71.
  • the gate electrode 72 is formed by, for example, an LPCVD (Low Pressure Chemical Vapor Deposition) method.
  • the interlayer insulating film 73 is formed. Specifically, the interlayer insulating film 73 is formed so as to cover the gate electrode 72 and contact the gate insulating film 71. Preferably, the interlayer insulating film 73 is formed by a deposition method, and more preferably by a chemical vapor deposition method.
  • the interlayer insulating film 73 is a material containing, for example, silicon dioxide.
  • the source electrode 80 is formed. Specifically, etching is performed so that an opening is formed in the interlayer insulating film 73 and the gate insulating film 71, and each of the source region 62 and the contact region 63 is exposed from the interlayer insulating film 73 by the opening. See FIG. 16).
  • an electrode layer 81 in contact with each of the source region 62 and the contact region 63 is formed on the first main surface 21.
  • the electrode layer 81 is made of a material containing, for example, Ti, Al and Si.
  • alloying annealing is performed. Specifically, the electrode layer 81 in contact with each of the source region 62 and the contact region 63 is held at a temperature of, for example, 900 ° C.
  • the electrode layer 81 is alloyed by reacting with the silicon contained in the silicon carbide substrate 30 to silicide. As a result, the electrode layer 81 is ohmic-bonded to the source region 62.
  • the source wiring 82 is formed.
  • the source wiring 82 is formed on the electrode layer 81 and the interlayer insulating film 73.
  • the source wiring 82 includes, for example, aluminum.
  • the source electrode 80 including the electrode layer 81 and the source wiring 82 is formed.
  • the drain electrode 90 is formed so as to be in contact with the second main surface 32 of the silicon carbide substrate 30. As described above, the silicon carbide semiconductor device (FIG. 17) according to the present embodiment is obtained.
  • a CVD device When forming the silicon carbide epitaxial layer on the silicon carbide substrate 30, a CVD device is generally used.
  • the silicon carbide substrate 30 When the silicon carbide substrate 30 is arranged in the reaction chamber of the CVD apparatus, the deposits accumulated on the inner wall of the reaction chamber of the CVD apparatus may fall onto the silicon carbide substrate 30. This falling object is a particle called a downfall.
  • the material of the particles is, for example, polycrystalline silicon carbide, carbon or tantalum carbide (TaC) and the like.
  • the surface of the silicon carbide substrate 30 may be etched with hydrogen or the like.
  • the downfall is removed and the surface layer of the silicon carbide substrate 30 is removed by about 1 ⁇ m. Therefore, when hydrogen etching is performed after forming the first silicon carbide epitaxial layer 10 on the silicon carbide substrate 30, the thickness of the first silicon carbide epitaxial layer 10 becomes small.
  • the surface layer of the first silicon carbide epitaxial layer 10 has a p-type region (second region 14) having a small thickness, the p-type region (second region 14) disappears when hydrogen etching is performed. Resulting in. Therefore, hydrogen etching cannot be performed after the first silicon carbide epitaxial layer 10 is formed. As a result, it was not possible to reduce particles such as downfall.
  • the inventors have obtained the following findings as a result of diligent studies on measures for removing particles such as downfall without eliminating the p-type region.
  • a method of cleaning the surface of the first silicon carbide epitaxial layer 10 while suppressing etching of the first silicon carbide epitaxial layer 10. I found. Specifically, in the second reaction chamber 52, the silicon carbide substrate 30 on which the first silicon carbide epitaxial layer 10 was formed was heated at a second temperature lower than the first temperature while flowing a gas. As a result, particles such as downfall on the first silicon carbide epitaxial layer 10 can be removed without substantially etching the first silicon carbide epitaxial layer 10.
  • a channel region of the silicon carbide semiconductor device is usually formed.
  • the crystallinity of silicon may deteriorate.
  • the withstand voltage of the silicon carbide semiconductor device may deteriorate.
  • the surface density (first surface density) of the first particles 1 is reduced by hydrogen-etching the surface of the silicon carbide substrate 30. Can be done.
  • the surface density of the second particles 2 cannot be hydrogen-etched because the surface of the first silicon carbide epitaxial layer 10 cannot be hydrogen-etched. (Second surface density) could not be reduced. Therefore, the value obtained by dividing the first surface density by the second surface density could not be made larger than 0.5.
  • the surface density of the first particles 1 in the first silicon carbide epitaxial layer 10 is set to the first surface density
  • the second particles 2 in the second silicon carbide epitaxial layer 20 are set.
  • the surface density of is the second surface density
  • the value obtained by dividing the first surface density by the second surface density is greater than 0.5 and less than 1.
  • the surface density of the second particles 2 in the second silicon carbide epitaxial layer 20 can be reduced.
  • the silicon carbide epitaxial substrates according to Samples 1 to 8 were prepared.
  • the diameter of the silicon carbide epitaxial substrate according to Samples 1 to 8 was 150 mm (6 inches).
  • the silicon carbide epitaxial substrates according to Samples 1 to 4 are comparative examples.
  • the silicon carbide epitaxial substrates according to Samples 5 to 8 are examples.
  • the step (S40) of cleaning the surface of the first silicon carbide epitaxial layer was not carried out.
  • a step (S40) of cleaning the surface of the first silicon carbide epitaxial layer was carried out.
  • the calculated value of the gas flow velocity in the step (S40) of cleaning the surface of the first silicon carbide epitaxial layer was assumed to correspond to 33.3 cm / sec under standard conditions.
  • each of the first particle and the second particle was identified using the WASAVI series "SICA 6X” manufactured by Lasertec Co., Ltd.
  • the numbers of the first particles and the second particles were counted on the first main surface 21 excluding the outer peripheral region within 3 mm from the outer peripheral edge 5.
  • the area of the first main surface 21 excluding the outer peripheral region within 3 mm from the outer peripheral edge 5 is 161 cm 2 .
  • the value obtained by dividing the number of the first particles by the number of the second particles is the value obtained by dividing the first surface density by the second surface density.
  • the yield of MOSFETs for which silicon carbide semiconductor devices (MOSFETs) were prepared using the silicon carbide epitaxial substrates according to Samples 1 to 8 was determined. The yield of the MOSFET was performed based on the criterion of whether or not the withstand voltage of the MOSFET reached the reference value. When the yield was 82% or more, it was evaluated as "A", and when the yield was less than 82%, it was evaluated as "B".
  • Table 1 shows the number of first particles, the number of second particles, the value obtained by dividing the number of first particles by the number of second particles, and the yield of MOSFET in the silicon carbide epitaxial substrate 100 according to Samples 1 to 8. Shows.
  • Table 1 when the value obtained by dividing the number of the first particles by the number of the second particles is larger than 0.5, the evaluation result of the withstand voltage yield of the silicon carbide semiconductor device becomes "A". It was confirmed that it would be. That is, it was confirmed that deterioration of the withstand voltage of the silicon carbide semiconductor device can be suppressed by making the value obtained by dividing the number of the first particles by the number of the second particles larger than 0.5.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本開示に係る炭化珪素エピタキシャル基板は、炭化珪素基板と、第１炭化珪素エピタキシャル層と、第２炭化珪素エピタキシャル層とを有している。第１炭化珪素エピタキシャル層は、炭化珪素基板上にある。第２炭化珪素エピタキシャル層は、第１炭化珪素エピタキシャル層上にある。第１炭化珪素エピタキシャル層における第１粒子の面密度を第１面密度とし、かつ、第２炭化珪素エピタキシャル層における第２粒子の面密度を第２面密度とした場合、第１面密度を第２面密度で除した値は、０．５よりも大きく１未満である。第１粒子および第２粒子の各々の最大径は、２μｍ以上５０μｍ以下である。

Description

炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法
　本開示は、炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法に関する。本出願は、２０２０年７月２日に出願した日本特許出願である特願２０２０－１１４８１０号に基づく優先権を主張する。当該日本特許出願に記載された全ての記載内容は、参照によって本明細書に援用される。
　特開２０１４－１３８０２６号公報（特許文献１）には、ｐ型の埋込領域を有する炭化珪素半導体装置が開示されている。
特開２０１４－１３８０２６号公報
　本開示に係る炭化珪素エピタキシャル基板は、炭化珪素基板と、第１炭化珪素エピタキシャル層と、第２炭化珪素エピタキシャル層とを備えている。第１炭化珪素エピタキシャル層は、炭化珪素基板上にある。第２炭化珪素エピタキシャル層は、第１炭化珪素エピタキシャル層上にある。第１炭化珪素エピタキシャル層における第１粒子の面密度を第１面密度とし、かつ、第２炭化珪素エピタキシャル層における第２粒子の面密度を第２面密度とした場合、第１面密度を第２面密度で除した値は、０．５よりも大きく１未満である。第１粒子および第２粒子の各々の最大径は、２μｍ以上５０μｍ以下である。
　本開示に係る炭化珪素エピタキシャル基板の製造方法は以下の工程を備えている。第１反応室において、第１温度で炭化珪素基板上に第１炭化珪素エピタキシャル層が形成される。第１反応室から第１炭化珪素エピタキシャル層が形成された炭化珪素基板が取り出される。第２反応室に第１炭化珪素エピタキシャル層が形成された炭化珪素基板が配置される。第２反応室において、ガスを流しながら、第１炭化珪素エピタキシャル層が形成された炭化珪素基板が第２温度で加熱される。第２反応室において、第１炭化珪素エピタキシャル層上に第２炭化珪素エピタキシャル層が形成される。第２温度は、第１温度よりも低い。
図１は、第１実施形態に係る炭化珪素エピタキシャル基板の構成を示す平面模式図である。 図２は、図１のＩＩ－ＩＩ線に沿った断面模式図である。 図３は、図１のＩＩＩ－ＩＩＩ線に沿った断面模式図である。 図４は、図１のＩＶ－ＩＶ線に沿った断面模式図である。 図５は、第２実施形態に係る炭化珪素エピタキシャル基板の構成を示す断面模式図である。 図６は、炭化珪素エピタキシャル基板の製造装置の構成を示す一部断面模式図である。 図７は、図６のＶＩＩ－ＶＩＩ線に沿った断面模式図である。 図８は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法の概略を示すフローチャートである。 図９は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法の第１工程を示す断面模式図である。 図１０は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法の第２工程を示す断面模式図である。 図１１は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法の第３工程を示す断面模式図である。 図１２は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法の第４工程を示す断面模式図である。 図１３は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法の第５工程を示す断面模式図である。 図１４は、本実施形態に係る炭化珪素半導体装置の製造方法の第１工程を示す断面模式図である。 図１５は、本実施形態に係る炭化珪素半導体装置の製造方法の第２工程を示す断面模式図である。 図１６は、本実施形態に係る炭化珪素半導体装置の製造方法の第３工程を示す断面模式図である。 図１７は、本実施形態に係る炭化珪素半導体装置の製造方法の第４工程を示す断面模式図である。
[本開示が解決しようとする課題]
　本開示の目的は、炭化珪素半導体装置の耐圧が劣化することを抑制可能な炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法を提供することである。
[本開示の効果]
　本開示によれば、炭化珪素半導体装置の耐圧が劣化することを抑制可能な炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法を提供することができる。
　［本開示の実施形態の概要］
　まず本開示の実施形態の概要について説明する。本明細書の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。結晶学上の指数が負であることは、通常、数字の上に”－”（バー）を付すことによって表現されるが、本明細書では数字の前に負の符号を付すことによって結晶学上の負の指数を表現する。
　（１）本開示に係る炭化珪素エピタキシャル基板１００は、炭化珪素基板３０と、第１炭化珪素エピタキシャル層１０と、第２炭化珪素エピタキシャル層２０とを備えている。第１炭化珪素エピタキシャル層１０は、炭化珪素基板３０上にある。第２炭化珪素エピタキシャル層２０は、第１炭化珪素エピタキシャル層１０上にある。第１炭化珪素エピタキシャル層１０における第１粒子１の面密度を第１面密度とし、かつ、第２炭化珪素エピタキシャル層２０における第２粒子２の面密度を第２面密度とした場合、第１面密度を第２面密度で除した値は、０．５よりも大きく１未満である。第１粒子１および第２粒子２の各々の最大径は、２μｍ以上５０μｍ以下である。
　（２）上記（１）に係る炭化珪素エピタキシャル基板１００において、第２面密度は、１０個ｃｍ－２未満であってもよい。
　（３）上記（１）または（２）に係る炭化珪素エピタキシャル基板１００において、第１炭化珪素エピタキシャル層１０は、第１導電型を有する第１領域１３と、第１導電型とは異なる第２導電型を有しかつ第１領域１３に接する第２領域１４とを含んでいてもよい。
　（４）上記（３）に係る炭化珪素エピタキシャル基板１００において、第１炭化珪素エピタキシャル層１０と第２炭化珪素エピタキシャル層２０との境界面に対して垂直な方向において、第２領域１４の厚みは１μｍ以下であってもよい。
　（５）上記（１）または（２）に係る炭化珪素エピタキシャル基板１００において、第１炭化珪素エピタキシャル層１０は、第１導電型を有していてもよい。第２炭化珪素エピタキシャル層２０は、第１導電型とは異なる第２導電型を有していてもよい。
　（６）本開示に係る炭化珪素エピタキシャル基板１００の製造方法は以下の工程を備えている。第１反応室５１において、第１温度で炭化珪素基板３０上に第１炭化珪素エピタキシャル層１０が形成される。第１反応室５１から第１炭化珪素エピタキシャル層１０が形成された炭化珪素基板３０が取り出される。第２反応室５２に第１炭化珪素エピタキシャル層１０が形成された炭化珪素基板３０が配置される。第２反応室５２において、ガスを流しながら、第１炭化珪素エピタキシャル層１０が形成された炭化珪素基板３０が第２温度で加熱される。第２反応室５２において、第１炭化珪素エピタキシャル層１０上に第２炭化珪素エピタキシャル層２０が形成される。第２温度は、第１温度よりも低い。
　（７）上記（６）に係る炭化珪素エピタキシャル基板１００の製造方法において、第２温度は、１５００℃以下であってもよい。
　（８）上記（６）または（７）に係る炭化珪素エピタキシャル基板１００の製造方法において、ガスの流速は、温度が３００Ｋでありかつ圧力が１気圧である条件において１５ｃｍ／秒以上２００ｃｍ／秒以下であってもよい。
　（９）上記（６）から（８）のいずれかに係る炭化珪素エピタキシャル基板１００の製造方法において、第１反応室５１は、第２反応室５２と同じであってもよい。
　（１０）上記（６）から（８）のいずれかに係る炭化珪素エピタキシャル基板１００の製造方法において、第１反応室５１は、第２反応室５２と異なっていてもよい。
　［本開示の実施形態の詳細］
　以下、本開示の実施形態の詳細について説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
　（第１実施形態）
　まず、第１実施形態に係る炭化珪素エピタキシャル基板の構成について説明する。図１は、第１実施形態に係る炭化珪素エピタキシャル基板の構成を示す平面模式図である。図２は、図１のＩＩ－ＩＩ線に沿った断面模式図である。
　図１および図２に示されるように、第１実施形態に係る炭化珪素エピタキシャル基板１００は、炭化珪素基板３０と、第１炭化珪素エピタキシャル層１０と、第２炭化珪素エピタキシャル層２０とを有している。第１炭化珪素エピタキシャル層１０は、炭化珪素基板３０上にある。第２炭化珪素エピタキシャル層２０は、第１炭化珪素エピタキシャル層１０上にある。第１炭化珪素エピタキシャル層１０は、炭化珪素基板３０と第２炭化珪素エピタキシャル層２０との間に位置している。第２炭化珪素エピタキシャル層２０は、炭化珪素エピタキシャル基板１００の表面（第１主面２１）を構成する。
　図１に示されるように、第１主面２１に垂直な方向に見て、第１主面２１は、外周縁５を有している。外周縁５は、たとえばオリエンテーションフラット３と、円弧状部４とを有している。オリエンテーションフラット３は、第１方向１０１に沿って延在している。図１に示されるように、オリエンテーションフラット３は、第１主面２１に垂直な方向に見て、直線状である。円弧状部４は、オリエンテーションフラット３に連なっている。円弧状部４は、第１主面２１に垂直な方向に見て、円弧状である。
　図１に示されるように、第１主面２１に垂直な方向に見て、第１主面２１は、第１方向１０１および第２方向１０２の各々に沿って延在している。第１主面２１に垂直な方向に見て、第１方向１０１は、第２方向１０２に対して垂直な方向である。
　第１方向１０１は、たとえば＜１１－２０＞方向である。第１方向１０１は、たとえば[１１－２０]方向であってもよい。第１方向１０１は、＜１１－２０＞方向を第１主面２１に射影した方向であってもよい。別の観点から言えば、第１方向１０１は、たとえば＜１１－２０＞方向成分を含む方向であってもよい。
　第２方向１０２は、たとえば＜１－１００＞方向である。第２方向１０２は、たとえば［１－１００]方向であってもよい。第２方向１０２は、たとえば＜１－１００＞方向を第１主面２１に射影した方向であってもよい。別の観点から言えば、第２方向１０２は、たとえば＜１－１００＞方向成分を含む方向であってもよい。
　第１主面２１は、｛０００１｝面に対して傾斜した面であってもよい。第１主面２１は、｛０００１｝面に対して傾斜している場合、｛０００１｝面に対する傾斜角（オフ角）は、たとえば２°以上６°以下である。第１主面２１が｛０００１｝面に対して傾斜している場合、第１主面２１の傾斜方向（オフ方向）は、たとえば＜１１－２０＞方向である。
　図１に示されるように、第１主面２１の最大径Ａ（直径）は、特に限定されないが、たとえば１００ｍｍ（４インチ）である。最大径Ａは、１２５ｍｍ（５インチ）以上でもよいし、１５０ｍｍ（６インチ）以上でもよい。最大径Ａの上限は、特に限定されない。最大径Ａは、たとえば２００（８インチ）ｍｍ以下であってもよい。最大径Ａは、外周縁５上の異なる２点間の最長直線距離である。
　なお本明細書において、２インチは、５０ｍｍ又は５０．８ｍｍ（２インチ×２５．４ｍｍ／インチ）のことである。４インチは、１００ｍｍ又は１０１．６ｍｍ（４インチ×２５．４ｍｍ／インチ）のことである。５インチは、１２５ｍｍ又は１２７．０ｍｍ（５インチ×２５．４ｍｍ／インチ）のことである。６インチは、１５０ｍｍ又は１５２．４ｍｍ（６インチ×２５．４ｍｍ／インチ）のことである。８インチは、２００ｍｍ又は２０３．２ｍｍ（８インチ×２５．４ｍｍ／インチ）のことである。
　図２に示されるように、炭化珪素基板３０は、第３主面３１と、第２主面３２とを有している。第２主面３２は、第３主面３１と反対側の面である。第２主面３２は、炭化珪素エピタキシャル基板１００の裏面を構成する。第３主面３１は、第１炭化珪素エピタキシャル層１０に接している。炭化珪素基板３０を構成する炭化珪素のポリタイプは、たとえば４Ｈである。第１炭化珪素エピタキシャル層１０を構成する炭化珪素のポリタイプは、たとえば４Ｈである。第２炭化珪素エピタキシャル層２０を構成する炭化珪素のポリタイプは、たとえば４Ｈである。
　炭化珪素基板３０は、たとえば窒素（Ｎ）などのｎ型不純物を含んでいる。炭化珪素基板３０の導電型は、たとえばｎ型（第１導電型）である。炭化珪素基板３０の厚みは、たとえば３５０μｍ以上５００μｍ以下である。第２炭化珪素エピタキシャル層２０は、たとえば窒素などのｎ型不純物を含んでいる。第２炭化珪素エピタキシャル層２０の導電型は、たとえばｎ型である。第２炭化珪素エピタキシャル層２０が含むｎ型不純物の濃度は、炭化珪素基板３０が含むｎ型不純物の濃度より低くてもよい。
　図２に示されるように、第１炭化珪素エピタキシャル層１０は、第１領域１３と、第２領域１４とを有している。第１領域１３は、たとえばｎ型（第１導電型）を有している。第１領域１３は、たとえば窒素などのｎ型不純物を含んでいる。第１領域１３が含むｎ型不純物の濃度は、炭化珪素基板３０が含むｎ型不純物の濃度より低くてもよい。第２領域１４は、ｎ型（第１導電型）とは異なるｐ型（第２導電型）を有している。第２領域１４は、たとえばアルミニウムなどのｐ型不純物を含んでいる。第２領域１４が含むｐ型不純物の濃度は、第１領域１３が含むｎ型不純物の濃度よりも高くてもよい。
　第１領域１３は、炭化珪素基板３０上に設けられている。第１領域１３は、炭化珪素基板３０および第２炭化珪素エピタキシャル層２０の各々に接している。第１領域１３は、第１炭化珪素エピタキシャル層１０と第２炭化珪素エピタキシャル層２０との境界面１１の一部を構成している。第１領域１３は、第２領域１４に接している。
　第２領域１４は、第２炭化珪素エピタキシャル層２０に接している。第２領域１４は、炭化珪素基板３０から離間している。第２領域１４は、第１炭化珪素エピタキシャル層１０と第２炭化珪素エピタキシャル層２０との境界面１１の一部を構成している。第１炭化珪素エピタキシャル層１０と第２炭化珪素エピタキシャル層２０との境界面１１に対して垂直な方向において、第２領域１４の厚み（第１厚みＴ１）は、たとえば１μｍ以下である。第１厚みＴ１は、０．８μｍ以下であってもよいし、０．５μｍ以下であってもよい。第１厚みＴ１の下限は、特に限定されないが、たとえば０．１μｍ以上であってもよい。
　図３は、図１のＩＩＩ－ＩＩＩ線に沿った断面模式図である。図３に示されるように、炭化珪素エピタキシャル基板１００は、第１粒子１を有している。第１粒子１は、第１炭化珪素エピタキシャル層１０にある。第１粒子１の底部は、炭化珪素基板３０に接していてもよい。第２主面３２に垂直な方向に見て、第１粒子１は、第１炭化珪素エピタキシャル層１０に取り囲まれている。第２主面３２に垂直な方向に見て、第１粒子１の一部は、第２炭化珪素エピタキシャル層２０に取り囲まれていてもよい。
　炭化珪素エピタキシャル基板１００の第１主面２１には、第１凹部６が設けられている。第１粒子１は、第１凹部６の内部にある。第１炭化珪素エピタキシャル層１０は、境界面１１と第３主面３１との間を繋ぐ第１側面１２を有している。第２炭化珪素エピタキシャル層２０は、境界面１１と第１主面２１との間を繋ぐ第２側面２２を有している。第２側面２２は、第１側面１２に連なっていてもよい。第１凹部６は、たとえば、第１側面１２と、第２側面２２と、第３主面３１とにより構成されている。
　第２主面３２に垂直な方向に見て、第１側面１２は、第１粒子１を取り囲んでいる。第１側面１２の一部は、第１粒子１に接していてもよいし、第１粒子１から離間していてもよい。第２主面３２に垂直な方向に見て、第２側面２２は、第１粒子１を取り囲んでいる。第２側面２２は、第１粒子１から離間していてもよい。第１粒子１の一部は、第１凹部６からはみ出していてもよい。第２主面３２に垂直な方向に見た第１粒子１の最大径（第１最大径Ｄ１）は、第１炭化珪素エピタキシャル層１０と第２炭化珪素エピタキシャル層２０との合計の厚み（第２厚みＴ２）よりも大きくてもよい。第１凹部６の深さは、第２厚みＴ２と同じである。第１粒子１の最大径（第１最大径Ｄ１）は、第１凹部６の深さよりも大きくてもよいし、小さくてもよい。
　第１最大径Ｄ１は、２μｍ以上５０μｍ以下である。第１最大径Ｄ１の上限は、４５μｍ以下であってもよいし、４０μｍ以下であってもよい。第１最大径Ｄ１の下限は、４μｍ以上であってもよいし、６μｍ以上であってもよい。
　図４は、図１のＩＶ－ＩＶ線に沿った断面模式図である。図４に示されるように、炭化珪素エピタキシャル基板１００は、第２粒子２を有している。第２粒子２は、第２炭化珪素エピタキシャル層２０にある。第２粒子２の底部は、第１炭化珪素エピタキシャル層１０に接していてもよい。第２粒子２は、炭化珪素基板３０から離間している。第２主面３２に垂直な方向に見て、第２粒子２は、第２炭化珪素エピタキシャル層２０に取り囲まれている。第１炭化珪素エピタキシャル層１０は、第２粒子２と炭化珪素基板３０との間に位置している。別の観点から言えば、第２主面３２に垂直な方向において、第２粒子２は、境界面１１よりも第１主面２１側に位置している。
　炭化珪素エピタキシャル基板１００の第１主面２１には、第２凹部７が設けられている。第２粒子２は、第２凹部７の内部にある。第２炭化珪素エピタキシャル層２０は、境界面１１と第１主面２１との間を繋ぐ第３側面２３を有している。第２凹部７は、たとえば、第３側面２３と、境界面１１とにより構成されている。
　第２主面３２に垂直な方向に見て、第３側面２３は、第２粒子２を取り囲んでいる。第３側面２３の一部は、第２粒子２に接していてもよいし、第２粒子２から離間していてもよい。第２粒子２の一部は、第２凹部７からはみ出していてもよい。第２主面３２に垂直な方向に見た第２粒子２の最大径（第２最大径Ｄ２）は、第２炭化珪素エピタキシャル層２０の厚み（第３厚みＴ３）よりも大きくてもよい。第２凹部７の深さは、第３厚みＴ３と同じである。第２粒子２の最大径（第２最大径Ｄ２）は、第２凹部７の深さよりも大きくてもよいし、小さくてもよい。
　第２最大径Ｄ２は、２μｍ以上５０μｍ以下である。第２最大径Ｄ２の上限は、４５μｍ以下であってもよいし、４０μｍ以下であってもよい。第２最大径Ｄ２の下限は、４μｍ以上であってもよいし、６μｍ以上であってもよい。
　第１粒子１および第２粒子２の各々は、たとえばダウンフォールである。ダウンフォールは、ＣＶＤ装置の内壁に堆積していた付着物が、炭化珪素基板３０上に落下したものである。ダウンフォールは、たとえば多結晶炭化珪素、炭素または炭化タンタル（ＴａＣ）等である。
　本実施形態に係る炭化珪素エピタキシャル基板１００においては、第１炭化珪素エピタキシャル層１０における第１粒子１の面密度を第１面密度とし、かつ、第２炭化珪素エピタキシャル層２０における第２粒子２の面密度を第２面密度とした場合、第１面密度を第２面密度で除した値（密度比）は、０．５よりも大きく１未満である。密度比の下限は、特に限定されないが、０．６以上であってもよいし、０．７以上であってもよい。
　第２面密度は、たとえば１０個ｃｍ－２未満である。第２面密度は、たとえば５個ｃｍ－２未満であってもよいし、２個ｃｍ－２未満であってもよい。第２面密度の下限は、特に限定されないが、たとえば０．０１個ｃｍ－２以上であってもよい。
　（第２実施形態）
　次に、第２実施形態に係る炭化珪素エピタキシャル基板１００の構成について説明する。第２実施形態に係る炭化珪素エピタキシャル基板１００の構成は、第１炭化珪素エピタキシャル層１０は第１導電型を有しており、かつ、第２炭化珪素エピタキシャル層２０は第２導電型を有している点において、第１実施形態に係る炭化珪素エピタキシャル基板１００の構成と異なっており、その他の構成については、第１実施形態に係る炭化珪素エピタキシャル基板１００と同様である。
　図５は、第２実施形態に係る炭化珪素エピタキシャル基板の構成を示す断面模式図である。図５の視野は、図１のＩＩ－ＩＩ線に沿った断面模式図に対応する。
　第１炭化珪素エピタキシャル層１０は、ｎ型（第１導電型）を有している。第１炭化珪素エピタキシャル層１０は、たとえば窒素などのｎ型不純物を含んでいる。第１炭化珪素エピタキシャル層１０が含むｎ型不純物の濃度は、炭化珪素基板３０が含むｎ型不純物の濃度より低くてもよい。
　第２炭化珪素エピタキシャル層２０は、ｎ型（第１導電型）とは異なるｐ型（第２導電型）を有している。第２炭化珪素エピタキシャル層２０は、たとえばアルミニウムなどのｐ型不純物を含んでいる。第２炭化珪素エピタキシャル層２０は、第１炭化珪素エピタキシャル層１０上に設けられている。
　（第１粒子および第２粒子の測定方法）
　次に、第１粒子１および第２粒子２の測定方法について説明する。
　第１粒子１および第２粒子２は、たとえば共焦点微分干渉顕微鏡を備える欠陥検査装置を用いて第２炭化珪素エピタキシャル層２０の表面（第１主面２１）を観察することにより特定することができる。共焦点微分干渉顕微鏡を備える欠陥検査装置としては、たとえばレーザーテック株式会社製のＷＡＳＡＶＩシリーズ「ＳＩＣＡ　６Ｘ」を用いることができる。対物レンズの倍率はたとえば１０倍である。当該欠陥検査装置の検出感度の閾値は、標準試料を用いて取り決められる。予め、ダウンフォール欠陥の典型的な平面形状、寸法などを考慮してダウンフォール欠陥が定義される。観測された画像に基づいて、ダウンフォール欠陥の定義を満たす欠陥の位置および個数が特定される。
　第２炭化珪素エピタキシャル層２０の表面（第１主面２１）と平行な方向に炭化珪素エピタキシャル基板１００を移動させながら、第１主面２１全体の共焦点微分干渉顕微鏡画像が撮影される。取得された共焦点微分干渉顕微鏡画像において、第１粒子１および第２粒子２の両方が観察される。取得された共焦点微分干渉顕微鏡画像において、第１粒子１および第２粒子２の合計の数が求められる。
　次に、第２炭化珪素エピタキシャル層２０が除去される。具体的には、第１主面２１において、第２炭化珪素エピタキシャル層２０が研磨される。この場合、第２炭化珪素エピタキシャル層２０とともに、第２粒子２も研磨により除去される。結果として、第１炭化珪素エピタキシャル層１０と、炭化珪素基板３０とが残存する。上記研磨によって、第１炭化珪素エピタキシャル層１０における第１粒子１が除去される場合もある。
　次に、第１炭化珪素エピタキシャル層１０の表面（境界面１１）と平行な方向に炭化珪素エピタキシャル基板１００を移動させながら、境界面１１全体の共焦点微分干渉顕微鏡画像が撮影される。取得された共焦点微分干渉顕微鏡画像において、残っている第１粒子１と、第１粒子１が存在していた第１凹部６が観察される。取得された共焦点微分干渉顕微鏡画像において、残っている第１粒子１と、第１粒子１が存在していた第１凹部６の合計の数が特定される。残っている第１粒子１と、第１粒子１が存在していた第１凹部６の合計の数が、研磨前に存在していた第１粒子１の数と推定される。第１粒子１および第２粒子２の合計の数から、第１粒子１の数を差し引いた値が、第２粒子２の数である。第１粒子１および第２粒子２の各々の数を測定面積で除した値が面密度とされる。なお、測定領域は、外周縁５から３ｍｍ以内の外周領域を除いた第１主面２１とされる。
　（炭化珪素エピタキシャル基板の製造装置）
　次に、炭化珪素エピタキシャル基板１００の製造装置２００の構成について説明する。
　図６は、炭化珪素エピタキシャル基板の製造装置の構成を示す一部断面模式図である。図６に示されるように、炭化珪素エピタキシャル基板の製造装置２００は、たとえばホットウォール方式の横型ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）装置である。製造装置２００は、反応室２０１と、ガス供給部２３５と、制御部２４５と、発熱体２０３、石英管２０４、誘導加熱コイル（図示せず）とを主に有している。
　発熱体２０３は、たとえば筒状の形状を有しており、内部に反応室２０１を形成している。発熱体２０３は、たとえば黒鉛製である。誘導加熱コイルは、たとえば石英管２０４の外周面に沿って巻回されている。誘導加熱コイルは、外部電源（図示せず）により、交流電流が供給可能に構成されている。これにより、発熱体２０３が誘導加熱される。結果として、反応室２０１が発熱体２０３により加熱される。
　反応室２０１は、発熱体２０３の内壁面２０５に取り囲まれて形成された空間である。反応室２０１内には、炭化珪素基板３０が配置される。反応室２０１は、炭化珪素基板３０を加熱可能に構成されている。反応室２０１には、炭化珪素基板３０を保持するサセプタ２１０が設けられる。サセプタ２１０は、ステージ２０２上に配置される。ステージ２０２は、回転軸２０９によって自転可能に構成されている。ステージ２０２が回転することで、サセプタ２１０が回転する。
　製造装置２００は、ガス導入口２０７およびガス排気口２０８をさらに有している。ガス排気口２０８は、図示しない排気ポンプに接続されている。図６中の矢印は、ガスの流れを示している。ガスは、ガス導入口２０７から反応室２０１に導入され、ガス排気口２０８から排気される。反応室２０１内の圧力は、ガスの供給量と、ガスの排気量とのバランスによって調整される。
　ガス供給部２３５は、反応室２０１に、たとえばシランと、プロパンと、アンモニアと、水素とを含む混合ガスを供給可能に構成されている。具体的には、ガス供給部２３５は、第１ガス供給部２３１と、第２ガス供給部２３２と、第３ガス供給部２３３と、キャリアガス供給部２３４とを含んでもよい。
　第１ガス供給部２３１は、第１ガスを供給可能に構成されている。第１ガス供給部２３１は、たとえば第１ガスが充填されたガスボンベである。第１ガスは、たとえばプロパン（Ｃ3Ｈ8）ガスである。第１ガスは、たとえばメタン（ＣＨ4）ガス、エタン（Ｃ2Ｈ6）ガス、アセチレン（Ｃ2Ｈ2）ガス等であってもよい。
　第２ガス供給部２３２は、第２ガスを供給可能に構成されている。第２ガス供給部２３２は、たとえば第２ガスが充填されたガスボンベである。第２ガスは、たとえばシラン（ＳｉＨ4）ガスである。第２ガスは、シランガスと、シラン以外の他のガスとの混合ガスでもよい。
　第３ガス供給部２３３は、第３ガスを供給可能に構成されている。第３ガス供給部２３３は、たとえば第３ガスが充填されたガスボンベである。第３ガスは、Ｎ（窒素原子）を含むドーピングガスである。アンモニアガスは、三重結合を有する窒素ガスに比べて熱分解されやすい。アンモニアガスを用いることにより、キャリア濃度の面内均一性の向上が期待できる。
　キャリアガス供給部２３４は、たとえば水素などのキャリアガスを供給可能に構成されている。キャリアガス供給部２３４は、たとえば水素が充填されたガスボンベである。
　制御部２４５は、ガス供給部２３５から反応室２０１に供給される混合ガスの流量を制御可能に構成されている。具体的には、制御部２４５は、第１ガス流量制御部２４１と、第２ガス流量制御部２４２と、第３ガス流量制御部２４３と、キャリアガス流量制御部２４４とを含んでいてもよい。各制御部は、たとえばＭＦＣ(Ｍａｓｓ　Ｆｌｏｗ　Ｃｏｎｔｒｏｌｌｅｒ)であってもよい。制御部２４５は、ガス供給部２３５とガス導入口２０７との間に配置されている。言い換えれば、制御部２４５は、ガス供給部２３５とガス導入口２０７とを繋ぐ流路に配置されている。
　図７は、図６のＶＩＩ－ＶＩＩ線に沿った断面模式図である。図７に示されるように、発熱体２０３の内壁面２０５に囲まれた領域は、たとえば略長方形状である。炭化珪素基板３０の径方向に沿った方向における発熱体２０３の内壁面２０５に囲まれた領域の幅Ｗは、炭化珪素基板３０の径方向に対して垂直な方向における発熱体２０３の内壁面２０５に囲まれた領域の高さＨよりも大きくてもよい。反応室２０１の断面積は、たとえば５０ｃｍ２である。反応室２０１の断面積の下限は、特に限定されないが、たとえば３０ｃｍ２以上であってもよいし、４０ｃｍ２以上であってもよい。反応室２０１の断面積の上限は、特に限定されないが、たとえば７０ｃｍ２以下であってもよいし、６０ｃｍ２以下であってもよい。なお、反応室２０１の断面積は、反応ガスの進行方向に対して垂直な断面において、発熱体２０３の内壁面２０５に囲まれた領域の面積（幅Ｗ×高さＨ）である（図７参照）。
　（炭化珪素エピタキシャル基板の製造方法）
　次に、本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法について説明する。
　図８は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法の概略を示すフローチャートである。図８に示されるように、本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法は、第１反応室で第１炭化珪素エピタキシャル層を形成する工程（Ｓ１０）と、第１反応室から炭化珪素基板を取り出す工程（Ｓ２０）と、第２反応室に炭化珪素基板を配置する工程（Ｓ３０）と、第２反応室で第１炭化珪素エピタキシャル層の表面をクリーニングする工程（Ｓ４０）と、第２反応室で第２炭化珪素エピタキシャル層を形成する工程（Ｓ５０）とを主に有している。
　まず、炭化珪素基板３０が準備される。たとえば昇華法により、ポリタイプ４Ｈの炭化珪素単結晶が製造される。次に、たとえばワイヤーソーによって、炭化珪素単結晶をスライスすることにより、炭化珪素基板３０が準備される。炭化珪素基板３０は、たとえば窒素などのｎ型不純物を含んでいる。炭化珪素基板３０の導電型は、たとえばｎ型である。
　次に、第１反応室で第１炭化珪素エピタキシャル層を形成する工程（Ｓ１０）が実施される。まず、炭化珪素基板３０が第１反応室５１に配置される（図９参照）。第１反応室５１は、たとえば、図６に示す製造装置の反応室２０１である。炭化珪素基板３０は、サセプタ２１０（図６参照）に載置される。図９に示されるように、炭化珪素基板３０は、第３主面３１と、第３主面３１の反対側にある第２主面３２とを有する。第３主面３１は、たとえば｛０００１｝面に対してオフ角だけオフ方向に傾斜した面である。オフ角は、たとえば２°以上６°以下である。オフ方向は、たとえば＜１１－２０＞方向である。第３主面３１の最大径は、たとえば１５０ｍｍである。
　次に、第１反応室５１の圧力が、大気圧から１×１０-6Ｐａ程度に低減される。次に、炭化珪素基板３０の昇温が開始される。昇温の途中において、キャリアガス供給部２３４からキャリアガスである水素（Ｈ2）ガスが第１反応室５１に導入される。水素ガスの流量は、キャリアガス流量制御部２４４により調整される。
　第１反応室５１の温度がたとえば１６００℃程度になった後、第１反応室５１に、原料ガス、ドーパントガスおよびキャリアガスが供給される。具体的には、反応室２０１に、シランとアンモニアと水素とプロパンとを含む混合ガスを供給することにより、それぞれのガスが熱分解される。これにより、第１反応室５１において、１６００℃（第１温度）で炭化珪素基板３０上に第１炭化珪素エピタキシャル層１０が形成される（図１０参照）。
　次に、第１反応室から炭化珪素基板を取り出す工程（Ｓ２０）が実施される。具体的には、第１反応室５１から第１炭化珪素エピタキシャル層１０が形成された炭化珪素基板３０が取り出される。次に、第１炭化珪素エピタキシャル層１０が形成された炭化珪素基板３０は、イオン注入装置５３の内部に配置される。
　次に、第１炭化珪素エピタキシャル層１０にｐ型領域（第２領域１４）が形成される。具体的には、第１炭化珪素エピタキシャル層１０上に開口部を有する注入マスク（図示せず）が形成される。当該注入マスクを用いて第１炭化珪素エピタキシャル層１０に対してアルミニウムなどの不純物がイオン注入される。これにより、第１炭化珪素エピタキシャル層１０にｐ型領域（第２領域１４）が形成される（図１１参照）。第１炭化珪素エピタキシャル層１０において、ｐ型領域（第２領域１４）が形成されなかった領域は、ｎ型領域（第１領域１３）となる。第１炭化珪素エピタキシャル層１０は、第１領域１３と第２領域１４とにより構成される。イオン注入工程が終了後、第１炭化珪素エピタキシャル層１０が形成された炭化珪素基板３０は、イオン注入装置５３から取り出される。
　次に、第２反応室に炭化珪素基板を配置する工程（Ｓ３０）が実施される。第１炭化珪素エピタキシャル層１０が形成された炭化珪素基板３０が、第２反応室５２に配置される。第２反応室５２は、たとえば、図６に示す製造装置の反応室２０１である。つまり、第１反応室５１は、第２反応室５２と同じであってもよい。代替的に、第１反応室５１は、第２反応室５２と異なっていてもよい。別の観点から言えば、炭化珪素基板３０は、第１炭化珪素エピタキシャル層１０を形成したＣＶＤ装置の反応室に配置されてもよいし、第１炭化珪素エピタキシャル層１０を形成したＣＶＤ装置とは異なるＣＶＤ装置の反応室に配置されてもよい。
　次に、第２反応室で第１炭化珪素エピタキシャル層の表面をクリーニングする工程（Ｓ４０）が実施される。第１炭化珪素エピタキシャル層１０が形成された炭化珪素基板３０が第２反応室５２に配置される際、第２反応室５２内に存在していたダウンフォール（第２粒子２）が第１炭化珪素エピタキシャル層１０の表面上に付着する場合がある（図１２参照）。このようなダウンフォールを除去するため、第１炭化珪素エピタキシャル層１０の表面（境界面１１）のクリーニングが行われる。
　具体的には、第２反応室５２において、ガスを流しながら、第１炭化珪素エピタキシャル層１０が形成された炭化珪素基板３０が第２温度で加熱される。第１炭化珪素エピタキシャル層１０に形成されたｐ型領域（第２領域１４）の昇華を抑制するため、クリーニングの温度は低く設定される。具体的には、第２温度は、第１温度よりも低い。第２温度は、たとえば１５００℃以下である。第２温度は、たとえば１３００℃以下であってもよいし、１０９９℃以下であってもよいし、９９９℃以下であってもよい。これにより、ｐ型領域（第２領域１４）の昇華をさらに抑制することができる。
　また第１炭化珪素エピタキシャル層１０の表面に付着したダウンフォールを効果的に除去するため、ガスの流速は高く設定される。ガスの流速は、第２反応室５２に導入されるガスの流量を、ガスが流れる方向に垂直な断面における第２反応室５２の断面積で除した値である。ガスの流速は、室温（３００Ｋ）および大気圧（１気圧）の標準条件において、たとえば１５ｃｍ／秒以上である。ガスの流速は、１０ｃｍ／秒以上であってもよいし、３０ｃｍ／秒以上であってもよい。ガスの流速の上限は、たとえば２００ｃｍ／秒以下である。ガスの流速の上限は、特に限定されないが、たとえば１５０ｃｍ／秒以下であってもよいし、たとえば１００ｃｍ／秒以下であってもよい。部材が破損することを抑制する観点および粉塵源の発生を抑制する観点を考慮すると、ガスの流速は高すぎない方が好ましい。
　第２反応室５２の断面積は、ガスチャネル断面積である。図７に示されるように、第２反応室５２の高さＨが２０ｍｍであり、かつ第２反応室５２の幅Ｗが２５０ｍｍの場合、第２反応室５２の断面積は、２０ｍｍ×２５０ｍｍ＝５０００ｍｍ２＝５０ｃｍ２である。ガスの流量は、たとえば１００ｓｌｍ＝１００×１０００ｃｍ３／６０秒＝１６６６ｃｍ３／秒である。この場合、ガスの流量を第２反応室５２の断面積で除した値（つまりガスの流速）は、（１６６６ｃｍ３／秒）／（５０ｃｍ２）＝３３．３ｃｍ／秒である。なお、ガスの流速は、室温（３００Ｋ）および大気圧（１気圧）の標準条件に対して、温度が上がる場合または圧力が下がる場合には、流速は増加する。
　ガスは、たとえば水素ガスである。ガスは、たとえば希ガスであってもよい。ガスは、たとえばアルゴンガス、ヘリウムガスまたは窒素ガスなどであってもよい。別の観点から言えば、ガスは、アルゴン、ヘリウム、水素、および窒素のいずれかを含むことが好ましい。
　次に、第２反応室で第２炭化珪素エピタキシャル層を形成する工程（Ｓ５０）が実施される。図１３に示されるように、第２反応室５２において、第１炭化珪素エピタキシャル層１０上に第２炭化珪素エピタキシャル層２０が形成される。具体的には、第２反応室５２の温度がたとえば１６００℃程度になった後、第２反応室５２に、原料ガス、ドーパントガスおよびキャリアガスが供給される。反応室２０１に、シランとアンモニアと水素とプロパンとを含む混合ガスを供給することにより、それぞれのガスが熱分解される。これにより、第２温度よりも高い第３温度において、第１炭化珪素エピタキシャル層１０上に第２炭化珪素エピタキシャル層２０が形成される。第３温度は、たとえば１６００℃である。以上により、本実施形態に係る炭化珪素エピタキシャル基板１００（図２）が製造される。
　（炭化珪素半導体装置の製造方法）
　次に、炭化珪素半導体装置の製造方法について説明する。炭化珪素半導体装置は、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）である。
　まず、炭化珪素エピタキシャル基板１００（図２参照）が準備される。次に、第２炭化珪素エピタキシャル層２０に対して、たとえばアルミニウムなどの不純物がイオン注入されることにより、ボディ領域６１が形成される。次に、ボディ領域６１に対して、たとえばリンなどの不純物が、ボディ領域６１よりも浅い深さでイオン注入されることによりソース領域６２が形成される。次に、ソース領域６２に対して、たとえばアルミニウムなどの不純物がイオン注入されることにより、コンタクト領域６３が形成される（図１４参照）。
　次に、イオン注入された不純物を活性化するため熱処理（活性化アニール）が実施される。活性化アニールの温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。活性化アニールの時間は、たとえば３０分程度である。活性化アニールの雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばＡｒ雰囲気である。
　次に、炭化珪素基板３０エピタキシャル基板の第１主面２１にトレンチＴＲが形成される。具体的には、第１主面２１上に、開口部を有するマスク層（図示せず）が形成される。次に、マスク層の開口部において、ソース領域６２と、ボディ領域６１と、ドリフト領域６４の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング、特に誘導結合プラズマ反応性イオンエッチングを用いることができる。具体的には、たとえば反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いた誘導結合プラズマ反応性イオンエッチングを用いることができる。
　次に、熱エッチングが行われる。熱エッチングは、たとえば、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。この雰囲気は、たとえば、Ｃｌ2、ＢＣｌ3、ＳＦ6、またはＣＦ4である。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば７００℃以上１０００℃以下として、熱エッチングが行われる。
　図１５に示されるように、上記の熱エッチングにより、炭化珪素エピタキシャル基板１００の第１主面２１にトレンチＴＲが形成される。トレンチＴＲは、ソース領域６２およびボディ領域６１を貫通してドリフト領域６４に至る側部ＳＷと、ドリフト領域６４上に位置する底部ＢＳとにより形成されている。好ましくは、トレンチＴＲの側部ＳＷは底部ＢＳに対して傾斜しており、底部ＢＳと側部ＳＷとがなす角度は、たとえば１１０°以上１３０°以下である。
　次に、ゲート絶縁膜７１が形成される。ゲート絶縁膜７１は、トレンチＴＲが形成された炭化珪素エピタキシャル基板１００を熱酸化することにより形成される。具体的には、トレンチＴＲが形成された炭化珪素エピタキシャル基板１００が、酸素を含む雰囲気中においてたとえば１３００℃程度で加熱されることにより、ゲート絶縁膜７１が形成される。側部ＳＷと、底部ＢＳと、第１主面２１とを覆うようにゲート絶縁膜７１が形成される。
　次に、ゲート電極７２が形成される。トレンチＴＲの内部において、ゲート絶縁膜７１に接するゲート電極７２が形成される。ゲート電極７２は、トレンチＴＲの内部に配置され、ゲート絶縁膜７１を介してトレンチＴＲの側部ＳＷおよび底部ＢＳの各々と対向するように形成される。ゲート電極７２は、たとえばＬＰＣＶＤ（Ｌｏｗ　Ｐｒｅｓｓｕｒｅ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。
　次に、層間絶縁膜７３が形成される。具体的には、ゲート電極７２を覆い、かつゲート絶縁膜７１と接するように層間絶縁膜７３が形成される。好ましくは、層間絶縁膜７３は、堆積法により形成され、より好ましくは化学気相成長法により形成される。層間絶縁膜７３は、たとえば二酸化珪素を含む材料である。
　次に、ソース電極８０が形成される。具体的には、層間絶縁膜７３およびゲート絶縁膜７１に開口部が形成されるようにエッチングが行われ、当該開口部によりソース領域６２およびコンタクト領域６３の各々が層間絶縁膜７３から露出する（図１６参照）。次に、第１主面２１においてソース領域６２およびコンタクト領域６３の各々に接する電極層８１が形成される。電極層８１は、たとえばＴｉ、ＡｌおよびＳｉを含む材料からなる。次に、合金化アニールが実施される。具体的には、ソース領域６２およびコンタクト領域６３の各々と接する電極層８１が、たとえば９００℃以上１１００℃以下の温度で５分程度保持される。これにより、電極層８１の少なくとも一部が、炭化珪素基板３０が含む珪素と反応してシリサイド化することで合金化する。これにより、電極層８１が、ソース領域６２とオーミック接合する。
　次に、ソース配線８２が形成される。ソース配線８２は、電極層８１および層間絶縁膜７３上に形成される。ソース配線８２は、たとえばアルミニウムを含む。以上により、電極層８１とソース配線８２とを含むソース電極８０が形成される。次に、炭化珪素基板３０の第２主面３２と接するようにドレイン電極９０が形成される。以上により、本実施形態に係る炭化珪素半導体装置（図１７）が得られる。
　次に、本実施形態に係る炭化珪素エピタキシャル基板１００およびその製造方法の作用効果について説明する。
　炭化珪素基板３０上に炭化珪素エピタキシャル層を形成する際、一般的にＣＶＤ装置が用いられる。炭化珪素基板３０をＣＶＤ装置の反応室内に配置すると、ＣＶＤ装置の反応室の内壁に堆積していた付着物が、炭化珪素基板３０上に落下する場合がある。この落下物は、ダウンフォールと呼ばれている粒子である。粒子の材料は、たとえば多結晶炭化珪素、炭素または炭化タンタル（ＴａＣ）等である。
　炭化珪素基板３０上からダウンフォールを除去するため、炭化珪素基板３０の表面を水素等によってエッチングする場合がある。炭化珪素基板３０の表面を水素等によってエッチングする場合には、ダウンフォールを除去するとともに、炭化珪素基板３０の表面層が約１μｍ程度除去される。そのため、炭化珪素基板３０に第１炭化珪素エピタキシャル層１０を形成した後に水素エッチングが行われると、第１炭化珪素エピタキシャル層１０の厚みが小さくなる。たとえば第１炭化珪素エピタキシャル層１０の表面層が厚みの小さいｐ型領域（第２領域１４）を有している場合において、水素エッチングが行われると、ｐ型領域（第２領域１４）が消失してしまう。そのため、第１炭化珪素エピタキシャル層１０を形成した後は、水素エッチングを行うことができない。結果として、ダウンフォールなどの粒子を低減することができなかった。
　そこで、発明者らは、ｐ型領域を消失させることなく、ダウンフォールなどの粒子を除去する方策について鋭意検討した結果、以下の知見を得た。まず、第１炭化珪素エピタキシャル層１０の表面上におけるダウンフォールなどの粒子を除去するため、第１炭化珪素エピタキシャル層１０のエッチングを抑制しつつ、第１炭化珪素エピタキシャル層１０の表面をクリーニングする方法を見出した。具体的には、第２反応室５２において、ガスを流しながら、第１炭化珪素エピタキシャル層１０が形成された炭化珪素基板３０を第１温度よりも低い第２温度で加熱した。これにより、第１炭化珪素エピタキシャル層１０を実質的にエッチングすることなく、第１炭化珪素エピタキシャル層１０上におけるダウンフォールなどの粒子を除去することができる。
　第２炭化珪素エピタキシャル層２０においては、通常、炭化珪素半導体装置のチャネル領域が形成される。第１炭化珪素エピタキシャル層１０上にダウンフォールなどの粒子が残っていると、第１炭化珪素エピタキシャル層１０上に形成される第２炭化珪素エピタキシャル層２０において、当該粒子の周囲における炭化珪素エピタキシャル層の結晶性が劣化する場合がある。結果として、炭化珪素半導体装置の耐圧が劣化する場合がある。
　炭化珪素基板３０上に第１炭化珪素エピタキシャル層１０を形成する前においては、炭化珪素基板３０の表面を水素エッチングすることで、第１粒子１の面密度（第１面密度）を低減することができる。一方、第１炭化珪素エピタキシャル層１０上に第２炭化珪素エピタキシャル層２０を形成する前においては、第１炭化珪素エピタキシャル層１０の表面を水素エッチングすることができないため、第２粒子２の面密度（第２面密度）を低減することができなかった。そのため、第１面密度を第２面密度で除した値を０．５よりも大きくすることができなかった。
　本実施形態に係る炭化珪素エピタキシャル基板１００によれば、第１炭化珪素エピタキシャル層１０における第１粒子１の面密度を第１面密度とし、かつ、第２炭化珪素エピタキシャル層２０における第２粒子２の面密度を第２面密度とした場合、第１面密度を第２面密度で除した値は、０．５よりも大きく１未満である。これにより、第２炭化珪素エピタキシャル層２０における第２粒子２の面密度を低減することができる。結果として、本実施形態に係る炭化珪素エピタキシャル基板１００を用いて製造される炭化珪素半導体装置３００の耐圧が劣化することを抑制することができる。
　（サンプル準備）
　まず、サンプル１～８に係る炭化珪素エピタキシャル基板を準備した。サンプル１～８に係る炭化珪素エピタキシャル基板の直径は、１５０ｍｍ（６インチ）とした。サンプル１～４に係る炭化珪素エピタキシャル基板は、比較例である。サンプル５～８に係る炭化珪素エピタキシャル基板は、実施例である。サンプル１～４に係る炭化珪素エピタキシャル基板の製造工程においては、第１炭化珪素エピタキシャル層の表面をクリーニングする工程（Ｓ４０）が実施されなかった。サンプル５～８に係る炭化珪素エピタキシャル基板の製造工程においては、第１炭化珪素エピタキシャル層の表面をクリーニングする工程（Ｓ４０）が実施された。第１炭化珪素エピタキシャル層の表面をクリーニングする工程（Ｓ４０）におけるガスの流速の計算値は、標準条件において３３．３ｃｍ／秒に相当するものとした。
　（実験方法）
　次に、レーザーテック株式会社製のＷＡＳＡＶＩシリーズ「ＳＩＣＡ　６Ｘ」を用いて、第１粒子および第２粒子の各々を特定した。次に、外周縁５から３ｍｍ以内の外周領域を除いた第１主面２１において、第１粒子および第２粒子の各々の数を数えた。なお、外周縁５から３ｍｍ以内の外周領域を除いた第１主面２１の面積は、１６１ｃｍ２である。
　第１粒子および第２粒子の各々の数に基づき、第１粒子の数を第２粒子の数で除した値を求めた。第１粒子の数を第２粒子の数で除した値が第１面密度を第２面密度で除した値となる。サンプル１～８に係る炭化珪素エピタキシャル基板を用いて炭化珪素半導体装置（ＭＯＳＦＥＴ）を作成した、ＭＯＳＦＥＴの歩留を求めた。ＭＯＳＦＥＴの歩留は、ＭＯＳＦＥＴの耐圧が基準値に達しているか否かの基準に基づいて行われた。歩留が８２％以上の場合を「Ａ」とし、８２％未満の場合を「Ｂ」とした。
　（実験結果）
Figure JPOXMLDOC01-appb-T000001
　表１は、サンプル１～８に係る炭化珪素エピタキシャル基板１００における、第１粒子の数、第２粒子の数、第１粒子の数を第２粒子の数で除した値およびＭＯＳＦＥＴの歩留を示している。表１に示されるように、第１粒子の数を第２粒子の数で除した値が０．５より大きい場合には、炭化珪素半導体装置の耐圧の歩留の評価結果が「Ａ」になることが確認された。つまり、第１粒子の数を第２粒子の数で除した値を０．５より大きくすることにより、炭化珪素半導体装置の耐圧が劣化することを抑制可能であることが確認された。
　今回開示された実施形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態および実施例ではなく請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１　第１粒子、２　第２粒子、３　オリエンテーションフラット、４　円弧状部、５　外周縁、６　第１凹部、７　第２凹部、１０　第１炭化珪素エピタキシャル層、１１　境界面、１２　第１側面、１３　第１領域、１４　第２領域、２０　第２炭化珪素エピタキシャル層、２１　第１主面、２２　第２側面、２３　第３側面、３０　炭化珪素基板、３１　第３主面、３２　第２主面、５１　第１反応室、５２　第２反応室、５３　イオン注入装置、６１　ボディ領域、６２　ソース領域、６３　コンタクト領域、６４　ドリフト領域、７１　ゲート絶縁膜、７２　ゲート電極、７３　層間絶縁膜、８０　ソース電極、８１　電極層、８２　ソース配線、９０　ドレイン電極、１００　炭化珪素エピタキシャル基板、１０１　第１方向、１０２　第２方向、２００　製造装置、２０１　反応室、２０２　ステージ、２０３　発熱体、２０４　石英管、２０５　内壁面、２０７　ガス導入口、２０８　ガス排気口、２０９　回転軸、２１０　サセプタ、２３１　第１ガス供給部、２３２　第２ガス供給部、２３３　第３ガス供給部、２３４　キャリアガス供給部、２３５　ガス供給部、２４１　第１ガス流量制御部、２４２　第２ガス流量制御部、２４３　第３ガス流量制御部、２４４　キャリアガス流量制御部、２４５　制御部、３００　炭化珪素半導体装置、Ａ　最大径、ＢＳ　底部、Ｄ１　第１最大径、Ｄ２　第２最大径、Ｈ　高さ、ＳＷ　側部、Ｔ１　第１厚み、Ｔ２　第２厚み、Ｔ３　第３厚み、ＴＲ　トレンチ、Ｗ　幅。

Claims (10)

  1. 　炭化珪素基板と、
    　前記炭化珪素基板上にある第１炭化珪素エピタキシャル層と、
    　前記第１炭化珪素エピタキシャル層上にある第２炭化珪素エピタキシャル層とを備え、
    　前記第１炭化珪素エピタキシャル層における第１粒子の面密度を第１面密度とし、かつ、前記第２炭化珪素エピタキシャル層における第２粒子の面密度を第２面密度とした場合、前記第１面密度を前記第２面密度で除した値は、０．５よりも大きく１未満であり、
    　前記第１粒子および前記第２粒子の各々の最大径は、２μｍ以上５０μｍ以下である、炭化珪素エピタキシャル基板。
  2. 　前記第２面密度は、１０個ｃｍ－２未満である、請求項１に記載の炭化珪素エピタキシャル基板。
  3. 　前記第１炭化珪素エピタキシャル層は、第１導電型を有する第１領域と、前記第１導電型とは異なる第２導電型を有しかつ前記第１領域に接する第２領域とを含む、請求項１または請求項２に記載の炭化珪素エピタキシャル基板。
  4. 　前記第１炭化珪素エピタキシャル層と前記第２炭化珪素エピタキシャル層との境界面に対して垂直な方向において、前記第２領域の厚みは１μｍ以下である、請求項３に記載の炭化珪素エピタキシャル基板。
  5. 　前記第１炭化珪素エピタキシャル層は、第１導電型を有しており、
    　前記第２炭化珪素エピタキシャル層は、前記第１導電型とは異なる第２導電型を有している、請求項１または請求項２に記載の炭化珪素エピタキシャル基板。
  6. 　第１反応室において、第１温度で炭化珪素基板上に第１炭化珪素エピタキシャル層を形成する工程と、
    　前記第１反応室から前記第１炭化珪素エピタキシャル層が形成された前記炭化珪素基板を取り出す工程と、
    　第２反応室に前記第１炭化珪素エピタキシャル層が形成された前記炭化珪素基板を配置する工程と、
    　前記第２反応室において、ガスを流しながら、前記第１炭化珪素エピタキシャル層が形成された前記炭化珪素基板を第２温度で加熱する工程と、
    　前記第２反応室において、前記第１炭化珪素エピタキシャル層上に第２炭化珪素エピタキシャル層を形成する工程とを備え、
    　前記第２温度は、前記第１温度よりも低い、炭化珪素エピタキシャル基板の製造方法。
  7. 　前記第２温度は、１５００℃以下である、請求項６に記載の炭化珪素エピタキシャル基板の製造方法。
  8. 　前記ガスの流速は、温度が３００Ｋでありかつ圧力が１気圧である条件において１５ｃｍ／秒以上２００ｃｍ／秒以下である、請求項６または請求項７に記載の炭化珪素エピタキシャル基板の製造方法。
  9. 　前記第１反応室は、前記第２反応室と同じである、請求項６から請求項８のいずれか１項に記載の炭化珪素エピタキシャル基板の製造方法。
  10. 　前記第１反応室は、前記第２反応室と異なっている、請求項６から請求項８のいずれか１項に記載の炭化珪素エピタキシャル基板の製造方法。
PCT/JP2021/019171 2020-07-02 2021-05-20 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法 WO2022004181A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/012,337 US20230261057A1 (en) 2020-07-02 2021-05-20 Silicon carbide epitaxial substrate and method of manufacturing silicon carbide epitaxial substrate
JP2022533731A JPWO2022004181A1 (ja) 2020-07-02 2021-05-20

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-114810 2020-07-02
JP2020114810 2020-07-02

Publications (1)

Publication Number Publication Date
WO2022004181A1 true WO2022004181A1 (ja) 2022-01-06

Family

ID=79315922

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/019171 WO2022004181A1 (ja) 2020-07-02 2021-05-20 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法

Country Status (3)

Country Link
US (1) US20230261057A1 (ja)
JP (1) JPWO2022004181A1 (ja)
WO (1) WO2022004181A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130248A (ja) * 1994-09-06 1996-05-21 Sanyo Electric Co Ltd 膜の形成方法及び半導体装置の製造方法
JP2016063190A (ja) * 2014-09-22 2016-04-25 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置
WO2017043607A1 (ja) * 2015-09-09 2017-03-16 住友電気工業株式会社 縦型炭化珪素半導体装置のトレンチのアニール処理装置、縦型炭化珪素半導体装置の製造方法および縦型炭化珪素半導体装置
JP2020083671A (ja) * 2018-11-16 2020-06-04 昭和電工株式会社 欠陥除去方法及びＳｉＣエピタキシャルウェハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130248A (ja) * 1994-09-06 1996-05-21 Sanyo Electric Co Ltd 膜の形成方法及び半導体装置の製造方法
JP2016063190A (ja) * 2014-09-22 2016-04-25 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置
WO2017043607A1 (ja) * 2015-09-09 2017-03-16 住友電気工業株式会社 縦型炭化珪素半導体装置のトレンチのアニール処理装置、縦型炭化珪素半導体装置の製造方法および縦型炭化珪素半導体装置
JP2020083671A (ja) * 2018-11-16 2020-06-04 昭和電工株式会社 欠陥除去方法及びＳｉＣエピタキシャルウェハの製造方法

Also Published As

Publication number Publication date
US20230261057A1 (en) 2023-08-17
JPWO2022004181A1 (ja) 2022-01-06

Similar Documents

Publication Publication Date Title
JP6481582B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US12020928B2 (en) SiC semiconductor substrate, method for manufacturing same, and device for manufacturing same
JP6856156B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7070437B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6969578B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7388365B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
WO2022004181A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素エピタキシャル基板の製造方法
JP7415558B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2024018924A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US20240332364A1 (en) Silicon carbide epitaxial substrate, method of manufacturing silicon carbide epitaxial substrate, and method of manufacturing silicon carbide semiconductor device
JP7400715B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2022172550A (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
WO2022249914A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7505391B2 (ja) 炭化珪素エピタキシャル基板の評価方法および炭化珪素半導体装置の製造方法
US20240363696A1 (en) Silicon carbide epitaxial substrate and method of manufacturing silicon carbide semiconductor device
WO2024127944A1 (ja) 炭化珪素エピタキシャル基板、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造方法
WO2022249915A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2024058044A1 (ja) 炭化珪素エピタキシャル基板、エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP2022137673A (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
US20220359667A1 (en) Sic substrate, sic substrate production method, sic semiconductor device, and sic semiconductor device production method
JP2022137674A (ja) 炭化珪素エピタキシャル基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21833082

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022533731

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21833082

Country of ref document: EP

Kind code of ref document: A1