JP7388365B2 - 炭化珪素エピタキシャル基板および炭化珪素半導体装置 - Google Patents

炭化珪素エピタキシャル基板および炭化珪素半導体装置 Download PDF

Info

Publication number
JP7388365B2
JP7388365B2 JP2020559707A JP2020559707A JP7388365B2 JP 7388365 B2 JP7388365 B2 JP 7388365B2 JP 2020559707 A JP2020559707 A JP 2020559707A JP 2020559707 A JP2020559707 A JP 2020559707A JP 7388365 B2 JP7388365 B2 JP 7388365B2
Authority
JP
Japan
Prior art keywords
silicon carbide
carbide layer
layer
nitrogen concentration
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020559707A
Other languages
English (en)
Other versions
JPWO2020115951A1 (ja
Inventor
勉 堀
弘 塩見
貴也 宮瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2020115951A1 publication Critical patent/JPWO2020115951A1/ja
Application granted granted Critical
Publication of JP7388365B2 publication Critical patent/JP7388365B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

本開示は、炭化珪素エピタキシャル基板および炭化珪素半導体装置に関する。本出願は、２０１８年１２月４日に出願した日本特許出願である特願２０１８－２２７５５０号に基づく優先権を主張する。当該日本特許出願に記載された全ての記載内容は、参照によって本明細書に援用される。
国際公開２０１７／０９４７６４号（特許文献１）には、第１炭化珪素層と、第２炭化珪素層と、第３炭化珪素層とを有する炭化珪素エピタキシャル基板が記載されている。第２炭化珪素層の不純物濃度は、第１炭化珪素層の不純物濃度よりも高い。第３炭化珪素層の不純物濃度は、第１炭化珪素層の不純物濃度よりも低い。
国際公開２０１７／０９４７６４号
本開示に係る炭化珪素エピタキシャル基板は、ポリタイプ４Ｈの炭化珪素基板と、ポリタイプ４Ｈの炭化珪素エピタキシャル層とを備えている。炭化珪素基板は、基底面転位を含んでいる。炭化珪素エピタキシャル層は、炭化珪素基板上に設けられている。炭化珪素エピタキシャル層は、炭化珪素基板上に設けられた第１炭化珪素層と、第１炭化珪素層上に設けられた第２炭化珪素層と、第２炭化珪素層上に設けられた第３炭化珪素層と、第３炭化珪素層上に設けられ、かつ主表面を構成する第４炭化珪素層とを含んでいる。主表面は、｛０００１｝面に対して０°より大きく６°以下の角度で傾斜している。第１炭化珪素層、第２炭化珪素層、第３炭化珪素層および第４炭化珪素層の各々は、窒素を含んでいる。第２炭化珪素層の窒素濃度は、第１炭化珪素層から第３炭化珪素層に向かうに従って増加している。第３炭化珪素層の窒素濃度から第１炭化珪素層の窒素濃度を差し引いた値を第２炭化珪素層の厚みで除した値は、６×１０２３ｃｍ－４以下である。第３炭化珪素層の窒素濃度をＮｃｍ－３とし、第３炭化珪素層の厚みをＸμｍとした場合、ＸおよびＮは、数式１を満たしている。
Figure 0007388365000001
本開示に係る炭化珪素半導体装置は、ポリタイプ４Ｈの炭化珪素基板と、ポリタイプ４Ｈの炭化珪素エピタキシャル層と、第１電極と、第２電極とを備えている。炭化珪素基板は、基底面転位を含んでいる。炭化珪素エピタキシャル層は、炭化珪素基板上に設けられている。第１電極は、炭化珪素エピタキシャル層上に設けられている。第２電極は、炭化珪素基板に接している。炭化珪素エピタキシャル層は、炭化珪素基板上に設けられた第１炭化珪素層と、第１炭化珪素層上に設けられた第２炭化珪素層と、第２炭化珪素層上に設けられた第３炭化珪素層と、第３炭化珪素層上に設けられ、かつ主表面を構成する第４炭化珪素層とを含んでいる。主表面は、｛０００１｝面に対して０°より大きく６°以下の角度で傾斜している。第１炭化珪素層、第２炭化珪素層、第３炭化珪素層および第４炭化珪素層の各々は、窒素を含んでいる。第２炭化珪素層の窒素濃度は、第１炭化珪素層から第３炭化珪素層に向かうに従って増加している。第３炭化珪素層の窒素濃度から第１炭化珪素層の窒素濃度を差し引いた値を第２炭化珪素層の厚みで除した値は、６×１０２３ｃｍ－４以下である。第３炭化珪素層の窒素濃度をＮｃｍ－３とし、第３炭化珪素層の厚みをＸμｍとした場合、ＸおよびＮは、数式１を満たしている。
図１は、本実施形態に係る炭化珪素エピタキシャル基板の構成を示す平面模式図である。 図２は、図１のＩＩ－ＩＩ線に沿った断面模式図である。 図３は、炭化珪素エピタキシャル基板の厚み方向における窒素濃度分布を示す図である。 図４は、第３炭化珪素層の厚みと窒素濃度との関係を示す図である。 図５は、本実施形態に係る炭化珪素エピタキシャル基板の製造装置の構成を示す一部断面模式図である。 図６は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法の第１工程を示す断面模式図である。 図７は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法の第２工程を示す断面模式図である。 図８は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法の第３工程を示す断面模式図である。 図９は、本実施形態に係る炭化珪素エピタキシャル基板の製造方法の第４工程を示す断面模式図である。 図１０は、本実施形態に係る炭化珪素半導体装置の構成を示す断面模式図である。 図１１は、本実施形態に係る炭化珪素半導体装置の製造方法の第１工程を示す断面模式図である。 図１２は、本実施形態に係る炭化珪素半導体装置の製造方法の第２工程を示す断面模式図である。 図１３は、本実施形態に係る炭化珪素半導体装置の製造方法の第３工程を示す断面模式図である。 図１４は、本実施形態に係る炭化珪素半導体装置の製造方法の第４工程を示す断面模式図である。 図１５は、本実施形態に係る炭化珪素半導体装置の製造方法の第５工程を示す断面模式図である。
[本開示が解決しようとする課題]
本開示の目的は、基底面転位が積層欠陥になることを抑制可能な炭化珪素エピタキシャル基板および炭化珪素半導体装置を提供することである。
[本開示の効果]
本開示によれば、基底面転位が積層欠陥になることを抑制可能な炭化珪素エピタキシャル基板および炭化珪素半導体装置を提供することができる。
［本開示の実施形態の概要］
まず本開示の実施形態の概要について説明する。本明細書の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。結晶学上の指数が負であることは、通常、数字の上に”－”（バー）を付すことによって表現されるが、本明細書では数字の前に負の符号を付すことによって結晶学上の負の指数を表現する。
（１）本開示に係る炭化珪素エピタキシャル基板１００は、ポリタイプ４Ｈの炭化珪素基板１と、ポリタイプ４Ｈの炭化珪素エピタキシャル層９とを備えている。炭化珪素基板１は、基底面転位６１を含んでいる。炭化珪素エピタキシャル層９は、炭化珪素基板１上に設けられている。炭化珪素基板１および炭化珪素エピタキシャル層９の各々のポリタイプは、４Ｈ－ＳｉＣである。炭化珪素エピタキシャル層９は、炭化珪素基板１上に設けられた第１炭化珪素層１０と、第１炭化珪素層１０上に設けられた第２炭化珪素層２０と、第２炭化珪素層２０上に設けられた第３炭化珪素層３０と、第３炭化珪素層３０上に設けられ、かつ主表面２を構成する第４炭化珪素層４０とを含んでいる。主表面２は、｛０００１｝面に対して０°より大きく６°以下の角度で傾斜している。第１炭化珪素層１０、第２炭化珪素層２０、第３炭化珪素層３０および第４炭化珪素層４０の各々は、窒素を含んでいる。第２炭化珪素層２０の窒素濃度は、第１炭化珪素層１０から第３炭化珪素層３０に向かうに従って増加している。第３炭化珪素層３０の窒素濃度から第１炭化珪素層１０の窒素濃度を差し引いた値を第２炭化珪素層２０の厚みで除した値は、６×１０２３ｃｍ－４以下である。第３炭化珪素層３０の窒素濃度をＮｃｍ－３とし、第３炭化珪素層３０の厚みをＸμｍとした場合、ＸおよびＮは、数式１を満たしている。
（２）上記（１）に係る炭化珪素エピタキシャル基板１００において、ＸおよびＮは、数式２を満たしていてもよい。
Figure 0007388365000002
（３）上記（１）または（２）に係る炭化珪素エピタキシャル基板１００において、第４炭化珪素層４０の窒素濃度は、第３炭化珪素層３０の窒素濃度よりも低くてもよい。
（４）上記（１）～（３）のいずれかに係る炭化珪素エピタキシャル基板１００において、第４炭化珪素層４０の窒素濃度は、第１炭化珪素層１０の窒素濃度よりも低くてもよい。
（５）上記（１）～（４）のいずれかに係る炭化珪素エピタキシャル基板１００において、炭化珪素基板１の窒素濃度は、第１炭化珪素層１０の窒素濃度よりも高く、かつ、第３炭化珪素層３０の窒素濃度よりも低くてもよい。
（６）上記（１）～（５）のいずれかに係る炭化珪素エピタキシャル基板１００において、第２炭化珪素層２０の厚みは、５μｍ以下であってもよい。
（７）上記（１）～（６）のいずれかに係る炭化珪素エピタキシャル基板１００において、第３炭化珪素層３０の厚みは、２０μｍ以下であってもよい。
（８）本開示に係る炭化珪素半導体装置は、ポリタイプ４Ｈの炭化珪素基板１と、ポリタイプ４Ｈの炭化珪素エピタキシャル層９と、第１電極６０と、第２電極７０とを備えている。炭化珪素基板１は、基底面転位６１を含んでいる。炭化珪素エピタキシャル層９は、炭化珪素基板１上に設けられている。第１電極６０は、炭化珪素エピタキシャル層９上に設けられている。第２電極７０は、炭化珪素基板１に接している。炭化珪素基板１および炭化珪素エピタキシャル層９の各々のポリタイプは、４Ｈ－ＳｉＣである。炭化珪素エピタキシャル層９は、炭化珪素基板１上に設けられた第１炭化珪素層１０と、第１炭化珪素層１０上に設けられた第２炭化珪素層２０と、第２炭化珪素層２０上に設けられた第３炭化珪素層３０と、第３炭化珪素層３０上に設けられ、かつ主表面２を構成する第４炭化珪素層４０とを含んでいる。主表面２は、｛０００１｝面に対して０°より大きく６°以下の角度で傾斜している。第１炭化珪素層１０、第２炭化珪素層２０、第３炭化珪素層３０および第４炭化珪素層４０の各々は、窒素を含んでいる。第２炭化珪素層２０の窒素濃度は、第１炭化珪素層１０から第３炭化珪素層３０に向かうに従って増加している。第３炭化珪素層３０の窒素濃度から第１炭化珪素層１０の窒素濃度を差し引いた値を第２炭化珪素層２０の厚みで除した値は、６×１０２３ｃｍ－４以下である。第３炭化珪素層３０の窒素濃度をＮｃｍ－３とし、第３炭化珪素層３０の厚みをＸμｍとした場合、ＸおよびＮは、数式１を満たしている。
（９）上記（８）に係る炭化珪素半導体装置において、ＸおよびＮは、数式２を満たしていてもよい。
（１０）上記（８）または（９）に係る炭化珪素半導体装置において、第４炭化珪素層４０の窒素濃度は、第３炭化珪素層３０の窒素濃度よりも低くてもよい。
（１１）上記（８）～（１０）のいずれかに係る炭化珪素半導体装置において、第４炭化珪素層４０の窒素濃度は、第１炭化珪素層１０の窒素濃度よりも低くてもよい。
（１２）上記（８）～（１１）のいずれかに係る炭化珪素半導体装置において、炭化珪素基板１の窒素濃度は、第１炭化珪素層１０の窒素濃度よりも高く、かつ、第３炭化珪素層３０の窒素濃度よりも低くてもよい。
（１３）上記（８）～（１２）のいずれかに係る炭化珪素半導体装置において、第２炭化珪素層２０の厚みは、５μｍ以下であってもよい。
（１４）上記（８）～（１３）のいずれかに係る炭化珪素半導体装置において、第３炭化珪素層３０の厚みは、２０μｍ以下であってもよい。
［本開示の実施形態の詳細］
以下、本開示の実施形態の詳細について説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
（炭化珪素エピタキシャル基板）
図１および図２に示されるように、本実施形態に係る炭化珪素エピタキシャル基板１００は、ポリタイプ４Ｈの炭化珪素基板１と、ポリタイプ４Ｈの炭化珪素エピタキシャル層９とを有している。炭化珪素基板１は、第１主面４と、第１主面４と反対側の第２主面３とを有する。炭化珪素エピタキシャル層９は、第１主面４と接する。炭化珪素エピタキシャル層９は、第１主面４の反対側にある主表面２を有する。炭化珪素基板１および炭化珪素エピタキシャル層９の各々は、六方晶炭化珪素により構成されている。
図１に示されるように、炭化珪素エピタキシャル基板１００には、第１方向１０１に延在する第１フラット１６が設けられて入れてもよい。炭化珪素エピタキシャル基板１００には、第２方向１０２に延在する第２フラット（図示せず）が設けられていてもよい。第２方向１０２は、たとえば＜１－１００＞方向である。第１方向１０１は、主表面２に対して平行であり、かつ第２方向１０２に対して垂直な方向である。第１方向１０１は、たとえば＜１１－２０＞方向成分を含む方向である。図１に示されるように、第２主面３の直径１１１（最大径）は、たとえば１００ｍｍ以上である。直径１１１は１５０ｍｍ以上でもよいし、２００ｍｍ以上でもよいし、２５０ｍｍ以上でもよい。直径１１１の上限は特に限定されない。直径１１１の上限は、たとえば３００ｍｍであってもよい。
炭化珪素基板１は、ｎ型不純物としての窒素（Ｎ）を含んでいる。炭化珪素基板１の導電型は、ｎ型である。第１主面４は、｛０００１｝面に対して０°より大きく６°以下の角度で傾斜している。炭化珪素基板１の厚みは、たとえば３５０μｍ以上５００μｍ以下である。
図２に示されるように、炭化珪素エピタキシャル層９は、炭化珪素基板１上に設けられている。炭化珪素エピタキシャル層９は、ｎ型不純物として窒素を含んでいる。炭化珪素エピタキシャル層９の導電型は、ｎ型である。炭化珪素エピタキシャル層９の主表面２は、｛０００１｝面に対して０°より大きく６°以下の角度で傾斜している。具体的には、主表面２は、（０００１）面に対してオフ方向に０°より大きく６°以下の角度で傾斜していてもよい。代替的に、主表面２は、（０００－１）面に対してオフ方向に０°より大きく６°以下の角度で傾斜していてもよい。
オフ方向は、たとえば＜１１－２０＞方向である。なお、オフ方向は、＜１１－２０＞方向に限定されない。オフ方向は、たとえば＜１－１００＞方向であってもよいし、＜１－１００＞方向成分と＜１１－２０＞方向成分とを有する方向であってもよい。オフ角θ１は、主表面２が｛０００１｝面に対して傾斜している角度である。オフ角θ１は、たとえば０°より大きく６°以下である。オフ角θ１は、１°以上であってもよいし、２°以上であってもよい。オフ角θ１は、７°以下であってもよいし、６°以下であってもよい。
図２に示されるように、第３方向１０３は、｛０００１｝面に対して垂直な方向である。第３方向１０３は、たとえば＜０００１＞方向である。第４方向１０４は、第３方向１０３に対して垂直な方向である。第４方向１０４は、たとえば＜１１－２０＞方向である。第４方向１０４は、オフ方向である。主表面２の法線方向は、第５方向１０５である。第５方向は、＜０００１＞方向に対してオフ方向にオフ角θ１だけ傾斜した方向である。
図２に示されるように、炭化珪素エピタキシャル層９は、第１炭化珪素層１０と、第２炭化珪素層２０と、第３炭化珪素層３０と、第４炭化珪素層４０と、第５炭化珪素層５０とを含んでいる。第１炭化珪素層１０は、炭化珪素基板１上に設けられている。第１炭化珪素層１０は、炭化珪素基板１に接している。第１炭化珪素層１０の厚み（第１厚みＴ１）は、たとえば０．５μｍ以上３μｍ以下である。第２炭化珪素層２０は、第１炭化珪素層１０上に設けられている。第２炭化珪素層２０は、第１炭化珪素層１０に接している。第２炭化珪素層２０の厚み（第２厚みＴ２）は、たとえば５μｍ以下である。第２厚みＴ２は、たとえば４．５μｍ以下であってもよいし、４μｍ以下であってもよい。第２厚みＴ２の下限は、特に限定されないが、たとえば０．５μｍ以上である。
第３炭化珪素層３０は、第２炭化珪素層２０上に設けられている。第３炭化珪素層３０は、第２炭化珪素層２０に接している。第３炭化珪素層３０の厚み（第３厚みＴ３）は、たとえば２０μｍ以下である。第３厚みＴ３は、たとえば１８μｍ以下であってもよいし、１６μｍ以下であってもよい。第３厚みＴ３の下限は、特に限定されないが、たとえば１μｍ以上である。
第５炭化珪素層５０は、第３炭化珪素層３０上に設けられている。第５炭化珪素層５０は、第３炭化珪素層３０に接している。第５炭化珪素層５０の厚み（第５厚みＴ５）は、たとえば０．０１μｍ以上０．３μｍ以下である。
第４炭化珪素層４０は、主表面２を構成している。第４炭化珪素層４０は、第３炭化珪素層３０上に設けられている。具体的には、第４炭化珪素層４０は、第５炭化珪素層５０を介して第３炭化珪素層３０上に設けられている。第４炭化珪素層４０は、第５炭化珪素層５０に接している。第４炭化珪素層４０の厚み（第４厚みＴ４）は、たとえば３μｍ以上５０μｍ以下である。
図２に示されるように、炭化珪素基板１は、基底面転位６１を含んでいる。基底面転位６１は、第２主面３から第１主面４まで延在している。基底面転位６１は、｛０００１｝面上を延在している。基底面転位６１は、第４方向１０４に沿って延在している。基底面転位６１は、第１主面４および第２主面３の各々に達している。基底面転位６１は、炭化珪素基板１と炭化珪素エピタキシャル層９との界面で貫通刃状転位６２に転換される。炭化珪素エピタキシャル層９は、貫通刃状転位６２を含んでいる。具体的には、第１炭化珪素層１０、第２炭化珪素層２０、第３炭化珪素層３０、第４炭化珪素層４０および第５炭化珪素層５０の各々は、貫通刃状転位６２を含んでいる。貫通刃状転位６２は、主表面２に達している。
次に、本実施形態に係る炭化珪素エピタキシャル基板１００の窒素濃度分布について説明する。図３は、炭化珪素エピタキシャル基板１００の厚み方向における窒素濃度分布を示す図である。
炭化珪素基板１の窒素濃度（第１窒素濃度Ｎ１）は、たとえば５×１０１８ｃｍ－３以上７×１０１８ｃｍ－３以下である。第１窒素濃度Ｎ１とは、厚み方向における炭化珪素基板１の窒素濃度の平均値である。窒素濃度の測定位置は、炭化珪素基板１の中央である。図３に示されるように、炭化珪素基板１の窒素濃度は、厚み方向においてほぼ一定である。具体的には、厚み方向において、炭化珪素基板１の窒素濃度の最大値と最小値の差の平均値に対する割合（つまり（最大値－最小値）／平均値）は、１０％以下である。
第１炭化珪素層１０の窒素濃度（第２窒素濃度Ｎ２）は、たとえば１×１０１８ｃｍ－３以上３×１０１８ｃｍ－３以下である。第２窒素濃度Ｎ２とは、厚み方向における第１炭化珪素層１０の窒素濃度の平均値である。窒素濃度の測定位置は、第１炭化珪素層１０の中央である。図３に示されるように、第１炭化珪素層１０の窒素濃度は、厚み方向においてほぼ一定である。具体的には、厚み方向において、第１炭化珪素層１０の窒素濃度の最大値と最小値の差の平均値に対する割合は、１０％以下である。第２窒素濃度Ｎ２は、第１窒素濃度Ｎ１よりも低い。
第３炭化珪素層３０の窒素濃度（第３窒素濃度Ｎ３）は、たとえば１×１０１８ｃｍ－３以上２×１０１９ｃｍ－３以下である。第３窒素濃度Ｎ３とは、厚み方向における第３炭化珪素層３０の窒素濃度の平均値である。窒素濃度の測定位置は、第３炭化珪素層３０の中央である。図３に示されるように、第３炭化珪素層３０の窒素濃度は、厚み方向においてほぼ一定である。具体的には、厚み方向において、第３炭化珪素層３０の窒素濃度の最大値と最小値の差の平均値に対する割合は、１０％以下である。第３窒素濃度Ｎ３は、第１窒素濃度Ｎ１よりも高い。第１窒素濃度Ｎ１は、第２窒素濃度Ｎ２よりも高く、かつ第３窒素濃度Ｎ３よりも低くてもよい。
図３に示されるように、第２炭化珪素層２０の窒素濃度は、厚み方向において変化している。具体的には、第２炭化珪素層２０の窒素濃度は、第１炭化珪素層１０から第３炭化珪素層３０に向かうに従って増加している。より特定的には、第２炭化珪素層２０の窒素濃度は、第１炭化珪素層１０から第３炭化珪素層３０に向かうに従って実質的に単調に増加している。窒素濃度の測定位置は、第２炭化珪素層２０の中央である。
第３炭化珪素層３０の窒素濃度（第３窒素濃度Ｎ３）から第１炭化珪素層１０の窒素濃度（第２窒素濃度Ｎ２）を差し引いた値を第２炭化珪素層２０の厚み（第２厚みＴ２）で除した値（つまり、第２炭化珪素層２０の窒素濃度勾配）は、６×１０２３ｃｍ－４以下である。第２炭化珪素層２０の窒素濃度勾配は、２×１０２３ｃｍ－４以下であってもよいし、８×１０２２ｃｍ－４以下であってもよい。
第４炭化珪素層４０の窒素濃度（第４窒素濃度Ｎ４）は、たとえば１×１０１５ｃｍ－３以上３×１０１６ｃｍ－３以下である。第４窒素濃度Ｎ４とは、厚み方向における第４炭化珪素層４０の窒素濃度の平均値である。窒素濃度の測定位置は、第４炭化珪素層４０の中央である。図３に示されるように、第４炭化珪素層４０の窒素濃度は、厚み方向においてほぼ一定である。具体的には、厚み方向において、第４炭化珪素層４０の窒素濃度の最大値と最小値の差の平均値に対する割合は、１０％以下である。第４窒素濃度Ｎ４は、第２窒素濃度Ｎ２よりも低い。第４窒素濃度Ｎ４は、第３窒素濃度Ｎ３よりも低い。第４窒素濃度Ｎ４は、第１窒素濃度Ｎ１よりも低い。
第５炭化珪素層５０の窒素濃度は、第３炭化珪素層３０から第４炭化珪素層４０に向かうに従って減少している。より特定的には、第５炭化珪素層５０の窒素濃度は、第３炭化珪素層３０と第５炭化珪素層５０との境界（第３境界７）から第４炭化珪素層４０と第５炭化珪素層５０との境界（第４境界８）に向かうに従って実質的に単調に減少している。窒素濃度の測定位置は、第５炭化珪素層５０の中央である。第５炭化珪素層５０の窒素濃度勾配の絶対値は、第２炭化珪素層２０の窒素濃度勾配の絶対値よりも大きくてもよい。
炭化珪素エピタキシャル層９にｐ型領域が形成されると、炭化珪素エピタキシャル層９内に正孔が注入される。正孔の量を１／Ａに減らすために必要なｎ型不純物層（第３炭化珪素層３０）の厚みＸＡは、数式３として表される。具体的には、正孔の量を１／１００に減らすためには、第３炭化珪素層３０の厚みＸ１００は、Ｌ・ｌｎ（１００）として計算される。同様に、正孔の量を１／１０００に減らすためには、第３炭化珪素層３０の厚みＸ１０００は、Ｌ・ｌｎ（１０００）として計算される。数式３において、Ｌは正孔の拡散長であり、ｌｎは自然対数である。
Figure 0007388365000003
正孔の拡散長（Ｌ）は、数式４として表される。数式４において、Ｄは拡散係数であり、τはキャリア寿命である。温度が室温であり、かつ拡散速度（μ）が１０ｃｍ２／Ｖｓであると仮定すると、Ｄ＝ｋＴ／ｑμ＝０．０２６Ｖ×１０ｃｍ２／Ｖｓ＝０．２６ｃｍ２／ｓとなる。ここで、ｋはボルツマン係数、Ｔは温度（Ｋ）、ｑは０．０２６Ｖである。T. Tawara et al., "Short minority carrier lifetimes in highly nitrogen-doped 4H-SiC epilayers for suppression of the stacking fault formation in PiN diodes", J. Appl. Phys. 120, 115101(2016)によれば、キャリア寿命τは、数式５として表される。数式５において、Ｎは、キャリア濃度である。第３炭化珪素層３０の窒素濃度がキャリア濃度と実質的に同一であると想定すると、正孔の量を１／Ａまで低減するために必要な第３炭化珪素層３０の窒素濃度と、第３炭化珪素層３０の厚みとの関係は、数式３に数式４および数式５を代入することにより求められる。
Figure 0007388365000004
Figure 0007388365000005
図４は、正孔の量を１／Ａまで低減するために必要な第３炭化珪素層３０の窒素濃度と、第３炭化珪素層３０の厚みとの関係を示している。図４のＸ１００は、正孔の量を１／１００に減らすために必要な、第３炭化珪素層３０の窒素濃度と第３炭化珪素層３０の厚みとの関係を示している。主表面２側に注入される正孔の量を１／１００未満に減らすためには、第３炭化珪素層３０の窒素濃度をＮｃｍ－３とし、第３炭化珪素層３０の厚みをＸμｍとした場合、ＸおよびＮは、数式１を満たす必要がある。図４のＸ１０００は、正孔の量を１／１０００に減らすために必要な、第３炭化珪素層３０の窒素濃度と第３炭化珪素層３０の厚みとの関係を示している。主表面２側に注入される正孔の量を１／１０００未満に減らすためには、ＸおよびＮは、数式２を満たす必要がある。
次に、炭化珪素エピタキシャル基板の窒素濃度の測定方法について説明する。
炭化珪素エピタキシャル基板の窒素濃度は、たとえばＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定可能である。測定装置は、たとえばＣａｍｅｃａ製の二次イオン質量分析装置である。測定ピッチは、たとえば０．０１μｍである。一次イオンビーム(primary ion beam)は、セシウム（Ｃｓ）である。一次イオンエネルギーは、１４．５ｅＶである。二次イオンの極性(secondary ion polarity)は、負(negative)である。窒素濃度の測定位置は、炭化珪素エピタキシャル基板の中央である。
（炭化珪素エピタキシャル基板の製造装置）
次に、本実施形態に係る炭化珪素エピタキシャル基板１００の製造装置２００の構成について説明する。
図５に示されるように、炭化珪素エピタキシャル基板１００の製造装置２００は、たとえばホットウォール方式の横型ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置である。製造装置２００は、反応室２０１と、発熱体２０３、石英管２０４、断熱材２０５、誘導加熱コイル２０６とを主に有している。
発熱体２０３は、たとえば筒状の形状を有しており、内部に反応室２０１を形成している。発熱体２０３は、たとえば黒鉛製である。断熱材２０５は、発熱体２０３の外周を取り囲んでいる。断熱材２０５は、石英管２０４の内周面に接するように石英管２０４の内部に設けられている。誘導加熱コイル２０６は、たとえば石英管２０４の外周面に沿って巻回されている。誘導加熱コイル２０６は、外部電源（図示せず）により、交流電流が供給可能に構成されている。これにより、発熱体２０３が誘導加熱される。結果として、反応室２０１が発熱体２０３により加熱される。
反応室２０１は、発熱体２０３に取り囲まれて形成された空間である。反応室２０１内には、炭化珪素基板１が配置される。反応室２０１は、炭化珪素基板１を加熱可能に構成されている。反応室２０１には、炭化珪素基板１を保持するサセプタ２１０が設けられている。サセプタ２１０は、回転軸２１２の周りを自転可能に構成されている。
製造装置２００は、ガス導入口２０７およびガス排気口２０８を有している。ガス排気口２０８は、排気ポンプ（図示せず）に接続されている。図５中の矢印は、ガスの流れを示している。ガスは、ガス導入口２０７から反応室２０１に導入され、ガス排気口２０８から排気される。反応室２０１内の圧力は、ガスの供給量と、ガスの排気量とのバランスによって調整される。
製造装置２００は、たとえば、シランと、アンモニアと、水素と、プロパンとを含む混合ガスを、反応室２０１に供給可能に構成されたガス供給部（図示せず）を有している。具体的には、ガス供給部は、プロパンガスを供給可能なガスボンベと、水素ガスを供給可能なガスボンベと、シランガスを供給可能なガスボンベと、アンモニアガスを供給可能なガスボンベとを有していてもよい。
反応室２０１の軸方向において、誘導加熱コイル２０６の巻き密度を変化させてもよい。巻き密度［回／ｍ］とは、装置の軸方向の単位長さあたりのコイルの周回数である。たとえば、上流側でアンモニアを効果的に熱分解させるために、上流側の誘導加熱コイル２０６の巻き密度は、下流側の誘導加熱コイル２０６の巻き密度よりも高くてもよい。
（炭化珪素エピタキシャル基板の製造方法）
次に、本実施形態に係る炭化珪素エピタキシャル基板１００の製造方法について説明する。
まず、炭化珪素基板１が準備される。たとえば昇華法により、ポリタイプが４Ｈ－ＳｉＣの炭化珪素単結晶が製造される。次に、たとえばワイヤーソーによって、炭化珪素単結晶をスライスすることにより、炭化珪素基板１が準備される。炭化珪素基板１は、ｎ型不純物としての窒素を含んでいる。炭化珪素基板１の導電型は、ｎ型である。
図６に示されるように、炭化珪素基板１は、第１主面４と、第１主面４の反対側にある第２主面３とを有する。第１主面４は、たとえば｛０００１｝面に対してオフ角θ１だけオフ方向に傾斜した面である。オフ角θ１は、０°よりも大きく６°未満である。オフ方向は、たとえば＜１１－２０＞方向である。炭化珪素基板１の第１主面４の直径は、たとえば１５０ｍｍである。炭化珪素基板１には、一例として、５００／ｃｍ２から２０００／ｃｍ２の面密度で基底面転位６１が存在する。基底面転位６１は、｛０００１｝面と平行な方向に延在している。
次に、炭化珪素基板１が反応室２０１内においてサセプタ２１０上に配置される（図５参照）。たとえば反応室２０１の圧力が大気圧から１×１０-6Ｐａ程度に低減された後、炭化珪素基板１の昇温が開始される。炭化珪素基板１は、たとえば１６００℃程度まで加熱される。
次に、第１炭化珪素層１０（バッファ層）が形成される。具体的には、反応室２０１に、シランガス、プロパンガス、アンモニアガスおよび水素ガスを含む混合ガスが供給される。反応室２０１内において、それぞれのガスが熱分解され、炭化珪素基板１上に第１炭化珪素層１０がエピタキシャル成長する。サセプタ２１０は回転軸２１２の周りを自転している。炭化珪素基板１は回転軸２１２の周りを公転している（図５参照）。
第１炭化珪素層１０を形成する工程においては、シランガス、プロパンガス、アンモニアガスおよび水素ガスの各々の流量が、以下のように調整される。具体的には、シランガスの流量がたとえば６０ｓｃｃｍとなるように調整される。プロパンガスの流量がたとえば１９ｓｃｃｍとなるように調整される。水素ガスの流量がたとえば１３０ｓｌｍとなるように調整される。アンモニアガスの流量がたとえば０．０５ｓｃｃｍとなるように調整される。以上のように、炭化珪素基板１上に第１炭化珪素層１０が形成される（図７参照）。
図７に示されるように、炭化珪素基板１と第１炭化珪素層１０との界面（第１主面４）において、炭化珪素基板１に存在していた基底面転位６１の９９．９％以上が、貫通刃状転位６２に転換される。貫通刃状転位６２は、第１炭化珪素層１０を貫通する。
次に、第２炭化珪素層２０が形成される。具体的には、反応室２０１に、シランガス、プロパンガス、アンモニアガスおよび水素ガスを含む混合ガスが供給される。反応室２０１内において、それぞれのガスが熱分解され、第１炭化珪素層１０上に第２炭化珪素層２０がエピタキシャル成長する。
第２炭化珪素層２０を形成する工程においては、シランガス、プロパンガス、アンモニアガスおよび水素ガスの各々の流量が、以下のように調整される。具体的には、シランガスの流量がたとえば６０ｓｃｃｍとなるように調整される。プロパンガスの流量がたとえば１９ｓｃｃｍとなるように調整される。水素ガスの流量がたとえば１３０ｓｌｍとなるように調整される。アンモニアガスの流量は、時間の経過につれて増加するように調整される。具体的には、アンモニアガスの流量は、たとえば０．０５ｓｃｃｍから０．５ｓｃｃｍまで単調に増加するように調整される。以上のように、第１炭化珪素層１０上に第２炭化珪素層２０が形成される（図８参照）。基底面転位６１から転換された貫通刃状転位６２の９９．９％以上は、貫通刃状転位６２のまま第２炭化珪素層２０を貫通する。つまり、貫通刃状転位６２から基底面転位６１に戻る比率は０．１％以下である。
次に、第３炭化珪素層３０が形成される。具体的には、反応室２０１に、シランガス、プロパンガス、アンモニアガスおよび水素ガスを含む混合ガスが供給される。反応室２０１内において、それぞれのガスが熱分解され、第２炭化珪素層２０上に第３炭化珪素層３０がエピタキシャル成長する。
第３炭化珪素層３０を形成する工程においては、シランガス、プロパンガス、アンモニアガスおよび水素ガスの各々の流量が、以下のように調整される。具体的には、シランガスの流量がたとえば１４０ｓｃｃｍとなるように調整される。プロパンガスの流量がたとえば６３ｓｃｃｍとなるように調整される。水素ガスの流量がたとえば１３０ｓｌｍとなるように調整される。アンモニアガスの流量がたとえば０．５ｓｃｃｍとなるように調整される。以上のように、第２炭化珪素層２０上に第３炭化珪素層３０が形成される（図９参照）。貫通刃状転位６２は、第３炭化珪素層３０を貫通する。
次に、第５炭化珪素層５０が形成される。具体的には、反応室２０１に、シランガス、プロパンガス、アンモニアガスおよび水素ガスを含む混合ガスが供給される。反応室２０１内において、それぞれのガスが熱分解され、第３炭化珪素層３０上に第５炭化珪素層５０がエピタキシャル成長する。
第５炭化珪素層５０を形成する工程においては、シランガス、プロパンガス、アンモニアガスおよび水素ガスの各々の流量が、以下のように調整される。具体的には、シランガスの流量がたとえば１４０ｓｃｃｍとなるように調整される。プロパンガスの流量がたとえば６３ｓｃｃｍとなるように調整される。水素ガスの流量がたとえば１３０ｓｌｍとなるように調整される。アンモニアガスの流量は、時間の経過につれて減少するように調整される。具体的には、アンモニアガスの流量は、たとえば０．５ｓｃｃｍから０．０２ｓｃｃｍまで単調に減少するように調整される。以上のように、第３炭化珪素層３０上に第５炭化珪素層５０が形成される。貫通刃状転位６２は、第５炭化珪素層５０を貫通する。
次に、第４炭化珪素層４０（ドリフト層）が形成される。具体的には、反応室２０１に、シランガス、プロパンガス、アンモニアガスおよび水素ガスを含む混合ガスが供給される。反応室２０１内において、それぞれのガスが熱分解され、第５炭化珪素層５０上に第４炭化珪素層４０がエピタキシャル成長する。
第４炭化珪素層４０を形成する工程においては、シランガス、プロパンガス、アンモニアガスおよび水素ガスの各々の流量が、以下のように調整される。具体的には、シランガスの流量がたとえば１４０ｓｃｃｍとなるように調整される。プロパンガスの流量がたとえば６３ｓｃｃｍとなるように調整される。水素ガスの流量がたとえば１３０ｓｌｍとなるように調整される。アンモニアガスの流量がたとえば０．０２ｓｃｃｍとなるように調整される。以上のように、第５炭化珪素層５０上に第４炭化珪素層４０が形成される。貫通刃状転位６２は、第４炭化珪素層４０を貫通する。
以上により、炭化珪素基板１と、炭化珪素エピタキシャル層９とを有する炭化珪素エピタキシャル基板１００が製造される（図２参照）。炭化珪素エピタキシャル層９は、第１炭化珪素層１０と、第２炭化珪素層２０と、第３炭化珪素層３０と、第４炭化珪素層４０と、第５炭化珪素層５０とを含んでいる。
（炭化珪素半導体装置）
次に、本実施形態に係る炭化珪素半導体装置３００の構成について説明する。
図１０に示されるように、本実施形態に係るＭＯＳＦＥＴ３００は、炭化珪素エピタキシャル基板１００と、ゲート絶縁膜８１と、ゲート電極８２と、層間絶縁膜８３と、ソース電極６０と、ドレイン電極７０とを主に有している。炭化珪素エピタキシャル基板１００の構成は、上述の通りである（図２参照）。炭化珪素エピタキシャル基板１００は、炭化珪素基板１と、炭化珪素エピタキシャル層９とを含んでいる。炭化珪素エピタキシャル層９は、第１炭化珪素層１０と、第２炭化珪素層２０と、第３炭化珪素層３０と、第４炭化珪素層４０と、第５炭化珪素層５０とを有している。第４炭化珪素層４０は、ドリフト領域１１と、ボディ領域１２と、ソース領域１３と、コンタクト領域１８とを含んでいる。
炭化珪素基板１は、基底面転位６１を含んでいる。基底面転位６１は、｛０００１｝面上を延在している。炭化珪素エピタキシャル層９は、貫通刃状転位６２を含んでいる。具体的には、第１炭化珪素層１０、第２炭化珪素層２０、第３炭化珪素層３０、第４炭化珪素層４０および第５炭化珪素層５０の各々は、貫通刃状転位６２を含んでいる。貫通刃状転位６２は、ゲートトレンチ２３の底面２１に達していてもよいし、側面２２に達していてもよいし、主表面２に達していてもよい。
ドリフト領域１１は、第５炭化珪素層５０上に設けられている。ドリフト領域１１は、第５炭化珪素層５０に接している。ドリフト領域１１は、ｎ型不純物としての窒素を含んでおり、ｎ型の導電型を有する。ドリフト領域１１は、ｎ型不純物領域である。ドリフト領域１１の窒素濃度は、第１炭化珪素層１０の窒素濃度よりも低い。ドリフト領域１１の窒素濃度は、たとえば１×１０15ｃｍ-3以上３×１０16ｃｍ-3以下である。
ボディ領域１２はドリフト領域１１上に設けられている。ボディ領域１２は、たとえばアルミニウム（Ａｌ）などのｐ型不純物を含み、ｐ型の導電型を有する。ボディ領域１２は、ｐ型不純物領域である。ボディ領域１２のｐ型不純物の濃度は、ドリフト領域１１のｎ型不純物の濃度よりも高くてもよい。ボディ領域１２は、主表面２から離間している。
ソース領域１３は、ボディ領域１２によってドリフト領域１１から隔てられるようにボディ領域１２上に設けられている。ソース領域１３は、たとえば窒素またはリン（Ｐ）などのｎ型不純物を含んでおり、ｎ型の導電型を有する。ソース領域１３は、主表面２の一部を構成している。ソース領域１３のｎ型不純物の濃度は、ボディ領域１２のｐ型不純物の濃度よりも高くてもよい。ソース領域１３のｎ型不純物の濃度は、たとえば１×１０17ｃｍ-3以上１×１０19ｃｍ-3以下である。
コンタクト領域１８は、たとえばアルミニウムなどのｐ型不純物を含んでおり、ｐ型の導電型を有する。コンタクト領域１８のｐ型不純物の濃度は、ボディ領域１２のｐ型不純物の濃度よりも高い。コンタクト領域１８は、ソース領域１３を貫通し、ボディ領域１２に接している。コンタクト領域１８は、主表面２の一部を構成している。コンタクト領域１８のｐ型不純物の濃度は、たとえば１×１０18ｃｍ-3以上１×１０20ｃｍ-3以下である。
図１０に示されるように、ゲートトレンチ２３は、側面２２と、底面２１とを有している。側面２２は、主表面２に連なっている。底面２１は、側面２２に連なっている。側面２２は、ソース領域１３およびボディ領域１２を貫通してドリフト領域１１に至っている。別の観点から言えば、側面２２は、ソース領域１３と、ボディ領域１２と、ドリフト領域１１とによって構成されている。底面２１は、ドリフト領域１１に位置している。別の観点から言えば、底面２１は、ドリフト領域１１によって構成されている。底面２１は、第５炭化珪素層５０から離間している。同様に、底面は、第３炭化珪素層３０から離間している。底面２１は、たとえば主表面２に平行な平面である。底面２１を含む平面に対する側面２２の角度θ２は、たとえば４５°以上６５°以下である。角度θ２は、たとえば５０°以上であってもよい。角度θ２は、たとえば６０°以下であってもよい。
ゲート絶縁膜８１は、たとえば酸化膜である。ゲート絶縁膜８１は、たとえば二酸化珪素を含む材料により構成されている。ゲート絶縁膜８１は、側面２２および底面２１と接する。ゲート絶縁膜８１は、底面２１においてドリフト領域１１に接している。ゲート絶縁膜８１は、側面２２において、ソース領域１３、ボディ領域１２およびドリフト領域１１と接している。ゲート絶縁膜８１は、主表面２においてソース領域１３と接していてもよい。
ゲート電極８２は、ゲート絶縁膜８１上に設けられている。ゲート電極８２は、たとえば導電性不純物を含むポリシリコンから構成されている。ゲート電極８２は、ゲートトレンチ２３の内部に配置されている。具体的には、ゲート電極８２は、ゲートトレンチ２３の内部に配置されている。ゲート電極８２の一部は、主表面２上に配置されていてもよい。ゲート電極８２は、ドリフト領域１１、ボディ領域１２およびソース領域１３に対向している。
ソース電極６０（第１電極６０）は、主表面２に接している。ソース電極６０は、コンタクト電極６３と、ソース配線６４とを有する。ソース配線６４は、コンタクト電極６３上に設けられている。コンタクト電極６３は、主表面２において、ソース領域１３に接している。コンタクト電極６３は、主表面２において、コンタクト領域１８に接していてもよい。コンタクト電極６３は、たとえばＴｉ（チタン）と、Ａｌ（アルミニウム）と、Ｓｉ（シリコン）とを含む材料から構成されている。コンタクト電極６３は、ソース領域１３とオーミック接合している。コンタクト電極６３は、コンタクト領域１８とオーミック接合していてもよい。
ドレイン電極７０（第２電極７０）は、第２主面３に接する。ドレイン電極７０は、第２主面３において炭化珪素基板１に接している。ドレイン電極７０は、ドリフト領域１１と電気的に接続されている。ドレイン電極７０は、たとえばＮｉＳｉ（ニッケルシリコン）またはＴｉＡｌＳｉ（チタンアルミニウムシリコン）を含む材料から構成されている。
層間絶縁膜８３は、ゲート電極８２およびゲート絶縁膜８１の各々に接して設けられている。層間絶縁膜８３は、たとえば二酸化珪素を含む材料から構成されている。層間絶縁膜８３は、ゲート電極８２とソース電極６０とを電気的に絶縁している。層間絶縁膜８３の一部は、ゲートトレンチ２３の内部に設けられていてもよい。ソース配線６４は、層間絶縁膜８３を覆っている。ソース配線６４は、たとえばＡｌを含む材料により構成されている。
（炭化珪素半導体装置の製造方法）
次に、本実施形態に係る炭化珪素半導体装置３００の製造方法について説明する。
まず、上述の炭化珪素エピタキシャル基板１００が準備される（図２参照）。次に、炭化珪素エピタキシャル基板１００に対してイオン注入が実施される。たとえばアルミニウムイオンなどのｐ型を付与可能なｐ型不純物イオンがドリフト領域１１の表面全体に対して注入される。これにより、ボディ領域１２が形成される。次に、たとえばリン（Ｐ）などのｎ型不純物がボディ領域１２の表面全体に対してイオン注入される。これにより、ソース領域１３が形成される。次に、コンタクト領域１８が形成される領域上に開口部を有するマスク層（図示せず）が形成される。次に、たとえばアルミニウムイオンなどのｐ型を付与可能なｐ型不純物イオンがソース領域１３に注入される。これにより、ソース領域１３およびボディ領域１２の各々と接するコンタクト領域１８が形成される（図１１参照）。
次に、炭化珪素エピタキシャル基板１００に注入された不純物イオンを活性化するために活性化アニールが実施される。活性化アニールの温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。活性化アニールの時間は、たとえば３０分程度である。活性化アニールの雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばＡｒ雰囲気である。
次に、炭化珪素エピタキシャル基板１００上にマスク層５４が形成される（図１２参照）。マスク層５４には、開口部（第１開口部５１）が形成されている。マスク層５４は、ソース領域１３と、コンタクト領域１８とに接している。マスク層５４に設けられた第１開口部５１は、ソース領域１３上に位置している。
次に、ゲートトレンチ２３が形成される。まず、第１開口部５１を有するマスク層５４が主表面２上に形成された状態で、炭化珪素エピタキシャル基板１００がエッチングされる。具体的には、たとえばソース領域１３の一部と、ボディ領域１２の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング、特に誘導結合プラズマ反応性イオンエッチングを用いることができる。たとえば反応ガスとして六フッ化硫黄（ＳＦ6）またはＳＦ6と酸素（Ｏ2）との混合ガスを用いた誘導結合プ
ラズマ反応性イオンエッチングを用いることができる。エッチングにより、ゲートトレンチ２３が形成されるべき領域に、主表面２に対してほぼ垂直な側部と、側部と連続的に設けられ、かつ主表面２とほぼ平行な底とを有する凹部が形成される。
次に、凹部において熱エッチングが行われる。熱エッチングは、主表面２上にマスク層５４が形成された状態で、少なくとも１種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも１種類以上のハロゲン原子は、塩素（Ｃｌ）原子およびフッ素（Ｆ）原子の少なくともいずれかを含む。当該雰囲気は、たとえば、塩素（Ｃｌ2）、三塩化ホウ素（ＢＣｌ3）、ＳＦ6または四フッ化炭素（ＣＦ4）を含む。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば８００℃以上９００℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスなどを用いることができる。以上により、炭化珪素エピタキシャル基板１００の主表面２にゲートトレンチ２３が形成される。
図１３に示されるように、ゲートトレンチ２３は、側面２２と、底面２１とを有している。側面２２は、ソース領域１３およびボディ領域１２を貫通してドリフト領域１１に至っている。別の観点から言えば、側面２２は、ソース領域１３と、ボディ領域１２と、ドリフト領域１１とによって構成されている。底面２１は、ドリフト領域１１に位置している。別の観点から言えば、底面２１は、ドリフト領域１１によって構成されている。底面２１は、たとえば第２主面３と平行な平面である。底面２１を含む平面に対する側面２２の角度θ２は、たとえば４５°以上６５°以下である。角度θ２は、たとえば５０°以上であってもよい。角度θ２は、たとえば６０°以下であってもよい。
次に、ゲート絶縁膜が形成される。たとえば炭化珪素エピタキシャル基板１００を熱酸化することにより、ソース領域１３と、ボディ領域１２と、ドリフト領域１１と、コンタクト領域１８と、主表面２とに接するゲート絶縁膜８１が形成される（図１４参照）。具体的には、炭化珪素エピタキシャル基板１００が、酸素を含む雰囲気中において、たとえば１３００℃以上１４００℃以下の温度で加熱される。これにより、ゲートトレンチ２３に接するゲート絶縁膜８１が形成される。
次に、一酸化窒素（ＮＯ）ガス雰囲気中において炭化珪素エピタキシャル基板１００に対して熱処理（ＮＯアニール）が行われてもよい。ＮＯアニールにおいて、炭化珪素エピタキシャル基板１００が、たとえば１１００℃以上１４００℃以下の条件下で１時間程度保持される。これにより、ゲート絶縁膜８１とボディ領域１２との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。
ＮＯアニール後、雰囲気ガスとしてアルゴン（Ａｒ）を用いるＡｒアニールが行われてもよい。Ａｒアニールの加熱温度は、たとえば上記ＮＯアニールの加熱温度以上である。Ａｒアニールの時間は、たとえば１時間程度である。これにより、ゲート絶縁膜８１とボディ領域１２との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Ａｒガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。
次に、ゲート電極を形成する工程が実施される。ゲート電極８２は、ゲート絶縁膜８１上に形成される。ゲート電極８２は、たとえばＬＰ－ＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。ゲート電極８２は、ソース領域１３、ボディ領域１２およびドリフト領域１１の各々に対面するように形成される。
次に、層間絶縁膜８３を形成する工程が実施される。具体的には、ゲート電極８２を覆い、かつゲート絶縁膜８１と接するように層間絶縁膜８３が形成される。層間絶縁膜８３は、たとえば、ＣＶＤ法により形成される。層間絶縁膜８３は、たとえば二酸化珪素を含む材料である。層間絶縁膜８３の一部は、ゲートトレンチ２３の内部に形成されてもよい。
次に、ソース電極６０を形成する工程が実施される。ソース電極６０は、コンタクト電極６３と、ソース配線６４とを有する。まず、層間絶縁膜８３およびゲート絶縁膜８１に開口部（第２開口部５２）が形成されるようにエッチングが行われる。これにより、第２開口部５２において、ソース領域１３およびコンタクト領域１８が、層間絶縁膜８３およびゲート絶縁膜８１から露出する（図１５参照）。次に、主表面２においてソース領域１３およびコンタクト領域１８に接するコンタクト電極６３が形成される。コンタクト電極６３は、たとえばスパッタリング法により形成される。コンタクト電極６３は、たとえばＴｉ、ＡｌおよびＳｉを含む材料から構成される。
次に、合金化アニールが実施される。ソース領域１３およびコンタクト領域１８と接するコンタクト電極６３が、たとえば９００℃以上１１００℃以下の温度で５分程度保持される。これにより、コンタクト電極６３の少なくとも一部が、炭化珪素エピタキシャル基板１００が含む珪素と反応してシリサイド化する。これにより、ソース領域１３とオーミック接合するコンタクト電極６３が形成される。コンタクト電極６３は、コンタクト領域１８とオーミック接合してもよい。次に、コンタクト電極６３に接するソース配線６４が形成される。
次に、ドレイン電極７０を形成する工程が実施される。たとえばスパッタリング法により、第２主面３と接するドレイン電極７０が形成される。ドレイン電極７０は、たとえばＮｉＳｉまたはＴｉＡｌＳｉを含む材料から構成されている。以上により、本実施形態に係るＭＯＳＦＥＴ３００（図１０参照）が完成する。
上記において、ＭＯＳＦＥＴを例示して、本開示に係る炭化珪素半導体装置について説明したが、本開示に係る炭化珪素半導体装置は、ＭＯＳＦＥＴに限定されない。本開示に係る炭化珪素半導体装置は、たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、サイリスタ、ＧＴＯ（Ｇａｔｅ Ｔｕｒｎ Ｏｆｆ ｔｈｙｒｉｓｔｏｒ）、ＰＮダイオードなどに適用可能である。
次に、本実施形態に係る炭化珪素エピタキシャル基板１００および炭化珪素半導体装置の作用効果について説明する。
たとえばＰＮダイオードなどの炭化珪素半導体装置の動作時には、炭化珪素エピタキシャル基板１００の表面側において正孔が注入される。正孔が、表面電極（第１電極６０）側から裏面電極（第２電極７０）側に移動する途中で、基底面転位６１に到達すると、基底面転位６１が拡張して積層欠陥になる。基底面転位６１が積層欠陥になると、電流の流れが大幅に妨げられるため、炭化珪素半導体装置のオン抵抗が増大する。
炭化珪素基板１に基底面転位６１が存在する場合、正孔が炭化珪素エピタキシャル層９から炭化珪素基板１に移動すると、炭化珪素基板１中において基底面転位６１が積層欠陥になる。炭化珪素基板１中において基底面転位６１が積層欠陥になることを抑制するためには、炭化珪素基板１上に設けられている炭化珪素エピタキシャル層９内において、十分に正孔を低減する必要がある。
炭化珪素半導体装置に注入される正孔の量は、炭化珪素半導体装置に流される電流密度に依存する。たとえば車載用途の炭化珪素半導体装置の場合、使用される電流密度は、１００Ａ／ｃｍ２以上１０００Ａ／ｃｍ２以下程度である。電流密度が１００Ａ／ｃｍ２程度の場合においては、炭化珪素基板１に到達する正孔の量を注入された正孔の量の１／１００以下にすることが望ましい。また電流密度が１０００Ａ／ｃｍ２程度の場合には、炭化珪素基板１に到達する正孔の量を注入された正孔の量の１／１０００以下にすることが望ましい。
発明者らは、炭化珪素エピタキシャル層９に注入された正孔が炭化珪素基板１に到達することを抑制するための方策を検討した。その結果、炭化珪素エピタキシャル層に正孔抑制層（第３炭化珪素層）を設け、第３炭化珪素層の厚みと第３炭化珪素層３０の窒素濃度とを所定の値に制御することにより、炭化珪素エピタキシャル層９に注入された正孔が炭化珪素基板１に到達することを効果的に抑制可能であることを見出した。具体的には、第３炭化珪素層３０の窒素濃度をＮｃｍ－３とし、第３炭化珪素層３０の厚みをＸμｍとした場合、ＸおよびＮは、数式１を満たしている。
さらに発明者らは、炭化珪素基板１に存在する基底面転位６１が炭化珪素エピタキシャル層９の主表面２まで引き継がれないようにするための方策を検討した。その結果、第１炭化珪素層１０と第３炭化珪素層３０との間に窒素濃度勾配を有する第２炭化珪素層２０を設け、当該窒素濃度勾配を所定の値以下とすることにより、炭化珪素基板１に存在する基底面転位６１が炭化珪素エピタキシャル層９の主表面２まで引き継がれることを効果的に抑制可能であることを見出した。具体的には、第２炭化珪素層２０と第３炭化珪素層３０との境界における窒素濃度から第２炭化珪素層２０と第１炭化珪素層１０との境界における窒素濃度を差し引いた値を第２炭化珪素層２０の厚みで除した値は、６×１０２３ｃｍ－４以下とされる。
以上のように、本実施形態に係る炭化珪素エピタキシャル基板１００および炭化珪素半導体装置によれば、数式１を満たす第３炭化珪素層３０を設けることにより、炭化珪素基板１に到達する正孔の量を大幅に低減することができる。そのため、炭化珪素基板１内において、基底面転位６１が積層欠陥になることを抑制することができる。また所定の窒素濃度勾配を有する第２炭化珪素層２０を設けることにより、炭化珪素基板１に存在する基底面転位６１が炭化珪素エピタキシャル層９の主表面２まで引き継がれることを抑制することができる。そのため、炭化珪素エピタキシャル層９内において、基底面転位６１が積層欠陥になることを抑制することができる。つまり、本実施形態に係る炭化珪素エピタキシャル基板１００および炭化珪素半導体装置によれば、基底面転位６１が積層欠陥になることを抑制することができる。
（サンプル準備）
まず、サンプル１－１７に係る炭化珪素エピタキシャル基板１００が準備された。サンプル１－１７に係る炭化珪素エピタキシャル基板１００は、炭化珪素基板１と、炭化珪素エピタキシャル層９とを有している（図２参照）。炭化珪素基板１は、基底面転位６１を含んでいる。炭化珪素エピタキシャル層９は、第１炭化珪素層１０と、第２炭化珪素層２０と、第３炭化珪素層３０と、第４炭化珪素層４０と、第５炭化珪素層５０とを含んでいる。第２炭化珪素層２０の窒素濃度は、厚み方向において変化している。厚み方向における第２炭化珪素層２０の窒素濃度勾配は、表１に記載の通りである。サンプル１－１７に係る炭化珪素エピタキシャル基板１００は、上述の製造方法を用いて製造された。
サンプル１－１７に係る炭化珪素エピタキシャル基板１００の第１炭化珪素層１０の厚みは、１μｍである。サンプル１－３および７－１１に係る炭化珪素エピタキシャル基板１００の第２炭化珪素層２０の厚みは、１μｍである。サンプル４－６に係る炭化珪素エピタキシャル基板１００の第２炭化珪素層２０の厚みは、２．５μｍである。サンプル１２－１７に係る炭化珪素エピタキシャル基板１００の第２炭化珪素層２０の厚みは、０．１μｍである。サンプル１－６および１２－１７に係る炭化珪素エピタキシャル基板１００の第３炭化珪素層３０の厚みは、１０μｍである。サンプル７－１１に係る炭化珪素エピタキシャル基板１００の第３炭化珪素層３０の厚みは、５μｍである。
Figure 0007388365000006
（基底面転位の評価方法）
サンプル１－１７に係る炭化珪素エピタキシャル基板１００の主表面２における基底面転位６１（ＢＰＤ）の有無が評価される。基底面転位６１が主表面２に存在するかどうかは、エッチピット法によって評価され得る。エッチピット法においては、エッチング液として、水酸化カリウム（ＫＯＨ）融液が用いられる。ＫＯＨ融液の温度は、５００～５５０℃程度とする。エッチング時間は、５～１０分程度とする。エッチング後、光学顕微鏡を用いて主表面２が観察される。主表面２における測定位置の数は、面内で９箇所とする。
主表面２に基底面転位６１が存在している場合、主表面２において基底面転位６１に由来するエッチピットが観測される。基底面転位６１に由来するエッチピットの形状は、典型的には楕円形である。一方、主表面２に基底面転位６１が存在していない場合、主表面２において貫通刃状転位６２に由来するエッチピットが観測される。貫通刃状転位６２に由来するエッチピットの形状は、典型的には六角形である。以上のように、エッチピットの形状を観察することにより、主表面２に基底面転位６１が存在しているかどうかが判断される。
（基底面転位の評価結果）
表１に示されるように、サンプル１２および１４－１７に係る炭化珪素エピタキシャル基板１００の主表面２においては、基底面転位６１が見つかった。一方、サンプル１－１１および１３に係る炭化珪素エピタキシャル基板１００の主表面２においては、基底面転位６１が見つからなかった。つまり、第２炭化珪素層２０の窒素濃度勾配（第２炭化珪素層２０と第３炭化珪素層３０との境界における窒素濃度から第２炭化珪素層２０と第１炭化珪素層１０との境界における窒素濃度を差し引いた値を第２炭化珪素層２０の厚みで除した値）が、６×１０２３ｃｍ－４以下の場合には、基底面転位６１が見つからなかった。一方、第２炭化珪素層２０の窒素濃度勾配が、６×１０２３ｃｍ－４より大きい場合には、基底面転位６１が見つかった。以上のように、第２炭化珪素層２０の窒素濃度勾配を６×１０２３ｃｍ－４以下とすることによって、炭化珪素エピタキシャル層９における基底面転位６１を低減可能であることが確認された。言い換えると、第２炭化珪素層２０の窒素濃度勾配を６×１０２３ｃｍ－４以下とすることによって、第１炭化珪素層１０において基底面転位６１から転換された貫通刃状転位６２が、基底面転位６１に戻ってしまう比率を０．１％以下にすることが確認された。
今回開示された実施形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施形態ではなく請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１ 炭化珪素基板、２ 主表面、３ 第２主面、４ 第１主面、５ 第１境界、６ 第２境界、７ 第３境界、８ 第４境界、９ 炭化珪素エピタキシャル層、１０ 第１炭化珪素層、１１ ドリフト領域、１２ ボディ領域、１３ ソース領域、１６ 第１フラット、１８ コンタクト領域、２０ 第２炭化珪素層、２１ 底面、２２ 側面、２３ ゲートトレンチ、３０ 第３炭化珪素層、４０ 第４炭化珪素層、５０ 第５炭化珪素層、５１ 第１開口部、５２ 第２開口部、５４ マスク層、６０ ソース電極（第１電極）、６１ 基底面転位、６２ 貫通刃状転位、６３ コンタクト電極、６４ ソース配線、７０ ドレイン電極（第２電極）、８１ ゲート絶縁膜、８２ ゲート電極、８３ 層間絶縁膜、１００ 炭化珪素エピタキシャル基板、１０１ 第１方向、１０２ 第２方向、１０３ 第３方向、１０４ 第４方向、１０５ 第５方向、１１１ 直径、２００ 製造装置、２０１ 反応室、２０３ 発熱体、２０４ 石英管、２０５ 断熱材、２０６ 誘導加熱コイル、２０７ ガス導入口、２０８ ガス排気口、２１０ サセプタ、２１２ 回転軸、３００ 炭化珪素半導体装置（ＭＯＳＦＥＴ）、Ｎ１ 第１窒素濃度、Ｎ２ 第２窒素濃度、Ｎ３ 第３窒素濃度、Ｎ４ 第４窒素濃度、Ｔ１ 第１厚み、Ｔ２ 第２厚み、Ｔ３ 第３厚み、Ｔ４ 第４厚み、Ｔ５ 第５厚み、θ１ オフ角、θ２ 角度。

Claims (14)

  1. 基底面転位を含むポリタイプ４Ｈの炭化珪素基板と、
    前記炭化珪素基板上に設けられたポリタイプ４Ｈの炭化珪素エピタキシャル層とを備え、
    前記炭化珪素エピタキシャル層は、
    前記炭化珪素基板上に設けられた第１炭化珪素層と、
    前記第１炭化珪素層上に設けられた第２炭化珪素層と、
    前記第２炭化珪素層上に設けられた第３炭化珪素層と、
    前記第３炭化珪素層上に設けられ、かつ主表面を構成する第４炭化珪素層と、
    前記第３炭化珪素層上に設けられている第５炭化珪素層と、を含み、
    前記第４炭化珪素層は、前記第５炭化珪素層を介して前記第３炭化珪素層上に設けられ、
    前記主表面は、｛０００１｝面に対して０°より大きく６°以下の角度で傾斜しており、
    前記第１炭化珪素層、前記第２炭化珪素層、前記第３炭化珪素層、前記第５炭化珪素層および前記第４炭化珪素層の各々は、窒素を含み、
    前記第２炭化珪素層の窒素濃度は、前記第１炭化珪素層から前記第３炭化珪素層に向かうに従って増加しており、
    前記第５炭化珪素層の窒素濃度は、前記第３炭化珪素層から前記第４炭化珪素層に向かうに従って減少しており、
    前記第５炭化珪素層の窒素濃度勾配の絶対値は、前記第２炭化珪素層の窒素濃度勾配の絶対値よりも大きく、
    前記第３炭化珪素層の窒素濃度から前記第１炭化珪素層の窒素濃度を差し引いた値を前記第２炭化珪素層の厚みで除した値は、６×１０２３ｃｍ－４以下であり、
    前記第３炭化珪素層の窒素濃度をＮｃｍ－３とし、前記第３炭化珪素層の厚みをＸμｍとした場合、ＸおよびＮは、数式１を満たす、炭化珪素エピタキシャル基板。
    Figure 0007388365000007
  2. ＸおよびＮは、数式２を満たす、請求項１に記載の炭化珪素エピタキシャル基板。
    Figure 0007388365000008
  3. 前記第４炭化珪素層の窒素濃度は、前記第３炭化珪素層の窒素濃度よりも低い、請求項１または請求項２に記載の炭化珪素エピタキシャル基板。
  4. 前記第４炭化珪素層の窒素濃度は、前記第１炭化珪素層の窒素濃度よりも低い、請求項１～請求項３のいずれか１項に記載の炭化珪素エピタキシャル基板。
  5. 前記炭化珪素基板の窒素濃度は、前記第１炭化珪素層の窒素濃度よりも高く、かつ、前記第３炭化珪素層の窒素濃度よりも低い、請求項１～請求項４のいずれか１項に記載の炭化珪素エピタキシャル基板。
  6. 前記第２炭化珪素層の厚みは、５μｍ以下である、請求項１～請求項５のいずれか１項に記載の炭化珪素エピタキシャル基板。
  7. 前記第３炭化珪素層の厚みは、２０μｍ以下である、請求項１～請求項６のいずれか１項に記載の炭化珪素エピタキシャル基板。
  8. 基底面転位を含むポリタイプ４Ｈの炭化珪素基板と、
    前記炭化珪素基板上に設けられたポリタイプ４Ｈの炭化珪素エピタキシャル層と、
    前記炭化珪素エピタキシャル層上に設けられた第１電極と、
    前記炭化珪素基板に接する第２電極とを備え、
    前記炭化珪素基板および前記炭化珪素エピタキシャル層の各々のポリタイプは、４Ｈ－ＳｉＣであり、
    前記炭化珪素エピタキシャル層は、
    前記炭化珪素基板上に設けられた第１炭化珪素層と、
    前記第１炭化珪素層上に設けられた第２炭化珪素層と、
    前記第２炭化珪素層上に設けられた第３炭化珪素層と、
    前記第３炭化珪素層上に設けられ、かつ主表面を構成する第４炭化珪素層と、
    前記第３炭化珪素層上に設けられている第５炭化珪素層と、を含み、
    前記第４炭化珪素層は、前記第５炭化珪素層を介して前記第３炭化珪素層上に設けられ、
    前記主表面は、｛０００１｝面に対して０°より大きく６°以下の角度で傾斜しており、
    前記第１炭化珪素層、前記第２炭化珪素層、前記第３炭化珪素層、前記第５炭化珪素層および前記第４炭化珪素層の各々は、窒素を含み、
    前記第２炭化珪素層の窒素濃度は、前記第１炭化珪素層から前記第３炭化珪素層に向かうに従って増加しており、
    前記第５炭化珪素層の窒素濃度は、前記第３炭化珪素層から前記第４炭化珪素層に向かうに従って減少しており、
    前記第５炭化珪素層の窒素濃度勾配の絶対値は、前記第２炭化珪素層の窒素濃度勾配の絶対値よりも大きく、
    前記第３炭化珪素層の窒素濃度から前記第１炭化珪素層の窒素濃度を差し引いた値を前記第２炭化珪素層の厚みで除した値は、６×１０２３ｃｍ－４以下であり、
    前記第３炭化珪素層の窒素濃度をＮｃｍ－３とし、前記第３炭化珪素層の厚みをＸμｍとした場合、ＸおよびＮは、数式１を満たす、炭化珪素半導体装置。
  9. ＸおよびＮは、数式２を満たす、請求項８に記載の炭化珪素半導体装置。
  10. 前記第４炭化珪素層の窒素濃度は、前記第３炭化珪素層の窒素濃度よりも低い、請求項８または請求項９に記載の炭化珪素半導体装置。
  11. 前記第４炭化珪素層の窒素濃度は、前記第１炭化珪素層の窒素濃度よりも低い、請求項８～請求項１０のいずれか１項に記載の炭化珪素半導体装置。
  12. 前記炭化珪素基板の窒素濃度は、前記第１炭化珪素層の窒素濃度よりも高く、かつ、前記第３炭化珪素層の窒素濃度よりも低い、請求項８～請求項１１のいずれか１項に記載の炭化珪素半導体装置。
  13. 前記第２炭化珪素層の厚みは、５μｍ以下である、請求項８～請求項１２のいずれか１項に記載の炭化珪素半導体装置。
  14. 前記第３炭化珪素層の厚みは、２０μｍ以下である、請求項８～請求項１３のいずれか１項に記載の炭化珪素半導体装置。
JP2020559707A 2018-12-04 2019-08-08 炭化珪素エピタキシャル基板および炭化珪素半導体装置 Active JP7388365B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018227550 2018-12-04
JP2018227550 2018-12-04
PCT/JP2019/031351 WO2020115951A1 (ja) 2018-12-04 2019-08-08 炭化珪素エピタキシャル基板および炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JPWO2020115951A1 JPWO2020115951A1 (ja) 2021-10-28
JP7388365B2 true JP7388365B2 (ja) 2023-11-29

Family

ID=70974227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020559707A Active JP7388365B2 (ja) 2018-12-04 2019-08-08 炭化珪素エピタキシャル基板および炭化珪素半導体装置

Country Status (4)

Country Link
US (1) US20220059658A1 (ja)
JP (1) JP7388365B2 (ja)
DE (1) DE112019006020T5 (ja)
WO (1) WO2020115951A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020115951A1 (ja) 2018-12-04 2020-06-11 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114252A (ja) 2009-11-30 2011-06-09 Toshiba Corp 半導体装置
WO2017094764A1 (ja) 2015-12-02 2017-06-08 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
WO2020115951A1 (ja) 2018-12-04 2020-06-11 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109018A (ja) * 2009-11-20 2011-06-02 Kansai Electric Power Co Inc:The バイポーラ半導体素子
JPWO2016092887A1 (ja) * 2014-12-12 2017-04-27 三菱電機株式会社 炭化珪素半導体装置
JP2017019679A (ja) * 2015-07-08 2017-01-26 住友電気工業株式会社 炭化珪素エピタキシャル基板
JP2018029104A (ja) * 2016-08-16 2018-02-22 国立研究開発法人産業技術総合研究所 半導体装置およびその製造方法
JP6791274B2 (ja) * 2017-02-20 2020-11-25 日立金属株式会社 炭化ケイ素積層基板およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114252A (ja) 2009-11-30 2011-06-09 Toshiba Corp 半導体装置
WO2017094764A1 (ja) 2015-12-02 2017-06-08 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
WO2020115951A1 (ja) 2018-12-04 2020-06-11 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置

Also Published As

Publication number Publication date
JPWO2020115951A1 (ja) 2021-10-28
US20220059658A1 (en) 2022-02-24
DE112019006020T5 (de) 2021-09-02
WO2020115951A1 (ja) 2020-06-11
CN112335057A (zh) 2021-02-05

Similar Documents

Publication Publication Date Title
JP6835192B2 (ja) 炭化珪素半導体装置
JP4858325B2 (ja) ＳｉＣエピタキシャル成膜装置およびこのエピタキシャル成膜装置を用いるＳｉＣ半導体装置の製造方法
JP6856156B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US20180237942A1 (en) Method for manufacturing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and apparatus for manufacturing silicon carbide epitaxial substrate
JP6969578B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6891758B2 (ja) 炭化珪素エピタキシャル基板及び炭化珪素半導体装置の製造方法
JP7070437B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7388365B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP7415558B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6468112B2 (ja) 炭化珪素半導体装置
JP2019057629A (ja) 炭化珪素半導体装置
JP2015119083A (ja) 炭化珪素半導体基板および炭化珪素半導体装置ならびにそれらの製造方法
JP2020155687A (ja) 半導体エピタキシャルウェハ、半導体素子、および半導体エピタキシャルウェハの製造方法
JP6468291B2 (ja) 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
CN112335057B (zh) 碳化硅外延衬底及碳化硅半导体器件
JP6090552B1 (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
WO2024058044A1 (ja) 炭化珪素エピタキシャル基板、エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
WO2023119755A1 (ja) 炭化珪素基板、炭化珪素半導体装置の製造方法および炭化珪素基板の製造方法
JP2022172550A (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230516

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231030

R150 Certificate of patent or registration of utility model

Ref document number: 7388365

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150