CN112335057A - 碳化硅外延衬底及碳化硅半导体器件 - Google Patents

碳化硅外延衬底及碳化硅半导体器件 Download PDF

Info

Publication number
CN112335057A
CN112335057A CN201980041859.8A CN201980041859A CN112335057A CN 112335057 A CN112335057 A CN 112335057A CN 201980041859 A CN201980041859 A CN 201980041859A CN 112335057 A CN112335057 A CN 112335057A
Authority
CN
China
Prior art keywords
silicon carbide
carbide layer
layer
nitrogen concentration
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980041859.8A
Other languages
English (en)
Other versions
CN112335057B (zh
Inventor
堀勉
塩见弘
宫濑贵也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN112335057A publication Critical patent/CN112335057A/zh
Application granted granted Critical
Publication of CN112335057B publication Critical patent/CN112335057B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

碳化硅外延层包括第一碳化硅层、第二碳化硅层、第三碳化硅层以及第四碳化硅层。第二碳化硅层的氮浓度随着从第一碳化硅层朝向第三碳化硅层而增加。从第三碳化硅层的氮浓度减去第一碳化硅层的氮浓度而得到的值除以第二碳化硅层的厚度所得的值为6×1023cm‑4以下。在将第三碳化硅层的氮浓度设为Ncm‑3、将第三碳化硅层的厚度设为Xμm的情况下，X和N满足数学式1。

Description

碳化硅外延衬底及碳化硅半导体器件
技术领域
本公开涉及碳化硅外延衬底及碳化硅半导体器件。本申请要求2018年12月4日提交的日本专利申请特愿2018-227550号作为优先权。该日本专利申请中记载的全部记载内容通过参照援引至本说明书。
背景技术
国际公开2017/094764号(专利文献1)中记载了一种具有第一碳化硅层、第二碳化硅层和第三碳化硅层的碳化硅外延衬底。第二碳化硅层的杂质浓度高于第一碳化硅层的杂质浓度。第三碳化硅层的杂质浓度低于第一碳化硅层的杂质浓度。
现有技术文献
专利文献
专利文献1：国际公开2017/094764号
发明内容
本公开所涉及的碳化硅外延衬底具备4H多型的碳化硅衬底和4H多型的碳化硅外延层。碳化硅衬底包含基面位错。碳化硅外延层设置在碳化硅衬底上。碳化硅外延层包括：第一碳化硅层，设置在碳化硅衬底上；第二碳化硅层，设置在第一碳化硅层上；第三碳化硅层，设置在第二碳化硅层上；以及第四碳化硅层，设置在第三碳化硅层上且构成主表面。主表面相对于{0001}面以大于0°且为6°以下的角度倾斜。第一碳化硅层、第二碳化硅层、第三碳化硅层以及第四碳化硅层中的各碳化硅层包含氮。第二碳化硅层的氮浓度随着从第一碳化硅层朝向第三碳化硅层而增加。从第三碳化硅层的氮浓度减去第一碳化硅层的氮浓度而得到的值除以第二碳化硅层的厚度所得的值为6×1023cm-4以下。在将第三碳化硅层的氮浓度设为Ncm-3、将第三碳化硅层的厚度设为Xμm的情况下，X和N满足数学式1：
Figure BDA0002849000830000021
本公开所涉及的碳化硅半导体器件具备4H多型的碳化硅衬底、4H多型的碳化硅外延层、第一电极以及第二电极。碳化硅衬底包含基面位错。碳化硅外延层设置在碳化硅衬底上。第一电极设置在碳化硅外延层上。第二电极与碳化硅衬底接触。碳化硅外延层包括：第一碳化硅层，设置在碳化硅衬底上；第二碳化硅层，设置在第一碳化硅层上；第三碳化硅层，设置在第二碳化硅层上；以及第四碳化硅层，设置在第三碳化硅层上且构成主表面。主表面相对于{0001}面以大于0°且为6°以下的角度倾斜。第一碳化硅层、第二碳化硅层、第三碳化硅层以及第四碳化硅层中的各碳化硅层包含氮。第二碳化硅层的氮浓度随着从第一碳化硅层朝向第三碳化硅层而增加。从第三碳化硅层的氮浓度减去第一碳化硅层的氮浓度而得到的值除以第二碳化硅层的厚度所得的值为6×1023cm-4以下。在将第三碳化硅层的氮浓度设为Ncm-3、将第三碳化硅层的厚度设为Xμm的情况下，X和N满足数学式1。
附图说明
图1是示出本实施方式所涉及的碳化硅外延衬底的结构的俯视示意图。
图2是沿着图1的II-II线的剖面示意图。
图3是示出碳化硅外延衬底的厚度方向上的氮浓度分布的图。
图4是示出第三碳化硅层的厚度与氮浓度的关系的图。
图5是示出本实施方式所涉及的碳化硅外延衬底的制造装置的结构的局部剖面示意图。
图6是示出本实施方式所涉及的碳化硅外延衬底的制造方法的第一工序的剖面示意图。
图7是示出本实施方式所涉及的碳化硅外延衬底的制造方法的第二工序的剖面示意图。
图8是示出本实施方式所涉及的碳化硅外延衬底的制造方法的第三工序的剖面示意图。
图9是示出本实施方式所涉及的碳化硅外延衬底的制造方法的第四工序的剖面示意图。
图10是示出本实施方式所涉及的碳化硅半导体器件的结构的剖面示意图。
图11是示出本实施方式所涉及的碳化硅半导体器件的制造方法的第一工序的剖面示意图。
图12是示出本实施方式所涉及的碳化硅半导体器件的制造方法的第二工序的剖面示意图。
图13是示出本实施方式所涉及的碳化硅半导体器件的制造方法的第三工序的剖面示意图。
图14是示出本实施方式所涉及的碳化硅半导体器件的制造方法的第四工序的剖面示意图。
图15是示出本实施方式所涉及的碳化硅半导体器件的制造方法的第五工序的剖面示意图。
具体实施方式
[本公开要解决的技术问题]
本公开的目的在于，提供能够抑制基面位错成为堆垛层错的碳化硅外延衬底及碳化硅半导体器件。
[本公开的效果]
根据本公开，可以提供能够抑制基面位错成为堆垛层错的碳化硅外延衬底及碳化硅半导体器件。
[本公开的实施方式的概要]
首先，对本公开的实施方式的概要进行说明。在本说明书的结晶学记载中，分别用[]表示单独的晶向，用＜＞表示组晶向，用()表示单独面，用{}表示组面。结晶学上的指数为负的情况通常通过在数字上方标注“-”(横杠)来表现，但在本说明书中，通过在数字之前标注负的符号来表现结晶学上的负的指数。
(1)本公开所涉及的碳化硅外延衬底100具备4H多型的碳化硅衬底1和4H多型的碳化硅外延层9。碳化硅衬底1包含基面位错61。碳化硅外延层9设置在碳化硅衬底1上。碳化硅衬底1和碳化硅外延层9各自的多型为4H-SiC。碳化硅外延层9包括：设置在碳化硅衬底1上的第一碳化硅层10；设置在第一碳化硅层10上的第二碳化硅层20；设置在第二碳化硅层20上的第三碳化硅层30；以及设置在第三碳化硅层30上且构成主表面2的第四碳化硅层40。主表面2相对于{0001}面以大于0°且为6°以下的角度倾斜。第一碳化硅层10、第二碳化硅层20、第三碳化硅层30以及第四碳化硅层40中的各碳化硅层包含氮。第二碳化硅层20的氮浓度随着从第一碳化硅层10朝向第三碳化硅层30而增加。从第三碳化硅层30的氮浓度减去第一碳化硅层10的氮浓度而得到的值除以第二碳化硅层20的厚度所得的值为6×1023cm-4以下。在将第三碳化硅层30的氮浓度设为Ncm-3、将第三碳化硅层30的厚度设为Xμm的情况下，X和N满足数学式1。
(2)在上述(1)所涉及的碳化硅外延衬底100中，也可以是，X和N满足数学式2。
Figure BDA0002849000830000041
(3)在上述(1)或(2)所涉及的碳化硅外延衬底100中，也可以是，第四碳化硅层40的氮浓度低于第三碳化硅层30的氮浓度。
(4)在上述(1)至(3)中任一项所涉及的碳化硅外延衬底100中，也可以是，第四碳化硅层40的氮浓度低于第一碳化硅层10的氮浓度。
(5)在上述(1)至(4)中任一项所涉及的碳化硅外延衬底100中，也可以是，碳化硅衬底1的氮浓度高于第一碳化硅层10的氮浓度且低于第三碳化硅层30的氮浓度。
(6)在上述(1)至(5)中任一项所涉及的碳化硅外延衬底100中，也可以是，第二碳化硅层20的厚度为5μm以下。
(7)在上述(1)至(6)中任一项所涉及的碳化硅外延衬底100中，也可以是，第三碳化硅层30的厚度为20μm以下。
(8)本公开所涉及的碳化硅半导体器件具备4H多型的碳化硅衬底1、4H多型的碳化硅外延层9、第一电极60以及第二电极70。碳化硅衬底1包含基面位错61。碳化硅外延层9设置在碳化硅衬底1上。第一电极60设置在碳化硅外延层9上。第二电极70与碳化硅衬底1接触。碳化硅衬底1和碳化硅外延层9各自的多型为4H-SiC。碳化硅外延层9包括：设置在碳化硅衬底1上的第一碳化硅层10；设置在第一碳化硅层10上的第二碳化硅层20；设置在第二碳化硅层20上的第三碳化硅层30；以及设置在第三碳化硅层30上且构成主表面2的第四碳化硅层40。主表面2相对于{0001}面以大于0°且为6°以下的角度倾斜。第一碳化硅层10、第二碳化硅层20、第三碳化硅层30以及第四碳化硅层40中的各碳化硅层包含氮。第二碳化硅层20的氮浓度随着从第一碳化硅层10朝向第三碳化硅层30而增加。从第三碳化硅层30的氮浓度减去第一碳化硅层10的氮浓度而得到的值除以第二碳化硅层20的厚度所得的值为6×1023cm-4以下。在将第三碳化硅层30的氮浓度设为Ncm-3、将第三碳化硅层30的厚度设为Xμm的情况下，X和N满足数学式1。
(9)在上述(8)所涉及的碳化硅半导体器件中，也可以是，X和N满足数学式2。
(10)在上述(8)或(9)所涉及的碳化硅半导体器件中，也可以是，第四碳化硅层40的氮浓度低于第三碳化硅层30的氮浓度。
(11)在上述(8)至(10)中任一项所涉及的碳化硅半导体器件中，也可以是，第四碳化硅层40的氮浓度低于第一碳化硅层10的氮浓度。
(12)在上述(8)至(11)中任一项所涉及的碳化硅半导体器件中，也可以是，碳化硅衬底1的氮浓度高于第一碳化硅层10的氮浓度且低于第三碳化硅层30的氮浓度。
(13)在上述(8)至(12)中任一项所涉及的碳化硅半导体器件中，也可以是，第二碳化硅层20的厚度为5μm以下。
(14)在上述(8)至(13)中任一项所涉及的碳化硅半导体器件中，也可以是，第三碳化硅层30的厚度为20μm以下。
[本公开的实施方式的详情]
以下，对本公开的实施方式的详情进行说明。在以下的说明中，对相同或对应的要素标注相同的附图标记，并对其不重复进行说明。
(碳化硅外延衬底)
如图1和图2所示，本实施方式所涉及的碳化硅外延衬底100具有：4H多型的碳化硅衬底1和4H多型的碳化硅外延层9。碳化硅衬底1具有第一主面4和与第一主面4相反一侧的第二主面3。碳化硅外延层9与第一主面4接触。碳化硅外延层9具有位于第一主面4的相反侧的主表面2。碳化硅衬底1和碳化硅外延层9分别由六方晶碳化硅构成。
如图1所示，碳化硅外延衬底100也可以设置有在第一方向101上延伸的第一平面16。碳化硅外延衬底100也可以设置有在第二方向102上延伸的第二平面(未图示)。第二方向102例如是<1-100>方向。第一方向101是与主表面2平行且与第二方向102垂直的方向。第一方向101例如是包含<11-20>方向分量的方向。如图1所示，第二主面3的直径111(最大直径)例如为100mm以上。直径111可以为150mm以上，也可以为200mm以上，还可以为250mm以上。直径111的上限没有特别限定。直径111的上限例如也可以为300mm。
碳化硅衬底1包含作为n型杂质的氮(N)。碳化硅衬底1的导电型是n型。第一主面4相对于{0001}面以大于0°且在6°以下的角度倾斜。碳化硅衬底1的厚度例如为350μm以上且500μm以下。
如图2所示，碳化硅外延层9设置在碳化硅衬底1上。碳化硅外延层9包含氮作为n型杂质。碳化硅外延层9的导电型是n型。碳化硅外延层9的主表面2相对于{0001}面以大于0°且为6°以下的角度倾斜。具体而言，主表面2也可以相对于(0001)面向偏离方向以大于0°且为6°以下的角度倾斜。取而代之，主表面2也可以相对于(000-1)面向偏离方向以大于0°且为6°以下的角度倾斜。
偏离方向例如是<11-20>方向。需要说明的是，偏离方向并不限定于＜11-20＞方向。偏离方向例如可以是<1-100>方向，也可以是具有<1-100>方向分量和<11-20>方向分量的方向。偏离角θ1是主表面2相对于{0001}面倾斜的角度。偏离角θ1例如为大于0°且为6°以下。偏离角θ1可以为1°以上，也可以为2°以上。偏离角θ1可以为7°以下，也可以为6°以下。
如图2所示，第三方向103是与{0001}面垂直的方向。第三方向103例如是<0001>方向。第四方向104是与第三方向103垂直的方向。第四方向104例如是<11-20>方向。第四方向104是偏离方向。主表面2的法线方向是第五方向105。第五方向是相对于<0001>方向向偏离方向倾斜了偏离角θ1的方向。
如图2所示，碳化硅外延层9包括第一碳化硅层10、第二碳化硅层20、第三碳化硅层30、第四碳化硅层40和第五碳化硅层50。第一碳化硅层10设置在碳化硅衬底1上。第一碳化硅层10与碳化硅衬底1接触。第一碳化硅层10的厚度(第一厚度T1)例如为0.5μm以上且3μm以下。第二碳化硅层20设置在第一碳化硅层10上。第二碳化硅层20与第一碳化硅层10接触。第二碳化硅层20的厚度(第二厚度T2)例如为5μm以下。第二厚度T2例如可以为4.5μm以下，也可以为4μm以下。第二厚度T2的下限没有特别限定，例如为0.5μm以上。
第三碳化硅层30设置在第二碳化硅层20上。第三碳化硅层30与第二碳化硅层20接触。第三碳化硅层30的厚度(第三厚度T3)例如为20μm以下。第三厚度T3例如可以为18μm以下，也可以为16μm以下。第三厚度T3的下限没有特别限定，例如为1μm以上。
第五碳化硅层50设置在第三碳化硅层30上。第五碳化硅层50与第三碳化硅层30接触。第五碳化硅层50的厚度(第五厚度T5)例如为0.01μm以上且0.3μm以下。
第四碳化硅层40构成主表面2。第四碳化硅层40设置在第三碳化硅层30上。具体地，第四碳化硅层40隔着第五碳化硅层50设置在第三碳化硅层30上。第四碳化硅层40与第五碳化硅层50接触。第四碳化硅层40的厚度(第四厚度T4)例如为3μm以上且50μm以下。
如图2所示，碳化硅衬底1包含基面位错61。基面位错61从第二主面3延伸到第一主面4。基面位错61在{0001}面上延伸。基面位错61沿着第四方向104延伸。基面位错61分别到达第一主面4和第二主面3。基面位错61在碳化硅衬底1与碳化硅外延层9的界面转化为贯通刃型位错62。碳化硅外延层9包含贯通刃型位错62。具体而言，第一碳化硅层10、第二碳化硅层20、第三碳化硅层30、第四碳化硅层40以及第五碳化硅层50中的各碳化硅层包含贯通刃型位错62。贯通刃型位错62到达主表面2。
接着，对本实施方式所涉及的碳化硅外延衬底100的氮浓度分布进行说明。图3是示出碳化硅外延衬底100的厚度方向上的氮浓度分布的图。
碳化硅衬底1的氮浓度(第一氮浓度N1)例如为5×1018cm-3以上且7×1018cm-3以下。第一氮浓度N1是指碳化硅衬底1的氮浓度在厚度方向上的平均值。氮浓度的测量位置是碳化硅衬底1的中央。如图3所示，碳化硅衬底1的氮浓度在厚度方向上大致是一定的。具体而言，在厚度方向上，碳化硅衬底1的氮浓度的最大值与最小值之差相对于平均值的比例(即、(最大值-最小值)/平均值)为10％以下。
第一碳化硅层10的氮浓度(第二氮浓度N2)例如为1×1018cm-3以上且3×1018cm-3以下。第二氮浓度N2是指第一碳化硅层10的氮浓度在厚度方向上的平均值。氮浓度的测量位置是第一碳化硅层10的中央。如图3所示，第一碳化硅层10的氮浓度在厚度方向上大致是一定的。具体而言，在厚度方向上，第一碳化硅层10的氮浓度的最大值与最小值之差相对于平均值的比例为10％以下。第二氮浓度N2低于第一氮浓度N1。
第三碳化硅层30的氮浓度(第三氮浓度N3)例如为1×1018cm-3以上且2×1019cm-3以下。第三氮浓度N3是指第三碳化硅层30的氮浓度在厚度方向上的平均值。氮浓度的测量位置是第三碳化硅层30的中央。如图3所示，第三碳化硅层30的氮浓度在厚度方向上大致是一定的。具体而言，在厚度方向上，第三碳化硅层30的氮浓度的最大值与最小值之差相对于平均值的比例为10％以下。第三氮浓度N3高于第一氮浓度N1。第一氮浓度N1也可以高于第二氮浓度N2且低于第三氮浓度N3。
如图3所示，第二碳化硅层20的氮浓度在厚度方向上发生变化。具体而言，第二碳化硅层20的氮浓度随着从第一碳化硅层10朝向第三碳化硅层30而增加。更特定而言，第二碳化硅层20的氮浓度随着从第一碳化硅层10朝向第三碳化硅层30而实质上单调增加。氮浓度的测量位置是第二碳化硅层20的中央。
从第三碳化硅层30的氮浓度(第三氮浓度N3)减去第一碳化硅层10的氮浓度(第二氮浓度N2)而得到的值除以第二碳化硅层20的厚度(第二厚度T2)所得的值(即、第二碳化硅层20的氮浓度梯度)为6×1023cm-4以下。第二碳化硅层20的氮浓度梯度可以为2×1023cm-4以下，也可以为8×1022cm-4以下。
第四碳化硅层40的氮浓度(第四氮浓度N4)例如为1×1015cm-3以上且3×1016cm-3以下。第四氮浓度N4是指第四碳化硅层40的氮浓度在厚度方向上的平均值。氮浓度的测量位置是第四碳化硅层40的中央。如图3所示，第四碳化硅层40的氮浓度在厚度方向上大致是一定的。具体而言，在厚度方向上，第四碳化硅层40的氮浓度的最大值与最小值之差相对于平均值的比例为10％以下。第四氮浓度N4低于第二氮浓度N2。第四氮浓度N4低于第三氮浓度N3。第四氮浓度N4低于第一氮浓度N1。
第五碳化硅层50的氮浓度随着从第三碳化硅层30朝向第四碳化硅层40而减少。更特定而言，第五碳化硅层50的氮浓度随着从第三碳化硅层30与第五碳化硅层50的边界(第三边界7)朝向第四碳化硅层40与第五碳化硅层50的边界(第四边界8)而实质上单调减少。氮浓度的测量位置是第五碳化硅层50的中央。第五碳化硅层50的氮浓度梯度的绝对值也可以大于第二碳化硅层20的氮浓度梯度的绝对值。
当在碳化硅外延层9中形成p型区时，空穴被注入到碳化硅外延层9内。为了将空穴的量减少至1/A所需的n型杂质层(第三碳化硅层30)的厚度XA表示为数学式3。具体而言，为了将空穴的量减少至1/100，将第三碳化硅层30的厚度X100计算为L·ln(100)。同样地，为了将空穴的量减少至1/1000，将第三碳化硅层30的厚度X1000计算为L·ln(1000)。在数学式3中，L为空穴的扩散长度，ln为自然对数。
XA＝L·ln(A)…(数学式3)
空穴的扩散长度(L)表示为数学式4。在数学式4中，D是扩散系数，τ是载流子寿命。假设温度为室温且扩散速度(μ)为10cm2/Vs，则D＝kT/qμ＝0.026V×10cm2/Vs＝0.26cm2/s。这里，k是玻尔兹曼系数，T是温度(K)，q是0.026V。根据T.Tawara et al.，“Short minoritycarrier lifetimes in highly nitrogen-doped 4H-SiC epilayers for suppressionof the stacking fault formation in PiN diodes”，J.Appl.Phys.120，115101(2016)，载流子寿命τ表示为数学式5。在数学式5中，N为载流子浓度。设想第三碳化硅层30的氮浓度与载流子浓度实质上相同，则为了将空穴的量降低至1/A所需的第三碳化硅层30的氮浓度与第三碳化硅层30的厚度的关系通过将数学式4以及数学式5代入数学式3而求出。
Figure BDA0002849000830000111
τ-1＝3.3×106+1.3×10-12×N+1.6×10-30×N2…(数学式5)
图4示出了为将空穴的量降低至1/A所需的第三碳化硅层30的氮浓度与第三碳化硅层30的厚度的关系。图4的X100表示为了将空穴的量减少至1/100所需的、第三碳化硅层30的氮浓度与第三碳化硅层30的厚度的关系。为了将注入主表面2侧的空穴的量减少到小于1/100，在将第三碳化硅层30的氮浓度设为Ncm-3、将第三碳化硅层30的厚度设为Xμm的情况下，X和N需要满足数学式1。图4的X1000表示为了将空穴的量减少至1/1000所需的、第三碳化硅层30的氮浓度与第三碳化硅层30的厚度的关系。为了将注入主表面2侧的空穴的量减少到小于1/1000，X和N需要满足数学式2。
接着，对碳化硅外延衬底的氮浓度的测量方法进行说明。
碳化硅外延衬底的氮浓度例如能够通过SIMS(Secondary Ion MassSpectrometry，二次离子质谱)进行测量。测量装置例如是由Cameca制造的二次离子质谱仪。测量节距例如为0.01μm。一次离子束(primary ion beam)是铯(Cs)。一次离子能量为14.5eV。二次离子的极性(secondary ion polarity)为负(negative)。氮浓度的测量位置是碳化硅外延衬底的中央。
(碳化硅外延衬底的制造装置)
接着，对本实施方式所涉及的碳化硅外延衬底100的制造装置200的结构进行说明。
如图5所示，碳化硅外延衬底100的制造装置200例如是热壁方式的水平型CVD(Chemical Vapor Deposition：化学气相沉积)装置。制造装置200主要具有反应室201、发热体203、石英管204、隔热材料205以及感应加热线圈206。
发热体203例如具有筒状的形状，在内部形成有反应室201。发热体203例如由石墨制造。隔热材料205包围发热体203的外周。隔热材料205以与石英管204的内周面接触的方式设置在石英管204的内部。感应加热线圈206例如沿着石英管204的外周面进行卷绕。感应加热线圈206构成为能够由外部电源(未图示)来供给交流电流。由此，对发热体203进行感应加热。作为结果，反应室201被发热体203加热。
反应室201是被发热体203包围而形成的空间。在反应室201内配置碳化硅衬底1。反应室201构成为能够对碳化硅衬底1进行加热。在反应室201设置有保持碳化硅衬底1的基座210。基座210构成为能够绕旋转轴212自转。
制造装置200具有气体导入口207和气体排出口208。气体排出口208与排气泵(未图示)连接。图5中的箭头表示气体的流动。气体从气体导入口207导入反应室201，并从气体排出口208排出。反应室201内的压力通过气体的供给量与气体的排出量的平衡来调整。
制造装置200具有气体供给部(未图示)，该气体供给部构成为能够将例如包含硅烷、氨、氢、丙烷的混合气体供给至反应室201。具体而言，气体供给部也可以具有：能够供给丙烷气体的储气瓶、能够供给氢气的储气瓶、能够供给硅烷气体的储气瓶以及能够供给氨气的储气瓶。
也可以在反应室201的轴向上使感应加热线圈206的卷绕密度改变。卷绕密度[匝/m]是指装置的轴向的每单位长度的线圈的圈数。例如，为了在上游侧使氨有效地热分解，上游侧的感应加热线圈206的卷绕密度也可以比下游侧的感应加热线圈206的卷绕密度高。
(碳化硅外延衬底的制造方法)
接着，对本实施方式所涉及的碳化硅外延衬底100的制造方法进行说明。
首先，制备碳化硅衬底1。例如通过升华法制造多型为4H-SiC的碳化硅单晶。接下来，例如通过线锯对碳化硅单晶进行切片，由此来制备碳化硅衬底1。碳化硅衬底1包含作为n型杂质的氮。碳化硅衬底1的导电型是n型。
如图6所示，碳化硅衬底1具有第一主面4和位于第一主面4的相反侧的第二主面3。第一主面4例如是相对于{0001}面以偏离角θ1向偏离方向倾斜的面。偏离角θ1大于0°且小于6°。偏离方向例如是<11-20>方向。碳化硅衬底1的第一主面4的直径例如为150mm。在碳化硅衬底1中，作为一个例子，以500/cm2至2000/cm2的面密度存在基面位错61。基面位错61在与{0001}面平行的方向上延伸。
接下来，碳化硅衬底1在反应室201内被配置在基座210上(参照图5)。例如，在反应室201的压力从大气压降低至1×10-6Pa左右之后，开始碳化硅衬底1的升温。碳化硅衬底1例如被加热至1600℃左右。
接下来，形成第一碳化硅层10(缓冲层)。具体而言，向反应室201供给包含硅烷气体、丙烷气体、氨气及氢气的混合气体。在反应室201内，各个气体被热分解，第一碳化硅层10在碳化硅衬底1上外延生长。基座210绕旋转轴212自转。碳化硅衬底1绕旋转轴212公转(参照图5)。
在形成第一碳化硅层10的工序中，硅烷气体、丙烷气体、氨气以及氢气各自的流量如下进行调整。具体而言，硅烷气体的流量例如被调整为60sccm。丙烷气体的流量例如被调整为19sccm。氢气的流量例如被调整为130slm。氨气的流量例如被调整为0.05sccm。如上所述，在碳化硅衬底1上形成第一碳化硅层10(参照图7)。
如图7所示，在碳化硅衬底1与第一碳化硅层10的界面(第一主面4)处，碳化硅衬底1中存在的基面位错61的99.9％以上被转化为贯通刃型位错62。贯通刃型位错62贯通第一碳化硅层10。
接下来，形成第二碳化硅层20。具体而言，向反应室201供给包含硅烷气体、丙烷气体、氨气及氢气的混合气体。在反应室201内，各个气体被热分解，第二碳化硅层20在第一碳化硅层10上外延生长。
在形成第二碳化硅层20的工序中，硅烷气体、丙烷气体、氨气以及氢气各自的流量如下进行调整。具体而言，硅烷气体的流量例如被调整为60sccm。丙烷气体的流量例如被调整为19sccm。氢气的流量例如被调整为130slm。氨气的流量被调整为随着时间的流逝而增加。具体而言，氨气的流量例如被调整为从0.05sccm单调增加至0.5sccm。如上所述，在第一碳化硅层10上形成第二碳化硅层20(参照图8)。从基面位错61转化而来的贯通刃型位错62的99.9％以上保持贯通刃型位错62的状态贯通第二碳化硅层20。即，从贯通刃型位错62恢复为基面位错61的比率为0.1％以下。
接下来，形成第三碳化硅层30。具体而言，向反应室201供给包含硅烷气体、丙烷气体、氨气及氢气的混合气体。在反应室201内，各个气体被热分解，第三碳化硅层30在第二碳化硅层20上外延生长。
在形成第三碳化硅层30的工序中，硅烷气体、丙烷气体、氨气以及氢气各自的流量如下进行调整。具体而言，硅烷气体的流量例如被调整为140sccm。丙烷气体的流量例如被调整为63sccm。氢气的流量例如被调整为130slm。氨气的流量例如被调整为0.5sccm。如上所述，在第二碳化硅层20上形成第三碳化硅层30(参照图9)。贯通刃型位错62贯通第三碳化硅层30。
接下来，形成第五碳化硅层50。具体而言，向反应室201供给包含硅烷气体、丙烷气体、氨气及氢气的混合气体。在反应室201内，各个气体被热分解，第五碳化硅层50在第三碳化硅层30上外延生长。
在形成第五碳化硅层50的工序中，硅烷气体、丙烷气体、氨气以及氢气各自的流量如下进行调整。具体而言，硅烷气体的流量例如被调整为140sccm。丙烷气体的流量例如被调整为63sccm。氢气的流量例如被调整为130slm。氨气的流量被调整为随着时间的流逝而减少。具体而言，氨气的流量例如被调整为从0.5sccm单调减少至0.02sccm。如上所述，在第三碳化硅层30上形成第五碳化硅层50。贯通刃型位错62贯通第五碳化硅层50。
接下来，形成第四碳化硅层40(漂移层)。具体而言，向反应室201供给包含硅烷气体、丙烷气体、氨气及氢气的混合气体。在反应室201内，各个气体被热分解，第四碳化硅层40在第五碳化硅层50上外延生长。
在形成第四碳化硅层40的工序中，硅烷气体、丙烷气体、氨气以及氢气各自的流量如下进行调整。具体而言，硅烷气体的流量例如被调整为140sccm。丙烷气体的流量例如被调整为63sccm。氢气的流量例如被调整为130slm。氨气的流量例如被调整为0.02sccm。如上所述，在第五碳化硅层50上形成第四碳化硅层40。贯通刃型位错62贯通第四碳化硅层40。
通过以上过程，制造具有碳化硅衬底1和碳化硅外延层9的碳化硅外延衬底100(参照图2)。碳化硅外延层9包括第一碳化硅层10、第二碳化硅层20、第三碳化硅层30、第四碳化硅层40以及第五碳化硅层50。
(碳化硅半导体器件)
接下来，对本实施方式所涉及的碳化硅半导体器件300的结构进行说明。
如图10所示，本实施方式所涉及的MOSFET300主要具有碳化硅外延衬底100、栅极绝缘膜81、栅极82、层间绝缘膜83、源极60以及漏极70。碳化硅外延衬底100的结构如上所述(参照图2)。碳化硅外延衬底100包括碳化硅衬底1和碳化硅外延层9。碳化硅外延层9具有第一碳化硅层10、第二碳化硅层20、第三碳化硅层30、第四碳化硅层40以及第五碳化硅层50。第四碳化硅层40包括漂移区11、体区12、源区13以及接触区18。
碳化硅衬底1包含基面位错61。基面位错61在{0001}面上延伸。碳化硅外延层9包含贯通刃型位错62。具体而言，第一碳化硅层10、第二碳化硅层20、第三碳化硅层30、第四碳化硅层40以及第五碳化硅层50分别包含贯通刃型位错62。贯通刃型位错62可以到达栅极沟槽23的底面21，也可以到达侧面22，还可以到达主表面2。
漂移区11设置在第五碳化硅层50上。漂移区11与第五碳化硅层50接触。漂移区11包含作为n型杂质的氮，具有n型的导电型。漂移区11为n型杂质区。漂移区11的氮浓度低于第一碳化硅层10的氮浓度。漂移区11的氮浓度例如为1×1015cm-3以上且3×1016cm-3以下。
体区12设置在漂移区11上。体区12例如包含铝(Al)等p型杂质，具有p型的导电型。体区12是p型杂质区。体区12的p型杂质的浓度也可以高于漂移区11的n型杂质的浓度。体区12与主表面2分离。
源区13以通过体区12而与漂移区11隔开的方式设置在体区12上。源区13例如包含氮或磷(P)等n型杂质，具有n型的导电型。源区13构成主表面2的一部分。源区13的n型杂质的浓度也可以高于体区12的p型杂质的浓度。源区13的n型杂质的浓度例如为1×1017cm-3以上且1×1019cm-3以下。
接触区18例如包含铝等p型杂质，具有p型的导电型。接触区18的p型杂质的浓度高于体区12的p型杂质的浓度。接触区18贯通源区13并与体区12接触。接触区18构成主表面2的一部分。接触区18的p型杂质的浓度例如为1×1018cm-3以上且1×1020cm-3以下。
如图10所示，栅极沟槽23具有侧面22和底面21。侧面22与主表面2相连。底面21与侧面22相连。侧面22贯通源区13和体区12而到达漂移区11。从另一角度而言，侧面22由源区13、体区12以及漂移区11构成。底面21位于漂移区11。从另一角度而言，底面21由漂移区11构成。底面21与第五碳化硅层50分离。同样地，底面与第三碳化硅层30分离。底面21例如是与主表面2平行的平面。侧面22相对于包含底面21的平面的角度θ2例如为45°以上且65°以下。角度θ2例如也可以是50°以上。角度θ2例如也可以是60°以下。
栅极绝缘膜81例如是氧化膜。栅极绝缘膜81例如由包含二氧化硅的材料构成。栅极绝缘膜81与侧面22以及底面21接触。栅极绝缘膜81在底面21与漂移区11接触。栅极绝缘膜81在侧面22与源区13、体区12以及漂移区11接触。栅极绝缘膜81也可以在主表面2与源区13接触。
栅极82设置在栅极绝缘膜81上。栅极82例如由包含导电性杂质的多晶硅构成。栅极82配置在栅极沟槽23的内部。具体而言，栅极82配置在栅极沟槽23的内部。栅极82的一部分也可以配置于主表面2上。栅极82与漂移区11、体区12以及源区13相对。
源极60(第一电极60)与主表面2接触。源极60具有接触电极63和源极布线64。源极布线64设置在接触电极63上。接触电极63在主表面2与源区13接触。接触电极63也可以在主表面2与接触区18接触。接触电极63例如由包含Ti(钛)、Al(铝)以及Si(硅)的材料构成。接触电极63与源区13欧姆接合。接触电极63也可以与接触区18欧姆接合。
漏极70(第二电极70)与第二主面3接触。漏极70在第二主面3与碳化硅衬底1接触。漏极70与漂移区11电连接。漏极70例如由包含NiSi(镍硅)或TiAlSi(钛铝硅)的材料构成。
层间绝缘膜83设置为分别与栅极82和栅极绝缘膜81接触。层间绝缘膜83例如由包含二氧化硅的材料构成。层间绝缘膜83使栅极82与源极60电绝缘。层间绝缘膜83的一部分也可以设置在栅极沟槽23的内部。源极布线64覆盖层间绝缘膜83。源极布线64例如由包含Al的材料构成。
(碳化硅半导体器件的制造方法)
接下来，对本实施方式所涉及的碳化硅半导体器件300的制造方法进行说明。
首先，制备上述的碳化硅外延衬底100(参照图2)。接下来，对碳化硅外延衬底100实施离子注入。对漂移区11的整个表面注入例如铝离子等能够赋予p型的p型杂质离子。由此，形成体区12。接下来，对体区12的整个表面离子注入例如磷(P)等n型杂质。由此，形成源区13。接下来，在形成接触区18的区域上形成具有开口部的掩模层(未图示)。接下来，向源区13注入例如铝离子等能够赋予p型的p型杂质离子。由此，形成分别与源区13和体区12接触的接触区18(参照图11)。
接下来，为了使注入到碳化硅外延衬底100中的杂质离子活化，实施活化退火。活化退火的温度优选为1500℃以上且1900℃以下，例如为1700℃左右。活化退火的时间例如为30分钟左右。活化退火的气氛优选为不活泼气体气氛，例如为Ar气氛。
接下来，在碳化硅外延衬底100上形成掩模层54(参照图12)。在掩模层54形成有开口部(第一开口部51)。掩模层54与源区13和接触区18接触。设置于掩模层54的第一开口部51位于源区13上。
接下来，形成栅极沟槽23。首先，在具有第一开口部51的掩模层54已形成于主表面2上的状态下对碳化硅外延衬底100进行蚀刻。具体而言，例如源区13的一部分和体区12的一部分通过蚀刻而被去除。作为蚀刻的方法，例如可以使用反应性离子蚀刻、特别是电感耦合等离子体反应性离子蚀刻。可以使用例如采用六氟化硫(SF6)或SF6与氧气(O2)的混合气体作为反应气体的电感耦合等离子体反应性离子蚀刻。通过蚀刻，在应形成栅极沟槽23的区域形成凹部，该凹部具有与主表面2大致垂直的侧部以及与侧部连续地设置且与主表面2大致平行的底。
接下来，在凹部中进行热蚀刻。热蚀刻可以在主表面2上形成有掩模层54的状态下通过在包含具有至少一种以上的卤素原子的反应性气体的气氛中加热来进行。至少一种以上的卤素原子包括氯(Cl)原子和氟(F)原子中的至少任一种。该气氛例如包含氯气(Cl2)、三氯化硼(BCl3)、SF6或四氟化碳(CF4)。例如，使用氯气与氧气的混合气体作为反应气体，并将热处理温度例如设为800℃以上且900℃以下来进行热蚀刻。需要说明的是，反应气体除了上述的氯气和氧气以外还可以包含载气。作为载气，例如能够使用氮气、氩气或氦气等。通过以上过程，在碳化硅外延衬底100的主表面2形成栅极沟槽23。
如图13所示，栅极沟槽23具有侧面22和底面21。侧面22贯通源区13和体区12而到达漂移区11。从另一角度而言，侧面22由源区13、体区12以及漂移区11构成。底面21位于漂移区11。从另一角度而言，底面21由漂移区11构成。底面21例如是与第二主面3平行的平面。侧面22相对于包含底面21的平面的角度θ2例如为45°以上且65°以下。角度θ2例如也可以为50°以上。角度θ2例如也可以为60°以下。
接下来，形成栅极绝缘膜。例如，通过对碳化硅外延衬底100进行热氧化，从而形成与源区13、体区12、漂移区11、接触区18以及主表面2接触的栅极绝缘膜81(参照图14)。具体而言，在含氧气氛中，例如在1300℃以上且1400℃以下的温度下对碳化硅外延衬底100进行加热。由此，形成与栅极沟槽23接触的栅极绝缘膜81。
接下来，也可以在一氧化氮(NO)气体气氛中对碳化硅外延衬底100进行热处理(NO退火)。在NO退火中，将碳化硅外延衬底100例如在1100℃以上且1400℃以下的条件下保持1小时左右。由此，向栅极绝缘膜81与体区12的界面区域导入氮原子。其结果，通过抑制在界面区域中形成界面态，从而能够提高沟道迁移率。
NO退火后，也可以进行采用氩气(Ar)作为气氛气体的Ar退火。Ar退火的加热温度例如为上述NO退火的加热温度以上。Ar退火的时间例如为1小时左右。由此，进一步抑制在栅极绝缘膜81与体区12的界面区域中形成界面态。需要说明的是，作为气氛气体，也可以采用氮气等其它不活泼气体来代替Ar气体。
接下来，实施形成栅极的工序。栅极82形成在栅极绝缘膜81上。栅极82例如通过LP-CVD(Low Pressure Chemical Vapor Deposition，低压化学气相沉积)法形成。栅极82形成为面对源区13、体区12和漂移区11中的每一个。
接下来，实施形成层间绝缘膜83的工序。具体而言，以覆盖栅极82且与栅极绝缘膜81接触的方式形成层间绝缘膜83。层间绝缘膜83例如通过CVD法形成。层间绝缘膜83例如是包含二氧化硅的材料。层间绝缘膜83的一部分也可以形成在栅极沟槽23的内部。
接下来，实施形成源极60的工序。源极60具有接触电极63和源极布线64。首先，进行蚀刻，使得在层间绝缘膜83和栅极绝缘膜81形成开口部(第二开口部52)。由此，在第二开口部52处，源区13和接触区18从层间绝缘膜83和栅极绝缘膜81露出(参照图15)。接下来，在主表面2处形成与源区13和接触区18接触的接触电极63。接触电极63例如通过溅射法形成。接触电极63例如由包含Ti、Al以及Si的材料构成。
接下来，实施合金化退火。与源区13和接触区18接触的接触电极63例如在900℃以上且1100℃以下的温度下保持5分钟左右。由此，接触电极63的至少一部分与碳化硅外延衬底100所包含的硅反应而硅化。由此，形成与源区13欧姆接合的接触电极63。接触电极63也可以与接触区18欧姆接合。接下来，形成与接触电极63接触的源极布线64。
接下来，实施形成漏极70的工序。例如通过溅射法形成与第二主面3接触的漏极70。漏极70例如由包含NiSi或TiAlSi的材料构成。通过以上过程，完成本实施方式所涉及的MOSFET 300(参照图10)。
上面以MOSFET为例对本公开所涉及的碳化硅半导体器件进行了说明，但本公开所涉及的碳化硅半导体器件并不限定于MOSFET。本公开所涉及的碳化硅半导体器件例如能够应用于IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)、SBD(SchottkyBarrier Diode：肖特基势垒二极管)、晶闸管、GTO(Gate Turn Off thyristor：门极可关断晶闸管)、PN二极管等。
接下来，对本实施方式所涉及的碳化硅外延衬底100和碳化硅半导体器件的作用效果进行说明。
例如在PN二极管等碳化硅半导体器件进行动作时，在碳化硅外延衬底100的表面侧注入空穴。当空穴从表面电极(第一电极60)侧向背面电极(第二电极70)侧移动的中途到达基面位错61时，基面位错61扩张而成为堆垛层错。一旦基面位错61成为堆垛层错，则会大幅阻碍电流的流动，因此碳化硅半导体器件的导通电阻增大。
在碳化硅衬底1中存在基面位错61的情况下，如果空穴从碳化硅外延层9移动至碳化硅衬底1，则在碳化硅衬底1中基面位错61会成为堆垛层错。为了抑制在碳化硅衬底1中基面位错61成为堆垛层错，需要在设置于碳化硅衬底1上的碳化硅外延层9内充分地减少空穴。
注入碳化硅半导体器件中的空穴的量取决于在碳化硅半导体器件中流动的电流密度。例如在车载用途的碳化硅半导体器件的情况下，采用的电流密度为100A/cm2以上且1000A/cm2以下左右。在电流密度为100A/cm2左右的情况下，最好使到达碳化硅衬底1的空穴的量为所注入的空穴的量的1/100以下。另外，在电流密度为1000A/cm2左右的情况下，最好使到达碳化硅衬底1的空穴的量为所注入的空穴的量的1/1000以下。
发明人们对用于抑制注入到碳化硅外延层9中的空穴到达碳化硅衬底1的对策进行了研究。其结果发现，通过在碳化硅外延层设置空穴抑制层(第三碳化硅层)并将第三碳化硅层的厚度和第三碳化硅层30的氮浓度控制为规定的值，从而能够有效地抑制注入到碳化硅外延层9的空穴到达碳化硅衬底1。具体而言，在将第三碳化硅层30的氮浓度设为Ncm-3、将第三碳化硅层30的厚度设为Xμm的情况下，X和N满足数学式1。
进而，发明人们还对用于防止存在于碳化硅衬底1中的基面位错61延续到碳化硅外延层9的主表面2的对策进行了研究。其结果发现，通过在第一碳化硅层10与第三碳化硅层30之间设置具有氮浓度梯度的第二碳化硅层20并使该氮浓度梯度为规定的值以下，从而能够有效地抑制存在于碳化硅衬底1中的基面位错61延续到碳化硅外延层9的主表面2。具体而言，从第二碳化硅层20与第三碳化硅层30的边界处的氮浓度减去第二碳化硅层20与第一碳化硅层10的边界处的氮浓度而得到的值除以第二碳化硅层20的厚度所得的值设为6×1023cm-4以下。
综上所述，根据本实施方式所涉及的碳化硅外延衬底100和碳化硅半导体器件，通过设置满足数学式1的第三碳化硅层30，从而能够大幅降低到达碳化硅衬底1的空穴的量。因而，能够抑制在碳化硅衬底1内基面位错61成为堆垛层错。另外，通过设置具有规定的氮浓度梯度的第二碳化硅层20，从而能够抑制存在于碳化硅衬底1中的基面位错61延续到碳化硅外延层9的主表面2。因而，能够抑制在碳化硅外延层9内基面位错61成为堆垛层错。即，根据本实施方式所涉及的碳化硅外延衬底100和碳化硅半导体器件，能够抑制基面位错61成为堆垛层错。
实施例
(样品制备)
首先，制备样品1-17所涉及的碳化硅外延衬底100。样品1-17所涉及的碳化硅外延衬底100具有碳化硅衬底1和碳化硅外延层9(参照图2)。碳化硅衬底1包含基面位错61。碳化硅外延层9包括第一碳化硅层10、第二碳化硅层20、第三碳化硅层30、第四碳化硅层40以及第五碳化硅层50。第二碳化硅层20的氮浓度在厚度方向上发生变化。第二碳化硅层20在厚度方向上的氮浓度梯度如表1中所示。样品1-17所涉及的碳化硅外延衬底100使用上述的制造方法来进行制造。
样品1-17所涉及的碳化硅外延衬底100的第一碳化硅层10的厚度为1μm。样品1-3和7-11所涉及的碳化硅外延衬底100的第二碳化硅层20的厚度为1μm。样品4-6所涉及的碳化硅外延衬底100的第二碳化硅层20的厚度为2.5μm。样品12-17所涉及的碳化硅外延衬底100的第二碳化硅层20的厚度为0.1μm。样品1-6和12-17所涉及的碳化硅外延衬底100的第三碳化硅层30的厚度为10μm。样品7-11所涉及的碳化硅外延衬底100的第三碳化硅层30的厚度为5μm。
Figure BDA0002849000830000231
(基面位错的评价方法)
对样品1-17所涉及的碳化硅外延衬底100的主表面2中有无基面位错61(BPD)进行评价。可通过蚀坑法来评价基面位错61是否存在于主表面2。在蚀坑法中，使用氢氧化钾(KOH)熔体作为蚀刻液。KOH熔体的温度设为500～550℃左右。蚀刻时间设为5～10分钟左右。蚀刻后，使用光学显微镜观察主表面2。主表面2中的测量位置的数量在面内设为9处。
主表面2中存在基面位错61的情况下，在主表面2中观测到源自基面位错61的蚀坑。源自基面位错61的蚀坑的形状典型地为椭圆形。另一方面，主表面2中不存在基面位错61的情况下，在主表面2中观测到源自贯通刃型位错62的蚀坑。源自贯通刃型位错62的蚀坑的形状典型地为六边形。综上所述，通过观察蚀坑的形状来判断在主表面2是否存在有基面位错61。
(基面位错的评价结果)
如表1所示，在样品12和14-17所涉及的碳化硅外延衬底100的主表面2中发现基面位错61。另一方面，在样品1-11和13所涉及的碳化硅外延衬底100的主表面2中未发现基面位错61。即，在第二碳化硅层20的氮浓度梯度(从第二碳化硅层20与第三碳化硅层30的边界处的氮浓度减去第二碳化硅层20与第一碳化硅层10的边界处的氮浓度而得到的值除以第二碳化硅层20的厚度所得的值)为6×1023cm-4以下时，未发现基面位错61。另一方面，在第二碳化硅层20的氮浓度梯度大于6×1023cm-4时，发现了基面位错61。综上所述，可以确认，通过将第二碳化硅层20的氮浓度梯度设为6×1023cm-4以下，从而能够减少碳化硅外延层9中的基面位错61。换言之，可以确认，通过将第二碳化硅层20的氮浓度梯度设为6×1023cm-4以下，从而使第一碳化硅层10中从基面位错61转化而来的贯通刃型位错62恢复为基面位错61的比率为0.1％以下。
应该理解的是，本次公开的实施方式及实施例在各方面都是说明性的而非限制性的。本发明的范围由权利要求书限定而非由上述实施方式限定，并且旨在包含在与权利要求书等同的含义和范围内的任何修改。
附图标记说明
1碳化硅衬底、2主表面、3第二主面、4第一主面、5第一边界、6第二边界、7第三边界、8第四边界、9碳化硅外延层、10第一碳化硅层、11漂移区、12体区、13源区、16第一平面、18接触区、20第二碳化硅层、21底面、22侧面、23栅极沟槽、30第三碳化硅层、40第四碳化硅层、50第五碳化硅层、51第一开口部、52第二开口部、54掩模层、60源极(第一电极)、61基面位错、62贯通刃型位错、63接触电极、64源极布线、70漏极(第二电极)、81栅极绝缘膜、82栅极、83层间绝缘膜、100碳化硅外延衬底、101第一方向、102第二方向、103第三方向、104第四方向、105第五方向、111直径、200制造装置、201反应室、203发热体、204石英管、205隔热材料、206感应加热线圈、207气体导入口、208气体排出口、210基座、212旋转轴、300碳化硅半导体器件(MOSFET)、N1第一氮浓度、N2第二氮浓度、N3第三氮浓度、N4第四氮浓度、T1第一厚度、T2第二厚度、T3第三厚度、T4第四厚度、T5第五厚度、θ1偏离角、θ2角度。

Claims (14)

1.一种碳化硅外延衬底，具备：
4H多型的碳化硅衬底，包含基面位错；以及
4H多型的碳化硅外延层，设置在所述碳化硅衬底上，
所述碳化硅外延层包括：
第一碳化硅层，设置在所述碳化硅衬底上；
第二碳化硅层，设置在所述第一碳化硅层上；
第三碳化硅层，设置在所述第二碳化硅层上；以及
第四碳化硅层，设置在所述第三碳化硅层上且构成主表面，
所述主表面相对于{0001}面以大于0°且为6°以下的角度倾斜，
所述第一碳化硅层、所述第二碳化硅层、所述第三碳化硅层以及所述第四碳化硅层中的各碳化硅层包含氮，
所述第二碳化硅层的氮浓度随着从所述第一碳化硅层朝向所述第三碳化硅层而增加，
从所述第三碳化硅层的氮浓度减去所述第一碳化硅层的氮浓度而得到的值除以所述第二碳化硅层的厚度所得的值为6×1023cm-4以下，
在将所述第三碳化硅层的氮浓度设为Ncm-3、将所述第三碳化硅层的厚度设为Xμm的情况下，X和N满足数学式1：
Figure FDA0002849000820000011
2.根据权利要求1所述的碳化硅外延衬底，其中，
X和N满足数学式2：
Figure FDA0002849000820000021
3.根据权利要求1或2所述的碳化硅外延衬底，其中，
所述第四碳化硅层的氮浓度低于所述第三碳化硅层的氮浓度。
4.根据权利要求1至3中任一项所述的碳化硅外延衬底，其中，
所述第四碳化硅层的氮浓度低于所述第一碳化硅层的氮浓度。
5.根据权利要求1至4中任一项所述的碳化硅外延衬底，其中，
所述碳化硅衬底的氮浓度高于所述第一碳化硅层的氮浓度且低于所述第三碳化硅层的氮浓度。
6.根据权利要求1至5中任一项所述的碳化硅外延衬底，其中，
所述第二碳化硅层的厚度为5μm以下。
7.根据权利要求1至6中任一项所述的碳化硅外延衬底，其中，
所述第三碳化硅层的厚度为20μm以下。
8.一种碳化硅半导体器件，具备：
4H多型的碳化硅衬底，包含基面位错；
4H多型的碳化硅外延层，设置在所述碳化硅衬底上；
第一电极，设置在所述碳化硅外延层上；以及
第二电极，与所述碳化硅衬底接触，
所述碳化硅衬底和所述碳化硅外延层各自的多型为4H-SiC，
所述碳化硅外延层包括：
第一碳化硅层，设置在所述碳化硅衬底上；
第二碳化硅层，设置在所述第一碳化硅层上；
第三碳化硅层，设置在所述第二碳化硅层上；以及
第四碳化硅层，设置在所述第三碳化硅层上且构成主表面，
所述主表面相对于{0001}面以大于0°且为6°以下的角度倾斜，
所述第一碳化硅层、所述第二碳化硅层、所述第三碳化硅层以及所述第四碳化硅层中的各碳化硅层包含氮，
所述第二碳化硅层的氮浓度随着从所述第一碳化硅层朝向所述第三碳化硅层而增加，
从所述第三碳化硅层的氮浓度减去所述第一碳化硅层的氮浓度而得到的值除以所述第二碳化硅层的厚度所得的值为6×1023cm-4以下，
在将所述第三碳化硅层的氮浓度设为Ncm-3、将所述第三碳化硅层的厚度设为Xμm的情况下，X和N满足数学式1。
9.根据权利要求8所述的碳化硅半导体器件，其中，
X和N满足数学式2。
10.根据权利要求8或9所述的碳化硅半导体器件，其中，
所述第四碳化硅层的氮浓度低于所述第三碳化硅层的氮浓度。
11.根据权利要求8至10中任一项所述的碳化硅半导体器件，其中，
所述第四碳化硅层的氮浓度低于所述第一碳化硅层的氮浓度。
12.根据权利要求8至11中任一项所述的碳化硅半导体器件，其中，
所述碳化硅衬底的氮浓度高于所述第一碳化硅层的氮浓度且低于所述第三碳化硅层的氮浓度。
13.根据权利要求8至12中任一项所述的碳化硅半导体器件，其中，
所述第二碳化硅层的厚度为5μm以下。
14.根据权利要求8至13中任一项所述的碳化硅半导体器件，其中，
所述第三碳化硅层的厚度为20μm以下。
CN201980041859.8A 2018-12-04 2019-08-08 碳化硅外延衬底及碳化硅半导体器件 Active CN112335057B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018227550 2018-12-04
JP2018-227550 2018-12-04
PCT/JP2019/031351 WO2020115951A1 (ja) 2018-12-04 2019-08-08 炭化珪素エピタキシャル基板および炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
CN112335057A true CN112335057A (zh) 2021-02-05
CN112335057B CN112335057B (zh) 2024-06-28

Family

ID=70974227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980041859.8A Active CN112335057B (zh) 2018-12-04 2019-08-08 碳化硅外延衬底及碳化硅半导体器件

Country Status (5)

Country Link
US (1) US20220059658A1 (zh)
JP (1) JP7388365B2 (zh)
CN (1) CN112335057B (zh)
DE (1) DE112019006020T5 (zh)
WO (1) WO2020115951A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7388365B2 (ja) 2018-12-04 2023-11-29 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
WO2024127817A1 (ja) * 2022-12-16 2024-06-20 富士電機株式会社 炭化珪素ｍｏｓｆｅｔインバータ回路および炭化珪素ｍｏｓｆｅｔインバータ回路の制御方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311348A (ja) * 2004-03-26 2005-11-04 Kansai Electric Power Co Inc:The バイポーラ型半導体装置およびその製造方法
CN1934677A (zh) * 2004-03-18 2007-03-21 克里公司 减少堆垛层错成核位置的光刻方法和具有减少的堆垛层错位置的结构
US20070290211A1 (en) * 2004-03-26 2007-12-20 The Kansai Electric Power Co., Inc. Bipolar Semiconductor Device and Process for Producing the Same
US20100199910A1 (en) * 2009-02-12 2010-08-12 Denso Corporation Method of manufacturing silicon carbide single crystal
JP2011114252A (ja) * 2009-11-30 2011-06-09 Toshiba Corp 半導体装置
JP2012028565A (ja) * 2010-07-23 2012-02-09 Kansai Electric Power Co Inc:The バイポーラ半導体素子の製造方法およびバイポーラ半導体素子
JP2014090057A (ja) * 2012-10-30 2014-05-15 Mitsubishi Electric Corp 炭化珪素半導体装置
JP2014205593A (ja) * 2013-04-12 2014-10-30 住友電気工業株式会社 炭化珪素単結晶およびその製造方法
WO2014192411A1 (ja) * 2013-05-29 2014-12-04 住友電気工業株式会社 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法
JP2015002207A (ja) * 2013-06-13 2015-01-05 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP2015188003A (ja) * 2014-03-26 2015-10-29 新日鐵住金株式会社 ＳｉＣ板状体における転位の面内分布評価方法
CN105762175A (zh) * 2015-01-06 2016-07-13 住友电气工业株式会社 碳化硅衬底、碳化硅半导体器件和制造碳化硅衬底的方法
JP5954856B2 (ja) * 2011-02-01 2016-07-20 ルネサスエレクトロニクス株式会社 縦チャネル型ノーマリオフ型パワーｊｆｅｔの製造方法
CN106711031A (zh) * 2016-12-15 2017-05-24 中国电子科技集团公司第五十五研究所 降低基平面位错对碳化硅外延层影响的方法
CN108292686A (zh) * 2015-12-02 2018-07-17 三菱电机株式会社 碳化硅外延基板及碳化硅半导体装置
CN108463871A (zh) * 2016-02-10 2018-08-28 住友电气工业株式会社 碳化硅外延衬底及制造碳化硅半导体器件的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109018A (ja) * 2009-11-20 2011-06-02 Kansai Electric Power Co Inc:The バイポーラ半導体素子
WO2016092887A1 (ja) * 2014-12-12 2016-06-16 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP2017019679A (ja) * 2015-07-08 2017-01-26 住友電気工業株式会社 炭化珪素エピタキシャル基板
JP2018029104A (ja) * 2016-08-16 2018-02-22 国立研究開発法人産業技術総合研究所 半導体装置およびその製造方法
JP6791274B2 (ja) * 2017-02-20 2020-11-25 日立金属株式会社 炭化ケイ素積層基板およびその製造方法
JP7388365B2 (ja) 2018-12-04 2023-11-29 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1934677A (zh) * 2004-03-18 2007-03-21 克里公司 减少堆垛层错成核位置的光刻方法和具有减少的堆垛层错位置的结构
JP2005311348A (ja) * 2004-03-26 2005-11-04 Kansai Electric Power Co Inc:The バイポーラ型半導体装置およびその製造方法
US20070290211A1 (en) * 2004-03-26 2007-12-20 The Kansai Electric Power Co., Inc. Bipolar Semiconductor Device and Process for Producing the Same
US20100199910A1 (en) * 2009-02-12 2010-08-12 Denso Corporation Method of manufacturing silicon carbide single crystal
JP2011114252A (ja) * 2009-11-30 2011-06-09 Toshiba Corp 半導体装置
JP2012028565A (ja) * 2010-07-23 2012-02-09 Kansai Electric Power Co Inc:The バイポーラ半導体素子の製造方法およびバイポーラ半導体素子
JP5954856B2 (ja) * 2011-02-01 2016-07-20 ルネサスエレクトロニクス株式会社 縦チャネル型ノーマリオフ型パワーｊｆｅｔの製造方法
JP2014090057A (ja) * 2012-10-30 2014-05-15 Mitsubishi Electric Corp 炭化珪素半導体装置
JP2014205593A (ja) * 2013-04-12 2014-10-30 住友電気工業株式会社 炭化珪素単結晶およびその製造方法
WO2014192411A1 (ja) * 2013-05-29 2014-12-04 住友電気工業株式会社 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法
JP2015002207A (ja) * 2013-06-13 2015-01-05 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP2015188003A (ja) * 2014-03-26 2015-10-29 新日鐵住金株式会社 ＳｉＣ板状体における転位の面内分布評価方法
CN105762175A (zh) * 2015-01-06 2016-07-13 住友电气工业株式会社 碳化硅衬底、碳化硅半导体器件和制造碳化硅衬底的方法
CN108292686A (zh) * 2015-12-02 2018-07-17 三菱电机株式会社 碳化硅外延基板及碳化硅半导体装置
CN108463871A (zh) * 2016-02-10 2018-08-28 住友电气工业株式会社 碳化硅外延衬底及制造碳化硅半导体器件的方法
CN106711031A (zh) * 2016-12-15 2017-05-24 中国电子科技集团公司第五十五研究所 降低基平面位错对碳化硅外延层影响的方法

Also Published As

Publication number Publication date
CN112335057B (zh) 2024-06-28
JP7388365B2 (ja) 2023-11-29
US20220059658A1 (en) 2022-02-24
WO2020115951A1 (ja) 2020-06-11
DE112019006020T5 (de) 2021-09-02
JPWO2020115951A1 (ja) 2021-10-28

Similar Documents

Publication Publication Date Title
US10697086B2 (en) Method for manufacturing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and apparatus for manufacturing silicon carbide epitaxial substrate
US20190013198A1 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
US20170275779A1 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP6856156B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US10811500B2 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
US10825903B2 (en) Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
US8809945B2 (en) Semiconductor device having angled trench walls
CN112335057B (zh) 碳化硅外延衬底及碳化硅半导体器件
JP6954316B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
US12020927B2 (en) Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP7415558B2 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2020155687A (ja) 半導体エピタキシャルウェハ、半導体素子、および半導体エピタキシャルウェハの製造方法
US11735415B2 (en) Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP6658257B2 (ja) 炭化珪素半導体装置
WO2017051611A1 (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
WO2024058044A1 (ja) 炭化珪素エピタキシャル基板、エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
WO2013140122A1 (en) Forming silicon dioxide on silicon carbide

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant