JP2015002207A - SiCエピタキシャルウェハ及びその製造方法 - Google Patents

SiCエピタキシャルウェハ及びその製造方法 Download PDF

Info

Publication number
JP2015002207A
JP2015002207A JP2013124838A JP2013124838A JP2015002207A JP 2015002207 A JP2015002207 A JP 2015002207A JP 2013124838 A JP2013124838 A JP 2013124838A JP 2013124838 A JP2013124838 A JP 2013124838A JP 2015002207 A JP2015002207 A JP 2015002207A
Authority
JP
Japan
Prior art keywords
gas
sic epitaxial
substrate
sic
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013124838A
Other languages
English (en)
Other versions
JP6122704B2 (ja
Inventor
啓介 深田
Keisuke Fukada
啓介 深田
晶 宮坂
Akira Miyasaka
晶 宮坂
裕 田島
Yutaka Tajima
裕 田島
賢治 百瀬
Kenji Momose
賢治 百瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2013124838A priority Critical patent/JP6122704B2/ja
Publication of JP2015002207A publication Critical patent/JP2015002207A/ja
Application granted granted Critical
Publication of JP6122704B2 publication Critical patent/JP6122704B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】BPD及び積層欠陥密度が低くかつ低ステップバンチングのエピタキシャル層を備えたSiCエピタキシャルウェハの製造方法を提供する。
【解決手段】本発明のSiCエピタキシャルウェハの製造方法は、基板の温度を1570℃以上1610℃以下にして、表面に水素ガスをキャリアガスに用いてSiHガスとCガスとを濃度比C/Siが0.7〜1.2で同時に供給すると共にドーパントガスを供給して第1のSiCエピタキシャル層を形成する工程と、原料ガスの供給を同時に停止し、基板の温度を同じ温度に維持したまま、2分間以上の時間、水素ガスだけを供給する工程と、基板の温度を同じ温度に維持したまま、その層上に水素ガスをキャリアガスに用いて原料ガスの濃度比C/Siが0.7〜1.2で同時に供給すると共にドーパントガスを供給して第2のSiCエピタキシャル層を形成する工程と、を含む。
【選択図】図1

Description

本発明はSiCエピタキシャルウェハ及びその製造方法に関するものである。
地球温暖化問題への対応として、省エネルギー技術の向上が求められている。多くの技術項目が取り上げられている中、電力変換時のエネルギーロスを低減するパワーエレクトロニクス技術は、基幹技術として位置づけられている。パワーエレクトロニクスは、従来シリコン(Si)半導体を用いて技術改良がなされ性能を向上させてきたが、シリコンの材料物性の限界からその性能向上も限界に近づきつつあると言われている。そのため、シリコンに対して、バンドギャップは約3倍、絶縁破壊電界強度は約10倍、熱伝導度は約3倍等という優れた物性を有する炭化珪素(SiC)に期待が集まっている。
SiCデバイスの実用化の促進には、高品質の結晶成長技術、高品質のエピタキシャル成長技術の確立が不可欠である。
SiCは多くのポリタイプを有するが、実用的なSiCデバイスを作製する為に主に使用されているのは4H−SiCである。
SiCデバイスは、昇華再結晶法等で成長させたSiCのバルク単結晶から加工して得られたSiC単結晶基板上に、化学的気相成長法(Chemical Vapor Deposition:CVD)等によってデバイスの活性領域となるSiCエピタキシャル膜を成長させたSiCエピタキシャルウェハ(以下、「SiCエピウェハ」あるいは単に「エピウェハ」ということがある)を用いて作製されるのが一般的である。エピタキシャル膜(以下、「エピ膜」ということがある)中には基板に用いているポリタイプと異なるポリタイプが混入しやすく、例えば、基板に4H−SiCを使った場合には3C−SiCや8H−SiCが混入する。これらの混入を抑制するため、SiC単結晶基板を(0001)面(c面)から<11−20>方向に10°以内のオフ角で傾斜させてステップ密度を故意に高くした面を成長面として、ステップの横方向への結晶成長(ステップフロー成長)によって形成するのが一般的である。
SiC単結晶基板には線状の結晶欠陥として3種類の転位(貫通螺旋転位、貫通刃状転位、基底面転位)が内在することが知られている。転位線の方向が(0001)面にほぼ垂直な貫通螺旋転位(Threading Screw Dislocation:TSD)はc軸方向に伝播するバーガースベクトルが<0001>あるいはその2倍の転位である。また、同様に転位線の方向が(0001)面にほぼ垂直な貫通刃状転位(ThreadingEdge Dislocation:TED)はc軸方向に伝播するバーガースベクトルが1/3<11−20>の転位である。更に、(0001)面と平行な基底面転位(Basal Plane Dislocation:BPD)はc面に存在するバーガースベクトルが1/3<11−20>、1/3<2−110>、1/3<12−10>等の転位である。
SiCエピタキシャルウェハを作製するのに用いられるSiC単結晶基板として現在市販されているのは、SiCの(0001)面から4°あるいは8°傾けた面を主面とする基板(4°オフ基板、8°オフ基板)である。
オフ角のないSiC単結晶基板(主面が(0001)面に平行)では基底面転位(BPD)が表面(主面)に露出することはないが、オフ角を有するSiC単結晶基板では表面(主面)に基底面転位(BPD)が露出しているため、基底面転位(BPD)がエピタキシャル膜に伝播し得る。その際、エピタキシャル膜に伝播した基底面転位(BPD)のうち、80〜90%程度あるいはそれ以上のものが、転位のエネルギーが小さい貫通刃状転位(TED)に変換する(例えば、非特許文献1、特許文献1)。
また、非特許文献1には、SiC単結晶基板とエピタキシャル膜との界面での基底面転位(BPD)から貫通刃状転位(TED)への変換が、SiC単結晶基板の表面と基底面転位(BPD)との間に鏡像力が働く結果として解釈される旨、記載されている。
図8(a)は、SiC単結晶基板中の基底面転位(BPD)がそのままエピタキシャル膜に伝播していく様子を説明するための摸式図である。
基底面転位(BPD)(符号A)は基板中で(0001)面(符号H)に平行に存在し、基板とエピタキシャル膜との界面で貫通刃状転位(TED)に変換することなく、そのままエピタキシャル膜に引き継がれている。
図8(b)は、SiC単結晶基板中の基底面転位(BPD)がエピタキシャル膜に伝播する際に、貫通刃状転位(TED)に変換していく様子を説明するための摸式図である。
基底面転位(BPD)(符号A)は基板中で(0001)面(符号H)に平行に存在しているが、基板とエピタキシャル膜との界面で貫通刃状転位(TED)(符号B)に変換して、エピタキシャル膜の成長と共にエピタキシャルウェハの表面まで延びている。
エピタキシャル膜中の貫通刃状転位(TED)のデバイスへの悪影響に関する報告は現在のところ極めて少ない。このことは、貫通刃状転位(TED)がデバイスに与える影響は、デバイスの構造やプロセスに依存し、限定的である可能性を示している。一方、エピタキシャル膜中の基底面転位(BPD)はデバイスの信頼性を悪化させることが多数報告されている。基底面転位(BPD)がデバイスに与える悪影響は明らかになっている。SiC単結晶基板中の基底面転位密度を低減させることが容易ではないことから、SiC単結晶基板の基底面転位(BPD)がエピタキシャル膜に伝播する際に貫通刃状転位(TED)に変換される変換効率を高める技術の開発が望まれている(例えば、特許文献2)。
基底面転位(BPD)から貫通刃状転位(TED)への変換率(以下、BPD→TED変換率ということがある)を向上させる手法としては、炭素と珪素の原子数比(C/Si)比を上げる方法(非特許文献2)、成長速度を下げる方法(非特許文献2)、エピタキシャル成長前の基板に水素エッチングを施す方法(非特許文献3,4)、窒素濃度の異なるエピタキシャル層(以下、エピ層ということがある)を複数積む方法(特許文献2)、エピタキシャル成長の途中で成長中断を入れる方法(特許文献2,3)等が知られている。
特許文献2には、SiC単結晶基板上に基板と同程度のドナー濃度を有するエピタキシャル層(例えば、バッファ層)とそれより低いドナー濃度を有するエピタキシャル層(例えば、ドリフト層)を備えるエピウェハにおいて、そのドナー濃度が異なる二層のエピタキシャル層間の界面における、BPD→TED変換率と、ドーパントである窒素の濃度との関係について、以下のように説明されている。
n型のドーパントである窒素は炭化珪素(SiC)中の炭素サイトに置換することによってドナーとなるが、炭素の四面体配位共有結合半径が0.077nmであるのに対して窒素の半径は0.070nmと小さい。従って、窒素のドーピングに伴い炭化珪素の結晶は縮小する。例えば、高濃度のエピタキシャル層としてのバッファ層のドナー濃度は通常1018cm−3台であるのに対して、低濃度のエピタキシャル層としてのドリフト層のドナー濃度は1014〜1017cm−3であるから、高濃度のエピタキシャル層の方が低濃度のエピタキシャル層より結晶は縮んでいる。そうすると、これら二層の界面近くのドリフト層には圧縮応力が働いている。そのため、バッファ層から伝播してきたBPDはドリフト層にそのまま伝わりにくく、折れ曲がってTEDに変換されるような作用をドリフト層から受ける。そして、その作用は窒素濃度(ドナー濃度)の差が大きいほど大きくなるというものである。
特許第4850960号公報 特開2009−295728号公報 特許第4842094号公報 特許第4959763号公報 特開2012−51795号公報
S. Ha et al. J. Cryst. Growth 244 (2002) 257 T. Ohno et al. J. Cryst. Growth 271 (2004) 1 H. Tsuchida et al. Mat. Sci. Forum 483-485 (2005) 97 K. Kojima et al. Mat. Sci. Forum 527-529 (2006) 147 S. Izumi et al. Appl. Phys. Lett. 86 (2005) 202108
しかしながら、非特許文献2のC/Si比を上げる方法ではステップバンチングが発生しやすくなり、非特許文献2の成長速度を下げる方法では生産性の低下が懸念される。非特許文献3,4のエピ前基板に水素エッチングを施す方法では、エッチング時間を長くするほど変換率が上昇しているが、それによるエピタキシャル膜表面モフォロジーの悪化が懸念される。
また、特許文献2には、その窒素濃度の異なるエピタキシャル層の間の界面に成長中断を入れることが記載されているが、8°オフ基板を用いた場合の実施例しか記載がない。4°オフ基板上のエピ膜は8°オフ基板上のエピ膜よりも表面のモフォロジーが悪化しやすく、4°オフ基板を用いた場合、成長中断を入れることによる表面モフォロジーの悪化が懸念される。
すなわち、4°程度のオフ角では8°のオフ角の場合に比べて、ウェハ表面のテラス幅が2倍になるため、ステップ端に取り込まれるマイグレーション原子の取り込まれ速度、すなわちステップ端の成長速度にバラツキが生じやすくなる。その結果、遅い成長速度を持つステップに速い成長速度を持つステップが追いついて合体し、ステップバンチングが発生してしまう。ここで、ステップバンチングとは、表面において原子ステップ(通常2〜10原子層程度)が集まって合体する現象をいい、この表面の段差自体を指すこともある。8°オフ基板では、成長中断を入れたとしてもそれがステップバンチングの発生を誘発するおそれはないが、4°オフ基板では、成長中断がステップバンチングの発生を促進することが懸念される(このことは、4°未満のオフ基板についても同様である)。また、このようなステップバンチングの他に、本発明者らによって最近、新たなタイプのステップバンチングの存在が確認され、4°オフ基板のステップバンチングについてその新たなタイプのステップバンチングも含めてステップバンチングフリーのエピウェハを作製できる技術が開発された(特許文献4)。4°オフ基板では容易にステップバンチングが発生してしまうため、成長中断という新たな工程がステップバンチングの発生にどのように影響するのか予測がつかない。
特許文献2では、4°オフ基板を用いた場合に、成長中断を入れることによる、ステップバンチング等の表面モフォロジーへの影響については何ら検討がなされていない。
さらに、特許文献2には、実施例で示されている成長中断時間は30秒のみであって、この時間が8°オフ基板におけるBPD→TED変換にとって最適な時間であるかは何ら検討がなされていない。
以上の通り、特許文献2から、4°オフ基板において、ステップバンチングの発生を抑制しつつ、成長中断を入れることができるのか、当業者であっても容易には予測がつかないし、当然に、4°オフ基板において、最適な成長中断時間を容易に予測することはできない。
また、特許文献3では同じ窒素濃度のエピ層内で成長中断を入れているが、8°オフ基板を用いた場合の実施例しかない。特許文献3においても、4°オフ基板を用いた場合に、成長中断がステップバンチング密度等の表面モフォロジーに与える影響については何ら検討がなされていない。
特許文献3からも、4°オフ基板において、ステップバンチングの発生を抑制しつつ、成長中断を入れることができるのか否か、当業者であっても容易には予測がつかないし、当然に、4°オフ基板において、最適な成長中断時間を容易に予測することはできない。
また、エピ成長温度を高温にするほど積層欠陥密度を低くしやすいことが知られている(例えば、特許文献5、非特許文献5参照)。従って、積層欠陥密度の低減のためには、成長速度に応じて十分な高温でエピタキシャル成長させることが好ましい。しかし、エピ成長温度を高温にするほど成長面が荒れるのでBPD→TED変換には好ましくないとも考えられる。特許文献2及び3に記載されている実施例はそれぞれ、成長温度を1500℃、1550℃とした例である。これらの文献に基づいて、1500℃、1550℃より高いエピ成長温度範囲で、SiCエピタキシャル層の成長や欠陥の形成状況がBPD→TED変換へ与える影響を推測することは困難である。
本発明は、上記事情を鑑みてなされたもので、0.4°〜5°のオフ角の基板が用いられ、基底面転位(BPD)密度及び積層欠陥密度が低くかつステップバンチングが低減されたエピタキシャル層を備えたSiCエピタキシャルウェハ及びその製造方法を提供することを目的とする。
上記状況の中、本発明者らは鋭意検討を重ねて、4°オフ基板を用いたSiCエピタキシャルウェハについて、ステップバンチングの発生を抑制しつつ、BPD→TED変換率を向上させると共に積層欠陥密度を低減させる方法を見い出し、本発明を完成させた。
本発明者らは、まず、ステップバンチングとBPD→TED変換との関係について、鏡像力の観点から検討した。エピ膜表面の平坦性が高くなるほど、基板内のBPDには強い鏡像力が働くと考えられる。この鏡像力は転位を表面方向に向かせる力である。本発明で想定しているSiC単結晶基板のオフ角は4°程度もしくはそれ以下の角度であるから、(0001)面に平行なBPDよりも(0001)面に対して垂直に延びるTEDの方が表面に近い方向を向いている。そのため、鏡像力が強くなるほど、BPDはTEDに変換されやすくなる。鏡像力はエピ膜表面の平坦性が高くなるほど強くなるから、エピ膜表面の平坦性が高くなるほどBPDはTEDに変換されやすくなる。すなわち、ステップバンチングが少なく平坦な表面(界面)ほど、BPDはTEDに変換されやすくなる。
このように鏡像力という観点から、ステップバンチングフリーの技術は、BPD→TED変換率の向上に効果的であると考えられる。
本発明は、鏡像力という観点から、特許文献4のステップバンチングフリーの技術を、BPD→TED変換率の向上に適用したものである。ただ、本発明は単に特許文献4のステップバンチングフリーの技術を適用するだけでなく、それに加えて、鏡像力をできるだけ大きくするために、表面を原子もしくは分子レベルで平坦にした上で、エピタキシャル層を形成するという技術思想を含むものである。すなわち、本発明は表面を原子もしくは分子レベルで平坦にするのに最適な水素ガスエッチングを施した上で、最上層のエピタキシャル層を形成するという工程を含むものである。
本発明のSiCエピタキシャルウェハはSiC単結晶基板上に高濃度のエピタキシャル層と低濃度のエピタキシャル層とが積層されたものが対象であるが、本発明では、ステップバンチングフリーの技術を用いて形成した高濃度のエピタキシャル層の表面に、層を形成しないで残っているSi原子やC原子等を水素ガスエッチングによって除去して原子もしくは分子レベルで平坦な表面を準備した上で、低濃度のエピタキシャル層の形成を開始する。ここで、水素ガスエッチングによって、層を形成しないで残っているSi原子やC原子等が除去されることを実際に観察することは困難であるが、水素ガスエッチングがそのような作用効果を奏することは当業者であれば、理解できる。
一方、エピタキシャル層に入る積層欠陥の密度は基板温度(エピ成長温度)を高くするほど低下することが知られているが、基板温度を高くすると成長表面が荒れるため、鏡像力が低下し、その結果、BPD→TED変換率が低下するおそれがある。すなわち、基板温度を高くすることは積層欠陥密度を低下させることができるものの、トレードオフとしてBPD→TED変換率が低下すると考えられる。
本発明者らは、幅広い基板温度範囲において、高濃度のエピタキシャル層の形成と低濃度のエピタキシャル層の形成の間に行う水素ガスエッチングの実施時間(成長中断時間)と、SiCエピタキシャルウェハの最上層である低濃度のエピタキシャル層におけるBPDの密度との関係を丹念に調べることにより、低ステップバンチング密度を維持しつつ、BPD→TED変換率の向上に最適でかつ積層欠陥密度が低減できる、水素ガスエッチングの実施時間(成長中断時間)及び基板温度範囲を見い出したのである。
上記の目的を達成するために、本発明は以下の構成を採用した。
(1)0.4°〜5°のオフ角で傾斜させたn型の4H−SiC単結晶基板上に順に、第1のドナー濃度を有する第1のSiCエピタキシャル層と第1のドナー濃度よりも低い第2のドナー濃度を有する第2のSiCエピタキシャル層とを備えたSiCエピタキシャルウェハの製造方法であって、SiC単結晶基板を、その表面の格子乱れ層が3nm以下となるまで研磨する工程と、水素雰囲気下で、前記研磨後の基板の温度を1400〜1610℃にしてその表面を清浄化する工程と、前記基板の温度を1570℃以上1610℃以下にして、前記清浄化後の基板の表面に、水素ガスをキャリアガスに用いてSiHガスとCガスとを濃度比C/Siが0.7〜1.2で同時に供給すると共に、ドーパントガスを供給して第1のSiCエピタキシャル層を形成する工程と、前記SiHガスとCガスの供給を同時に停止し、前記基板の温度を1570℃以上1610℃以下にしたまま、2分間以上の時間、水素ガスだけを供給する工程と、前記基板の温度を1570℃以上1610℃以下にしたまま、前記第1のSiCエピタキシャル層上に、水素ガスをキャリアガスに用いてSiHガスとCガスとを濃度比C/Siが0.7〜1.2で同時に供給すると共に、ドーパントガスを供給して第2のSiCエピタキシャル層を形成する工程と、前記SiHガスとCガスの供給を同時に停止する工程と、を備えたことを特徴とするSiCエピタキシャルウェハの製造方法。
(2)前記第1のSiCエピタキシャル層を形成する工程、前記水素ガスだけを供給する工程及び前記第2のSiCエピタキシャル層を形成する工程について、基板の温度を1590℃以上1605℃以下にして行うことを特徴とする(1)に記載のSiCエピタキシャルウェハの製造方法。
(3)前記水素ガスだけを供給する工程において、2分間以上20分間以下の時間、水素ガスだけを供給することを特徴とする(1)又は(2)のいずれかに記載のSiCエピタキシャルウェハの製造方法。
(4)0.4°〜5°のオフ角で傾斜させたn型の4H−SiC単結晶基板上に順に、第1のドナー濃度を有する第1のSiCエピタキシャル層と第1のドナー濃度よりも低い第2のドナー濃度を有する第2のSiCエピタキシャル層とを備えたSiCエピタキシャルウェハであって、基底面転位密度が0.5cm−2以下でかつ積層欠陥密度が1.0cm−2以下であることを特徴とするSiCエピタキシャルウェハ。
上記の構成によれば、基底面転位(BPD)密度及び積層欠陥密度が低くかつステップバンチングが低減されたエピタキシャル層を備えたSiCエピタキシャルウェハを提供することができる。
本発明のSiCエピタキシャルウェハ、及び、SiCエピタキシャルウェハの製造方法を用いて作製されるSiCエピタキシャルウェハの断面模式図である。 SiCエピタキシャルウェハのトポグラフィ像であり、(a)は成長中断を入れなかったもの、(b)は成長中断を入れたものである。 KOH処理後の微分干渉顕微鏡によって観察された顕微鏡像を示すものであり、(a)は図2(a)と同じSiCエピタキシャルウェハのものであり、(b)は図2(b)と同じSiCエピタキシャルウェハのものである。 (a)は基板温度を1580℃にして作製したSiCエピタキシャルウェハのBPD面密度を示すグラフであり、(b)は基板温度を1600℃にして作製したSiCエピタキシャルウェハのBPD面密度を示すグラフである。 (a)は、図4(b)に示した実施例と同じ条件で成長させたSiCエピタキシャルウェハのカンデラ像であり、(b)はAFM像である。 SiCエピタキシャルウェハのBPD面密度の成長中断時間依存性を示すグラフである。 BPD面密度及び積層欠陥面密度の基板温度依存性を示すグラフであり、(a)は成長中断を入れなかったもの、(b)は成長中断を入れたものである。 (a)はSiC単結晶基板中のBPDがそのままエピタキシャル膜に伝播していく様子を説明するための摸式図であり、(b)はSiC単結晶基板中のBPDがエピタキシャル膜に伝播する際にTEDに変換していく様子を説明するための摸式図である。
以下、本発明を適用したSiCエピタキシャルウェハ及びその製造方法について、図面を用いて詳細に説明する。
[SiCエピタキシャルウェハの製造方法]
以下、本発明の一実施形態であるSiCエピタキシャルウェハの製造方法について詳細に説明する。
本発明の一実施形態であるSiCエピタキシャルウェハの製造方法は、0.4°〜5°のオフ角で傾斜させたn型の4H−SiC単結晶基板上に順に、第1のドナー濃度を有する第1のSiCエピタキシャル層と第1のドナー濃度よりも低い第2のドナー濃度を有する第2のSiCエピタキシャル層とを備えたSiCエピタキシャルウェハの製造方法であって、SiC単結晶基板を、その表面の格子乱れ層が3nm以下となるまで研磨する工程と、水素雰囲気下で、前記研磨後の基板の温度を1400〜1610℃にしてその表面を清浄化する工程と、前記基板の温度を1570℃以上1610℃以下にして、前記清浄化後の基板の表面に、水素ガスをキャリアガスに用いてSiHガスとCガスとを濃度比C/Siが0.7〜1.2で同時に供給すると共に、ドーパントガスを供給して第1のSiCエピタキシャル層を形成する工程と、前記SiHガスとCガスの供給を同時に停止し、前記基板の温度を1570℃以上1610℃以下にしたまま、2分間以上の時間、水素ガスだけを供給する工程と、前記基板の温度を1570℃以上1610℃以下にしたまま、前記第1のSiCエピタキシャル層上に、水素ガスをキャリアガスに用いてSiHガスとCガスとを濃度比C/Siが0.7〜1.2で同時に供給すると共に、ドーパントガスを供給して第2のSiCエピタキシャル層を形成する工程と、前記SiHガスとCガスの供給を同時に停止する工程と、を備えたものである。
<SiC単結晶基板>
SiC単結晶基板としてはいずれのポリタイプのものも用いることができる。SiCデバイスの基板としては昇華法等で作製したバルク結晶から加工したSiC単結晶基板を用いる。
SiC単結晶基板のオフ角は0.4°〜5°である。0.4°はステップフロー成長をさせることが可能なオフ角として下限といえるものである。
SiC単結晶基板が2インチ程度までのサイズの場合では SiC単結晶基板のオフ角は主に8°が用いられてきた。このオフ角においてはウェハ表面のテラス幅が小さく、容易にステップフロー成長が得られるが、オフ角が大きいほど、SiCインゴットから得られるウェハ枚数が少なくなるため、3インチ以上のSiC基板においては、主に4°程度のオフ角のものが用いられている。
低オフ角になるほど、SiC単結晶基板の表面のテラス幅が大きくなるため、ステップ端に取り込まれるマイグレーション原子の取り込まれ速度、すなわちステップ端の成長速度にバラツキが生じやすく、その結果、遅い成長速度のステップに速い成長速度のステップが追いついて合体し、ステップバンチングが発生しやすい。また、例えば、0.4°のオフ角の基板では4°のオフ角の基板に比べてテラス幅は10倍になり、ステップフロー成長させる長さが一桁長くなるので、4°のオフ角の基板で用いられてきたステップフロー成長の条件を調整する必要がある点に留意する必要がある。
SiC単結晶基板としてはSiCエピタキシャル層の成長面が凸状に加工されたものを用いることができる。
SiCエピタキシャルウェハの製造(SiCエピタキシャル層の形成(成長))の際、SiC単結晶基板の裏面は加熱されたサセプタから直接加熱されるが、おもて面(SiCエピタキシャル層の形成面)は真空空間に剥き出しの状態にあり、直接加熱されない。さらに、キャリアガスである水素がおもて面上を流れるため、熱が持ち去られる。これらの事情から、エピタキシャル成長時のおもて面は裏面に対して低い温度になる。この温度差に起因して熱膨張の大きさがおもて面は裏面よりも小さく、エピタキシャル成長時にはSiC単結晶基板はおもて面が凹むように変形する。そこで、SiC単結晶基板としてSiCエピタキシャル層の成長面が凸状に加工されたものを用いることで、SiC単結晶基板としてエピタキシャル成長時の基板の凹み(反り)を解消した状態でエピタキシャル成長を行うことが可能となる。
<研磨工程>
研磨工程では、4H−SiC単結晶基板をその表面の格子乱れ層が3nm以下となるまで研磨する。
「格子乱れ層」とは、特許文献4の図7及び図8に示されている通り、TEMの格子像(格子が確認できる像)において、SiC単結晶の原子層(格子)に対応する縞状構造又はその縞の一部が明瞭になっていない層をいう。
以下に、本工程の実施形態について説明する。
研磨工程は、通常ラップと呼ばれる粗研磨、ポリッシュとよばれる精密研磨、さらに超精密研磨である化学的機械研磨(以下、CMPという)など複数の研磨工程が含まれる。研磨工程は湿式で行われることが多いが、この工程で共通するのは、研磨布を貼付した回転する定盤に、研磨スラリーを供給しつつ、炭化珪素基板を接着した研磨ヘッドを押しあてて行われることである。本発明で用いる研磨スラリーは、基本的にはそれらの形態で用いられるが、研磨スラリーを用いる湿式研磨であれば形態は問わない。
砥粒として用いられる粒子は後述するpH領域において溶解せず分散する粒子であればよい。本発明においては研磨液のpHが2未満であるのが好ましく、この場合、研磨粒子としてはダイヤモンド、炭化珪素、酸化アルミニウム、酸化チタン、酸化ケイ素などが使用できる。本発明において砥粒として用いられるのは平均径1〜400nm、望ましくは10〜200nm、さらに望ましくは10〜150nmの研磨粒子である。良好な最終仕上げ面を得るためには、粒子径の小さなものが安価に市販されている点でシリカが好適である。さらに好ましくはコロイダルシリカである。コロイダルシリカ等の研磨剤の粒径は、加工速度、面粗さ等の加工特性によって適宜選択することができる。より高い研磨速度を要求する場合は粒子径の大きな研磨材を使用することができる。面粗さが小さい、すなわち高度に平滑な面を必要とするときは小さな粒子径の研磨材を使用することができる。平均粒子径が400nmを超えるものは高価である割には研磨速度が高くなく、不経済である。粒子径が1nm未満のような極端に小さいものは研磨速度が著しく低下する。
研磨材粒子の添加量としては1質量%〜30質量%、望ましくは1.5質量%〜15質量%である。30質量%を超えると研磨材粒子の乾燥速度が速くなり、スクラッチの原因となる恐れが高くなり、また、不経済である。また、研磨材粒子が1質量%未満では加工速度が低くなりすぎるため好ましくない。
本発明における研磨スラリーは水系研磨スラリーであり、20℃におけるpHは2.0未満、望ましくは1.5未満、さらに望ましくは1.2未満である。pHが2.0以上の領域では十分な研磨速度が得られない。一方で、スラリーをpH2未満とすることによって、通常の室内環境下においても炭化珪素に対する化学的反応性が著しく増加し、超精密研磨が可能になる。炭化珪素は研磨スラリー中にある酸化物粒子の機械的作用によって直接除去されるのではなく、研磨液が炭化珪素単結晶表面を酸化ケイ素に化学反応させ、その酸化ケイ素を砥粒が機械作用的に取り除いていくという機構であると考えられる。したがって研磨液組成を炭化珪素が反応しやすくなるような液性にすること、すなわちpHを2未満にすることと、砥粒として適度な硬度をもつ酸化物粒子を選定することはスクラッチ傷や加工変質層のない、平滑な面を得るために非常に重要である。
研磨スラリーは、塩酸、硝酸、燐酸、硫酸からなる酸のうち、少なくとも1種類以上、望ましくは2種類以上を用いてpHを2未満になるよう調整する。複数の酸を用いることが有効であることの原因は不明であるが、実験で確かめられており、複数の酸が相互に作用し、効果を高めている可能性がある。酸の添加量としては、たとえば、硫酸0.5〜5質量%、燐酸0.5〜5質量%、硝酸0.5〜5質量%、塩酸0.5〜5質量%の範囲で、適宜、種類と量を選定し、pHが2未満となるようにするとよい。
無機酸が有効であるのは有機酸に比べ強酸であり、所定の強酸性研磨液に調整するには極めて好都合であるためである。有機酸を使用したのでは強酸性研磨液の調整に困難が伴う。
炭化珪素の研磨は、強酸性研磨液によって炭化珪素の表面に生成した酸化膜に対する反応性により、酸化層を酸化物粒子により除去することで行われるが、この表面酸化を加速するために、研磨スラリーに酸化剤を添加すると更に優れた効果が認められる。酸化剤としては過酸化水素、過塩素酸、重クロム酸カリウム、過硫酸アンモニウムサルフェートなどが挙げられる。たとえば、過酸化水素水であれば0.5〜5質量%、望ましくは1.5〜4質量%加えることにより研磨速度が向上するが、酸化剤は過酸化水素水に限定されるものではない。
研磨スラリーは研磨材のゲル化を抑制するためにゲル化防止剤を添加することが出来る。ゲル化防止剤の種類としては、1−ヒドロキシエチリデン−1,1−ジホスホン酸、アミノトリエチレンホスホン酸等のリン酸エステル系のキレート剤が好適に用いられる。ゲル化防止剤は0.01〜6質量%の範囲、好ましくは0.05〜2質量%で添加するのがよい。
本発明の研磨工程において表面の格子乱れ層を3nm以下にするには、CMP前の機械研磨において加工圧力を350g/cm以下にし、直径5μm以下の砥粒を用いることによって、ダメージ層を50nmに抑えておくのが好ましく、さらにCMPにおいては、研磨スラリーとして平均粒子径が10nm〜150nmの研磨材粒子及び無機酸を含み、20℃におけるpHが2未満であるのが好ましく、研磨材粒子がシリカであって、1質量%から30質量%含むのがさらに好ましく、無機酸が塩酸、硝酸、燐酸、硫酸のうちの少なくとも1種類であるのがより好ましい。
<清浄化(ガスエッチング)工程>
清浄化工程では、水素雰囲気下で、研磨後の基板の温度を1400〜1610℃にしてその表面を清浄化(ガスエッチング)する。
以下、本工程の実施形態について説明する。
ガスエッチングは、研磨後のSiC単結晶基板を1400〜1610℃に保持し、例えば、水素ガスの流量を40〜120slm、圧力を100〜250mbarとして、5〜30分間行う。
研磨後のSiC単結晶基板を洗浄した後、基板をエピタキシャル成長装置例えば、量産型の複数枚プラネタリー型CVD装置内にセットする。装置内に水素ガスを導入後、圧力を100〜250mbarに調整する。その後、装置の温度を上げ、基板温度を1400〜1600℃、好ましくは1480℃以上にして、1〜30分間、水素ガスによって基板表面のガスエッチングを行う。かかる条件で水素ガスによるガスエッチングを行った場合、エッチング量は0.05〜0.4μm程度になる。
基板表面は研磨工程によりダメージを受けており、TEMにおいて「格子乱れ層」として検出できるダメージだけでなく、TEMによって検出できない格子の歪み等がさらに深くまで存在していると考えられる。ガスエッチングはこのようにダメージを受けた層(以下「ダメージ層」という)を除去することを目的としているが、ガスエッチングが十分ではなく、ダメージ層が残留すると、エピタキシャル成長層中に異種ポリタイプや転位、積層欠陥などが導入されてしまうし、また、エッチングを施しすぎると、基板表面で表面再構成が生じ、エピタキシャル成長開始前にステップバンチングを生じさせてしまう。そのため、ダメージ層とガスエッチング量とを最適化することが重要であるが、本発明者らは、鋭意研究の結果、ステップバンチングフリーのSiCエピタキシャルウェハの製造における十分条件として、基板表面の格子乱れ層を3nm以下にまで薄くした時のダメージ層と、上述のガスエッチング条件との組み合わせを見出したのである。
清浄化(ガスエッチング)工程後の基板の表面について、光学式表面検査装置を用いてウェハ全面の35%以上の領域を解析したエピタキシャル層最表面の二乗平均粗さRqが1.3nm以下であることが確認できる。また、原子間力顕微鏡を用いて測定した場合、10μm□では1.0nm以下であり、また、200μm□では1.0nm以下であり、かつ200μm□に観察される長さ100〜500μmのステップバンチング(短いステップバンチング)における最大高低差Ryが3.0nm以下であることが確認できる。また、このステップの線密度が5mm−1以下であることが確認できる。
この後の成膜工程及び降温工程において、この基板表面の平坦性を維持することが重要となる。
「短いステップバンチング」とは、本発明者によってその存在が確認されたものであり、特許文献4に記載されている通り、平均100μm程度の間隔で存在し、[1−100]方向に100〜500μmの長さを有するものである(なお、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味する)。また、このステップバンチングは、らせん転位が成長表面に現れて形成されるシャローピットが表面に段差を形成し、それが原因で発生するものであり、らせん転位は元々、エピタキシャル成長膜の基板として用いるSiC単結晶基板中に含まれるものなので、基板起因と言えるものである。「短いステップバンチング」に対して、従来既知のステップバンチング(以下、「従来のステップバンチング」ということがある)は平均1.5μm程度の間隔で存在し、[1−100]方向に5mm以上の長さを有するものである。また、その発生は元々、SiC単結晶基板の表面がオフ角度を有するため、表面にはそれに対応した原子ステップがあり、この原子ステップはエピタキシャル成長、あるいはガスエッチングの過程で移動するが、ステップ間でこの移動速度にばらつきが生じるとこれらのステップ同士がお互い合体して生ずるものであり、基板中の転位には関係なく発生するものである。
水素ガスにSiHガス及び/又はCガスを添加することもできる。らせん転位に起因したシャローピットに短いステップバンチングが付随して発生する場合があるが、リアクタ内の環境をSiリッチにするため、0.009mol%未満の濃度のSiHガスを水素ガスに添加してガスエッチングを行うことにより、シャローピットの深さを浅くすることができ、シャローピットに付随する短いステップバンチングの発生を抑制できる。
<第1のSiCエピタキシャル層の成膜工程>
第1のSiCエピタキシャル層の成膜工程では、基板の温度を1570℃以上1610℃以下にして、清浄化後の基板の表面に、水素ガスをキャリアガスに用いてSiHガスとCガスとを濃度比C/Siが0.7〜1.2で同時に供給すると共に、ドーパントガスを供給して第1のSiCエピタキシャル層を形成する。
ここで、「同時に供給」とは、完全に同一時刻であることまでは要しないが、数秒以内であることを意味する。後述する実施例で示したアイクストロン社製Hot Wall SiC CVDを用いた場合、SiHガスとCガスの供給時間差が5秒以内であれば、ステップバンチングフリーのSiCエピタキシャルウェハが製造できた。
成膜工程において、基板の温度を1570℃以上1610℃以下とする。この基板の温度はエピタキシャル成長させる温度(エピ成長温度)である。基板の温度を1570℃以上とすることにより、積層欠陥密度を十分に低減することが可能となり、1610℃以下であれば、BPD-TED変換効率の減少を抑制できるからである。
かかる効果をさらに高めるためには、基板の温度を1580℃以上1610℃以下とすることが好ましく、1590℃以上1605℃以下とすることがより好ましく、1590℃以上1600℃以下とすることがさらに好ましい。
SiHガス及びCガスの各流量及び圧力はそれぞれ例えば、15〜150sccm、3.5〜60sccm、80〜250mbarの範囲で、膜厚とキャリア濃度の均一性、成長速度を制御しながら決定する。成膜開始と同時にドーピングガスとして窒素ガスを導入することで、エピタキシャル層中のキャリア濃度を制御することができる。成長中のステップバンチングを抑制する方法として成長表面におけるSi原子のマイグレーションを増やすために、供給する原料ガスの濃度比C/Siを低くすることが知られているが、本発明ではC/Siは0.7〜1.2である。
<成長中断工程>
成長中断工程では、SiHガスとCガスの供給を同時に停止し、基板の温度を1570℃以上1610℃以下にして、2分間以上の時間、水素ガスだけを供給する。
SiHガスとCガスの供給を同時に停止することにより、エピタキシャル成長は中断される。そして、水素ガスを供給すると、エピタキシャル層の表面に層を形成しないで残っているSi原子やC原子等が水素ガスによって除去される。特に、基板の温度を1570℃以上1610℃以下にして、2分間以上の時間、水素ガスを供給すると、エピタキシャル層の表面が原子スケールで平坦な表面が得られ、鏡像力が増大することにより、BPD→TED変換が促進されてBPD→TED変換率が向上し、BPD密度が低減する。20分間を超えて成長中断を行った場合にもBPD→TED変換率向上の効果は得られるが、製造効率の低下が大きくなる。
かかる効果をさらに高めるためには、成長中断時間(水素ガスだけを供給する時間)を2分間以上20分間以下の時間とすることが好ましく、3分間以上20分間以下の時間とすることがより好ましく、3分間以上10分間以下の時間とすることがさらに好ましい。
<第2のSiCエピタキシャル層の成膜工程>
第2のSiCエピタキシャル層の成膜工程では、基板の温度を1570℃以上1610℃以下にして、第1のSiCエピタキシャル層上に、水素ガスをキャリアガスに用いてSiHガスとCガスとを濃度比C/Siが0.7〜1.2で同時に供給すると共に、ドーパントガスを供給して第2のSiCエピタキシャル層を形成する。
ここで、「同時に供給」とは、第1のSiCエピタキシャル層の成膜工程の場合と同様な意味である。
成膜工程において、基板の温度を1570℃以上1610℃以下とする。この基板の温度はエピタキシャル成長させる温度(エピ成長温度)である。基板の温度を1570℃以上とすることにより、積層欠陥密度を十分に低減することが可能となり、1610℃以下であれば、BPD-TED変換効率の減少を抑制できるからである。
かかる効果をさらに高めるためには、基板の温度を1580℃以上1610℃以下とすることが好ましく、1590℃以上1605℃以下とすることがより好ましく、1590℃以上1600℃以下とすることがさらに好ましい。
SiHガス及びCガスの各流量及び圧力はそれぞれ例えば、15〜150sccm、3.5〜60sccm、80〜250mbarの範囲で、膜厚とキャリア濃度の均一性、成長速度を制御しながら決定する。成膜開始と同時にドーピングガスとして窒素ガスを導入することで、エピタキシャル層中のキャリア濃度を制御することができる。成長中のステップバンチングを抑制する方法として成長表面におけるSi原子のマイグレーションを増やすために、供給する原料ガスの濃度比C/Siを低くすることが知られているが、本発明ではC/Siは0.7〜1.2である。
<降温工程>
降温工程では、SiHガスとCガスの供給を同時に停止する。
この際、SiHガスとCガスとを排気するまで基板温度を保持し、その後降温するのが好ましい。
成膜後、SiHガスとCガスの供給、並びにドーピングガスとして導入窒素ガスを止めて降温するが、このときにもSiCエピタキシャル膜表面ではガスエッチングが生じて表面のモフォロジーを悪化させ得る。この表面モフォロジーの悪化を抑制するため、SiHガスおよびCガスの供給を停止するタイミングと、降温のタイミングとが重要である。SiHガスとCガスの供給を同時に停止した後、供給したこれらのガスが基板表面から無くなるまで成長温度を保持し、その後例えば、平均毎分50℃程度の速度で室温まで降温することにより、モフォロジーの悪化が抑制される。
[SiCエピタキシャルウェハ]
本発明の一実施形態のSiCエピタキシャルウェハは、0.4°〜5°のオフ角で傾斜させたn型の4H−SiC単結晶基板上に順に、第1のドナー濃度を有する第1のSiCエピタキシャル層と第1のドナー濃度よりも低い第2のドナー濃度を有する第2のSiCエピタキシャル層とを備えたSiCエピタキシャルウェハであって、基底面転位(BPD)密度が0.5cm−2(すなわち、単位平方センチメートルあたり0.5個。単位については他も同じ。)以下でかつ積層欠陥密度が1.0cm−2以下である。より好ましくは、基底面転位密度が0.5cm−2以下でかつ積層欠陥密度が0.5cm−2以下であり、さらに好ましくは、基底面転位密度が0.3cm−2以下でかつ積層欠陥密度が0.5cm−2以下である。
図1は、本発明のSiCエピタキシャルウェハ、及び、SiCエピタキシャルウェハの製造方法を用いて作製されるSiCエピタキシャルウェハの断面模式図である。
符号1はSiC単結晶基板、符号2は第1のSiCエピタキシャル層、符号3は第2のSiCエピタキシャル層、符号10はSiCエピタキシャルウェハである。
第1のSiCエピタキシャル層は例えば、1×1018cm−3程度の高窒素濃度のエピ層であり、バッファ層と呼ばれることがある。
第2のSiCエピタキシャル層例えば、1×1014〜1×1017cm−3程度の低窒素濃度のエピ層であり、ドリフト層と呼ばれることがある。
以下、実施例によって本発明をより詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
図2は、X線トポグラフィ法で得られたSiCエピタキシャルウェハのトポグラフィ像を示すものであり、(a)は第1のSiCエピタキシャル層と第2のSiCエピタキシャル層との間で成長中断を入れなかったSiCエピタキシャルウェハのトポグラフィ像であり、(b)は本発明のSiCエピタキシャルウェハの製造方法によって製造されたSiCエピタキシャルウェハであって、第1のSiCエピタキシャル層と第2のSiCエピタキシャル層との間で成長中断を入れたSiCエピタキシャルウェハのトポグラフィ像である。
図2(a)及び(b)に示したSiCエピタキシャルウェハは、第1のSiCエピタキシャル層と第2のSiCエピタキシャル層との間での成長中断の有無以外は同じ条件で作製されたものである。また、いずれのSiCエピタキシャルウェハも、第1のSiCエピタキシャル層の膜厚、キャリア濃度はそれぞれ0.5μm、1×1018cm−3であり、第2のSiCエピタキシャル層の膜厚、キャリア濃度はそれぞれ30μm、3×1015cm−3であった。
SiCエピタキシャルウェハの作製において、<清浄化(ガスエッチング)工程>、<第1のSiCエピタキシャル層の成膜工程>、<成長中断工程>、及び、<第2のSiCエピタキシャル層の成膜工程>はいずれも、基板温度を1600℃にして行った。原料ガスの濃度比C/Siは0.98であった。
また、成長中断時間は3分間であった。用いたSiC単結晶基板のオフ角は4°、ドーパントガスは窒素であった。
<X線トポグラフィ測定>
X線トポグラフィ測定では、反射X線トポグラフィを用いて炭化珪素単結晶ウェハからのX線回折光を測定することにより、ウェハ面内における結晶欠陥を検出することができる。反射X線トポグラフィを用いることにより、エッチング等破壊的な手法を併用することなく、結晶欠陥の位置の検出を非破壊的に行うことができるという利点がある。
図2のトポグラフィ像は、X線源として、結晶中の基底面転位、貫通刃状転位、貫通らせん転位を分離して検出するため、シンクロトロン放射光を用いて得られたものである。
モノクロメーターを用いて波長を1.54ÅとしたX線を入射光として反射X線トポグラフィの測定を行った。X線を回折させる際の回折ベクトル(g-vector)としては、特に制限はないが、4H−SiC結晶に対しては11−28あるいは1−108を用いるのが通常である。本明細書では11−28を用いたトポグラフィ像を示している。
X線をサンプルに照射し、該サンプルから反射してきた回折光を検出することにより、トポグラフ像を得ることができる。このトポグラフ像の取得には、欠陥種を判定するのに十分な解像度を得るために、高解像度のX線フィルム、原子核乾板などの記録媒体を用いる。今回は原子核乾板を用いた。その画像から、基底面転位、貫通刃状転位、貫通らせん転位の数をカウントすることができる。
図2(a)において、図中、符号Aで示す丸い輝点は貫通螺旋転位(TSD)、符号Bで示すTSDよりやや小さい輝点は貫通刃状転位(TED)、符号Cで示す曲線状のコントラストは基底面転位(BPD)を示している。また、符号Dで示す直線状のコントラストは界面転位と呼ばれる転位である。これはBPDがバッファ層及びドリフト層のエピ層で引き継がれた際にバッファ層とドリフト層の界面で熱応力を受けて、オフカット方向と直行する方向(オフカット方向が(11−20)である場合には、(1−100)方向)に伸張がなされたものである。
図3(a)及び(b)は、KOHエッチング(処理)を行った後の微分干渉顕微鏡によって観察された顕微鏡像を示すものであり、図3(a)は図2(a)と同じSiCエピタキシャルウェハのものであり、図3(b)は図2(a)と同じSiCエピタキシャルウェハのものである。
KOHエッチング(処理)を行うことにより、ウェハ表面の転位を顕在化させることができる。図3(a)の像において、BPD,TSD,TED,及びTED列の例を矢印で示している。このように、転位の種類によって明確に異なる像となるため、BPD密度の計測が可能となる。
図3(a)では、BPDに相当する像が3個観察できるが、図3(b)では、BPDに相当する像が観察できない。
図2及び図3に示した像に基づいてBPD密度を計測したところ、成長中断を行わなかったSiCエピタキシャルウェハ(図2(a)及び図3(a)のサンプル)ではBPD密度は9.4cm−2、成長中断を行ったSiCエピタキシャルウェハ(図2(b)及び図3(b)のサンプル)ではBPD密度は0.4cm−2であった。
以上の通り、オフ角4°のSiC単結晶基板を用いたSiCエピタキシャルウェハについて、1600℃という高いエピ成長温度とした場合であっても、第1のSiCエピタキシャル層と第2のSiCエピタキシャル層との間に適切な時間の成長中断を入れることにより、BPD密度が著しく低下した(すなわち、BPD→TED変換率が著しく向上した)。
図4(a)は、SiCエピタキシャルウェハの作製において、<清浄化(ガスエッチング)工程>、<第1のSiCエピタキシャル層の成膜工程>、<成長中断工程>、及び、<第2のSiCエピタキシャル層の成膜工程>の基板温度を1580℃にして行ったSiCエピタキシャルウェハのBPD密度を示すグラフである。成長中断時間は3分間であり、比較例として成長中断を行わなかったものについても示した。
また、原料ガス(C、SiH)の濃度比C/Siは0.98であった。第1のSiCエピタキシャル層の膜厚、キャリア濃度はそれぞれ0.5μm、3×1018cm−3であり、第2のSiCエピタキシャル層の膜厚、キャリア濃度はそれぞれ10μm、1×1016cm−3であった。それ以外は、図2及び図3で示したSiCエピタキシャルウェハの作製条件と同じ条件で作製した。
成長中断を行わなかったSiCエピタキシャルウェハではBPD密度は1.1〜2.8cm−2であったのに対して、成長中断を行ったSiCエピタキシャルウェハ(本発明のSiCエピタキシャルウェハの製造方法で作製したウェハ)ではBPD密度は0.4〜0.8cm−2であった。
図4(b)は、図4(a)で示した実施例の作製条件に対して、基板温度を1600℃にした以外は同じ作製条件で作製したSiCエピタキシャルウェハのBPD密度を示すグラフである。比較例として、成長中断を行わなかったもの(その他の条件については実施例と同様)についても示した。
成長中断を行わなかったSiCエピタキシャルウェハではBPD密度は9.5cm−2であったのに対して、成長中断を行ったSiCエピタキシャルウェハ(本発明のSiCエピタキシャルウェハの製造方法で作製したウェハ)ではBPD密度は0.4cm−2であった。
基板温度を1600℃にした場合は1580℃にした場合に比べて、成長中断を行わなかったSiCエピタキシャルウェハについてはBPD密度が3倍〜9倍程度と高くなったのに対して、成長中断を行ったSiCエピタキシャルウェハについてはBPD密度が1/2程度に低くなり、その結果、成長中断の有無によるBPD密度の差が大きくなった。
以上の通り、基板温度を1580℃以上1600℃以下とし、第1のSiCエピタキシャル層の成膜工程と第2のSiCエピタキシャル層の成膜工程との間に、本発明の成長中断工程を実施することにより、BPD密度が0.8cm−2以下のSiCエピタキシャルウェハを得ることが可能となる。
図5(a)及び図5(b)はそれぞれ、図4(b)に示した実施例(成長中断を行った結果)と同じ条件で作成したSiCエピタキシャルウェハについて、カンデラ(Candela:レーザー光を用いる光学式表面検査装置)で観察した像、AFM(Atomic Force Microscope:原子間力顕微鏡)で観察した像である。いずれの像においても、短いステップバンチング及び従来のステップバンチングのいずれも観察されなかった。
図6は、成長中断時間以外は図4(a)でその結果を示したSiCエピタキシャルウェハと同じ作製条件で作製したSiCエピタキシャルウェハのBPD密度の成長中断時間依存性を示すグラフである。
グラフから、成長中断時間が3分間より長い場合には、BPD密度がほぼ一定になっていることがわかる。
この結果から、基板温度が1580℃の場合、成長中断時間が2分間以上であれば、BPD密度の低減効果が得られることがわかる。また、3分間より長くてもBPD密度の低減効果は大きくならなかった。従って、BPD密度の低減効果に、製造効率の観点を加味すると、2分間以上20分間以下の時間とすることが好ましく、3分間以上20分間以下の時間とすることがより好ましく、3分間以上10分間以下の時間とすることがさらに好ましい。
この成長中断時間の最適時間すなわち、BPD密度の低減効果が十分に得られる最も短い成長中断時間は、1580℃以上1630℃以下の場合には3分間程度であった。
2分間以上成長中断を行ったSiCエピタキシャルウェハの表面について、原子間力顕微鏡(AFM)による観察を行ったところ、短いステップバンチング及び従来のステップバンチングのいずれも観察されなかった。
図7は、BPD密度及び積層欠陥密度(面密度)の基板温度(この基板温度は、<清浄化(ガスエッチング)工程>、<第1のSiCエピタキシャル層の成膜工程>、<成長中断工程>、及び、<第2のSiCエピタキシャル層の成膜工程>に共通の基板温度)依存性を示すグラフであり、(a)は成長中断を入れなかった場合のもの、(b)は成長中断を入れた場合のものである。(a)については、基板温度を、1580℃及び1600℃にして作製したSiCエピタキシャルウェハの結果である。(b)については、基板温度を、1580℃、1600℃、1630℃にして作製したSiCエピタキシャルウェハの結果である。
図7(a)に示す通り、成長中断を入れなかった場合は、基板温度が上がるにつれて積層欠陥密度は低下するものの、トレードオフでBPD密度が高くなった。
これに対して、図7(b)に示す通り、成長中断を入れた場合は、基板温度が上がっても1600℃までは、積層欠陥密度の低下を維持しつつ(1600℃で0.6cm−2)、BPD密度は0.4cm−2程度でほぼ一定であった。また図7(b)から、基板温度が1605℃では、BPD密度は10cm−2以下でありかつ積層欠陥密度は1cm−2以下(1605℃で0.8cm−2程度)にすることができ、基板温度が1610℃では、BPD密度は20cm−2以下でありかつ積層欠陥密度は1cm−2以下(1610℃で0.9cm−2程度)にすることができる。
また、図7(b)から、基板温度を1580℃とすることで、BPD密度は1cm−2でかつ積層欠陥密度を5cm−2以下とすることができ、基板温度を1585℃とすることで、BPD密度は1cm−2でかつ積層欠陥密度を4cm−2以下とすることができ、基板温度を1590℃とすることで、BPD密度は1cm−2でかつ積層欠陥密度を3cm−2以下とすることができ、基板温度を1595℃とすることで、BPD密度は1cm−2でかつ積層欠陥密度を2cm−2以下とすることができ、基板温度を1600℃とすることで、BPD密度は1cm−2でかつ積層欠陥密度を1cm−2以下とすることができることがわかる。
また、図7(a)によれば、成長中断がない場合に、1600℃から1580℃まで基板温度が下がるとBPD密度が単純に低下し、1580℃でBPD密度は1.5cm−2程度である。成長中断がない場合にも1580℃でこのような低いBPD密度であり、基板温度を下げたときのBPD密度の低下の傾向を考えると、1570℃で成長中断工程を実施したとしても、1600℃から1580℃までの低いBPD密度が1570℃でも得られると推察される。すなわち、基板温度1570℃以上であれば、非常に低いBPD密度が得られると推察される。
図7(b)に示す、成長中断を行ったSiCエピタキシャルウェハの表面について、原子間力顕微鏡(AFM)による観察を行ったところ、短いステップバンチング及び従来のステップバンチングのいずれも観察されなかった。
本発明の方法によれば、4°オフのSiC単結晶基板を用いたSiCエピタキシャルウェハについて、1600℃前後の基板温度において、積層欠陥密度の低下を維持しつつ、BPD密度が低いまま一定にできる。かかる報告は本発明者らが初めてであると思われる。
1 SiC単結晶基板
2 第1のSiCエピタキシャル層
3 第2のSiCエピタキシャル層
10 SiCエピタキシャルウェハ

Claims (4)

  1. 0.4°〜5°のオフ角で傾斜させたn型の4H−SiC単結晶基板上に順に、第1のドナー濃度を有する第1のSiCエピタキシャル層と第1のドナー濃度よりも低い第2のドナー濃度を有する第2のSiCエピタキシャル層とを備えたSiCエピタキシャルウェハの製造方法であって、
    SiC単結晶基板を、その表面の格子乱れ層が3nm以下となるまで研磨する工程と、
    水素雰囲気下で、前記研磨後の基板の温度を1400〜1610℃にしてその表面を清浄化する工程と、
    前記基板の温度を1570℃以上1610℃以下にして、前記清浄化後の基板の表面に、水素ガスをキャリアガスに用いてSiHガスとCガスとを濃度比C/Siが0.7〜1.2で同時に供給すると共に、ドーパントガスを供給して第1のSiCエピタキシャル層を形成する工程と、
    前記SiHガスとCガスの供給を同時に停止し、前記基板の温度を1570℃以上1610℃以下にしたまま、2分間以上の時間、水素ガスだけを供給する工程と、
    前記基板の温度を1570℃以上1610℃以下にしたまま、前記第1のSiCエピタキシャル層上に、水素ガスをキャリアガスに用いてSiHガスとCガスとを濃度比C/Siが0.7〜1.2で同時に供給すると共に、ドーパントガスを供給して第2のSiCエピタキシャル層を形成する工程と、
    前記SiHガスとCガスの供給を同時に停止する工程と、を備えたことを特徴とするSiCエピタキシャルウェハの製造方法。
  2. 前記第1のSiCエピタキシャル層を形成する工程、前記水素ガスだけを供給する工程及び前記第2のSiCエピタキシャル層を形成する工程について、基板の温度を1590℃以上1605℃以下にして行うことを特徴とする請求項1に記載のSiCエピタキシャルウェハの製造方法。
  3. 前記水素ガスだけを供給する工程において、2分間以上20分間以下の時間、水素ガスだけを供給することを特徴とする請求項1又は2のいずれかに記載のSiCエピタキシャルウェハの製造方法。
  4. 0.4°〜5°のオフ角で傾斜させたn型の4H−SiC単結晶基板上に順に、第1のドナー濃度を有する第1のSiCエピタキシャル層と第1のドナー濃度よりも低い第2のドナー濃度を有する第2のSiCエピタキシャル層とを備えたSiCエピタキシャルウェハであって、基底面転位密度が0.5cm−2以下でかつ積層欠陥密度が1.0cm−2以下であることを特徴とするSiCエピタキシャルウェハ。
JP2013124838A 2013-06-13 2013-06-13 SiCエピタキシャルウェハ及びその製造方法 Active JP6122704B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013124838A JP6122704B2 (ja) 2013-06-13 2013-06-13 SiCエピタキシャルウェハ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013124838A JP6122704B2 (ja) 2013-06-13 2013-06-13 SiCエピタキシャルウェハ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015002207A true JP2015002207A (ja) 2015-01-05
JP6122704B2 JP6122704B2 (ja) 2017-04-26

Family

ID=52296564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013124838A Active JP6122704B2 (ja) 2013-06-13 2013-06-13 SiCエピタキシャルウェハ及びその製造方法

Country Status (1)

Country Link
JP (1) JP6122704B2 (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016166112A (ja) * 2015-03-10 2016-09-15 株式会社東芝 半導体基板及び半導体装置
JP2017154955A (ja) * 2016-03-04 2017-09-07 株式会社デンソー 炭化珪素にて構成される半導体基板およびその製造方法
KR101782610B1 (ko) * 2015-12-15 2017-09-27 재단법인 포항산업과학연구원 탄화규소 에피 박막 성장 방법
JP2017186199A (ja) * 2016-04-05 2017-10-12 新日鐵住金株式会社 エピタキシャル炭化珪素単結晶ウェハの製造方法
JP6233555B1 (ja) * 2016-10-04 2017-11-22 住友電気工業株式会社 炭化珪素エピタキシャル基板及び炭化珪素半導体装置の製造方法
WO2017199792A1 (ja) * 2016-05-20 2017-11-23 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP2018006384A (ja) * 2016-06-27 2018-01-11 昭和電工株式会社 SiCエピタキシャルウェハの製造方法
WO2018066173A1 (ja) * 2016-10-04 2018-04-12 住友電気工業株式会社 炭化珪素エピタキシャル基板及び炭化珪素半導体装置の製造方法
US9978843B2 (en) 2016-09-14 2018-05-22 Fuji Electric Co., Ltd. Silicon carbide semiconductor device
KR20180074893A (ko) * 2016-12-23 2018-07-04 주식회사 포스코 탄화규소 에피 웨이퍼 제조 방법
WO2018123148A1 (ja) * 2016-12-27 2018-07-05 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2018150861A1 (ja) * 2017-02-20 2018-08-23 日立金属株式会社 炭化ケイ素積層基板およびその製造方法
WO2019049525A1 (ja) * 2017-09-08 2019-03-14 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN109887853A (zh) * 2017-12-06 2019-06-14 昭和电工株式会社 SiC外延晶片的评价方法及制造方法
US10323335B2 (en) 2015-09-16 2019-06-18 Rohm Co., Ltd. SiC epitaxial wafer, manufacturing apparatus of SiC epitaxial wafer, fabrication method of SiC epitaxial wafer, and semiconductor device
US10615031B2 (en) 2016-08-05 2020-04-07 Fuji Electric Co., Ltd. Silicon carbide semiconductor substrate and method of manufacturing silicon carbide semiconductor substrate
JP2020191401A (ja) * 2019-05-23 2020-11-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN112335057A (zh) * 2018-12-04 2021-02-05 住友电气工业株式会社 碳化硅外延衬底及碳化硅半导体器件
WO2021060369A1 (ja) * 2019-09-27 2021-04-01 学校法人関西学院 SiC基板、SiC基板の製造方法、SiC半導体装置およびSiC半導体装置の製造方法
CN113363313A (zh) * 2020-03-05 2021-09-07 日立金属株式会社 SiC晶片及其制造方法
EP4001476A1 (en) * 2020-11-12 2022-05-25 Showa Denko K.K. Sic epitaxial wafer and method for manufacturing sic epitaxial wafer
CN114775046A (zh) * 2022-06-22 2022-07-22 浙江大学杭州国际科创中心 一种碳化硅外延层生长方法
WO2022172787A1 (ja) * 2021-02-15 2022-08-18 住友電気工業株式会社 炭化珪素エピタキシャル基板
JP2022160660A (ja) * 2017-08-30 2022-10-19 昭和電工株式会社 4H-SiC単結晶基板
CN115621113A (zh) * 2021-07-13 2023-01-17 昭和电工株式会社 SiC外延晶片和SiC外延晶片的制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108648988B (zh) * 2018-05-11 2020-08-28 中国电子科技集团公司第五十五研究所 一种降低碳化硅多层结构中p型记忆效应的方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006321707A (ja) * 2005-04-22 2006-11-30 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
JP2007246350A (ja) * 2006-03-16 2007-09-27 Mitsubishi Materials Corp SiC基板の製造方法及びSiC基板並びに半導体装置
JP2008004888A (ja) * 2006-06-26 2008-01-10 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法。
JP2008115034A (ja) * 2006-11-02 2008-05-22 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2009218575A (ja) * 2008-02-12 2009-09-24 Toyota Motor Corp 半導体基板の製造方法
US20090302326A1 (en) * 2005-04-22 2009-12-10 Bridgestone Corporation Silicon carbide single crystal wafer and producing method thereof
US20090302328A1 (en) * 2008-06-04 2009-12-10 Hitachi Cable, Ltd. Silicon carbide semiconductor substrate and method of manufacturing the same
JP2010135789A (ja) * 2008-12-01 2010-06-17 Cree Inc 低角度オフカット炭化ケイ素結晶上の安定なパワーデバイス
WO2011126145A1 (ja) * 2010-04-07 2011-10-13 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法、及びこの方法によって得られたエピタキシャル炭化珪素単結晶基板
JP2012051795A (ja) * 2011-10-25 2012-03-15 Showa Denko Kk SiCエピタキシャルウェハ
JP2013034007A (ja) * 2012-10-31 2013-02-14 Showa Denko Kk SiCエピタキシャルウェハ及びその製造方法
JP2013058709A (ja) * 2011-09-09 2013-03-28 Showa Denko Kk SiCエピタキシャルウェハ及びその製造方法
JP2013107788A (ja) * 2011-11-18 2013-06-06 Central Research Institute Of Electric Power Industry 炭化珪素ウェハの製造方法、炭化珪素ウェハ及び炭化珪素半導体素子並びに電力変換装置
WO2013161022A1 (ja) * 2012-04-25 2013-10-31 株式会社エコトロン 炭化珪素半導体薄膜の形成方法および炭化珪素半導体基板
WO2014021365A1 (ja) * 2012-07-31 2014-02-06 独立行政法人産業技術総合研究所 半導体構造物、半導体装置及び該半導体構造物の製造方法
JP2015521378A (ja) * 2012-09-11 2015-07-27 ダウ コーニング コーポレーションDow Corning Corporation SiC上の高耐圧パワー半導体装置

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006321707A (ja) * 2005-04-22 2006-11-30 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
US20090302326A1 (en) * 2005-04-22 2009-12-10 Bridgestone Corporation Silicon carbide single crystal wafer and producing method thereof
JP2007246350A (ja) * 2006-03-16 2007-09-27 Mitsubishi Materials Corp SiC基板の製造方法及びSiC基板並びに半導体装置
JP2008004888A (ja) * 2006-06-26 2008-01-10 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法。
JP2008115034A (ja) * 2006-11-02 2008-05-22 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2009218575A (ja) * 2008-02-12 2009-09-24 Toyota Motor Corp 半導体基板の製造方法
US20090302328A1 (en) * 2008-06-04 2009-12-10 Hitachi Cable, Ltd. Silicon carbide semiconductor substrate and method of manufacturing the same
JP2009295728A (ja) * 2008-06-04 2009-12-17 Hitachi Cable Ltd 炭化珪素半導体基板およびその製造方法
JP2010135789A (ja) * 2008-12-01 2010-06-17 Cree Inc 低角度オフカット炭化ケイ素結晶上の安定なパワーデバイス
WO2011126145A1 (ja) * 2010-04-07 2011-10-13 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法、及びこの方法によって得られたエピタキシャル炭化珪素単結晶基板
JP2013058709A (ja) * 2011-09-09 2013-03-28 Showa Denko Kk SiCエピタキシャルウェハ及びその製造方法
JP2012051795A (ja) * 2011-10-25 2012-03-15 Showa Denko Kk SiCエピタキシャルウェハ
JP2013107788A (ja) * 2011-11-18 2013-06-06 Central Research Institute Of Electric Power Industry 炭化珪素ウェハの製造方法、炭化珪素ウェハ及び炭化珪素半導体素子並びに電力変換装置
WO2013161022A1 (ja) * 2012-04-25 2013-10-31 株式会社エコトロン 炭化珪素半導体薄膜の形成方法および炭化珪素半導体基板
WO2014021365A1 (ja) * 2012-07-31 2014-02-06 独立行政法人産業技術総合研究所 半導体構造物、半導体装置及び該半導体構造物の製造方法
JP2015521378A (ja) * 2012-09-11 2015-07-27 ダウ コーニング コーポレーションDow Corning Corporation SiC上の高耐圧パワー半導体装置
JP2013034007A (ja) * 2012-10-31 2013-02-14 Showa Denko Kk SiCエピタキシャルウェハ及びその製造方法

Cited By (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016166112A (ja) * 2015-03-10 2016-09-15 株式会社東芝 半導体基板及び半導体装置
US10570529B2 (en) 2015-09-16 2020-02-25 Rohm Co., Ltd. SiC epitaxial wafer, manufacturing apparatus of SiC epitaxial wafer, fabrication method of SiC epitaxial wafer, and semiconductor device
US10876220B2 (en) 2015-09-16 2020-12-29 Rohm Co., Ltd. SiC epitaxial wafer, manufacturing apparatus of SiC epitaxial wafer, fabrication method of SiC epitaxial wafer, and semiconductor device
US10323335B2 (en) 2015-09-16 2019-06-18 Rohm Co., Ltd. SiC epitaxial wafer, manufacturing apparatus of SiC epitaxial wafer, fabrication method of SiC epitaxial wafer, and semiconductor device
KR101782610B1 (ko) * 2015-12-15 2017-09-27 재단법인 포항산업과학연구원 탄화규소 에피 박막 성장 방법
JP2017154955A (ja) * 2016-03-04 2017-09-07 株式会社デンソー 炭化珪素にて構成される半導体基板およびその製造方法
WO2017149945A1 (ja) * 2016-03-04 2017-09-08 株式会社デンソー 炭化珪素にて構成される半導体基板およびその製造方法
JP2017186199A (ja) * 2016-04-05 2017-10-12 新日鐵住金株式会社 エピタキシャル炭化珪素単結晶ウェハの製造方法
JPWO2017199792A1 (ja) * 2016-05-20 2018-10-04 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
WO2017199792A1 (ja) * 2016-05-20 2017-11-23 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
US10858757B2 (en) 2016-05-20 2020-12-08 Mitsubishi Electric Corporation Silicon carbide epitaxial substrate and silicon carbide semiconductor device
JP2018006384A (ja) * 2016-06-27 2018-01-11 昭和電工株式会社 SiCエピタキシャルウェハの製造方法
US10615031B2 (en) 2016-08-05 2020-04-07 Fuji Electric Co., Ltd. Silicon carbide semiconductor substrate and method of manufacturing silicon carbide semiconductor substrate
US11158503B2 (en) 2016-08-05 2021-10-26 Fuji Electric Co., Ltd. Silicon carbide semiconductor substrate
US9978843B2 (en) 2016-09-14 2018-05-22 Fuji Electric Co., Ltd. Silicon carbide semiconductor device
JP2018070440A (ja) * 2016-10-04 2018-05-10 住友電気工業株式会社 炭化珪素エピタキシャル基板及び炭化珪素半導体装置の製造方法
CN109791879A (zh) * 2016-10-04 2019-05-21 住友电气工业株式会社 碳化硅外延衬底和制造碳化硅半导体器件的方法
CN109791879B (zh) * 2016-10-04 2023-07-25 住友电气工业株式会社 碳化硅外延衬底和制造碳化硅半导体器件的方法
US10714572B2 (en) 2016-10-04 2020-07-14 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing a silicon carbide semiconductor device
JP6233555B1 (ja) * 2016-10-04 2017-11-22 住友電気工業株式会社 炭化珪素エピタキシャル基板及び炭化珪素半導体装置の製造方法
WO2018066173A1 (ja) * 2016-10-04 2018-04-12 住友電気工業株式会社 炭化珪素エピタキシャル基板及び炭化珪素半導体装置の製造方法
KR101951838B1 (ko) * 2016-12-23 2019-02-26 주식회사 포스코 탄화규소 에피 웨이퍼 제조 방법
KR20180074893A (ko) * 2016-12-23 2018-07-04 주식회사 포스코 탄화규소 에피 웨이퍼 제조 방법
WO2018123148A1 (ja) * 2016-12-27 2018-07-05 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JPWO2018150861A1 (ja) * 2017-02-20 2019-11-14 日立金属株式会社 炭化ケイ素積層基板およびその製造方法
US11031238B2 (en) 2017-02-20 2021-06-08 Hitachi Metals, Ltd. Silicon carbide stacked substrate and manufacturing method thereof
WO2018150861A1 (ja) * 2017-02-20 2018-08-23 日立金属株式会社 炭化ケイ素積層基板およびその製造方法
JP7338759B2 (ja) 2017-08-30 2023-09-05 株式会社レゾナック 4H-SiC単結晶基板
JP2022160660A (ja) * 2017-08-30 2022-10-19 昭和電工株式会社 4H-SiC単結晶基板
JP2020011895A (ja) * 2017-09-08 2020-01-23 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN109844186B (zh) * 2017-09-08 2020-02-21 住友电气工业株式会社 碳化硅外延基板和制造碳化硅半导体器件的方法
CN109844186A (zh) * 2017-09-08 2019-06-04 住友电气工业株式会社 碳化硅外延基板和制造碳化硅半导体器件的方法
US10526699B2 (en) 2017-09-08 2020-01-07 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JPWO2019049525A1 (ja) * 2017-09-08 2019-11-07 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7036095B2 (ja) 2017-09-08 2022-03-15 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2019049525A1 (ja) * 2017-09-08 2019-03-14 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN109887853B (zh) * 2017-12-06 2023-06-13 株式会社力森诺科 SiC外延晶片的评价方法及制造方法
CN109887853A (zh) * 2017-12-06 2019-06-14 昭和电工株式会社 SiC外延晶片的评价方法及制造方法
CN112335057A (zh) * 2018-12-04 2021-02-05 住友电气工业株式会社 碳化硅外延衬底及碳化硅半导体器件
JP7367341B2 (ja) 2019-05-23 2023-10-24 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2020191401A (ja) * 2019-05-23 2020-11-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
EP4036282A4 (en) * 2019-09-27 2023-10-25 Kwansei Gakuin Educational Foundation SIC SUBSTRATE, PRODUCTION PROCESS FOR SIC SUBSTRATE, SIC SEMICONDUCTOR COMPONENT AND PRODUCTION PROCESS FOR SIC SEMICONDUCTOR COMPONENT
WO2021060369A1 (ja) * 2019-09-27 2021-04-01 学校法人関西学院 SiC基板、SiC基板の製造方法、SiC半導体装置およびSiC半導体装置の製造方法
CN113363313A (zh) * 2020-03-05 2021-09-07 日立金属株式会社 SiC晶片及其制造方法
EP4001476A1 (en) * 2020-11-12 2022-05-25 Showa Denko K.K. Sic epitaxial wafer and method for manufacturing sic epitaxial wafer
WO2022172787A1 (ja) * 2021-02-15 2022-08-18 住友電気工業株式会社 炭化珪素エピタキシャル基板
CN115621113A (zh) * 2021-07-13 2023-01-17 昭和电工株式会社 SiC外延晶片和SiC外延晶片的制造方法
CN115621113B (zh) * 2021-07-13 2024-01-23 株式会社力森诺科 SiC外延晶片和SiC外延晶片的制造方法
CN114775046B (zh) * 2022-06-22 2022-11-29 浙江大学杭州国际科创中心 一种碳化硅外延层生长方法
CN114775046A (zh) * 2022-06-22 2022-07-22 浙江大学杭州国际科创中心 一种碳化硅外延层生长方法

Also Published As

Publication number Publication date
JP6122704B2 (ja) 2017-04-26

Similar Documents

Publication Publication Date Title
JP6122704B2 (ja) SiCエピタキシャルウェハ及びその製造方法
JP5961357B2 (ja) SiCエピタキシャルウェハ及びその製造方法
JP4959763B2 (ja) SiCエピタキシャルウェハ及びその製造方法
JP4887418B2 (ja) SiCエピタキシャルウェハの製造方法
JP5076020B2 (ja) SiCエピタキシャルウェハ
JP5304713B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
JP5384714B2 (ja) SiCエピタキシャルウェハ及びその製造方法
JP4946202B2 (ja) 炭化珪素半導体エピタキシャル基板の製造方法。
TWI496962B (zh) 經磊晶塗覆之半導體晶圓及製造經磊晶塗覆之半導體晶圓之裝置與方法
JPWO2009035095A1 (ja) エピタキシャルSiC単結晶基板及びエピタキシャルSiC単結晶基板の製造方法
WO2014125550A1 (ja) SiCエピタキシャルウエハの製造方法
JP6361747B2 (ja) 炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置
Song et al. Basal plane dislocation conversion near the epilayer/substrate interface in epitaxial growth of 4 off-axis 4H–SiC
JPWO2017164233A1 (ja) 窒化アルミニウム単結晶基板の製造方法
JP5604577B2 (ja) SiCエピタキシャルウェハ
JP2005286038A (ja) 炭化珪素基板およびその製造方法
JP5124690B2 (ja) SiCエピタキシャルウェハ
WO2015097852A1 (ja) 単結晶SiCエピタキシャル膜の形成方法
Kojima et al. Investigation of in-grown dislocations in 4H-SiC epitaxial layers

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170403

R150 Certificate of patent or registration of utility model

Ref document number: 6122704

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350