JP4887418B2 - SiCエピタキシャルウェハの製造方法 - Google Patents

SiCエピタキシャルウェハの製造方法 Download PDF

Info

Publication number
JP4887418B2
JP4887418B2 JP2009283113A JP2009283113A JP4887418B2 JP 4887418 B2 JP4887418 B2 JP 4887418B2 JP 2009283113 A JP2009283113 A JP 2009283113A JP 2009283113 A JP2009283113 A JP 2009283113A JP 4887418 B2 JP4887418 B2 JP 4887418B2
Authority
JP
Japan
Prior art keywords
growth
sic
gas
temperature
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009283113A
Other languages
English (en)
Other versions
JP2011121847A (ja
JP2011121847A5 (ja
Inventor
大祐 武藤
賢治 百瀬
道哉 小田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2009283113A priority Critical patent/JP4887418B2/ja
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to KR1020127017058A priority patent/KR101377813B1/ko
Priority to PCT/JP2010/071989 priority patent/WO2011074453A1/ja
Priority to US13/515,443 priority patent/US20120280254A1/en
Priority to EP10837482.8A priority patent/EP2514857B1/en
Priority to CN201080056408.0A priority patent/CN102656297B/zh
Publication of JP2011121847A publication Critical patent/JP2011121847A/ja
Publication of JP2011121847A5 publication Critical patent/JP2011121847A5/ja
Application granted granted Critical
Publication of JP4887418B2 publication Critical patent/JP4887418B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/20Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32Carbides
    • C23C16/325Silicon carbide
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/16Controlling or regulating
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/16Controlling or regulating
    • C30B25/165Controlling or regulating the flow of the reactive gases
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/186Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02378Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • H01L21/02661In-situ cleaning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608Silicon carbide

Description

本発明はSiCエピタキシャルウェハの製造方法、特に、欠陥密度が低く、膜厚及びキャリア濃度の均一性が高く、ステップバンチングがない高品質のSiCエピタキシャルウェハの製造方法に関するものである。
地球温暖化問題への対応として、省エネルギー技術の向上が求められている。多くの技術項目が取り上げられている中、電力変換時のエネルギーロスを低減するパワーエレクトロニクス技術は、基幹技術として位置づけられている。パワーエレクトロニクスは、従来シリコン(Si)半導体を用いて技術改良がなされ性能を向上させてきたが、シリコンの材料物性の限界からその性能向上も限界に近づきつつあると言われている。そのため、シリコンよりも物性限界を大きくとれる炭化珪素(SiC)に期待が集まっている。炭化珪素はシリコンに対して、例えば、バンドギャップは約3倍、絶縁破壊電界強度は約10倍、熱伝導度は約3倍という優れた物性を有しており、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。
SiCデバイスの実用化の促進には、高品質の結晶成長技術、高品質のエピタキシャル成長技術の確立が不可欠である。
SiCは多くのポリタイプを有するが、実用的なSiCデバイスを作製する為に主に使用されているのは4H−SiCである。SiCデバイスの基板としては昇華法等で作製したバルク結晶から加工したSiC単結晶ウェハを用い、通常、この上にSiCデバイスの活性領域となるSiCエピタキシャル膜を化学的気相成長法(CVD)によって形成する。
エピタキシャル膜中には基板に用いているポリタイプと異なるポリタイプが混入しやすく、例えば、基板に4H−SiCを使った場合には3C−SiCや8H−SiCが混入する。異なるポリタイプの混入は結晶格子の積層構造を乱し、積層欠陥となる。
エピタキシャル成長は、これらの混入を抑制するため、SiC単結晶基板を微傾斜させてステップフロー成長(原子ステップからの横方向成長)させて行うのが一般的であるが、速い成長速度を持つステップが遅い成長速度を持つステップに追いついて合体し、ステップバンチングが発生する。
高品質のエピタキシャル膜の作製には、積層欠陥及びステップバンチングを低減させる必要がある。また、エピタキシャル膜の表面の三角形状の欠陥(以下「三角欠陥」という)を低減し、面内における膜厚のばらつきやキャリア濃度のばらつきの低減も必要である。
<低オフ角SiC単結晶基板上のエピタキシャル成長>
SiC基板が2インチ程度までのサイズの場合では SiC単結晶基板のオフ角は主に8°が用いられてきた。このオフ角においてはウェハ表面のテラス幅が小さく、容易にステップフロー成長が得られるが、オフ角が大きいほど、SiCインゴットから得られるウェハ枚数が少なくなる。そのため、3インチ以上のSiC基板においては、主に4°程度のオフ角のものが用いられている。
コスト削減の観点から、さらなる低オフ角、最も望ましくはステップフロー成長をさせることが可能なオフ角として知られる0.4°程度の微傾斜オフ角SiC単結晶基板上のエピタキシャル成長技術の確立が求められている。
しかしながら、低オフ角になるほど、SiC単結晶基板(ウェハ)の表面のテラス幅が大きくなるため、ステップ端に取り込まれるマイグレーション原子の取り込まれ速度、すなわちステップ端の成長速度にバラツキが生じやすく、その結果、遅い成長速度のステップに速い成長速度のステップが追いついて合体し、ステップバンチングが発生するという問題がある。特にエピタキシャル面がSi面の場合、C面よりも表面原子のマイグレーションが抑えられるため、容易にステップバンチングを生じる。ステップバンチングの低減は低オフ角SiC単結晶基板の利用には大きな課題である。
また、例えば、0.4°のオフ角のウェハでは4°のオフ角のウェハに比べてテラス幅は10倍になり、ステップフロー成長させる長さが一桁長くなるので、従来用いられてきた常識的なステップフロー成長の条件がそのまま使えないおそれがある。
<ステップバンチング及びその観察・評価>
ステップバンチングとは、表面において原子ステップ(通常2〜10原子層程度)が集まって合体する現象をいい、この表面の段差自体を指すこともある。非特許文献2に典型的なステップバンチングが示されている。
従来、ステップバンチングの観察・評価は、微分干渉顕微鏡等の光学顕微鏡と原子分解能を有する原子間力顕微鏡(AFM)との組み合わせで行われることが多かった(例えば、非特許文献2、3)。
<三角欠陥及び積層欠陥並びにそれらの観察・評価>
本明細書において「三角欠陥」とは、SiC単結晶基板を微傾斜させる[11−20]方向に垂直に辺を有する略三角形状の欠陥であって、エピタキシャル膜の表面に存在するものをいう(尚、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味する)。サイズは、オフ角度、欠陥の起点の深さ及び膜厚によるが、エピタキシャル膜の表面側から観察した場合、一辺のサイズは2μm〜1mm程度であり、高さ/深さは50nm程度である。レーザー光を用いる光学式表面検査装置、広範囲観察型原子間力顕微鏡、微分干渉顕微鏡等によって検出することができる。
また、積層欠陥は、結晶格子面の積み重ねがずれることにより生じる面欠陥の一種であるが、本明細書において「積層欠陥」とは、フォトルミネッセンス(PL)測定によって、SiC単結晶基板を微傾斜させる[11−20]方向に垂直に辺を有する略三角形状の発光点又は暗部として検出されるものである。サイズは、オフ角度、欠陥の起点の深さ及び膜厚によるが、エピタキシャル膜の表面側から観察した場合、一辺のサイズは2〜400μm程度、面積は100μm〜80000μm程度である。発光の場合には、420〜430nm付近で3Cのポリタイプの積層欠陥、460nm付近で8Hのポリタイプの積層欠陥が検出される。750nm以上のIR光で検出した場合には、3C及び8Hを含む全ての積層欠陥が暗転部として検出される(非特許文献1)。
尚、フォトルミネッセンス(PL)測定ではエピタキシャル膜の膜中に存在する積層欠陥を検出できるので、本明細書の「積層欠陥」とはエピタキシャル膜の膜全体に存在する「積層欠陥」が対象となる。従って、エピタキシャル膜中に存在するが表面には現れていないものも対象になり、この点でエピタキシャル膜の表面に現れているもののみが対象となる「三角欠陥」とは異なる。
「三角欠陥」の低減の方法については、特許文献1において、SiC単結晶基板上に、材料ガス中に含まれる炭素と珪素の原子数比(C/Si比)を0.7として、1625℃の成長温度で成長させた5μmのSiCエピタキシャル層(「欠陥低減層」)の表面において、三角欠陥密度が2.5個/cmであったこと(実施例1)、また、この欠陥低減層の層厚を0.5μmにして、この層の上に原子数比(C/Si比)を1.2として同じ成長温度(1625℃)で成長させた10μmのSiCエピタキシャル層(活性層)の表面では三角欠陥密度が2個/cmであったこと(実施例2)、さらには、欠陥低減層を形成せずに、原子数比(C/Si比)を1.6として1625℃で成長させた10μmのSiCエピタキシャル層の表面において、三角欠陥密度が5〜10個/cmであったこと(比較例)が報告されている。
特許文献1では、従来の成長温度1500〜1600℃よりも高い成長温度でエピタキシャル成長させることに着目しているが、「三角欠陥」の低減のためには「欠陥低減層」の形成が必要とされている。また、「1625℃」という従来の成長温度より高い成長温度という要件だけでは三角欠陥密度を低減できないことが示されている。
<ガスエッチング及び原料ガスの供給>
SiC単結晶基板上にSiCエピタキシャル膜を成膜する際には従来、機械研磨を行った後、化学的機械研磨(CMP)及びガスエッチングを順に行ってSiC単結晶基板の表面処理を行った後、化学的気相成長法によりSiCエピタキシャル膜を成膜していた。ガスエッチングは、研磨工程に起因するダメージや研磨痕(スクラッチ)の除去や表面平坦化のために、前処理として1500℃程度の高温で主に水素ガスを用いてエッチングを行うものである。
ガスエッチングに際しては、SiCエピタキシャル膜の原料ガスであるプロパン(C)ガスを水素雰囲気に添加しながら行われていた(特許文献2、特許文献3の段落[0002]、および非特許文献4)。非特許文献4に示されているように、水素ガスエッチングは良好なエピタキシャル表面を得るためには必須とされているが、水素のみではSiドロップレットが発生してしまうことが示されており、Cを添加することで、その発生を抑制できる効果があるとされている。
しかしながら、研磨によるダメージや研磨痕(スクラッチ)が、ガスエッチング後の基板表面にも残留していると、その後、その基板表面に形成されたエピタキシャル膜中に異種ポリタイプや転位、積層欠陥などが導入されてしまうという問題があった。そこでこれを回避するために、ガスエッチング時間を延長してエッチング量を増加させすぎてしまうと、今度は基板表面で表面再構成が生じて、エピタキシャル成長開始前に基板表面にステップバンチングを生じさせてしまうという問題があった。
そこで、このステップバンチングの発生を抑制するために、エッチング量を減少させる方法として、ガスエッチングに際して原料ガスであるシラン(SiH)ガスを水素ガスに添加しながら行う方法が提案された(特許文献3)。
特許文献2及び3のいずれの方法においても、SiCエピタキシャル膜の原料ガスであるCガス、又は、SiHガスを添加してガスエッチングを行うが、ガスエッチング後にその添加ガスを排気することなく、そのまま続けて他方のガスを導入してSiCエピタキシャル膜の成膜工程に入る(特許文献2の図2、特許文献3の図4)。すなわち、SiCエピタキシャル膜の成長を開始する前に、SiC基板の表面に、プロパン(C)ガス、又は、シラン(SiH)ガスが既に存在する状態となっている。
このように特許文献2及び3に代表されるような現在一般に行われている方法では、SiCエピタキシャル膜の成長を開始するに際して、原料ガスであるCガス及びSiHガスの供給は同時には行なっていなかった。
特開2009−256138号公報 特許第4238357号公報 特開2005−277229号公報
Materials Science Forum vols. 615-617(2009) pp 129-132 Mater. Sci. Forum 527-529, (2006) pp. 239-242 Journal Cryst. Growth 291, (2006) pp. 370-374 Journal Cryst. Growth 291, (2002) pp. 1213-1218
本発明は、上記事情を鑑みてなされたもので、三角欠陥及び積層欠陥が低減され、膜厚及びキャリア濃度の均一性が向上し、ウェハの全面にステップバンチングがないステップバンチングフリーという従来に比べて格段に高品質のSiCエピタキシャルウェハ及びその製造方法を提供することを目的とする。
三角欠陥及び積層欠陥はSiCデバイスの特性、歩留り、及び信頼性に悪影響を及ぼすから、その低減が不可欠であるが、本発明が対象とする低オフ角のSiCエピタキシャルウェハでは、三角欠陥を低減する方法については特許文献1があるが、積層欠陥を低減する方法についてはほとんど報告がないのが現状である。
そこで、まず、三角欠陥及び積層欠陥の低減について、エピタキシャル成長時の成長温度と、三角欠陥及び積層欠陥の密度との関係を調べた。
表1は、4°のオフ角で傾斜させた4H−SiC単結晶基板のSi面上に、成長速度を5μm/hに固定して1500℃〜1650℃の成長温度でSiCのエピタキシャル層を成膜したSiCエピタキシャルウェハの三角欠陥及び積層欠陥の密度の結果を示すものである。1500℃〜1600℃は従来成長温度として通常用いられてきた温度範囲内のものであるのに対して、1650℃は通常用いられてきた温度範囲よりも50℃高い。
三角欠陥密度はレーザー光を用いる光学式表面検査装置(KLA−Tencor社製Candela CS20)で測定し、積層欠陥密度はフォトルミネッセンスイメージング装置(フォトンデザイン社製PLI−100)で測定した結果である。
三角欠陥及び積層欠陥の主な原因は共通であり、(1)成膜装置内のダウンフォール等の異物、(2)成長中のステップフロー不十分、が挙げられるが、三角欠陥には(1)成膜装置のダウンフォール等の異物、の寄与が大きく、積層欠陥には(2)成長中のステップフロー不十分、の寄与が大きいと考えられる。
1500℃〜1600℃の成長温度では、積層欠陥密度の方が三角欠陥密度より高い。これは、従来成長温度として通常用いられてきた温度範囲では、(2)成長中のステップフロー不十分の寄与が、(1)成膜装置内のダウンフォール等の異物の寄与、よりも大きいことを示している。
これに対して、1650℃の成長温度では、三角欠陥密度の方が積層欠陥密度より高い。これは、従来成長温度として通常用いられてきた温度範囲よりも高い1650℃においては、(1)成膜装置内のダウンフォール等の異物の寄与が、(2)成長中のステップフロー不十分の寄与、よりも大きいことを示している。
この結果は、従来の成長温度(1400〜1600℃)よりも高い温度に、より良好なステップフロー成長が行われる温度が存在していることを示している。すなわち、従来の成長温度(1400〜1600℃)より高い温度においては、より理論に近い成長が行われると考えられる。
そこで、本発明者は、鋭意研究の結果、0.4〜5°の範囲のオフ角ごとに、成長温度と成長速度とを見直し、三角欠陥及び積層欠陥を著しく低減する適切な成長温度と成長速度との組み合わせを見出した。
さらに、三角欠陥及び積層欠陥の低減に対して、SiC単結晶基板のエピタキシャル成長時のおもて面(エピタキシャル膜形成面、主面)及び裏面の加熱状況の違いに着目した。すなわち、SiC単結晶基板はエピタキシャル成長時に加熱されるが、SiC単結晶基板の裏面はSiC単結晶基板を支持する支持部材に直接接触して支持されており、支持部材から直接加熱される。これに対して、おもて面はエピタキシャル膜を形成するために真空空間に剥き出しの状態にあり、直接加熱されない。さらに、キャリアガスである水素がおもて面上を流れるため、熱が持ち去られる。これらのことから、エピタキシャル成長時のおもて面は裏面に対して低い温度になる。例えば、ホットウォール型の成膜装置の場合は、おもて面はウェハから離間して配置した輻射加熱部材からの輻射熱及び裏面から基板内を通って伝わる伝導熱によって加熱される。このようなSiC単結晶基板のエピタキシャル成長時のおもて面(主面)及び裏面の加熱状況の違いのため、おもて面は裏面よりも温度が低い状態にあり、この温度差に起因して熱膨張の大きさがおもて面は裏面よりも小さく、エピタキシャル成長時にはSiC単結晶基板はおもて面が凹むように変形する。この変形量は、ウェハの表面と裏面の温度差が大きいほど大きくなる。そのため、本発明のように従来よりも高い温度でウェハを加熱する場合には、従来よりも大きな変形量になるため、より顕著な問題になる。特に、ウェハの外周領域はウェハを支持する加熱部材から浮いてしまうことになり、ウェハ表面の温度は必要とされる温度よりも下がってしまう。その結果、三角欠陥及び積層欠陥が発生しない温度範囲と成長速度範囲でエピタキシャル成長を行った場合であっても、外周部分には三角欠陥及び積層欠陥が高密度に発生することになる。さらにSiC単結晶基板の反りは微視的には結晶格子面の反りであり、基板表面の結晶格子面が凹んだ状態でエピタキシャル層が堆積されることが転位などの欠陥形成に繋がり、積層欠陥の一因になり得ることに着目したのである。
そこで、SiC単結晶基板のエピタキシャル成長時のおもて面(主面)及び裏面の加熱状況の違いに起因した基板の凹み(反り)を解消した状態でエピタキシャル成長を行うということに想到した。具体的には、室温において主面に対して凸状となるようにSiC単結晶基板を加工してエピタキシャル成長時において基板の凹み(反り)を低減した状態、好ましくは解消した状態でエピタキシャル成長を行うこととした。
この結果、基板の凹み(反り)を低減した状態、好ましくは解消した状態にするにより、基板支持部材とSiC単結晶基板とが密接に接するようになって、基板の温度分布(特に中央部分と周辺部分との温度差が大きい)が低減するため、膜厚及びキャリア濃度の均一性が向上することを見出した。
また、ステップバンチングを低減する方法の現状は以下の通りである。
原子分解能を有するAFM(以下「通常のAFM」という)は表面の原子配列を直接観察できるものの、最大観察範囲は10〜20μm□程度であり、それ以上の広範囲の測定は機構上困難である。しかしながら、SiCエピタキシャル膜表面のステップバンチングはウェハの端から端まで連続しているものと認識されていたため、光学顕微鏡と組み合わせることによって、そのAFMの機構上の欠点も特に不都合とされてはいなかった。
また、AFMよりも広範囲の200μm〜1mm□程度の範囲を観察するのに微分干渉顕微鏡が用いられるが、この微分干渉顕微鏡(例えば、非特許文献3)では、ステップの高さを定量化することができず、また、特に倍率が大きいときに数nmの高さのステップを検出することができないという不都合があった。
ステップバンチングはSiCエピタキシャル膜表面の平坦化を妨げるものであるから、SiCデバイスの高性能化のためにはその発生を抑制する必要がある。ステップバンチングは表面の段差であるため、特に、SiCエピタキシャル膜表面に酸化膜を形成し、その界面に通電させるMOSFETにおいて、その存在は動作性能および信頼性に致命的な影響を与える場合がある。そのため、従来からこのステップバンチングの抑制の研究は精力的に行われてきた。
このMOSFETを含めたSiCパワーデバイスの活性領域は通常のAFMの測定範囲よりも大きい。そのため、優れた特性を有するデバイスを作製可能とするエピタキシャル成長表面を得るためには、通常のAFMあるいは微分干渉顕微鏡による評価では十分とは言えない。
また、上述の通り、ガスエッチングの際に原料ガスであるCガス、又は、SiHガスを添加して行うのが一般的であり、その後にその添加ガスを排気することなくそのまま続けて他方のガスを導入してSiCエピタキシャル膜の成膜工程を行っていた。この場合、これらの原料ガスの基板表面への供給は同時になされていなかった。水素ガスだけでエッチングを行う場合もあったが、原料ガスの基板表面への同時供給の重要性は認識されていなかった。
<短いステップバンチング>
本発明者らは、高さ方向の感度がAFMと同程度であって、かつ、レーザー光を用い、微分干渉顕微鏡よりも広範囲を観察することができる光学式表面検査装置と、広範囲観察型のAFM(以下「広範囲観察型AFM」という)とを組み合わせて用いて、従来の方法でステップバンチングを抑制したとされたSiCエピタキシャルウェハの観察・評価を行い、通常のAFMや微分干渉顕微鏡では捉えることが困難なステップバンチングが表面の標準的な状態として存在することを見出した。
新たに存在を明らかにしたステップバンチングは、平均100μm程度の間隔で存在し、[1−100]方向に100〜500μmの長さを有していた。また、後述するが、このステップバンチングは、らせん転位が成長表面に現れて形成されるシャローピットが表面に段差を形成し、それが原因で発生するものであり、らせん転位は元々、エピタキシャル成長膜の基板として用いるSiC単結晶基板中に含まれるものなので、基板起因と言えるものである。
他方、従来既知のステップバンチング(以下、「従来のステップバンチング」という)は平均1.5μm程度の間隔で存在し、[1−100]方向に5mm以上の長さを有するものである。また、その発生は元々、SiC単結晶基板の表面はオフ角度があるため、表面にはそれに対応した原子ステップがあり、この原子ステップはエピタキシャル成長、あるいはガスエッチングの過程で移動するが、ステップ間でこの移動速度にばらつきが生じるとこれらのステップ同士がお互い合体して生ずるものであり、基板中の転位には関係なく発生するものである。
そこで、本明細書では、新たにその存在を明らかにしたステップバンチングを従来のステップバンチングと区別して、「短いステップバンチング」と記載する。
図1に、通常のAFM(Veeco Instrument社製Dimension V)によって観察したSiCエピタキシャルウェハ表面の10μm□のAFM像(立体表示の表面斜視像)を示す。図1(a)は従来のステップバンチングを示すAFM像であり、図1(b)は短いステップバンチングを示すAFM像である。
図1(b)に矢印Aで示したようなAFM像が得られた場合、又は、一画面の走査ではなくカンチレバーの数回の往復走査でこのようなAFM像の一部が得られた場合は、ノイズと判断されたり、又は、表面の標準的な状態を示すものではなく、たまたま特異な状態を有する領域を観察したものと判断されて、他の領域に移動して観察をするのが通常であった。そのため、短いステップバンチングは従来、通常のAFMや微分干渉顕微鏡においても観察されていたはずとも言えるが、少なくともSiCエピタキシャル膜表面の標準的な状態を示すものと認識されていなかったものである。
図2に、本発明で用いた広範囲観察型AFM(キーエンス社製ナノスケールハイブリッド顕微鏡VN−8000)によって観察したSiCエピタキシャル膜表面の200μm□のAFM像を示す。
図2(a)は従来のステップバンチングを示すAFM像であり、図2(b)は短いステップバンチングを示すAFM像である。
従来のステップバンチングについては図2(a)に示すように、通常のAFM像と同様、平均1.5μm程度の間隔で存在することが観察できる。これに対して、図2(b)には2本のライン(矢印B、C)が等しい間隔で安定に観察されていることがわかる。200μm□という広範囲でこのようにステップが安定に観察できることは単なるノイズや特異な表面領域を示すものではないこと、そして、従来のステップバンチングとは性質の異なるステップバンチングの存在を裏付けるものである。
短いステップバンチングの存在を他の表面検査装置でも確認するため、レーザー光を用いる光学式表面検査装置(KLA−Tencor社製Candela CS20)による観察を行った。この光学式表面検査装置は、測定範囲が数μm□〜4インチ□以上のウェハ全面であって広範囲観察型AFMよりも大きいため、短いステップバンチングの密度を測定するのにも適している。
本発明で用いる光学式表面検査装置(KLA−Tencor社製Candela CS20と同じ原理で表面検査をする装置)とは、レーザー光をウェハに対して斜めに入射して、ウェハ表面からの散乱光の強度、および反射光の強度と反射位置を検出するシステムを有することを特徴とするものである。ウェハの表面はスパイラルスキャンされる。反射位置は、ウェハ表面の凸凹をなぞるように変化するため、この位置情報からラフネス(表面粗さ)を算出することができる。ステップバンチングに対応した周期の表面ラフネス情報を抽出するため、100μmのフィルターを計算時に使用し、ウェハ表面の長周期のうねり情報を除去する。
ただし、ステップバンチングは[1−100]方向に並行であるため、スパイラルスキャン中、レーザー光とスキャン方向が並行になってしまう領域では、ステップが検出されない。そのため、ラフネス情報の算出には、一般的な極座標における55°〜125°と235°〜305°のそれぞれ70°の範囲を選択する。また、スパイラルスキャンの中心はほとんどレーザー光が動かない特異点になってしまうため、その付近における反射光の位置情報は、ラフネスを反映しなくなる。そのため、中心のφ10mmの範囲は算出領域から除外した。このようにして設定される計算範囲はウェハ全面の約35%であるが、ステップバンチングについて、この範囲のモフォロジーは、ウェハ全面をほぼ反映している。このようにして計算されたラフネスは、AFMを用いて測定されたラフネスと相関があることから、実際の表面モフォロジーに即したものであることがわかる。
<短いステップバンチングの発生起源>
図3に、光学式表面検査装置で短いステップバンチングが観察されたSiCエピタキシャルウェハの微分干渉顕微鏡による観察結果を示す。矢印で示すように、顕著なシャローピットとそれに付随した短いステップバンチングを確認することができる。エピ層表面におけるシャローピットの深さは6.3nmであった。
さらに、図4に、このシャローピットの起源を確認するためにKOHエッチングを行った後の微分干渉顕微鏡による観察結果を示す。矢印でその一部を示すように、らせん転位の存在と付随する短いステップバンチングを確認できる。このことから、短いステップバンチングは、表面に発生したシャローピットの段差によってステップフォロー成長が阻害された結果、生じたものと推察できる。こうして、短いステップバンチングの発生の起源が基板から引き継がれたエピ層中のらせん転位に起因したシャローピットであることが理解できる。
以上の通り、本発明者らは、光学式表面検査装置と広範囲観察型AFMという従来とは異なる表面検査装置を組み合わせてSiCエピタキシャル膜表面を観察・評価することにより、この短いステップバンチングが表面の特異な状態ではなく、標準的な状態として存在することを見出した。そして、本発明者らは、鋭意研究を重ねた結果、短いステップバンチングの起源を明らかにすると共に、その発生を抑制して、ステップバンチングフリーのSiCエピタキシャルウェハを製造する方法に到達したのである。
この短いステップバンチングの存在が品質バラツキの主原因の一つであったものと考えられる。
ステップバンチングについては、従来のステップバンチングとその発生起源が異なり、SiC単結晶基板に起因する短いステップバンチングを発見し、従来のステップバンチングに加えて、この基板起因の短いステップバンチングを低減するために基板の研磨工程において必要な条件を見出した。そして、かかる条件で研磨したSiC単結晶基板にガスエッチングを施してSiC単結晶基板を清浄化し、このSiC単結晶基板を用いれば、炭化珪素のエピタキシャル成長に必要とされる量の炭素含有ガス及び珪素含有ガスを所定の濃度比で基板表面に同時に供給して成膜を行うことにより、従来のステップバンチング及び短いステップバンチングが著しく低減することを見出した。さらに供給を同時に停止してガスを除くまで基板温度を保持し、その後に降温することによって、ステップバンチングフリーのSiCエピタキシャルウェハが得られることを見出したのである。
本発明は、以下の手段を提供する。
〔1〕0.4°〜5°のオフ角で傾斜させた4H−SiC単結晶基板上にSiCエピタキシャル層を形成したSiCエピタキシャルウェハの製造方法であって、ガスエッチングによって表面を清浄化した前記基板上に、炭化珪素のエピタキシャル成長に必要とされる量の炭素と珪素の原子数比C/Siが0.7〜1.2となるように珪素含有ガス及び炭素含有ガスを供給して、1600℃より高くかつ1800℃以下の温度で炭化珪素膜をエピタキシャル成長させることを有し、前記炭化珪素膜のエピタキシャル成長は、
(1)オフ角が0.4°〜2°の4H−SiC単結晶基板を用いる場合は、炭化珪素膜をエピタキシャル成長させる成長温度を1600〜1640℃とするときは、成長速度を1〜3μm/hとして行い、成長温度を1640〜1700℃とするときは、成長速度を3〜4μm/hとして行い、成長温度を1700〜1800℃とするときは、成長速度を4〜10μm/hとして行い、
(2)オフ角が2°〜5°の4H−SiC単結晶基板を用いる場合は、炭化珪素膜をエピタキシャル成長させる成長温度を1600〜1640℃とするときは、成長速度を2〜4μm/hとして行い、成長温度を1640〜1700℃とするときは、成長速度を4〜10μm/hとして行い、成長温度を1700〜1800℃とするときは、成長速度を10〜20μm/hとして行う、ことを特徴とするSiCエピタキシャルウェハの製造方法。
〔2〕室温において主面が凸状に加工され、0.4°〜5°のオフ角を有する4H−SiC単結晶基板を準備する工程と、ガスエッチングによって表面を清浄化した前記基板上に、炭化珪素のエピタキシャル成長に必要とされる量の炭素と珪素の原子数比C/Siが0.7〜1.2となるように珪素含有ガス及び炭素含有ガスを供給して、1600℃より高くかつ1800℃以下の温度で炭化珪素膜をエピタキシャル成長させる工程と、を備え、前記炭化珪素膜をエピタキシャル成長させる工程は、(1)オフ角が0.4°〜2°の4H−SiC単結晶基板を用いる場合は、炭化珪素膜をエピタキシャル成長させる成長温度を1600〜1640℃とするときは、成長速度を1〜3μm/hとして行い、成長温度を1640〜1700℃とするときは、成長速度を3〜4μm/hとして行い、成長温度を1700〜1800℃とするときは、成長速度を4〜10μm/hとして行い、(2)オフ角が2°〜5°の4H−SiC単結晶基板を用いる場合は、炭化珪素膜をエピタキシャル成長させる成長温度を1600〜1640℃とするときは、成長速度を2〜4μm/hとして行い、成長温度を1640〜1700℃とするときは、成長速度を4〜10μm/hとして行い、成長温度を1700〜1800℃とするときは、成長速度を10〜20μm/hとして行う、ことを特徴とするSiCエピタキシャルウェハの製造方法。
〔3〕前記凸の曲率半径が10m以上1000m以下の範囲にあることを特徴とする〔〕又は〔〕のいずれかに記載のSiCエピタキシャルウェハの製造方法。
〔4〕前記珪素含有ガス及び前記炭素含有ガスの供給を同時に行うことを特徴とする〔〕から〔〕のいずれか一項に記載のSiCエピタキシャルウェハの製造方法。
〔5〕前記ガスエッチングによって表面を清浄化する前に、前記4H−SiC単結晶基板の表面の格子乱れ層が3nm以下となるまで研磨する工程を備えたことを特徴とする〔〕から〔〕のいずれか一項に記載のSiCエピタキシャルウェハの製造方法。
〔6〕前記ガスエッチングを、水素雰囲気下で1400〜1800℃の温度で行うことを特徴とする〔〕から[〕のいずれか一項に記載のSiCエピタキシャルウェハの製造方法。
〔7〕前記ガスエッチングにおいて、前記水素雰囲気に、珪素含有ガス及び/又は炭素含有ガスを添加して行うことを特徴とする〔〕に記載のSiCエピタキシャルウェハの製造方法。
上記の構成によれば、三角欠陥及び積層欠陥が低減され、キャリア濃度及び膜厚の均一性が向上し、ウェハの全面にステップバンチングがないステップバンチングフリーという従来に比べて格段に高品質のSiCエピタキシャルウェハ及びその製造方法を提供することができる。
三角欠陥及び積層欠陥が少なく、面内均一性良好でステップバンチングがない高品質の上記構成のSiCエピタキシャルウェハを用いて電子デバイスを作製することにより、電子デバイスの特性安定性や特性向上、さらには歩留まり向上という効果が得られる。
炭化珪素膜のエピタキシャル成長を、(1)オフ角が0.4°〜2°の4H−SiC単結晶基板を用いる場合は、炭化珪素膜をエピタキシャル成長させる成長温度を1600〜1640℃とするときは、成長速度を1〜3μm/hとして行い、成長温度を1640〜1700℃とするときは、成長速度を3〜4μm/hとして行い、成長温度を1700〜1800℃とするときは、成長速度を4〜10μm/hとして行い、(2)オフ角が2°〜5°の4H−SiC単結晶基板を用いる場合は、炭化珪素膜をエピタキシャル成長させる成長温度を1600〜1640℃とするときは、成長速度を2〜4μm/hとして行い、成長温度を1640〜1700℃とするときは、成長速度を4〜10μm/hとして行い、成長温度を1700〜1800℃とするときは、成長速度を10〜20μm/hとして行う、ことにより、SiCエピタキシャル層の表面の三角形状の欠陥密度が1個/cm以下であり、SiCエピタキシャルウェハ層中の積層欠陥の密度が1個/cm以下であるSiCエピタキシャルウェハが得られるという効果が得られる。
通常のAFMでSiCエピタキシャルウェハ表面のステップバンチングを測定した像であり、(a)従来のステップバンチング、(b)短いステップバンチング、を示す像である。 広範囲観察型AFMでSiCエピタキシャルウェハ表面のステップバンチングを測定した像であり、(a)従来のステップバンチング、(b)短いステップバンチング、を示す像である。 短いステップバンチングを含むSiCエピタキシャルウェハを微分干渉顕微鏡で測定した像である。 KOHエッチング後に図3で用いたウェハを微分干渉顕微鏡で測定した像である。 広範囲観察型AFMで4°オフ角のSiCエピタキシャルウェハのSi面を測定した像であり、(a)本発明のSiCエピタキシャルウェハ、(b)従来のSiCエピタキシャルウェハ、を示す像である。 レーザー光を用いる光学式表面検査装置で4°オフ角のSiCエピタキシャルウェハのSi面を測定した像であり、(a)本発明のSiCエピタキシャルウェハ、(b)従来のSiCエピタキシャルウェハ、を示す像である。 フォトルミネッセンスイメージング装置で4°オフ角のSiCエピタキシャルウェハのSi面を測定した像であり、(a)本発明のSiCエピタキシャルウェハ、(b)従来のSiCエピタキシャルウェハ、を示す像である。 レーザー光を用いる光学式表面検査装置で従来の0.8°オフ角のSiCエピタキシャルウェハのC面を測定した、(a)像であり、(b)欠陥マップ、である。 レーザー光を用いる光学式表面検査装置で本発明の0.8°オフ角のSiCエピタキシャルウェハのC面を観察した、(a)像であり、(b)欠陥マップ、である。 フォトルミネッセンスイメージング装置で0.8°オフ角のSiCエピタキシャルウェハのC面を測定した像であり、(a)本発明のSiCエピタキシャルウェハ、(b)従来のSiCエピタキシャルウェハ、を示す像である。 本発明の製造方法で用いる成膜装置の一例を示す断面模式図である。 (a)本発明に係るSiC単結晶基板表面の断面を透過型電子顕微鏡で測定した像であり、(b)は(a)の拡大像である。 (a)従来のSiC単結晶基板表面の断面を透過型電子顕微鏡で測定した像であり、(b)は(a)の拡大像である。 比較例2のSiCエピタキシャルウェハ表面を(a)レーザー光を用いる光学式表面検査装置で測定した像であり、(b)広範囲観察型AFMで観察した像、である。
以下、本発明を適用した一実施形態であるSiCエピタキシャルウェハ及びその製造方法について、図面を用いて詳細に説明する。
[SiCエピタキシャルウェハ]
図5及び図6に、4°のオフ角で傾斜させた4H−SiC単結晶基板のSi面上にSiCのエピタキシャル層を成膜した、本発明の実施形態であるSiCエピタキシャルウェハを、広範囲観察型AFM及びレーザー光を用いる光学式表面検査装置(KLA−Tencor社製Candela CS20)で観察した結果を示す。
図5(a)は、本発明のSiCエピタキシャルウェハの表面の200μm□の広範囲観察型AFM像である。また、図5(b)に従来のSiCエピタキシャルウェハ表面の200μm□の広範囲観察型AFM像を示す。
本発明のSiCエピタキシャルウェハのAFM像では、全くステップが観察されない(ステップの線密度0本/mm−1)。このサンプルの他の領域についてもほとんどステップが観察されなかった。従って、ステップバンチングフリーが実現されており、ステップの線密度は5mm−1以下であることがわかる。また、表面の二乗平均粗さRqは0.5nmであり、最大高低差Ryは0.8nmであった。同じサンプルでランダムに選んだ3個の領域の平均のRqは0.41nmであり、また、平均のRyは0.82nmであった。従って、観察した表面の二乗平均粗さRqが1.0nm以下であり、かつ、最大高低差Ryが3.0nm以下であることがわかる。
これに対して、従来のSiCエピタキシャルウェハでは、線密度340本/mm−1で多数のステップが合体したステップバンチングが観察された。このサンプルの他の3個の領域の平均のステップ線密度は362本/mm−1であった。また、ステップは観察範囲を超えて延びていることがわかる。
また、表面の二乗平均粗さRqは2.4nmであり、最大高低差Ryは3.6nmであった。同じサンプルでランダムに選んだ3個の領域の平均のRqは3.2nmであり、また、平均のRyは4.5nmであった。
図6(a)及び(b)にそれぞれ、図5(a)及び(b)の同一サンプルの1mm□範囲について、レーザー光を用いる光学式表面検査装置によって観察した像(以下「カンデラ像」という)を示す。
観察した表面の二乗平均粗さRqは、本発明のSiCエピタキシャルウェハでは0.54nmであった。これに対して、従来のSiCエピタキシャルウェハでは1.7nmであり、本発明と従来のSiCエピタキシャルウェハの表面平坦性に明らかな差異を有することがわかる。
図7(a)に、4°のオフ角で傾斜させた4H−SiC単結晶基板のSi面上にSiCのエピタキシャル層を成膜した、本発明のSiCエピタキシャルウェハをフォトルミネッセンスイメージング装置(フォトンデザイン社製PLI−100)で観察したPLイメージ像を示す。また、図7(b)に、4°のオフ角で傾斜させた4H−SiC単結晶基板のSi面上に従来の方法によりSiCのエピタキシャル層を成膜したSiCエピタキシャルウェハをフォトルミネッセンスイメージング装置(フォトンデザイン社製PLI−100)で観察したPLイメージ像を示す。
図7(a)で示した本発明のSiCエピタキシャルウェハでは三角形状の発光・吸収が観察されず、積層欠陥が存在しない。また、ウェハ全域について測定を行ったところ、その積層欠陥密度は0個/cmであった。
これに対して、図7(b)で示した従来の方法によるSiCエピタキシャルウェハでは、1個の三角形状の発光・吸収が観察され、積層欠陥が存在する。また、ウェハ 全域について測定を行ったところ、その積層欠陥密度は2.8個/cmであった。
図8(a)及び(b)に、0.8°のオフ角で傾斜させた4H−SiC単結晶基板のC面上に従来の方法によりSiCのエピタキシャル層を成膜したSiCエピタキシャルウェハを光学式表面検査装置(KLA−Tencor社製Candela CS20)で観察した結果(カンデラ像(a))及びカンデラ像に基づく欠陥マップ(b))を示す。
図8(a)で示した10mm×15mmの広範囲のカンデラ像において、3個の三角欠陥が観察される。また、図8(b)で示したウェハ全面の欠陥マップにおいて、三角欠陥密度は3.1個/cm(三角欠陥を含めた欠陥密度は4個/cm)であり、ウェハ全域に三角欠陥が存在していた。
図9(a)及び(b)に、0.8°のオフ角で傾斜させた4H−SiC単結晶基板のC面上にSiCのエピタキシャル層を成膜した、本発明の実施形態であるSiCエピタキシャルウェハを光学式表面検査装置(KLA−Tencor社製Candela CS20)で観察した結果(カンデラ像(a))及びカンデラ像に基づく欠陥マップ(b))を示す。
図9(a)で示した10mm×15mmの広範囲のカンデラ像において、三角欠陥は全く観察されない。また、図9(b)で示したウェハ全面の欠陥マップにおいて、三角欠陥密度は0.4個/cm(三角欠陥を含めた欠陥密度は1.2個/cm)であり、図8で示した従来のSiCエピタキシャルウェハに比べて著しく低減されていることがわかる。特に、ウェハの周縁領域における低減が大きい。これは主面を凸状に加工された4H−SiC単結晶基板を用いてエピタキシャル成長時において基板の凹み(反り)を低減した状態でエピタキシャル成長を行った効果によると考えられる。最適な曲率半径の凸状に加工することにより、中央部の欠陥密度もさらに低減すると考えられる。
図10(a)に、図9で示した本発明の実施形態であるSiCエピタキシャルウェハについてフォトルミネッセンスイメージング装置(フォトンデザイン社製PLI−100)で観察したPLイメージ像を示す。図10(b)は図8で示した従来の方法により作製したSiCエピタキシャルウェハのPLイメージ像である。
図10(a)で示した本発明のSiCエピタキシャルウェハでは三角形状の発光・吸収が観察されず、積層欠陥が存在しない。また、ウェハ全域について測定を行ったところ、その積層欠陥密度は0.1個/cmであった。
これに対して、図10(b)で示した従来の方法によるSiCエピタキシャルウェハでは、3個の三角形状の発光・吸収が観察され、積層欠陥が存在する。また、ウェハ全域について測定を行ったところ、その積層欠陥密度は1.8個/cmであった。
[SiCエピタキシャル膜の成膜装置]
図11は、本発明のSiCエピタキシャルウェハ膜の成膜装置の一例の概略図である。
この炭化珪素膜の成膜装置101は、複数のウェハ設置部102bを支持するプラネタリ102と熱輻射部材103との間に設けられた反応室104と、熱輻射部材103の中央部を貫通して反応室104内にガスを供給するガス供給部105と、プラネタリ102及び熱輻射部材103をそれぞれ加熱する高周波コイル106、107とを備えている。公転用回転軸102aは、ガス供給部105の直下に配置されている。
この構成によって、ガス供給部105を中心軸にしてSiC単結晶ウェハをプラネタリ102によって例えば、5〜20rpmの回転速度で公転させるとともに、SiC単結晶ウェハの中心を軸にしてSiC単結晶ウェハ自体をウェハ設置部102bによって例えば、50〜200rpmの回転速度で自転させるようになっている。
このように、ウェハ設置部102bとプラネタリ102とを自回転せることにより、SiCウェハの膜厚やキャリア濃度、温度分布の面内均一性を向上させる構成となっている。
また、高周波コイル106、107を反応室104の上下に配置する構成によって、基板を高温に加熱することができる。
ウェハ設置部102bにはSiCウェハの凸状に形成された成長面(おもて面)を上にしてセットする。エピタキシャル膜の成長時にSiCウェハを加熱していくと、SiCウェハのおもて面と裏面とで温度差が生じる。これは、基板のおもて面はガス供給部105から供給されるガスによって冷却されるためである。このため、エピタキシャル膜成長時はおもて面と裏面の温度差に起因した熱膨張差により基板が反ってしまい、その結果、ウェハ設置部102bからSiCウェハの一部からが浮き、加熱がSiCウェハ全体に均一に伝わらない。
[SiCエピタキシャルウェハの製造方法]
以下、本発明を適用した一実施形態であるSiCエピタキシャルウェハの製造方法について詳細に説明する。
<凸状加工工程>
SiC単結晶基板(ウェハ)の作製は昇華法などの方法によって製造された4H−SiCインゴットをスライスすることから始める。
スライスは通常、内周刃又はワイヤーソーによって行われるが、近年では、量産性の良いワイヤーソーが用いられることが一般的である。
凸状加工を行う場合はこのスライスの段階で凸状加工を行う。
具体的には、切断時のワイヤーのたわみ量を2mm以上とし、ワイヤー往復方向がなす直線を含む平面を円柱状インゴットの外周に対する垂直面とが形成する角度を数度程度傾けることによって、インゴットから切り出されるSiC単結晶ウェハの少なくとも一方の面の形状を凸状に加工することができる。この時、角度を1°以上3°以下とすることで、凸の曲率半径が10m以上1000m以下の範囲になる。また、凸の方向はエピタキシャル面に使用する面になるように、その傾斜角度を変える。
凸状(湾曲、反り)加工されたSiC単結晶基板は、主面において連続的かつ一様に凸状とされていることが好ましい。連続的かつ一様に凸状とは、角張ったところが無く滑らかな状態であって、部分的に凹状になっているところがないことを意味する。凸の曲率半径は10m以上1000m以下の範囲であることが好ましい。10m以下の場合はエピタキシャル成長時の熱膨張によって室温時の主面の凹みを十分に低減できず、また、1000m以上の場合は凸状(湾曲)加工の効果が十分ではないからである。
凸状(湾曲、反り)の大きさを計測して定量化する方法はいくつかあるが、例えば、凸状(湾曲、反り)の曲率半径はウェハ平面度測定解析装置(例えば、エスオーエル株式会社製UltraSort)で測定したWarpから決定することができる。Warpは、計測方法としてはウェハをチャックしないフリーな状態で、焦平面を基準面として、その面から上下方法のズレの最大値の合計で定義されるもので、ウェハの反りの定量化の場合に一般的に用いられる指標の一つである。ウェハ形状が一様に上に凸などの単純な形状の場合には、Warpの計測値が一般的な定義での反りの値に一致する。
また、SiC単結晶基板は主面が湾曲しているもの、または、SiC単結晶基板自体が主面に向けて凸状に反っているもの、のいずれか一方を満たすものを用いればよいが、主面が湾曲しかつSiC単結晶基板自体が凸状に反っているものを形成してもよい。
<研磨工程>
研磨工程では、スライス工程においてウェハ表面に残留した4H−SiC単結晶基板について、その表面の格子乱れ層が3nm以下となるまで研磨する。
「格子乱れ層」とは前述の通り、TEMの格子像(格子が確認できる像)において、SiC単結晶の原子層(格子)に対応する縞状構造又はその縞の一部が明瞭になっていない層をいう。
まず、「格子乱れ層」の存在及び特徴を説明するために、図12及び図13に、研磨工程後のSiC単結晶基板の表面近傍の透過型電子顕微鏡(TEM)像を示す。
図12(a)、(b)は、本発明のSiC単結晶基板の例を示すTEM像である。
図12(a)で示したTEM像において表面の平坦性の乱れは観察できない。また、その拡大像である格子像(図12(b))において、最上層の原子層(格子)だけに乱れが観察され、その下の原子層(格子)からは明瞭な縞状構造が観察できる。矢印で挟まれた層が「格子乱れ層」である。
このTEM像から、表面の「格子乱れ層」が3nm以下であることが確認できる。
図13(a)、(b)は、3nm以上の格子乱れ層が表面に存在するSiC単結晶基板の例を示すTEM像である。
図13(a)で示したTEM像において明らかな表面平坦性の乱れが観察され、また、図13(a)で平坦に見える部分でも、その拡大像である格子像(図13(b))において、表面から6nm以上にわたって縞状構造の乱れが観察できる。
このTEM像において7nm程度の「格子乱れ層」(像中の右側の矢印で挟まれた層)が観察でき、このサンプルでは表面の「格子乱れ層」が3nm以下を達成できていないことがわかる。
以下に、本工程の実施形態について説明する。
研磨工程は、通常ラップと呼ばれる粗研磨、ポリッシュとよばれる精密研磨、さらに超精密研磨である化学的機械研磨(以下、CMPという)など複数の研磨工程が含まれる。研磨工程は湿式で行われることが多いが、この工程で共通するのは、研磨布を貼付した回転する定盤に、研磨スラリーを供給しつつ、炭化珪素基板を接着した研磨ヘッドを押しあてて行われることである。本発明で用いる研磨スラリーは、基本的にはそれらの形態で用いられるが、研磨スラリーを用いる湿式研磨であれば形態は問わない。
砥粒として用いられる粒子はこのpH領域において溶解せず分散する粒子であればよい。本発明においては研磨液のpHが2未満であるのが好ましく、この場合、研磨粒子としてはダイヤモンド、炭化珪素、酸化アルミニウム、酸化チタン、酸化ケイ素などが使用できる。本発明において砥粒として用いられるのは平均径1〜400nm、望ましくは10〜200nm、さらに望ましくは10〜150nmの研磨粒子である。良好な最終仕上げ面を得るためには、粒子径の小さなものが安価に市販されている点でシリカが好適である。さらに好ましくはコロイダルシリカである。コロイダルシリカ等の研磨剤の粒径は、加工速度、面粗さ等の加工特性によって適宜選択することができる。より高い研磨速度を要求する場合は粒子径の大きな研磨材を使用することができる。面粗さが小さい、すなわち高度に平滑な面を必要とするときは小さな粒子径の研磨材を使用することができる。平均粒子径が400nmを超えるものは高価である割には研磨速度が高くなく、不経済である。粒子径が1nm未満のような極端に小さいものは研磨速度が著しく低下する。
研磨材粒子の添加量としては1質量%〜30質量%、望ましくは1.5質量%〜15質量%である。30質量%を超えると研磨材粒子の乾燥速度が速くなり、スクラッチの原因となる恐れが高くなり、また、不経済である。また、研磨材粒子が1質量%未満では加工速度が低くなりすぎるため好ましくない。
本発明における研磨スラリーは水系研磨スラリーであり、20℃におけるpHは2.0未満、望ましくは1.5未満、さらに望ましくは1.2未満である。pHが2.0以上の領域では十分な研磨速度が得られない。一方で、スラリーをpH2未満とすることによって、通常の室内環境下においても炭化珪素に対する化学的反応性が著しく増加し、超精密研磨が可能になる。炭化珪素は研磨スラリー中にある酸化物粒子の機械的作用によって直接除去されるのではなく、研磨液が炭化珪素単結晶表面を酸化ケイ素に化学反応させ、その酸化ケイ素を砥粒が機械作用的に取り除いていくという機構であると考えられる。したがって研磨液組成を炭化珪素が反応しやすくなるような液性にすること、すなわちpHを2未満にすることと、砥粒として適度な硬度をもつ酸化物粒子を選定することはスクラッチ傷や加工変質層のない、平滑な面を得るために非常に重要である。
研磨スラリーは、塩酸、硝酸、燐酸、硫酸からなる酸のうち、少なくとも1種類以上、望ましくは2種類以上を用いてpHを2未満になるよう調整する。複数の酸を用いることが有効であることの原因は不明であるが、実験で確かめられており、複数の酸が相互に作用し、効果を高めている可能性がある。酸の添加量としては、たとえば、硫酸0.5〜5質量%、燐酸0.5〜5質量%、硝酸0.5〜5質量%、塩酸0.5〜5質量%の範囲で、適宜、種類と量を選定し、pHが2未満となるようにするとよい。
無機酸が有効であるのは有機酸に比べ強酸であり、所定の強酸性研磨液に調整するには極めて好都合であるためである。有機酸を使用したのでは強酸性研磨液の調整に困難が伴う。
炭化珪素の研磨は、強酸性研磨液によって炭化珪素の表面に生成した酸化膜に対する反応性により、酸化層を酸化物粒子により除去することで行われるが、この表面酸化を加速するために、研磨スラリーに酸化剤を添加すると更に優れた効果が認められる。酸化剤としては過酸化水素、過塩素酸、重クロム酸カリウム、過硫酸アンモニウムサルフェートなどが挙げられる。たとえば、過酸化水素水であれば0.5〜5質量%、望ましくは1.5〜4質量%加えることにより研磨速度が向上するが、酸化剤は過酸化水素水に限定されるものではない。
研磨スラリーは研磨材のゲル化を抑制するためにゲル化防止剤を添加することが出来る。ゲル化防止剤の種類としては、1−ヒドロキシエチリデン−1,1−ジホスホン酸、アミノトリエチレンホスホン酸等のリン酸エステル系のキレート剤が好適に用いられる。ゲル化防止剤は0.01〜6質量%の範囲、好ましくは0.05〜2質量%で添加するのがよい。
本発明の研磨工程において表面の格子乱れ層を3nm以下にするには、CMP前の機械研磨において加工圧力を350g/cm以下にし、直径5μm以下の砥粒を用いることによって、ダメージ層を50nmに抑えておくのが好ましく、さらにCMPにおいては、研磨スラリーとして平均粒子径が10nm〜150nmの研磨材粒子及び無機酸を含み、20℃におけるpHが2未満であるのが好ましく、研磨材粒子がシリカであって、1質量%から30質量%含むのがさらに好ましく、無機酸が塩酸、硝酸、燐酸、硫酸のうちの少なくとも1種類であるのがより好ましい。
<清浄化(ガスエッチング)工程>
清浄化工程では、水素雰囲気下で、前記研磨及び凸状加工後の基板を1400〜1800℃にしてその表面を清浄化(ガスエッチング)する。
以下、本工程の実施形態について説明する。
ガスエッチングは、SiC単結晶基板を1400〜1800℃に保持し、水素ガスの流量を40〜120slm、圧力を100〜250mbarとして、5〜30分間行う。
研磨後のSiC単結晶基板を洗浄した後、基板をエピタキシャル成長装置例えば、量産型の複数枚プラネタリー型CVD装置内にセットする。装置内に水素ガスを導入後、圧力を100〜250mbarに調整する。その後、装置の温度を上げ、基板温度を1400〜1600℃、好ましくは1480℃以上にして、1〜30分間、水素ガスによって基板表面のガスエッチングを行う。かかる条件で水素ガスによるガスエッチングを行った場合、エッチング量は0.05〜0.4μm程度になる。
基板表面は研磨工程によりダメージを受けており、TEMにおいて「格子乱れ層」として検出できるダメージだけでなく、TEMによって検出できない格子の歪み等がさらに深くまで存在していると考えられる。ガスエッチングはこのようにダメージを受けた層(以下「ダメージ層」という)を除去することを目的としているが、ガスエッチングが十分ではなく、ダメージ層が残留すると、エピタキシャル成長層中に異種ポリタイプや転位、積層欠陥などが導入されてしまうし、また、エッチングを施しすぎると、基板表面で表面再構成が生じ、エピタキシャル成長開始前にステップバンチングを生じさせてしまう。そのため、ダメージ層とガスエッチング量とを最適化することが重要であるが、本発明者らは、鋭意研究の結果、ステップバンチングフリーのSiCエピタキシャルウェハの製造における十分条件として、基板表面の格子乱れ層を3nm以下にまで薄くした時のダメージ層と、上述のガスエッチング条件との組み合わせを見出したのである。
清浄化(ガスエッチング)工程後の基板の表面について、光学式表面検査装置を用いてウェハ全面の35%以上の領域を解析したエピタキシャル層最表面の二乗平均粗さRqが1.3nm以下であることが確認できる。また、原子間力顕微鏡を用いて測定した場合、10μm□では1.0nm以下であり、また、200μm□では1.0nm以下であり、かつ200μm□に観察される長さ100〜500μmのステップバンチング(短いステップバンチング)における最大高低差Ryが3.0nm以下であることが確認できる。また、このステップの線密度が5mm−1以下であることが確認できる。
この後の成膜工程及び降温工程において、この基板表面の平坦性を維持することが重要となる。
水素ガスにSiHガス及び/又はCガスを添加することもできる。らせん転位に起因したシャローピットに短いステップバンチングが付随して発生する場合があるが、リアクタ内の環境をSiリッチにするため、0.009mol%未満の濃度のSiHガスを水素ガスに添加してガスエッチングを行うことにより、シャローピットの深さを浅くすることができ、シャローピットに付随する短いステップバンチングの発生を抑制できる。
SiHガス及び/又はCガスを添加した場合は、成膜(エピタキシャル成長)工程前に、一旦排気を行って水素ガス雰囲気にするのが好ましい。
<成膜(エピタキシャル成長)工程>
成膜(エピタキシャル成長)工程では、(エピタキシャル膜の成長温度が清浄化(ガスエッチング)温度よりも高い場合では昇温後に)前記清浄化後の基板の表面に、炭化珪素のエピタキシャル成長に必要とされる量のSiHガスとCガスとを濃度比C/Siが0.7〜1.2で同時に供給して炭化珪素をエピタキシャル成長させる。
また、上述したように、「同時に供給」とは、完全に同一時刻であることまでは要しないが、数秒以内であることを意味する。後述する実施例で示したアイクストロン社製Hot Wall SiC CVD(VP2400HW)を用いた場合、SiHガスとCガスの供給時間差が5秒以内であれば、ステップバンチングフリーのSiCエピタキシャルウェハが製造できた。
SiHガス及びCガスの各流量、圧力、基板温度、成長温度はそれぞれ、15〜150sccm、3.5〜60sccm、80〜250mbar、1600℃より高く1800℃以下、成長速度は毎時1〜20μmの範囲内で、オフ角、膜厚、キャリア濃度の均一性、成長速度を制御しながら決定する。成膜開始と同時にドーピングガスとして窒素ガスを導入することで、エピタキシャル層中のキャリア濃度を制御することができる。成長中のステップバンチングを抑制する方法として成長表面におけるSi原子のマイグレーションを増やすために、供給する原料ガスの濃度比C/Siを低くすることが知られているが、本発明ではC/Siは0.7〜1.2である。また、成長させるエピタキシャル層は通常、膜厚については5〜20μm程度であり、キャリア濃度については2〜15×1015cm−3程度である。
成長温度及び成長速度は、SiC単結晶基板のオフ角に応じて、
(1)オフ角が0.4°〜2°の4H−SiC単結晶基板を用いる場合は、炭化珪素膜をエピタキシャル成長させる成長温度を1600〜1640℃とするときは、成長速度を1〜3μm/hとして行い、成長温度を1640〜1700℃とするときは、成長速度を3〜4μm/hとして行い、成長温度を1700〜1800℃とするときは、成長速度を4〜10μm/hとして行い、
(2)オフ角が2°〜5°の4H−SiC単結晶基板を用いる場合は、炭化珪素膜をエピタキシャル成長させる成長温度を1600〜1640℃とするときは、成長速度を2〜4μm/hとして行い、成長温度を1640〜1700℃とするときは、成長速度を4〜10μm/hとして行い、成長温度を1700〜1800℃とするときは、成長速度を10〜20μm/hとして行う。
<降温工程>
降温工程では、SiHガスとCガスの供給を同時に停止し、SiHガスとCガスとを排気するまで基板温度を保持し、その後降温する。
成膜後、SiHガスとCガスの供給、並びにドーピングガスとして導入窒素ガスを止めて降温するが、このときにもSiCエピタキシャル膜表面ではガスエッチングが生じて表面のモフォロジーを悪化させ得る。この表面モフォロジーの悪化を抑制するため、SiHガスおよびCガスの供給を停止するタイミングと、降温のタイミングとが重要である。SiHガスとCガスの供給を同時に停止した後、供給したこれらのガスが基板表面から無くなるまで成長温度を保持し、その後平均毎分50℃程度の速度で室温まで降温することにより、モフォロジーの悪化が抑制されることがわかった。
以下、実施例によって本発明をより詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
本実施例では、珪素含有ガスとしてSiHガスおよび炭素含有ガスとしてCガス、ドーピングガスとしてNガス、キャリアガスおよびエッチングガスとしてHガスを使用し、量産型の複数枚プラネタリー(自公転)型CVD装置であるアイクストロン社製Hot Wall SiC CVD(VP2400HW)によって、4H−SiC単結晶の(0001)面に対して<11−20>軸方向へ微傾斜させたSi面又はC面にSiCエピタキシャル膜を成長させた。
[オフ角4°の4H−SiC単結晶基板のSi面]
(実施例1)
4°のオフ角で傾斜させた4H−SiC単結晶基板のSi面上にSiCのエピタキシャル層を成膜したものである。
本実施例では、4H−SiC単結晶基板については、凸状加工を施していない。
研磨工程において、CMP前の機械研磨は直径5μm以下の砥粒を用いて、加工圧力を350g/cmで行った。また、CMPは、研磨材粒子として平均粒子径が10〜150nmのシリカ粒子を用い、無機酸として硫酸を含み、20℃におけるpHが1.9の研磨スラリーを用いて、30分間行った。これにより、表面の格子乱れ層を3nm以下とした。
研磨後の基板をRCA洗浄後、成長装置内に導入した。尚、RCA洗浄とは、Siウェハに対して一般的に用いられている湿式洗浄方法であり、硫酸・アンモニア・塩酸と過酸化水素水を混合した溶液ならびにフッ化水素酸水溶液を用いて、基板表面の有機物や重金属、パーティクルを除去することができる。
清浄化(ガスエッチング)工程は、水素ガスの流量100slm、リアクタ内圧力を200mbar、基板温度を1500℃で、20分間行った。
SiCエピタキシャル成長工程では、基板温度を1650℃とし、SiHガス及びCガスが基板主面に同時に供給されるように、Cガス24sccm及びSiHガス8sccmを同時に供給開始して行った。C/Siは1.0を選択した。リアクタ内圧力を200mbarとし、成長速度5μm/hで2時間成長工程を実施して、厚さ10μmのSiCエピタキシャル層を成膜した。
こうして作製したSiCエピタキシャルウェハについて、広範囲観察型AFM(キーエンス社製ナノスケールハイブリッド顕微鏡VN−8000)、光学式表面検査装置(KLA−Tencor社製Candela CS20)、及び、フォトルミネッセンスイメージング装置(フォトンデザイン社製PLI−100)で測定した結果はそれぞれ、図5(a)、図6(a)、及び図7(a)に示した通りである。
光学式表面検査装置で測定したRqは1.2nmであり、広範囲観察型AFMで測定したRqは0.4nm、最大高低差Ryは0.6nmであり、ステップバンチングは観察されなかった。
また、SiCエピタキシャルウェハのエピタキシャル膜の表面の三角欠陥の密度は0.6個/cmであり、SiCエピタキシャルウェハのエピタキシャル膜の膜中の積層欠陥の密度は0個/cmであった。
(比較例1)
SiCエピタキシャルウェハの作製条件は、基板成長温度を1600℃とした点を除いて、実施例1と同じである。
こうして作製したSiCエピタキシャルウェハについて、光学式表面検査装置(KLA−Tencor社製Candela CS20)及びフォトルミネッセンスイメージング装置(フォトンデザイン社製PLI−100)で測定した結果、SiCエピタキシャルウェハの表面の三角欠陥の密度は2.4個/cmであり、ウェハ全域に三角欠陥が存在していた。またSiCエピタキシャルウェハの膜中の積層欠陥密度は2.8個/cmであり、本発明の実施例1に比べてかなり大きい。
この比較から、従来の成長温度の上限(1600℃)よりも高い温度に欠陥密度を低減する成長温度が存在することがわかった。
[オフ角1.2°の4H−SiC単結晶基板のSi面]
(実施例2)
成長速度4μm/hで2.5時間成長工程を実施した以外は、実施例1と同じ作製条件でSiCエピタキシャルウェハを作製した。
作製したSiCエピタキシャルウェハについて、光学式表面検査装置(KLA−Tencor社製Candela CS20)、フォトルミネッセンスイメージング装置(フォトンデザイン社製PLI−100)、及び、広範囲観察型AFM(キーエンス社製ナノスケールハイブリッド顕微鏡VN−8000)によって測定・評価した。
三角欠陥密度は0.4個/cmであり、積層欠陥密度は0.1個/cmであった。また、ステップバンチングは観察されなかった。
いずれも1個/cm以下であって、実施例1よりさらに低いオフ角1.2°の4H−SiC単結晶基板についても欠陥密度が低い極めて高品質のエピタキシャル膜が形成されていた。
[オフ角0.8°の4H−SiC単結晶基板のC面]
(実施例3)
マルチワイヤーソーを用いて、Si面を、凸の曲率半径が50mとなるように凸状にスライス加工し、成長速度4μm/hで2.5時間成長工程を実施した以外は、実施例1と同じ作製条件でSiCエピタキシャルウェハを作製した。
作製したSiCエピタキシャルウェハについて、光学式表面検査装置(KLA−Tencor社製Candela CS20)、及び、フォトルミネッセンスイメージング装置(フォトンデザイン社製PLI−100)で測定した結果はそれぞれ、図9に示した通りである。三角欠陥密度は0.4個/cmであり、積層欠陥密度は0.2個/cmであった。いずれも1個/cm以下であって、低オフ角の4H−SiC単結晶基板のSi面についても欠陥密度が低い極めて高品質のエピタキシャル膜が形成された。
また、光学式表面検査装置(KLA−Tencor社製Candela CS20)及び広範囲観察型AFM(キーエンス社製ナノスケールハイブリッド顕微鏡VN−8000)の測定において、ステップバンチングは観察されなかった。
膜厚均一性については水銀プローブ濃度分析器(Hg−CV)((SSSM社製495CV SYSTEM)を用い、キャリア濃度均一性については高速フーリエ変換赤外線吸収分析装置(FT−IR)(ナノメトリクス社製QS1200)を用いて測定した。
膜厚均一性は2%であり、キャリア濃度均一性は8%であり、面内の均一性が良好なSiCエピタキシャル層が形成されていた。「膜厚分布」及び「キャリア濃度分布」は、ウェハ上の8箇所のサンプルを用いて{(最大値−最小値)/(最大値+最小値)}×100(%)から求めたものである。凸状加工を行わなかった場合は、膜厚均一性は5〜10%程度であり、キャリア濃度均一性は15〜20%程度であるから、凸状加工を行うことにより、膜厚及びキャリア濃度の均一性が向上した。
(比較例2)
SiCエピタキシャルウェハの作製条件は、基板成長温度を1600℃とした点を除いて、実施例3と同じである。
こうして作製したSiCエピタキシャルウェハについて、光学式表面検査装置(KLA−Tencor社製Candela CS20)及びフォトルミネッセンスイメージング装置(フォトンデザイン社製PLI−100)で測定した結果は、図8及び図10(b)に示した通りであり、SiCエピタキシャルウェハの表面の三角欠陥の密度は4個/cmであり、ウェハ全域に三角欠陥が存在していた。またSiCエピタキシャルウェハの膜中の積層欠陥密度は1.8個/cmであり、本発明の実施例3に比べてかなり大きい。
この比較から、従来の成長温度の上限(1600℃)よりも高い温度に欠陥密度を低減する成長温度が存在することがわかった。
[ステップバンチング低減の効果]
次に、炭素と珪素の原子数比C/Si、及び、珪素含有ガス及び炭素含有ガスの同時供給について、ステップバンチング低減に与える効果を調べた結果を示す。
尚、上記2つの要件の与える効果を確認することを目的としているため、以下で示すSiCエピタキシャルウェハ(サンプル)については、エピタキシャル成長の成長温度は1600℃以下であり、凸状加工も施していない。
本実施例では、珪素含有ガスとしてSiHガスおよび炭素含有ガスとしてCガス、ドーピングガスとしてNガス、キャリアガスおよびエッチングガスとしてHガスあるいはHClガスを使用し、アイクストロン社製Hot Wall SiC CVD(VP2400HW)によって、4H−SiC単結晶の(0001)面に対して<11−20>軸方向へ4°傾けたSi面にSiCエピタキシャル膜を成長させた。得られたエピタキシャルウェハ表面のラフネスについて、光学式表面検査装置(KLA−Tencor社製Candela CS20)と、通常のAFM(Veeco Instrument社製Dimension V)及び広範囲観察型AFM(キーエンス社製ナノスケールハイブリッド顕微鏡VN−8000)を用いて調べた。
(サンプル1)
研磨工程及びその後の洗浄については実施例1と同じ条件で行った。
清浄化(ガスエッチング)工程は、水素ガスの流量90slm、リアクタ内圧力を200mbar、基板温度を1550℃で、10分間行った。
SiCエピタキシャル成長工程は、SiHガス及びCガスの流量を48sccm、17.6sccmで基板面に同時に供給されるようにCガスを供給後、3秒後、SiHガスを供給した。C/Siは1.1を選択した。リアクタ内圧力を200mbar、基板温度を1550℃として、成長速度5μm/hで2時間成長工程を実施して、厚さ10μmのSiCエピタキシャル層を成膜した。
こうして作製したSiCエピタキシャルウェハについて、広範囲観察型AFM及び光学式表面検査装置で測定した結果はそれぞれ、光学式表面検査装置で測定したRqは1.2nmであり、広範囲観察型AFMで測定したRqは0.4nmであり、最大高低差Ryは0.7nmであり、ステップバンチングは観察されなかった。
(サンプル2)
サンプル1とガスエッチングの条件を除いて同じ条件でSiCエピタキシャルウェハを製造した。ガスエッチング工程において、水素ガスに0.008mol%の濃度のSiHガスを添加して行った点が実施例4と異なる。
こうして作製したSiCエピタキシャルウェハについて、光学式表面検査装置及び広範囲観察型AFMで測定した。サンプル1と同様のイメージが観察され、光学式表面検査装置で測定したRqは1.1nmであり、広範囲観察型AFMで測定したRqは0.4nm、最大高低差Ryは0.7nmであった。
(サンプル1及び2との比較例1)
SiCエピタキシャル成長工程において、SiHガスとCガスとを濃度比C/Siを1.9として導入したこと、及び、Cガスを導入して30秒後にSiHガスを導入したことを除いて、サンプル1と同じ条件でSiCエピタキシャルウェハを作製した。
作製したSiCエピタキシャルウェハの光学式表面検査装置、広範囲観察型AFMで測定した像はそれぞれ、図6(b)、図5(b)に示した通りである。
カンデラ像及びAFM像において、ウェハ表面全体に従来のステップバンチングが観察された。光学式表面検査装置で測定した二乗平均粗さRqは1.7nmであり、広範囲観察型AFMで測定した二乗平均粗さRqは2.4nmであり、最大高低差Ryは3.6nmであった。
(サンプル1及び2との比較例2)
SiCエピタキシャル成長工程において、Cガスを導入して30秒後にSiHガスを導入したことを除いて、実施例1と同じ条件でSiCエピタキシャルウェハを作製した。従って、比較例1との比較では、SiHガスとCガスとを濃度比C/Siを1.1として導入した点が異なる。
図14(a)、(b)に、作製したSiCエピタキシャルウェハについて、カンデラ像、広範囲観察型AFM像を示す。
光学式表面検査装置で測定した二乗平均粗さRqは1.4nmであり、広範囲観察型AFMで測定した二乗平均粗さRqは1.4nmであり、最大高低差Ryは2.8nmであった。ステップの線密度は10本/mm−1であった。
カンデラ像及びAFM像のいずれにおいても、従来のステップバンチングは観察されなかった。この結果は、SiHガスとCガスとを濃度比C/Siが従来のステップバンチングの発生を抑制するのに重要であることを示している。そして、濃度比C/Siを0.7〜1.2の範囲にすることで従来のステップバンチングの発生を抑制できることを確認した。
本発明のSiCエピタキシャルウェハは、三角欠陥及び積層欠陥が低減され、キャリア濃度及び膜厚の均一性が高く、ステップバンチングフリーのSiCエピタキシャルウェハであり、パワーデバイス、高周波デバイス、高温動作デバイス等種々の炭化珪素半導体装置の製造に利用することができる。

Claims (7)

  1. 0.4°〜5°のオフ角で傾斜させた4H−SiC単結晶基板上にSiCエピタキシャル層を形成したSiCエピタキシャルウェハの製造方法であって、
    ガスエッチングによって表面を清浄化した前記基板上に、炭化珪素のエピタキシャル成長に必要とされる量の炭素と珪素の原子数比C/Siが0.7〜1.2となるように珪素含有ガス及び炭素含有ガスを供給して、1600℃より高くかつ1800℃以下の温度で炭化珪素膜をエピタキシャル成長させることを有し、
    前記炭化珪素膜のエピタキシャル成長は、
    (1)オフ角が0.4°〜2°の4H−SiC単結晶基板を用いる場合は、炭化珪素膜をエピタキシャル成長させる成長温度を1600〜1640℃とするときは、成長速度を1〜3μm/hとして行い、成長温度を1640〜1700℃とするときは、成長速度を3〜4μm/hとして行い、成長温度を1700〜1800℃とするときは、成長速度を4〜10μm/hとして行い、
    (2)オフ角が2°〜5°の4H−SiC単結晶基板を用いる場合は、炭化珪素膜をエピタキシャル成長させる成長温度を1600〜1640℃とするときは、成長速度を2〜4μm/hとして行い、成長温度を1640〜1700℃とするときは、成長速度を4〜10μm/hとして行い、成長温度を1700〜1800℃とするときは、成長速度を10〜20μm/hとして行う、ことを特徴とするSiCエピタキシャルウェハの製造方法。
  2. 室温において主面が凸状に加工され、0.4°〜5°のオフ角を有する4H−SiC単結晶基板を準備する工程と、
    ガスエッチングによって表面を清浄化した前記基板上に、炭化珪素のエピタキシャル成長に必要とされる量の炭素と珪素の原子数比C/Siが0.7〜1.2となるように珪素含有ガス及び炭素含有ガスを供給して、1600℃より高くかつ1800℃以下の温度で炭化珪素膜をエピタキシャル成長させる工程と、
    を備え、
    前記炭化珪素膜をエピタキシャル成長させる工程は、
    (1)オフ角が0.4°〜2°の4H−SiC単結晶基板を用いる場合は、炭化珪素膜をエピタキシャル成長させる成長温度を1600〜1640℃とするときは、成長速度を1〜3μm/hとして行い、成長温度を1640〜1700℃とするときは、成長速度を3〜4μm/hとして行い、成長温度を1700〜1800℃とするときは、成長速度を4〜10μm/hとして行い、
    (2)オフ角が2°〜5°の4H−SiC単結晶基板を用いる場合は、炭化珪素膜をエピタキシャル成長させる成長温度を1600〜1640℃とするときは、成長速度を2〜4μm/hとして行い、成長温度を1640〜1700℃とするときは、成長速度を4〜10μm/hとして行い、成長温度を1700〜1800℃とするときは、成長速度を10〜20μm/hとして行う、ことを特徴とするSiCエピタキシャルウェハの製造方法。
  3. 前記凸の曲率半径が10m以上1000m以下の範囲にあることを特徴とする請求項又はのいずれかに記載のSiCエピタキシャルウェハの製造方法。
  4. 前記珪素含有ガス及び前記炭素含有ガスの供給を同時に行うことを特徴とする請求項からのいずれか一項に記載のSiCエピタキシャルウェハの製造方法。
  5. 前記ガスエッチングによって表面を清浄化する前に、前記4H−SiC単結晶基板の表面の格子乱れ層が3nm以下となるまで研磨する工程を備えたことを特徴とする請求項からのいずれか一項に記載のSiCエピタキシャルウェハの製造方法。
  6. 前記ガスエッチングを、水素雰囲気下で1400〜1800℃の温度で行うことを特徴とするからのいずれか一項に記載のSiCエピタキシャルウェハの製造方法。
  7. 前記ガスエッチングにおいて、前記水素雰囲気に、珪素含有ガス及び/又は炭素含有ガスを添加して行うことを特徴とする請求項に記載のSiCエピタキシャルウェハの製造方法。
JP2009283113A 2009-12-14 2009-12-14 SiCエピタキシャルウェハの製造方法 Active JP4887418B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009283113A JP4887418B2 (ja) 2009-12-14 2009-12-14 SiCエピタキシャルウェハの製造方法
PCT/JP2010/071989 WO2011074453A1 (ja) 2009-12-14 2010-12-08 SiCエピタキシャルウェハ及びその製造方法
US13/515,443 US20120280254A1 (en) 2009-12-14 2010-12-08 Sic epitaxial wafer and method for manufacturing same
EP10837482.8A EP2514857B1 (en) 2009-12-14 2010-12-08 SiC EPITAXIAL WAFER AND METHOD FOR MANUFACTURING SAME
KR1020127017058A KR101377813B1 (ko) 2009-12-14 2010-12-08 SiC 에피택셜 웨이퍼 및 그 제조 방법
CN201080056408.0A CN102656297B (zh) 2009-12-14 2010-12-08 SiC外延晶片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009283113A JP4887418B2 (ja) 2009-12-14 2009-12-14 SiCエピタキシャルウェハの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011233966A Division JP5076020B2 (ja) 2011-10-25 2011-10-25 SiCエピタキシャルウェハ

Publications (3)

Publication Number Publication Date
JP2011121847A JP2011121847A (ja) 2011-06-23
JP2011121847A5 JP2011121847A5 (ja) 2011-09-22
JP4887418B2 true JP4887418B2 (ja) 2012-02-29

Family

ID=44167210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009283113A Active JP4887418B2 (ja) 2009-12-14 2009-12-14 SiCエピタキシャルウェハの製造方法

Country Status (6)

Country Link
US (1) US20120280254A1 (ja)
EP (1) EP2514857B1 (ja)
JP (1) JP4887418B2 (ja)
KR (1) KR101377813B1 (ja)
CN (1) CN102656297B (ja)
WO (1) WO2011074453A1 (ja)

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9464366B2 (en) 2009-08-20 2016-10-11 The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC
US10256090B2 (en) * 2009-08-20 2019-04-09 The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC using an in-situ etch process
US10256094B2 (en) * 2009-08-20 2019-04-09 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC using an in-situ etch process
EP2471981A4 (en) * 2009-08-27 2013-04-17 Nippon Steel & Sumitomo Metal Corp SIC MONOCRYSTAL WAFER AND METHOD FOR MANUFACTURING THE SAME
KR101494122B1 (ko) * 2011-04-21 2015-02-16 신닛테츠스미킨 카부시키카이샤 에피택셜 탄화 규소 단결정 기판 및 그 제조 방법
JP5897834B2 (ja) * 2011-07-19 2016-03-30 昭和電工株式会社 SiCエピタキシャルウェハの製造方法
JP5961357B2 (ja) * 2011-09-09 2016-08-02 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法
WO2013036376A2 (en) * 2011-09-10 2013-03-14 Semisouth Laboratories, Inc. Methods for the epitaxial growth of silicon carbide
JP5853648B2 (ja) 2011-11-30 2016-02-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
KR101942514B1 (ko) * 2011-12-16 2019-01-28 엘지이노텍 주식회사 탄화규소 증착 방법 및 탄화규소 에피 웨이퍼
KR101936170B1 (ko) * 2011-12-19 2019-01-08 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법
KR101942536B1 (ko) * 2011-12-19 2019-01-29 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법
KR101936171B1 (ko) * 2011-12-19 2019-04-04 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 제조 방법 및 탄화규소 에피 웨이퍼
WO2013161022A1 (ja) * 2012-04-25 2013-10-31 株式会社エコトロン 炭化珪素半導体薄膜の形成方法および炭化珪素半導体基板
KR101926694B1 (ko) 2012-05-30 2018-12-07 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
KR101926678B1 (ko) * 2012-05-31 2018-12-11 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
JP6037671B2 (ja) 2012-06-19 2016-12-07 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
TW201417149A (zh) * 2012-10-31 2014-05-01 Lg Innotek Co Ltd 磊晶晶圓
TW201417150A (zh) * 2012-10-31 2014-05-01 Lg Innotek Co Ltd 磊晶晶圓
KR102053077B1 (ko) * 2012-11-30 2020-01-08 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
KR102119755B1 (ko) * 2012-11-30 2020-06-08 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
KR102098209B1 (ko) * 2013-02-05 2020-04-08 엘지이노텍 주식회사 에피택셜 웨이퍼 및 그 제조 방법
WO2014084550A1 (ko) 2012-11-30 2014-06-05 엘지이노텍 주식회사 에피택셜 웨이퍼, 이를 이용한 스위치 소자 및 발광 소자
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
WO2014125550A1 (ja) 2013-02-13 2014-08-21 三菱電機株式会社 SiCエピタキシャルウエハの製造方法
CN103199008A (zh) * 2013-03-11 2013-07-10 西安电子科技大学 零偏4H-SiC衬底上的同质外延方法
US8940614B2 (en) * 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP6123408B2 (ja) 2013-03-26 2017-05-10 三菱電機株式会社 単結晶4H−SiC基板及びその製造方法
JP2014189442A (ja) 2013-03-27 2014-10-06 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法
JP6112712B2 (ja) 2013-03-27 2017-04-12 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウエハの製造方法
JP2014210690A (ja) * 2013-04-22 2014-11-13 住友電気工業株式会社 炭化珪素基板の製造方法
JP6136731B2 (ja) * 2013-08-06 2017-05-31 住友電気工業株式会社 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP6386706B2 (ja) * 2013-09-06 2018-09-05 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法、炭化珪素成長装置および炭化珪素成長装置用部材
JP6172672B2 (ja) * 2013-10-11 2017-08-02 大陽日酸株式会社 気相成長装置の膜厚測定方法
CN103820768A (zh) * 2014-03-11 2014-05-28 中国科学院半导体研究所 4H-SiC衬底上同质快速外延生长4H-SiC外延层的方法
JP6311384B2 (ja) 2014-03-24 2018-04-18 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP6195426B2 (ja) * 2014-04-18 2017-09-13 国立研究開発法人産業技術総合研究所 炭化珪素エピタキシャルウエハおよびその製造方法
JP6479347B2 (ja) * 2014-06-06 2019-03-06 ローム株式会社 SiCエピタキシャルウェハの製造装置、およびSiCエピタキシャルウェハの製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
DE112015003559T5 (de) 2014-08-01 2017-04-20 Sumitomo Electric Industries, Ltd. Epitaxialer Wafer und Herstellungsverfahren dafür
JP5910802B1 (ja) * 2014-08-29 2016-04-27 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6259740B2 (ja) * 2014-09-11 2018-01-10 国立大学法人名古屋大学 炭化ケイ素の結晶の製造方法及び結晶製造装置
CN106715767A (zh) * 2014-10-01 2017-05-24 住友电气工业株式会社 碳化硅外延基板
JP5958663B1 (ja) * 2014-11-12 2016-08-02 住友電気工業株式会社 炭化珪素エピタキシャル基板
JP2016127201A (ja) * 2015-01-07 2016-07-11 三菱電機株式会社 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP2016132604A (ja) * 2015-01-21 2016-07-25 住友電気工業株式会社 炭化珪素基板および炭化珪素基板の製造方法
JP6542347B2 (ja) 2015-02-18 2019-07-10 昭和電工株式会社 エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
JP6537590B2 (ja) * 2015-02-18 2019-07-03 昭和電工株式会社 炭化珪素単結晶インゴットの製造方法
WO2016140051A1 (ja) * 2015-03-03 2016-09-09 昭和電工株式会社 SiCエピタキシャルウェハ、SiCエピタキシャルウェハの製造方法
CN105006425A (zh) * 2015-06-08 2015-10-28 国网智能电网研究院 一种无台阶聚集低偏角碳化硅外延生长方法
CN107709635B (zh) * 2015-07-29 2021-02-26 昭和电工株式会社 外延碳化硅单晶晶片的制造方法
WO2017017858A1 (ja) * 2015-07-30 2017-02-02 富士電機株式会社 SiC基板の製造方法
JP6641814B2 (ja) 2015-09-11 2020-02-05 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6544166B2 (ja) * 2015-09-14 2019-07-17 信越化学工業株式会社 SiC複合基板の製造方法
JP6584253B2 (ja) * 2015-09-16 2019-10-02 ローム株式会社 SiCエピタキシャルウェハ、SiCエピタキシャルウェハの製造装置、SiCエピタキシャルウェハの製造方法、および半導体装置
JP6573514B2 (ja) * 2015-09-17 2019-09-11 昭和電工株式会社 SiC単結晶基板の前処理方法及びエピタキシャルSiCウェハの製造方法
DE112016004600T5 (de) * 2015-10-07 2018-06-21 Sumitomo Electric Industries, Ltd. Epitaktisches Siliziumkarbidsubstrat und Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
CN105826186B (zh) * 2015-11-12 2018-07-10 中国电子科技集团公司第五十五研究所 高表面质量碳化硅外延层的生长方法
JP6069545B2 (ja) * 2016-01-20 2017-02-01 昭和電工株式会社 SiCエピタキシャルウェハの評価方法
JP6969628B2 (ja) * 2016-02-15 2021-11-24 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6690282B2 (ja) 2016-02-15 2020-04-28 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
WO2018043169A1 (ja) * 2016-08-31 2018-03-08 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法、並びに、ラージピット欠陥検出方法、欠陥識別方法
US11293115B2 (en) 2016-08-31 2022-04-05 Showa Denko K.K. Method for producing a SiC epitaxial wafer containing a total density of large pit defects and triangular defects of 0.01 defects/cm2 or more and 0.6 defects/cm2 or less
JP6459132B2 (ja) * 2016-08-31 2019-01-30 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法、並びに、欠陥識別方法
JP6493690B2 (ja) * 2016-08-31 2019-04-03 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法、並びに、ラージピット欠陥検出方法、欠陥識別方法
JP6915627B2 (ja) * 2016-10-28 2021-08-04 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 SiCエピタキシャルウェハ及びその製造方法
DE112017006965T5 (de) * 2017-01-31 2019-10-17 Sumitomo Electric Industries, Ltd. Epitaktisches Siliziumcarbidsubstrat und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
JP6930640B2 (ja) * 2017-03-08 2021-09-01 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6824088B2 (ja) * 2017-03-24 2021-02-03 昭和電工株式会社 炭化珪素のエピタキシャル成長方法
CN110494600B (zh) * 2017-04-06 2022-04-15 三菱电机株式会社 SiC外延晶片、SiC外延晶片的制造方法、SiC器件以及电力变换装置
CN110663099B (zh) * 2017-05-17 2023-06-02 三菱电机株式会社 SiC外延晶片及其制造方法
WO2019043927A1 (ja) * 2017-09-01 2019-03-07 住友電気工業株式会社 炭化珪素エピタキシャル基板
JP7002932B2 (ja) * 2017-12-22 2022-01-20 昭和電工株式会社 SiCインゴットの製造方法
JP2018067736A (ja) * 2018-01-16 2018-04-26 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
CN112136203B (zh) * 2018-05-23 2024-04-09 三菱电机株式会社 SiC外延基板的制造方法
JP7400715B2 (ja) 2018-07-20 2023-12-19 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7447392B2 (ja) * 2018-09-10 2024-03-12 株式会社レゾナック SiC基板の評価方法及びSiCエピタキシャルウェハの製造方法
JP6585799B1 (ja) * 2018-10-15 2019-10-02 昭和電工株式会社 SiC基板の評価方法及びSiCエピタキシャルウェハの製造方法
JP7217608B2 (ja) * 2018-10-16 2023-02-03 昭和電工株式会社 SiC基板、SiCエピタキシャルウェハ及びその製造方法
JP7063259B2 (ja) * 2018-12-27 2022-05-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP7046026B2 (ja) * 2019-03-01 2022-04-01 三菱電機株式会社 SiCエピタキシャルウエハ、半導体装置、電力変換装置
JP2020170816A (ja) * 2019-04-05 2020-10-15 三菱電機株式会社 炭化珪素エピタキシャルウエハ、炭化珪素エピタキシャルウエハの製造方法、電力変換装置
RU2716866C1 (ru) * 2019-06-06 2020-03-17 Публичное Акционерное Общество "Электровыпрямитель" Способ роста эпитаксиальных слоев карбида кремния р-типа проводимости с малой плотностью базальных дислокаций
CN110281142A (zh) * 2019-06-20 2019-09-27 山东大学 金刚石籽晶制备方法、金刚石籽晶及单晶
JP6791348B2 (ja) * 2019-12-24 2020-11-25 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6973600B2 (ja) * 2019-12-24 2021-12-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN113122147B (zh) * 2019-12-31 2024-03-12 安集微电子科技(上海)股份有限公司 一种化学机械抛光液及其使用方法
KR102229588B1 (ko) 2020-05-29 2021-03-17 에스케이씨 주식회사 웨이퍼의 제조방법, 에피택셜 웨이퍼의 제조방법, 이에 따라 제조된 웨이퍼 및 에피택셜 웨이퍼
JP2022020995A (ja) * 2020-07-21 2022-02-02 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法
CN112259451B (zh) * 2020-09-22 2022-11-29 山东天岳先进科技股份有限公司 一种碳化硅晶片的位错识别方法及碳化硅晶片与应用
KR102283879B1 (ko) * 2021-01-14 2021-07-29 에스케이씨 주식회사 탄화규소 웨이퍼의 제조방법, 탄화규소 웨이퍼 및 웨이퍼 제조용 시스템
KR102321229B1 (ko) * 2021-03-30 2021-11-03 주식회사 쎄닉 탄화규소 웨이퍼 및 이를 적용한 반도체 소자
CN113594027A (zh) * 2021-07-27 2021-11-02 兰州大学 一种腐蚀4h-碳化硅表面的方法
JP7311009B2 (ja) 2021-08-04 2023-07-19 株式会社レゾナック SiCデバイス及びSiCデバイスの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4238357B2 (ja) 2003-08-19 2009-03-18 独立行政法人産業技術総合研究所 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置
JP4581081B2 (ja) 2004-03-25 2010-11-17 独立行政法人産業技術総合研究所 エピタキシャルウエハ作製時に用いる炭化珪素平滑化基板の作製方法、炭化珪素基板表面の平滑化及びSiCエピタキシャル成長に用いる装置
US20080261401A1 (en) * 2004-04-08 2008-10-23 Ii-Vi Incorporated Chemical-Mechanical Polishing of Sic Surfaces Using Hydrogen Peroxide or Ozonated Water Solutions in Combination with Colloidal Abrasive
EP1752567B1 (en) * 2004-05-27 2011-09-14 Bridgestone Corporation Process for producing wafer of silicon carbide single-crystal
EP1619276B1 (en) * 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
JP2007182330A (ja) * 2004-08-24 2007-07-19 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
US8221549B2 (en) * 2005-04-22 2012-07-17 Bridgestone Corporation Silicon carbide single crystal wafer and producing method thereof
JP2006321707A (ja) * 2005-04-22 2006-11-30 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
US8293623B2 (en) * 2007-09-12 2012-10-23 Showa Denko K.K. Epitaxial SiC single crystal substrate and method of manufacture of epitaxial SiC single crystal substrate
JP4987792B2 (ja) 2008-04-17 2012-07-25 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板の製造方法

Also Published As

Publication number Publication date
EP2514857B1 (en) 2018-02-21
JP2011121847A (ja) 2011-06-23
CN102656297B (zh) 2015-03-04
KR20120101097A (ko) 2012-09-12
KR101377813B1 (ko) 2014-03-25
WO2011074453A1 (ja) 2011-06-23
US20120280254A1 (en) 2012-11-08
EP2514857A4 (en) 2013-08-07
CN102656297A (zh) 2012-09-05
EP2514857A1 (en) 2012-10-24

Similar Documents

Publication Publication Date Title
JP4887418B2 (ja) SiCエピタキシャルウェハの製造方法
JP5076020B2 (ja) SiCエピタキシャルウェハ
JP4959763B2 (ja) SiCエピタキシャルウェハ及びその製造方法
JP5384714B2 (ja) SiCエピタキシャルウェハ及びその製造方法
JP6122704B2 (ja) SiCエピタキシャルウェハ及びその製造方法
JP5961357B2 (ja) SiCエピタキシャルウェハ及びその製造方法
JP5897834B2 (ja) SiCエピタキシャルウェハの製造方法
KR101412227B1 (ko) 탄화규소 에피택셜 웨이퍼 및 그 제조 방법, 에피택셜 성장용 탄화규소 벌크 기판 및 그 제조 방법 및 열처리 장치
JP6037671B2 (ja) SiCエピタキシャルウェハ及びその製造方法
JP5604577B2 (ja) SiCエピタキシャルウェハ
JP5375768B2 (ja) シリコンエピタキシャルウェーハの製造方法
TW202130863A (zh) Iii族氮化物單晶基板及其製造方法
JP5124690B2 (ja) SiCエピタキシャルウェハ
JP6069545B2 (ja) SiCエピタキシャルウェハの評価方法
JP2005260218A (ja) SiC単結晶基材及びその製造方法、半導体膜形成基材

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110805

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110805

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20110805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111212

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4887418

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350