CN105826186B - 高表面质量碳化硅外延层的生长方法 - Google Patents

高表面质量碳化硅外延层的生长方法 Download PDF

Info

Publication number
CN105826186B
CN105826186B CN201510770542.1A CN201510770542A CN105826186B CN 105826186 B CN105826186 B CN 105826186B CN 201510770542 A CN201510770542 A CN 201510770542A CN 105826186 B CN105826186 B CN 105826186B
Authority
CN
China
Prior art keywords
growth
buffer layer
epitaxial
substrate
flow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510770542.1A
Other languages
English (en)
Other versions
CN105826186A (zh
Inventor
李赟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201510770542.1A priority Critical patent/CN105826186B/zh
Publication of CN105826186A publication Critical patent/CN105826186A/zh
Application granted granted Critical
Publication of CN105826186B publication Critical patent/CN105826186B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开一种高表面质量碳化硅外延层的生长方法，包括以下步骤：1)选取偏向<11‑20>方向4°的硅面碳化硅衬底，将衬底置于SiC外延系统反应室内有碳化钽涂层的石墨基座上；2)将SiC外延系统反应室升温至1450℃，设置压力为90‑200mbar，在H2流量68‑80L/min的条件下，维持反应室温度5‑10分钟，对衬底进行纯氢气H2刻蚀；3)完成步骤2之后，开始向反应室通入少量氯化氢HCl气体，辅助H2对衬底进行刻蚀，其中HCl/H2流量比选用范围0.01％‑0.15％，继续升温至缓冲层1生长温度1650‑1670℃，升温时间10‑30分钟,等步骤。该外延方法能有效降低的外延片中的三角形缺陷，同时还能利用低温低碳硅比缓冲层有效避免外延层中台阶聚束形貌的形成。

Description

高表面质量碳化硅外延层的生长方法
技术领域
本发明涉及一种高表面质量碳化硅外延层的生长方法，主要适用于沿<11-20>方向4°偏轴硅面碳化硅衬底。主要通过特殊的缓冲层设计，在沿<11-20>方向4°偏轴硅面碳化硅(SiC)衬底上制备出了无台阶聚束以及较少三角形缺陷密度的SiC外延薄膜。属于半导体材料技术领域。
背景技术
SiC材料适用于高温、高频、高功率、抗辐射、抗腐蚀等电子器件制造，在通信、汽车、航空、航天、石油开采以及国防等方面有着广泛的应用前景，属于国际高端先进材料。为了实现SiC电子器件的研制必须在SiC衬底上进行同质外延，生长器件所需的外延结构。
在SiC同质外延中，为了保证外延材料能够有效的继承衬底的堆垛序列，保证晶体质量，大多采用沿c轴方向偏＜11-20＞方向切割的衬底。衬底偏角切割的意义在于在衬底表面引入原子级别的台阶。外延过程中，吸附的原子倾向于在台阶处成核生长，确保外延过程按台阶流(step-flow)的模式进行。
为了减少衬底切割过程中的损失，同时减少基平面位错，目前国际上商业化的尺寸100mm以上的SiC衬底主要为4°偏轴的衬底。
4°偏轴SiC衬底在生长过程中为了避免台阶聚束形貌的形成，通常采用比较低的生长温度，特殊的衬底预处理方法以及低速、低碳硅比缓冲层工艺。但是该工艺下，缓冲层并不能有效阻止衬底的层错缺陷向外延层延伸，同时由于表面能不同，容易在外延片表面形成大的三角形缺陷。以100mm的SiC外延材料为例，全片的三角形缺陷会达到100个左右。三角形缺陷会造成器件漏电失效，是致命的缺陷。在控制台阶聚束形貌的前提下，如何控制三角形缺陷的形成是非常重要的。
发明内容
发明目的：本发明的目的在于沿<11-20>方向4°偏轴硅面碳化硅衬底，以化学气相淀积生长技术为基础，在沿<11-20>方向4°偏轴硅面碳化硅(SiC)衬底上制备出了无台阶聚束以及较少三角形缺陷密度的SiC外延薄膜。
技术方案：本发明所述的高表面质量碳化硅外延层的生长方法：
1)选取偏向<11-20>方向4°的硅面碳化硅衬底，将衬底置于SiC外延系统反应室内有碳化钽涂层的石墨基座上；
2)将SiC外延系统反应室升温至1450℃，设置压力为90-200mbar，在H2流量68-80L/min的条件下，维持反应室温度5分钟，对衬底进行纯氢气(H2)刻蚀；
3)完成步骤2之后，开始向反应室通入少量氯化氢(HCl)气体，辅助H2对衬底进行刻蚀，其中HCl/H2流量比选用范围0.01％-0.15％，继续升温至缓冲层1生长温度1650-1670℃，升温时间10-30分钟；
4)继续升温，达到缓冲层1生长温度(1650-1670℃)后，维持生长温度5-10分钟，保持HCl气体流量不变，继续对SiC衬底进行原位刻蚀；
5)向反应室通入小流量硅烷(SiH4)及丙烷(C3H8)，并控制SiH4/H2流量比小于0.025％。辅以高进气端C/Si比(1.2<C/Si比<1.6)，并调节HCl气体流量，控制Cl/Si比范围1.5-2.5，通入掺杂源氮气(N2)，生长厚度0.5-2μm、掺杂浓度约1×1018cm-3的缓冲层，该缓冲层1具有“八”字形台阶聚束形貌；
6)关闭生长源，在氢气环境下通过减少反应室加热功率的方式降低反应室温度至缓冲层2的生长温度1600-1610℃；
7)向反应室通入小流量硅烷(SiH4)及丙烷(C3H8)，并控制SiH4/H2流量比小于0.025％。辅以低进气端C/Si比(0.6<C/Si比<0.8)，并调节HCl气体流量，控制Cl/Si范围3.5-4.5，通入掺杂源氮气N2，生长厚度0.5-2μm、掺杂浓度约1×1018cm-3的缓冲层2；
8)采用缓冲层2的生长温度(1600-1620℃),通入生长源和掺杂剂，并采用线性增加的方式将生长源由缓冲层的流量提升至外延层所需的生长源流量，生长外延结构；
9)在完成外延结构生长之后，关闭生长源和掺杂源，降温至室温取片。
本发明与现有技术相比，其有益效果是：该外延方法适用于沿<11-20>方向4°偏轴硅面碳化硅(SiC)衬底，通过特殊的双层缓冲层设计，既可以利用具有台阶聚束形貌的缓冲层1有效抑制衬底层错向外延层中的延伸，有效降低的外延片中的三角形缺陷，同时还能利用低温低碳硅比缓冲层有效避免外延层中台阶聚束形貌的形成。
附图说明
附图1为外延片结构示意图。
附图2是缓冲层1“八”字型台阶聚束表面形貌图。
附图3是常规工艺生长的SiC外延片的表面缺陷扫描分析结果；
附图4是采用优化工艺生长的外延片的表面缺陷扫描结果。外延片表面缺陷扫描分析采用Candela公司的CS10表面缺陷检测仪；
附图5是采用优化工艺生长的外延片的表面典型形貌图。
具体实施方式
下面对本发明技术方案进行详细说明，但是本发明的保护范围不局限于所述实施例。
实施例1：
提供的在SiC化学气相沉积外延系统中一种高表面质量碳化硅外延层的生长方法包括以下步骤：
1)选取偏向<11-20>方向4°的硅面碳化硅衬底，将衬底置于SiC外延系统反应室内有碳化钽涂层的石墨基座上；
2)系统升温至1450℃，设置压力为100mbar，在氢气(H2)流量80L/min，维持反应室温度5分钟，对衬底进行纯氢气(H2)刻蚀；
3)向反应室通入少量氯化氢(HCl)辅助衬底刻蚀，HCl/H2流量比设定为0.01％；
4)继续升温，达到1660℃后维持温度5分钟，保持氯化氢(HCl)流量不变，继续对SiC衬底进行原位刻蚀；
5)向反应室通入小流量硅烷(SiH4)及丙烷(C3H8)，SiH4/H2流量比设定为0.025％，C/Si比设定为1.4，调节HCl气体流量，控制Cl/Si比＝2，通入掺杂源氮气(N2)500sccm，生长时间设定为12分钟；
6)、关闭生长源，在氢气环境下，将反应室温度生长温度降低至1610℃；
7)、向反应室通入小流量硅烷(SiH4)及丙烷(C3H8)，SiH4/H2流量比设定为0.025％。C/Si比设定为0.75，调节氯化氢(HCl)气体流量，控制Cl/Si比＝4，通入掺杂源氮气(N2)20sccm，生长时间设定为12分钟；
8)、采用流量增加的方式改变硅烷、丙烷以及氮气流量，控制最终SiH4/H2流量比0.1％，设定进气端C/Si比＝1，设定进气端Cl/Si比＝2.5，通入10sccm的掺杂源氮气，外延时间设定为30分钟；
9)、关闭生长源和掺杂源，降温至室温。通过氩气置换反应室内的氢气，将反应室真空抽至0mbar，维持5分钟，向反应室充入氩气至大气压，打开反应室，取出外延片，采用Candela公司的CS10表面缺陷检测仪对外延片表面进行表征。通过图4可以看出该工艺下制备的外延片表面无台阶聚束形貌(Step-buncing)且三角形缺陷(Triangle)密度对比常规工艺要低。
如上所述，尽管参照特定的优选实施例已经表示和表述了本发明，但其不得解释为对本发明自身的限制。在不脱离所附权利要求定义的本发明的精神和范围前提下，可对其在形式上和细节上作出各种变化。

Claims (1)

1.一种高表面质量碳化硅外延层的生长方法，其特征在于，包括以下步骤：
1）选取偏向<11-20>方向4°的硅面碳化硅衬底，将衬底置于SiC外延系统反应室内有碳化钽涂层的石墨基座上；
2）将SiC外延系统反应室升温至1450℃，设置压力为90-200 mbar，在H2流量68-80 L/min的条件下，维持反应室温度5分钟，对衬底进行纯H2刻蚀；
3）完成步骤2之后，开始向反应室通入少量HCl气体，辅助H2对衬底进行刻蚀，其中HCl/H2流量比选用范围0.01%-0.15%，继续升温至缓冲层1生长温度1650-1670℃，升温时间10-30分钟；
4）达到缓冲层1生长温度1650-1670℃后，维持反应室温度5-10分钟，保持HCl气体流量不变，继续对SiC衬底进行原位刻蚀；
5）向反应室通入SiH4及C3H8，并控制SiH4/H2流量比小于0.025%，辅以进气端C/Si比为：1.2<C/Si比<1.6，并调节HCl气体流量，控制Cl/Si比范围1.5-2.5，通入掺杂源N2，生长厚度0.5-2μm、掺杂浓度约1×1018 cm-3的缓冲层1，该缓冲层1具有“八”字形台阶聚束形貌；
6）关闭生长源，在H2环境下通过减少反应室加热功率的方式降低反应室温度至缓冲层2的生长温度1600-1620℃；
7)向反应室通入SiH4及C3H8，并控制SiH4/H2流量比小于0.025%，辅以进气端C/Si比为：0.6<C/Si比<0.8，并调节HCl气体流量，控制Cl/Si范围3.5-4.5，通入掺杂源N2，生长厚度0.5-2μm、掺杂浓度约1×1018 cm-3的缓冲层2；
8）采用缓冲层2的生长温度1600-1620℃，通入生长源和掺杂剂，并采用线性增加的方式将生长源由缓冲层的流量提升至外延层所需的生长源流量，生长外延结构；
9）在完成外延结构生长之后，关闭生长源和掺杂源，降温至室温取片。
CN201510770542.1A 2015-11-12 2015-11-12 高表面质量碳化硅外延层的生长方法 Active CN105826186B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510770542.1A CN105826186B (zh) 2015-11-12 2015-11-12 高表面质量碳化硅外延层的生长方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510770542.1A CN105826186B (zh) 2015-11-12 2015-11-12 高表面质量碳化硅外延层的生长方法

Publications (2)

Publication Number Publication Date
CN105826186A CN105826186A (zh) 2016-08-03
CN105826186B true CN105826186B (zh) 2018-07-10

Family

ID=56514595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510770542.1A Active CN105826186B (zh) 2015-11-12 2015-11-12 高表面质量碳化硅外延层的生长方法

Country Status (1)

Country Link
CN (1) CN105826186B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102193732B1 (ko) 2016-12-15 2020-12-21 차이나 일렉트로닉스 테크놀로지 그룹 코포레이션 넘버 55 리서치 인스티튜트 탄화규소 에피택셜 기저면 전위 밀도를 낮추는 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711031B (zh) * 2016-12-15 2019-08-20 中国电子科技集团公司第五十五研究所 降低基平面位错对碳化硅外延层影响的方法
CN106803479B (zh) * 2016-12-26 2019-06-14 中国电子科技集团公司第五十五研究所 一种提高有效面积的碳化硅外延片的制备方法
CN107492483B (zh) * 2017-07-18 2019-11-15 李哲洋 一种混合生长源的碳化硅生长方法
CN108166056A (zh) * 2018-01-16 2018-06-15 李哲洋 一种能够有效降低碳化硅外延表面缺陷的生长方法
CN110117814A (zh) * 2018-02-05 2019-08-13 西安电子科技大学 具有低密度c空位缺陷的碳化硅外延的制备方法
CN109285909B (zh) * 2018-09-29 2021-09-24 扬州乾照光电有限公司 一种多结太阳能电池及其制作方法
JP2020170816A (ja) * 2019-04-05 2020-10-15 三菱電機株式会社 炭化珪素エピタキシャルウエハ、炭化珪素エピタキシャルウエハの製造方法、電力変換装置
CN114430781B (zh) * 2019-08-06 2024-04-30 学校法人关西学院 SiC籽晶、SiC晶锭、SiC晶片及它们的制造方法
WO2021025085A1 (ja) * 2019-08-06 2021-02-11 学校法人関西学院 ＳｉＣ基板、ＳｉＣエピタキシャル基板、ＳｉＣインゴット及びこれらの製造方法
CN111029246B (zh) * 2019-12-09 2022-07-29 中国电子科技集团公司第五十五研究所 一种降低SiC外延层中三角形缺陷的方法
CN111681947B (zh) * 2020-05-22 2022-03-29 东莞市天域半导体科技有限公司 一种降低外延片堆垛层错缺陷的外延方法及其应用
CN112366130B (zh) * 2020-10-09 2022-07-29 中国电子科技集团公司第五十五研究所 一种降低碳化硅外延材料缺陷密度的方法
CN112670165B (zh) * 2020-12-24 2022-11-01 南京百识电子科技有限公司 一种碳化硅外延底层的生长方法
CN112885708B (zh) * 2021-01-13 2024-04-26 中电化合物半导体有限公司 一种碳化硅同质外延材料的制备方法
CN113073389B (zh) * 2021-03-30 2022-12-23 安徽长飞先进半导体有限公司 一种｛03-38｝面碳化硅外延及其生长方法
CN116682846A (zh) * 2022-02-22 2023-09-01 南京百识电子科技有限公司 一种碳化硅外延层的缺陷阻障结构及方法
CN114959898B (zh) * 2022-04-12 2023-10-17 北京天科合达半导体股份有限公司 一种高压超高压器件用碳化硅外延片的制备方法
CN115074825A (zh) * 2022-06-10 2022-09-20 厦门紫硅半导体科技有限公司 碳化硅外延结构、脉冲式生长方法及其应用
CN115029782B (zh) * 2022-08-10 2022-10-21 芯三代半导体科技(苏州)有限公司 一种碳化硅外延生长方法
CN115584478A (zh) * 2022-09-27 2023-01-10 中国电子科技集团公司第五十五研究所 一种低缺陷密度外延薄膜的制备方法
CN117672815A (zh) * 2023-11-29 2024-03-08 中环领先半导体科技股份有限公司 一种SiC外延片及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101404249A (zh) * 2008-11-07 2009-04-08 中国电子科技集团公司第五十五研究所 一种制作基本上没有台阶形貌的碳化硅外延层的方法
CN102341893A (zh) * 2009-03-05 2012-02-01 三菱电机株式会社 碳化硅半导体装置的制造方法
CN102646578A (zh) * 2012-05-09 2012-08-22 中国电子科技集团公司第五十五研究所 提高碳化硅多层结构外延材料批次间掺杂均匀性的方法
CN102656297A (zh) * 2009-12-14 2012-09-05 昭和电工株式会社 SiC外延晶片及其制造方法
CN103614779A (zh) * 2013-11-28 2014-03-05 中国电子科技集团公司第五十五研究所 一种提高碳化硅外延片片内n型掺杂浓度均匀性的方法
CN103715069A (zh) * 2013-12-02 2014-04-09 中国电子科技集团公司第五十五研究所 一种减少碳化硅外延薄膜中缺陷的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101333337B1 (ko) * 2009-01-30 2013-11-25 신닛테츠스미킨 카부시키카이샤 에피텍셜 탄화규소 단결정 기판 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101404249A (zh) * 2008-11-07 2009-04-08 中国电子科技集团公司第五十五研究所 一种制作基本上没有台阶形貌的碳化硅外延层的方法
CN102341893A (zh) * 2009-03-05 2012-02-01 三菱电机株式会社 碳化硅半导体装置的制造方法
CN102656297A (zh) * 2009-12-14 2012-09-05 昭和电工株式会社 SiC外延晶片及其制造方法
CN102646578A (zh) * 2012-05-09 2012-08-22 中国电子科技集团公司第五十五研究所 提高碳化硅多层结构外延材料批次间掺杂均匀性的方法
CN103614779A (zh) * 2013-11-28 2014-03-05 中国电子科技集团公司第五十五研究所 一种提高碳化硅外延片片内n型掺杂浓度均匀性的方法
CN103715069A (zh) * 2013-12-02 2014-04-09 中国电子科技集团公司第五十五研究所 一种减少碳化硅外延薄膜中缺陷的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102193732B1 (ko) 2016-12-15 2020-12-21 차이나 일렉트로닉스 테크놀로지 그룹 코포레이션 넘버 55 리서치 인스티튜트 탄화규소 에피택셜 기저면 전위 밀도를 낮추는 방법

Also Published As

Publication number Publication date
CN105826186A (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
CN105826186B (zh) 高表面质量碳化硅外延层的生长方法
US11982016B2 (en) Method for growing beta-Ga2O3-based single crystal film, and crystalline layered structure
EP2728609B1 (en) Method for fabricating epitaxial wafer
US4912063A (en) Growth of beta-sic thin films and semiconductor devices fabricated thereon
CN111029246B (zh) 一种降低SiC外延层中三角形缺陷的方法
US8324631B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
US10907273B2 (en) Growing epitaxial 3C-SiC on single-crystal silicon
CN103820849B (zh) 一种减压生产12寸单晶硅外延片的工艺
CN108615672A (zh) 一种半导体结晶膜的制备方法及其半导体结晶膜
CN104078331A (zh) 单晶4H-SiC衬底及其制造方法
CN104704609A (zh) 碳化硅半导体装置的制造方法
JP2018107398A (ja) ｐ型ＳｉＣエピタキシャルウェハ及びその製造方法
CN105244255A (zh) 一种碳化硅外延材料及其生产方法
CN105008598B (zh) 碳化硅半导体装置的制造方法以及碳化硅半导体装置
CN104810248B (zh) 适用于4°和8°偏轴硅面碳化硅衬底的原位处理方法
CN116259534A (zh) 碳化硅外延方法
CN116825620A (zh) 一种降低碳化硅外延片表面缺陷的方法
Liu et al. Fast Homoepitaxial Growth of 4H-SiC Films on 4° off-Axis Substrates in a SiH4-C2H4-H2 System
CN110323126B (zh) 一种Si/SiC/石墨烯材料的制备方法
JP6927429B2 (ja) ＳｉＣエピタキシャル基板の製造方法
KR100446937B1 (ko) 탄화규소 박막증착방법 및 장치
Shimizu et al. High-rate OVPE-GaN crystal growth at a very high temperature of 1300° C
RU2715080C1 (ru) Способ наращивания монокристаллических слоёв полупроводниковых структур
Sims Synthesis of Hybrid (III-V) y (IV) 5-2y Semiconductors: A New Approach to Extending the Optoelectronic Capabilities of Si and Ge Technologies
Schöner New development in hot wall vapor phase epitaxial growth of silicon carbide

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant