CN106711031B - 降低基平面位错对碳化硅外延层影响的方法 - Google Patents

降低基平面位错对碳化硅外延层影响的方法 Download PDF

Info

Publication number
CN106711031B
CN106711031B CN201611159148.5A CN201611159148A CN106711031B CN 106711031 B CN106711031 B CN 106711031B CN 201611159148 A CN201611159148 A CN 201611159148A CN 106711031 B CN106711031 B CN 106711031B
Authority
CN
China
Prior art keywords
source
silicon carbide
hydrogen
base plane
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611159148.5A
Other languages
English (en)
Other versions
CN106711031A (zh
Inventor
李赟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201611159148.5A priority Critical patent/CN106711031B/zh
Publication of CN106711031A publication Critical patent/CN106711031A/zh
Priority to PCT/CN2017/114685 priority patent/WO2018108005A1/zh
Priority to EP17881400.0A priority patent/EP3547350B1/en
Priority to KR1020197020264A priority patent/KR102285498B1/ko
Application granted granted Critical
Publication of CN106711031B publication Critical patent/CN106711031B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Abstract

本发明公开了一种降低基平面位错对碳化硅外延层影响的方法，包括在碳化硅衬底上，利用界面高温退火处理，促进BPD‑TED转化点下移，远离高掺缓冲层表面，并通过加入渐变缓冲层减少高掺缓冲层和外延层的浓度差异，并对高温氢气刻蚀的高掺缓冲层界面进行修复，利用低速外延模式下，横向外延生长增强的特性对高掺杂缓冲层进行表面腐蚀坑修复，提高后续外延层的表面质量。该方法可以将基平面位错转化点降低至高掺缓冲层界面之下，有效降低外延层中基平面位错在大电流作用下衍生层错缺陷的概率，工艺兼容于常规的外延工艺。

Description

降低基平面位错对碳化硅外延层影响的方法
技术领域
本发明涉及一种高表面质量碳化硅外延层的生长方法，尤其涉及一种降低基平面位错对碳化硅外延层影响的方法。
背景技术
现在商用碳化硅衬底晶体的完美度大幅度提高，但是碳化硅衬底中还是存在大量的基平面位错(BPD)，BPD可能会延伸至外延层，并且在正向导通电流的作用下会演变成堆垒层错(SF)，造成高频二极管器件正向导通电压漂移。由于刃位错(TED)对器件性能的影响要小得多，所以提高碳化硅外延生长过程中BPD转化为TED的比例，阻止衬底中的BPD向外延层中延伸对提高器件的性能是十分重要的。目前通过采用4°偏轴衬底代替8°偏轴衬底的方法以及KOH熔融腐蚀预处理衬底的方法可以大大提高BPD向TED转化的效率。
但是即使是转化后的TED缺陷，在大电流注入的情况下，依然会衍生出新的SF，进入外延层，影响器件性能。正向导通电流作用下，堆垒层错的形成主要由BPD缺陷的不全位错移动产生，激活位错移动的能量来源于电子-空穴复合，电子-空穴复合速率和掺杂浓度成正比，因此在高掺杂浓度的缓冲层内BPD缺陷很难形成SF。转化位置越深，BPD衍生SF所需要的注入电流便越大，因此为了降低BPD缺陷对器件性能的影响，生长很厚(10μm以上)的高掺缓冲层，使BPD转化的位置更深，远离缓冲层和外延层界面。然而这种方法并不可取，会大大增长外延工艺时间，导致开销增大。而且如果缓冲层浓度和外延层浓度差别大，也会在外延层中引入应力导致晶体质量下降。
转换后的TED在高温(1700℃以上)作用下可以在位错线性拉力以及表面象力的作用下滑移，在滑移过程中，TED特征长度降低，能量降低，是一个自发过程，并且可以多次发生，最终可以促进BPD-TED缺陷转化点下移，如图1所示，由TED1转变为TED2。但是在高温退火过程中，由于温度高，氢气对碳化硅刻蚀速率快，容易破坏缓冲层表面，导致后续生长的外延材料表面退化，所以该原理一直没有应用于外延工艺。
发明内容
发明目的：针对以上问题，本发明提出一种降低基平面位错对碳化硅外延层影响的方法。
技术方案：为实现本发明的目的，本发明所采用的技术方案是：一种降低基平面位错对碳化硅外延层影响的方法，包括以下步骤：
(1)将碳化硅衬底置于碳化硅外延系统反应室内的石墨基座上；
(2)采用氩气对反应室气体进行多次置换，然后向反应室通入氢气，逐渐加大氢气流量至60～120L/min，设置反应室的压力为80～200mbar，并将反应室逐渐升温至1550～1700℃，到达设定温度后，保持所有参数不变，对碳化硅衬底进行5～15分钟原位氢气刻蚀处理；
(3)原位氢气刻蚀处理完成后，向反应室通入小流量的硅源和碳源，控制硅源和氢气的流量比小于0.03％，并通入掺杂源，生出长厚度为0.5-5μm，掺杂浓度～5E18cm-3的高掺缓冲层；
(4)关闭生长源和掺杂源，在10分钟内采用线性变化的方式将生长温度提高至1700～1900℃，反应室压力提高至500～800mbar，氢气流量降低至30～60L/min，对高掺缓冲层进行高温退火处理，处理时间为10-60分钟；
(5)在10分钟内采用线性变化的方式将生长温度降低至1550～1700℃，反应室压力降低至80～200mbar，氢气流量提高至60～120L/min；
(6)向反应室通入小流量硅源和碳源，硅源和碳源的流量与步骤(3)相同，并通入掺杂源，掺杂源的起始流量与步骤(3)相同，并逐渐降低至五分之一，生长出厚度为0.5-2μm，掺杂浓度由～5E18cm-3渐变至～1E18cm-3的渐变缓冲层；
(7)采用线性缓变的方式将生长源和掺杂源的流量改变至生长外延结构所需的设定值，根据常规工艺程序生长外延结构；
(8)在完成外延结构生长后，关闭生长源和掺杂源，在氢气氛围中将反应室温度降至室温，然后将氢气排出，并通入氩气对反应室气体进行多次置换，并利用氩气将反应室压力提高至大气压，然后开腔取片。
有益效果：本发明与现有技术相比，对高掺杂缓冲层进行高温退火处理，促进BPD-TED转化点下移，远离有源层，降低了BPD缺陷向外延层中延伸层错缺陷的可能性；同时通过高温退火工艺的优化，降低高温氢气对高掺杂缓冲层的破坏，并设计渐变缓冲层进一步提高外延材料的表面质量；该方法兼容于常规的外延工艺，适用于批量生产。
附图说明
图1是外延材料中BPD-TED转化位置变化示意图；
图2a是常规外延材料的碳化硅PiN二极管的正向特性；
图2b是改进后的外延材料的碳化硅PiN二极管的正向特性。
具体实施方式
下面结合附图和实施例对本发明的技术方案作进一步的说明。
本发明所述的降低基平面位错对碳化硅外延层影响的方法，通过降低高温退火过程中的氢气流量以及提高反应室压力抑制氢气对衬底的刻蚀作用，完成对高掺杂缓冲层的高温退火处理，然后继续采用低外延速率生长的渐变缓冲层，可以降低外延层和高掺缓冲层的掺杂浓度差异，可以提高后续外延层的表面质量，该外延方法可以有效降低外延层中基平面位错在大电流作用下衍生层错缺陷的概率，工艺兼容于常规的外延工艺，具体包括以下步骤：
(1)将碳化硅衬底置于SiC外延系统反应室内，放置于石墨基座上，石墨基座上具有碳化钽涂层，碳化硅衬底可以选取偏向<11-20>方向4°或者8°的硅面碳化硅衬底；
(2)采用氩气对反应室气体进行多次置换，然后向反应室通入氢气，逐渐加大氢气流量至60～120L/min，设置反应室的压力为80～200mbar，并将反应室逐渐升温至1550～1700℃，到达设定温度后，保持所有参数不变，对碳化硅衬底进行5～15分钟原位氢气刻蚀处理；
(3)向反应室通入小流量的硅源和碳源，其中，硅源可以是硅烷、二氯氢硅、三氯氢硅、四氯氢硅等，碳源可以是甲烷、乙烯、乙炔、丙烷等，控制硅源和氢气的流量比小于0.03％，调节碳源流量，控制进气端C/Si比为0.85，并通入n型掺杂源高纯氮气(N2)，或者通入p型掺杂源三甲基铝(TMA)，可以通入1000sccm高纯氮气(N2)，设定生长时间24分钟，生出长厚度为0.5-5μm，掺杂浓度～5E18cm-3的高掺缓冲层；
(4)关闭生长源和掺杂源，在10分钟内通过线性变化的方式将生长温度提高至热退火温度1700～1900℃，反应室压力提高至500～800mbar，氢气流量降低至30～60L/min，对高掺缓冲层进行高温退火处理，处理时间为10-60分钟，利用界面高温退火处理，促进BPD-TED转化点下移，远离高掺缓冲层表面；
(5)然后在10分钟内通过线性变化的方式将生长温度减低至生长温度1550～1700℃，反应室压力降低至80～200mbar，氢气流量提高至60～120L/min；
(6)向反应室通入小流量硅源和碳源，硅源和碳源流量与步骤(3)相同，并通入n型掺杂源高纯氮气(N2)，通入或者p型掺杂源三甲基铝(TMA)，掺杂源的起始流量与步骤(3)相同，并逐渐降低至该数值的五分之一左右，例如高纯氮气流量由1000sccm缓变为200sccm，设定生长时间12分钟，生长出厚度为0.5-2μm，掺杂浓度由～5E18cm-3渐变至～1E18cm-3的渐变缓冲层，通过加入渐变缓冲层减少高掺缓冲层和外延层的浓度差异，并对高温氢气刻蚀的高掺缓冲层界面进行修复，在保证外延晶体质量的前提下，可以有效降低外延层中基平面位错在大电流作用下衍生层错缺陷的概率；
(7)采用线性缓变(ramping)的方式改变生长源及掺杂源的流量，控制SiH4/H2流量比为0.2％，进气端C/Si比为1.05，并通入氯化氢气体，设定进气端Cl/Si比为2.5，并通入5sccm的氮气，外延时间设定为180分钟，均设定为生长外延结构所需的设定值，根据常规工艺程序生长外延结构，例如JBS结构、PiN结构、JFET结构、MOSFET结构和SIT结构等；其中，外延层的掺杂类型与高掺缓冲层以及渐变缓冲的掺杂类型相同；
(8)在完成外延结构生长之后，关闭生长源和掺杂源，在氢气氛围中将反应室温度降至室温，反应室温度达到室温后，将氢气排外后，并通入氩气对反应室内的气体进行多次置换，并利用氩气将反应室压力充气至大气压，然后开腔取片。
本发明中氢气流量的设置适用于大型碳化硅外延设备，针对小型外延炉时，可以根据实际情况设定氢气流量。
该外延方法可以将基平面位错转化点降低至高掺缓冲层界面之下，有效降低外延层中基平面位错在大电流作用下衍生层错缺陷的概率，工艺兼容于常规的外延工艺。如图2所示是老化试验数据，其中，图2a是基于常规外延材料的碳化硅PiN二极管的正向特性，图2b是基于工艺改进外延材料的碳化硅PiN二极管的正向特性，通过对比可以发现，外延材料改进前，碳化硅PiN二极管正向特性测试中表现出压降持续增大现象，外延材料改进后，碳化硅PiN二极管具备稳定的正向特性，说明通过外延工艺优化，可以大大降低基平面位错对碳化硅外延层的影响。

Claims (5)

1.一种降低基平面位错对碳化硅外延层影响的方法，其特征在于：包括以下步骤：
(1)将碳化硅衬底置于碳化硅外延系统反应室内的石墨基座上；
(2)采用氩气对反应室气体进行多次置换，然后向反应室通入氢气，逐渐加大氢气流量至60～120L/min，设置反应室的压力为80～200mbar，并将反应室逐渐升温至1550～1700℃，到达设定温度后，保持所有参数不变，对碳化硅衬底进行5～15分钟原位氢气刻蚀处理；
(3)原位氢气刻蚀处理完成后，向反应室通入小流量的硅源和碳源，控制进气端C/Si比为0.85；控制硅源和氢气的流量比小于0.03％，并通入掺杂源，生长出厚度为0.5-5μm，掺杂浓度～5E18cm-3的高掺缓冲层；
(4)关闭生长源和掺杂源，在10分钟内采用线性变化的方式将生长温度提高至1700～1900℃，反应室压力提高至500～800mbar，氢气流量降低至30～60L/min，对高掺缓冲层进行高温退火处理，处理时间为10-60分钟；
(5)在10分钟内采用线性变化的方式将生长温度降低至1550～1700℃，反应室压力降低至80～200mbar，氢气流量提高至60～120L/min；
(6)向反应室通入小流量的硅源和碳源，硅源和碳源的流量与步骤(3)相同，并通入掺杂源，掺杂源的起始流量与步骤(3)相同，并逐渐降低至五分之一，生长出厚度为0.5-2μm，掺杂浓度由～5E18cm-3渐变至～1E18cm-3的渐变缓冲层；
(7)采用线性缓变的方式将生长源和掺杂源的流量改变至生长外延结构所需的设定值，根据常规工艺程序生长外延结构；
(8)在完成外延结构生长后，关闭生长源和掺杂源，在氢气氛围中将反应室温度降至室温，然后将氢气排出，并通入氩气对反应室气体进行多次置换，并利用氩气将反应室压力提高至大气压，然后开腔取片。
2.根据权利要求1所述的降低基平面位错对碳化硅外延层影响的方法，其特征在于：掺杂源为n型掺杂源氮气或p型掺杂源三甲基铝。
3.根据权利要求1所述的降低基平面位错对碳化硅外延层影响的方法，其特征在于：硅源为硅烷、二氯氢硅、三氯氢硅或四氯氢硅，碳源为甲烷、乙烯、乙炔或丙烷。
4.根据权利要求1所述的降低基平面位错对碳化硅外延层影响的方法，其特征在于：步骤(7)中所述外延结构为JBS结构、PIN结构、JFET结构、MOSFET结构或SIT结构。
5.根据权利要求1所述的降低基平面位错对碳化硅外延层影响的方法，其特征在于：外延层与高掺缓冲层、渐变缓冲层的掺杂类型相同。
CN201611159148.5A 2016-12-15 2016-12-15 降低基平面位错对碳化硅外延层影响的方法 Active CN106711031B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201611159148.5A CN106711031B (zh) 2016-12-15 2016-12-15 降低基平面位错对碳化硅外延层影响的方法
PCT/CN2017/114685 WO2018108005A1 (zh) 2016-12-15 2017-12-06 降低基平面位错对碳化硅外延层影响的方法
EP17881400.0A EP3547350B1 (en) 2016-12-15 2017-12-06 Method for reducing impact of basal plane dislocation on silicon carbide epitaxial layer
KR1020197020264A KR102285498B1 (ko) 2016-12-15 2017-12-06 기저면 전위가 탄화규소 기판의 에피택셜층에 미치는 영향을 줄이는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611159148.5A CN106711031B (zh) 2016-12-15 2016-12-15 降低基平面位错对碳化硅外延层影响的方法

Publications (2)

Publication Number Publication Date
CN106711031A CN106711031A (zh) 2017-05-24
CN106711031B true CN106711031B (zh) 2019-08-20

Family

ID=58937816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611159148.5A Active CN106711031B (zh) 2016-12-15 2016-12-15 降低基平面位错对碳化硅外延层影响的方法

Country Status (4)

Country Link
EP (1) EP3547350B1 (zh)
KR (1) KR102285498B1 (zh)
CN (1) CN106711031B (zh)
WO (1) WO2018108005A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711031B (zh) * 2016-12-15 2019-08-20 中国电子科技集团公司第五十五研究所 降低基平面位错对碳化硅外延层影响的方法
US20220059658A1 (en) * 2018-12-04 2022-02-24 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and silicon carbide semiconductor device
CN111238910A (zh) * 2020-01-15 2020-06-05 山东天岳先进材料科技有限公司 一种碳化硅晶体的位错识别方法
CN111681947B (zh) * 2020-05-22 2022-03-29 东莞市天域半导体科技有限公司 一种降低外延片堆垛层错缺陷的外延方法及其应用
CN112490117B (zh) * 2020-12-08 2021-08-10 瀚天天成电子科技（厦门）有限公司 一种提高碳化硅外延薄膜生长质量的方法
CN112522781B (zh) * 2021-02-18 2021-04-23 中芯集成电路制造(绍兴)有限公司 碳化硅衬底上的缓冲层及其形成方法
CN113745131B (zh) * 2021-08-31 2024-01-16 顾赢速科技(合肥)有限公司 多层外延工艺及其线性平台设备
CN114883175B (zh) * 2022-02-22 2023-08-18 南京百识电子科技有限公司 碳化硅外延层的缺陷阻障结构及方法
CN114277442B (zh) * 2022-03-07 2022-05-17 浙江大学杭州国际科创中心 一种低位错密度的碳化硅单晶生长方法
CN114892273A (zh) * 2022-04-29 2022-08-12 希科半导体科技(苏州)有限公司 一种碳化硅外延层生长方法
CN115584478A (zh) * 2022-09-27 2023-01-10 中国电子科技集团公司第五十五研究所 一种低缺陷密度外延薄膜的制备方法
CN115910755A (zh) * 2023-01-09 2023-04-04 宁波合盛新材料有限公司 一种碳化硅外延片及其制备方法
CN116613056B (zh) * 2023-07-21 2023-10-10 瀚天天成电子科技(厦门)股份有限公司 一种降低碳化硅外延薄膜表面缺陷的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102560673A (zh) * 2011-12-22 2012-07-11 瀚天泰成电子科技（厦门）有限公司 提高碳化硅材料载流子寿命的方法
CN105826186A (zh) * 2015-11-12 2016-08-03 中国电子科技集团公司第五十五研究所 高表面质量碳化硅外延层的生长方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5458509B2 (ja) * 2008-06-04 2014-04-02 日立金属株式会社 炭化珪素半導体基板
CN102714143B (zh) * 2010-01-08 2016-01-20 三菱电机株式会社 外延片以及半导体元件
JP5637086B2 (ja) * 2011-07-07 2014-12-10 三菱電機株式会社 エピタキシャルウエハ及び半導体素子
CN105369217A (zh) * 2015-10-15 2016-03-02 国网智能电网研究院 一种基区缓变掺杂碳化硅薄膜外延制备方法
CN106711031B (zh) * 2016-12-15 2019-08-20 中国电子科技集团公司第五十五研究所 降低基平面位错对碳化硅外延层影响的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102560673A (zh) * 2011-12-22 2012-07-11 瀚天泰成电子科技（厦门）有限公司 提高碳化硅材料载流子寿命的方法
CN105826186A (zh) * 2015-11-12 2016-08-03 中国电子科技集团公司第五十五研究所 高表面质量碳化硅外延层的生长方法

Also Published As

Publication number Publication date
EP3547350A4 (en) 2019-11-20
EP3547350B1 (en) 2020-10-21
KR102285498B1 (ko) 2021-08-03
WO2018108005A1 (zh) 2018-06-21
EP3547350A1 (en) 2019-10-02
CN106711031A (zh) 2017-05-24
KR20190102210A (ko) 2019-09-03

Similar Documents

Publication Publication Date Title
CN106711031B (zh) 降低基平面位错对碳化硅外延层影响的方法
CN107068539B (zh) 降低碳化硅外延基平面位错密度的方法
CN107492482B (zh) 一种提高碳化硅外延层载流子寿命的方法
CN106803479B (zh) 一种提高有效面积的碳化硅外延片的制备方法
CN106711022B (zh) 一种生长掺杂界面清晰的碳化硅外延薄膜的制备方法
CN106783540B (zh) 减少外延片表面划痕的方法
CN112701031B (zh) 一种碳化硅外延材料的缓冲层生长方法
CN112670165B (zh) 一种碳化硅外延底层的生长方法
CN103422164A (zh) 一种N型4H-SiC同质外延掺杂控制方法
CN112466745B (zh) 一种碳化硅外延生长的控制方法及碳化硅外延片
CN104900773A (zh) 一种氮化物发光二极管结构及其制备方法
CN112366130B (zh) 一种降低碳化硅外延材料缺陷密度的方法
CN104779141A (zh) 低偏角碳化硅同质外延材料的制作方法
CN108039321A (zh) 以SiC为衬底GaN基HEMT器件外延生长方法
CN105442045A (zh) 低杂质浓度半绝缘GaN单晶及其制备方法与应用
CN105006427B (zh) 一种利用低温过渡层生长高质量氮化镓外延结构的方法
CN104810248B (zh) 适用于4°和8°偏轴硅面碳化硅衬底的原位处理方法
CN204809246U (zh) GaN基LED外延结构
CN105006425A (zh) 一种无台阶聚集低偏角碳化硅外延生长方法
CN104828791A (zh) 稀土元素Ce掺杂GaN纳米线的制备方法
CN111029245B (zh) 一种SiC外延速率切换的方法
CN114883175B (zh) 碳化硅外延层的缺陷阻障结构及方法
CN116259527A (zh) 一种精确控制n型氧化镓外延膜中Si含量的方法
CN108648988A (zh) 一种降低碳化硅多层结构中p型记忆效应的方法
CN116454130A (zh) 一种GaN基HEMT器件的外延结构及其生长方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant