CN108648988A - 一种降低碳化硅多层结构中p型记忆效应的方法 - Google Patents

一种降低碳化硅多层结构中p型记忆效应的方法 Download PDF

Info

Publication number
CN108648988A
CN108648988A CN201810447031.XA CN201810447031A CN108648988A CN 108648988 A CN108648988 A CN 108648988A CN 201810447031 A CN201810447031 A CN 201810447031A CN 108648988 A CN108648988 A CN 108648988A
Authority
CN
China
Prior art keywords
type
chloro
process gas
silicon carbide
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810447031.XA
Other languages
English (en)
Other versions
CN108648988B (zh
Inventor
李赟
李忠辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201810447031.XA priority Critical patent/CN108648988B/zh
Publication of CN108648988A publication Critical patent/CN108648988A/zh
Application granted granted Critical
Publication of CN108648988B publication Critical patent/CN108648988B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

本发明公开了一种降低碳化硅多层结构中p型记忆效应的方法，利用氯基气体对p型掺杂的抑制作用，采用非氯基工艺气体生长p型外延层，采用氯基工艺气体生长n型外延层，在p型向n型外延层切换过程中，加入氯化氢辅助反应室高温处理，在n型向p型外延层切换过程中，加入p型掺杂源辅助的反应室高温处理。在保障高效p型掺杂的同时，又能够有效降低n‑p复合结构中n型外延层中的p型掺杂记忆效应，可以降低碳化硅多层结构中p型记忆效应，提高后续研制器件的性能及可靠性，为碳化硅多层结构外延材料的批量生产提供技术支持，具有较大的推广价值。

Description

一种降低碳化硅多层结构中p型记忆效应的方法
技术领域
本发明涉及一种降低碳化硅多层结构中背景记忆效应的方法，尤其涉及一种降低碳化硅多层结构中p型记忆效应的方法。
背景技术
以碳化硅(SiC)为代表的宽禁带半导体是近年来国内外重点研究和发展的新型第三代半导体材料，具有禁带宽度大、导热性能好、电子饱和漂移速度高以及化学稳定性优等特点，可以用于SiC功率器件以及工作在紫外波段的光电探测器件研制，具有显著的材料性能优势。
SiC功率器件以及紫外光电探测器件所用外延材料一般由多层外延层组成，部分器件结构，如IGBT、PiN结构包含n、p两种不同掺杂类型的外延层。
目前，SiC外延材料中的p型掺杂主要通过掺入铝(Al)原子实现。Al在系统中比较难去除，具有较强的背景记忆效应。常规SiC外延工艺下，生长低掺杂n型外延层一般都采用高外延速率和进气端碳硅比的工艺条件，p型掺杂效率与生长速率以及进气端碳硅比成正比，低掺杂n型外延层中p型记忆掺杂的浓度可以达到5E14cm-3以上，大大影响了器件的性能以及可靠性。
在化学气相沉积系统中，氯(Cl)原子在高温下，可以和Al原子形成Al-Cl键，键强大于Al-C键，因此引入Cl原子在高温过程中可以降低Al原子并入SiC晶格的几率，从而降低p型掺杂效率。
发明内容
发明目的：针对以上问题，本发明提出一种降低碳化硅多层结构中p型记忆效应的方法。
技术方案：为实现本发明的目的，本发明所采用的技术方案是：一种降低碳化硅多层结构中p型记忆效应的方法，包括步骤：
(1)将碳化硅衬底置于碳化硅外延系统反应室内的石墨基座上；
(2)采用氩气对反应室气体进行多次置换，然后向反应室通入氢气，逐渐加大氢气流量至60～120L/min，设置反应室的压力为80～200mbar，并将反应室逐渐升温至 1550～1700℃，到达设定温度后，保持所有参数不变，对碳化硅衬底进行5～15分钟原位氢气刻蚀处理；
(3)保持反应室压力、氢气流量以及温度不变，根据外延层的掺杂类型选择不同类型的工艺气体进行外延生长；生长p型外延层时，选用非氯基工艺气体；生长n型外延层时，选用氯基工艺气体；生长不同掺杂类型的外延层时，采用特殊的切换工艺；
(4)完成外延结构生长后，关闭生长源和掺杂源，在氢气氛围中将反应室温度降至室温，然后将氢气排出，并通入氩气对反应室气体进行多次置换，并利用氩气将反应室压力提高至大气压，然后开腔取片。
进一步地，n型层向p型层切换时，在完成n型外延层生长后，关闭工艺气体，保持反应室压力、氢气流量及温度不变，向反应室通入p型掺杂源，p型掺杂源流量和后续生长p型外延层的流量一致，3-10分钟之后通入非氯基工艺气体，设定工艺气体流量，生长所需的p型外延层。
进一步地，p型层向n型层切换时，在完成p型外延层生长后，关闭工艺气体，保持反应室压力、氢气流量及温度不变，向反应室通入小流量的氯化氢，氯化氢和反应室氢气流量的比例不超过0.1％，3-10分钟之后，通入氯基工艺气体，设定工艺气体流量，生长所需的n型外延层。
进一步地，n型掺杂源采用氮气，p型掺杂源采用三甲基铝。
进一步地，氯基工艺气体组合为进入反应室的工艺气体中任何一种工艺气体分子中带有氯基团，包括氯基硅源+非氯基碳源，氯基硅源+氯基碳源，非氯基硅源+氯基碳源，非氯基硅源+非氯基碳源+氯化氢，常用氯基工艺气体组合为硅烷+丙烷+氯化氢或三氯氢硅+乙烯。
进一步地，非氯基工艺气体组合为进入反应室的工艺气体中任何一种工艺气体分子中均不带有氯基团，包括非氯基硅源+非氯基碳源，常用非氯基工艺气体组合为硅烷+丙烷或硅烷+乙烯。
有益效果：本发明利用氯基气体对p型掺杂的抑制作用，采用非氯基工艺气体生长p型外延层，采用氯基工艺气体生长n型外延层，在p型向n型外延层切换过程中，加入氯化氢辅助反应室高温处理，在n型向p型外延层切换过程中，加入p型掺杂源辅助的反应室高温处理，在保障高效p型掺杂的同时，又能够有效降低n-p复合结构中n型外延层中的p型掺杂记忆效应；该方法兼容于常规的外延工艺，适用于批量生产。
附图说明
图1是实施例中的SiC外延结构图；
图2是实施例中SiC外延片的SIMS测试结果图。
具体实施方式
下面结合附图和实施例对本发明的技术方案作进一步的说明。
本发明所述的降低碳化硅多层结构中p型记忆效应的方法，采用非氯基工艺气体生长p型外延层，具有较高的p型掺杂效率，可以大大降低通入反应室的p型掺杂源的流量，从而降低后续反应室内的p型掺杂源残留浓度。采用氯基工艺气体生长n型外延层， p型掺杂被抑制，反应室内残留的p型掺杂源的影响会变小。在p型向n型外延层切换过程中，加入氯化氢辅助反应室高温处理，可以进一步去除反应室内残留的p型掺杂源。在n型向p型外延层切换过程中，加入p型掺杂源辅助的反应室高温处理，可以去除反应室内残留的Cl原子，可以保障后续p型外延层的掺杂效率，避免出现n-p型界面不清晰的情况。
本发明的降低碳化硅多层结构中p型记忆效应的方法，包括以下步骤：
(1)将碳化硅衬底置于碳化硅外延系统反应室内的石墨基座上；
(2)采用氩气对反应室气体进行多次置换，然后向反应室通入氢气，逐渐加大氢气流量至60～120L/min，设置反应室的压力为80～200mbar，并将反应室逐渐升温至 1550～1700℃，到达设定温度后，保持所有参数不变，对碳化硅衬底进行5～15分钟原位氢气刻蚀处理；
(3)原位氢气刻蚀处理完成后，保持反应室压力、氢气流量以及温度不变，根据外延层的掺杂类型选择不同类型的工艺气体进行外延生长；生长不同掺杂类型的外延层时，采用特殊的切换工艺；
具体选择原则如下：生长p型外延层时，选用非氯基工艺气体，生长n型外延层时，选用氯基工艺气体；
n型层向p型层切换时，在完成n型外延层生长后，关闭工艺气体，保持反应室压力、氢气流量以及温度不变，向反应室通入p型掺杂源，p型掺杂源流量和后续生长p 型外延层的流量一致，3-10分钟之后通入非氯基工艺气体，设定工艺气体流量，生长所需的p型外延层；
p型层向n型层切换时，在完成p型外延层生长后，关闭工艺气体，保持反应室压力、氢气流量以及温度不变，向反应室通入小流量的氯化氢，氯化氢和反应室氢气流量的比例不超过0.1％，3-10分钟之后，通入氯基工艺气体，设定工艺气体流量，生长所需的n型外延层。
(4)在完成外延结构生长后，关闭生长源和掺杂源，在氢气氛围中将反应室温度降至室温，然后将氢气排出，并通入氩气对反应室气体进行多次置换，并利用氩气将反应室压力提高至大气压，然后开腔取片。
n型掺杂源采用氮气，p型掺杂源选用三甲基铝。
氯基工艺气体组合为进入反应室的工艺气体中任何一种工艺气体分子中带有氯基团，包括氯基硅源+非氯基碳源，氯基硅源+氯基碳源，非氯基硅源+氯基碳源，非氯基硅源+非氯基碳源+氯化氢等，常用氯基工艺气体组合为硅烷+丙烷+氯化氢或者三氯氢硅 +乙烯。非氯基工艺气体组合为进入反应室的工艺气体中任何一种工艺气体分子中均不带有氯基团，如非氯基硅源+非氯基碳源，常用非氯基工艺气体组合为硅烷+丙烷或者硅烷+乙烯。
以生长图1所示的外延结构为例，本发明的方法具体包括以下步骤：
(1)将碳化硅衬底置于碳化硅外延系统反应室内的石墨基座上；
(2)采用氩气对反应室气体进行多次置换，然后向反应室通入氢气，逐渐加大氢气流量至100L/min，设置反应室的压力为100mbar，并将反应室逐渐升温至1600℃，到达设定温度后，保持所有参数不变，对碳化硅衬底进行5分钟原位氢气刻蚀处理；
(3)保持反应室压力、氢气流量以及温度不变，向反应室内通入硅烷、丙烷以及三甲基铝，流量分别设置为20ml/min、10ml/min以及50ml/min，生长时间设定为10 分钟；
(4)关闭硅烷、丙烷以及三甲基铝，保持反应室压力、氢气流量以及温度不变，向反应室通入氯化氢气体，流量设定为50min/min，对反应室进行5分钟的高温处理；
(5)向反应室通入三氯氢硅、乙烯以及氮气，流量分别设置为40ml/min、20ml/min以及60ml/min，生长时间设定为2分20秒；
(6)设置分别设置三氯氢硅、乙烯以及氮气流量为40ml/min、16ml/min以及300ml/min，生长时间设定为1分20秒.
(7)在完成外延结构生长后，关闭生长源和掺杂源，在氢气氛围中将反应室温度降至室温，然后将氢气排出，并通入氩气对反应室气体进行多次置换，并利用氩气将反应室压力提高至大气压，然后开腔取片。
本发明中氢气流量的设置适用于大型碳化硅外延设备，针对小型外延炉时，可以根据实际情况设定氢气流量。
采用上述实施例生长的外延材料的SIMS结果如图2所示，可以看出n型和p型外延层界面清晰，n型外延层中p型背景掺杂浓度～1E14cm-3，达到了测试设备的检测下限，说明采用本发明在保障高效p型掺杂的同时，又能够有效降低n-p复合结构中n型外延层中的p型掺杂记忆效应。

Claims (6)

1.一种降低碳化硅多层结构中p型记忆效应的方法，其特征在于：包括步骤：
(1)将碳化硅衬底置于碳化硅外延系统反应室内的石墨基座上；
(2)采用氩气对反应室气体进行多次置换，然后向反应室通入氢气，逐渐加大氢气流量至60～120L/min，设置反应室的压力为80～200mbar，并将反应室逐渐升温至1550～1700℃，到达设定温度后，保持所有参数不变，对碳化硅衬底进行5～15分钟原位氢气刻蚀处理；
(3)保持反应室压力、氢气流量以及温度不变，根据外延层的掺杂类型选择不同类型的工艺气体进行外延生长；生长p型外延层时，选用非氯基工艺气体；生长n型外延层时，选用氯基工艺气体；生长不同掺杂类型的外延层时，采用特殊的切换工艺；
(4)完成外延结构生长后，关闭生长源和掺杂源，在氢气氛围中将反应室温度降至室温，然后将氢气排出，并通入氩气对反应室气体进行多次置换，并利用氩气将反应室压力提高至大气压，然后开腔取片。
2.根据权利要求1所述的降低碳化硅多层结构中p型记忆效应的方法，其特征在于：n型层向p型层切换时，在完成n型外延层生长后，关闭工艺气体，保持反应室压力、氢气流量及温度不变，向反应室通入p型掺杂源，p型掺杂源流量和后续生长p型外延层的流量一致，3-10分钟之后通入非氯基工艺气体，设定工艺气体流量，生长所需的p型外延层。
3.根据权利要求1所述的降低碳化硅多层结构中p型记忆效应的方法，其特征在于：p型层向n型层切换时，在完成p型外延层生长后，关闭工艺气体，保持反应室压力、氢气流量及温度不变，向反应室通入小流量的氯化氢，氯化氢和反应室氢气流量的比例不超过0.1％，3-10分钟之后，通入氯基工艺气体，设定工艺气体流量，生长所需的n型外延层。
4.根据权利要求1所述的降低碳化硅多层结构中p型记忆效应的方法，其特征在于：n型掺杂源采用氮气，p型掺杂源采用三甲基铝。
5.根据权利要求1所述的降低碳化硅多层结构中p型记忆效应的方法，其特征在于：氯基工艺气体组合为进入反应室的工艺气体中任何一种工艺气体分子中带有氯基团，包括氯基硅源+非氯基碳源，氯基硅源+氯基碳源，非氯基硅源+氯基碳源，非氯基硅源+非氯基碳源+氯化氢，常用氯基工艺气体组合为硅烷+丙烷+氯化氢或三氯氢硅+乙烯。
6.根据权利要求1所述的降低碳化硅多层结构中p型记忆效应的方法，其特征在于：非氯基工艺气体组合为进入反应室的工艺气体中任何一种工艺气体分子中均不带有氯基团，包括非氯基硅源+非氯基碳源，常用非氯基工艺气体组合为硅烷+丙烷或硅烷+乙烯。
CN201810447031.XA 2018-05-11 2018-05-11 一种降低碳化硅多层结构中p型记忆效应的方法 Active CN108648988B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810447031.XA CN108648988B (zh) 2018-05-11 2018-05-11 一种降低碳化硅多层结构中p型记忆效应的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810447031.XA CN108648988B (zh) 2018-05-11 2018-05-11 一种降低碳化硅多层结构中p型记忆效应的方法

Publications (2)

Publication Number Publication Date
CN108648988A true CN108648988A (zh) 2018-10-12
CN108648988B CN108648988B (zh) 2020-08-28

Family

ID=63754438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810447031.XA Active CN108648988B (zh) 2018-05-11 2018-05-11 一种降低碳化硅多层结构中p型记忆效应的方法

Country Status (1)

Country Link
CN (1) CN108648988B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101104952A (zh) * 2007-07-24 2008-01-16 中国电子科技集团公司第五十五研究所 高掺杂浓度的碳化硅外延生长的方法
JP6122704B2 (ja) * 2013-06-13 2017-04-26 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
CN107068539A (zh) * 2016-12-15 2017-08-18 中国电子科技集团公司第五十五研究所 降低碳化硅外延基平面位错密度的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101104952A (zh) * 2007-07-24 2008-01-16 中国电子科技集团公司第五十五研究所 高掺杂浓度的碳化硅外延生长的方法
JP6122704B2 (ja) * 2013-06-13 2017-04-26 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
CN107068539A (zh) * 2016-12-15 2017-08-18 中国电子科技集团公司第五十五研究所 降低碳化硅外延基平面位错密度的方法

Also Published As

Publication number Publication date
CN108648988B (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
CN107068539B (zh) 降低碳化硅外延基平面位错密度的方法
Roccaforte et al. Surface and interface issues in wide band gap semiconductor electronics
CN106711031B (zh) 降低基平面位错对碳化硅外延层影响的方法
CN106711022B (zh) 一种生长掺杂界面清晰的碳化硅外延薄膜的制备方法
CN106803479B (zh) 一种提高有效面积的碳化硅外延片的制备方法
CN108796616B (zh) 一种提高碳化硅外延片片内p型掺杂浓度均匀性的方法
CN103422164A (zh) 一种N型4H-SiC同质外延掺杂控制方法
CN106340448B (zh) SiC功率MOSFET器件栅氧化层的制备方法及SiC功率MOSFET器件
KR20110021986A (ko) 반도체 에피텍시에서 메모리 효과들을 감소시키는 방법
CN112701031A (zh) 一种碳化硅外延材料的缓冲层生长方法
CN114334651A (zh) 一种基于超薄氮化镓自支撑衬底的hemt制备方法
US11183385B2 (en) Method for passivating silicon carbide epitaxial layer
CN114093765A (zh) 一种提高碳化硅薄膜少子寿命的方法
CN111180311B (zh) 一种降低GaN衬底与外延层界面处Si浓度的方法
CN104103499B (zh) 一种8英寸肖特基管用硅外延片的制造方法
CN108648988A (zh) 一种降低碳化硅多层结构中p型记忆效应的方法
Matsunami Progress in wide bandgap semiconductor SiC for power devices
CN105442045A (zh) 低杂质浓度半绝缘GaN单晶及其制备方法与应用
CN104264219A (zh) 一种基区缓变掺杂碳化硅薄膜外延制备方法
Huelsman et al. Plasma‐enhanced metalorganic chemical vapor deposition of GaAs
CN112885708B (zh) 一种碳化硅同质外延材料的制备方法
Jiang et al. Angular rotation ion implantation technology in SiC for 4H-SiC junction barrier Schottky rectifiers
CN118398482B (zh) 半导体器件及其制造方法
Cooke Semiconductor hardnut
EP4415024A1 (en) Method for reducing stacking faults in silicon carbide, and structure created by means of said method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant