CN112885708B - 一种碳化硅同质外延材料的制备方法 - Google Patents

一种碳化硅同质外延材料的制备方法 Download PDF

Info

Publication number
CN112885708B
CN112885708B CN202110042520.9A CN202110042520A CN112885708B CN 112885708 B CN112885708 B CN 112885708B CN 202110042520 A CN202110042520 A CN 202110042520A CN 112885708 B CN112885708 B CN 112885708B
Authority
CN
China
Prior art keywords
silicon carbide
reaction chamber
temperature
etching
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110042520.9A
Other languages
English (en)
Other versions
CN112885708A (zh
Inventor
周长健
潘尧波
唐军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Clc Semiconductor Co ltd
Original Assignee
Clc Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clc Semiconductor Co ltd filed Critical Clc Semiconductor Co ltd
Priority to CN202110042520.9A priority Critical patent/CN112885708B/zh
Publication of CN112885708A publication Critical patent/CN112885708A/zh
Application granted granted Critical
Publication of CN112885708B publication Critical patent/CN112885708B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

本发明提供一种碳化硅同质外延材料的制备方法，包括以下步骤：将碳化硅衬底放入反应室内，并将所述反应室抽真空；将所述反应室升温至刻蚀温度，对所述碳化硅衬底进行原位刻蚀；在刻蚀后的所述碳化硅衬底上生长碳化硅缓冲层；将所述反应室的温度调节至碳化硅外延层的生长温度，在所述碳化硅缓冲层上生长所述碳化硅外延层；待所述反应室降温后，获得所述碳化硅同质外延材料；其中，所述刻蚀温度为所述碳化硅缓冲层的生长温度，且所述刻蚀温度大于所述碳化硅外延层的生长温度。采用本发明的制备方法制备的碳化硅同质外延材料的层错密度大大降低，从而提高了碳化硅器件的良率。

Description

一种碳化硅同质外延材料的制备方法
技术领域
本发明涉及半导体材料的技术领域，具体涉及一种碳化硅同质外延材料的制备方法。
背景技术
碳化硅(SiC)半导体具有大禁带宽度、优良的稳定性、高热导率、高临界击穿场强、高饱和电子漂移速度等优良特性，是制作高温、高频、大功率和强辐射电力电子器件的理想半导体材料。与传统的硅器件相比，碳化硅器件能够在10倍于硅器件的电场强度下正常工作。由于碳化硅材料具有这些优越的特性，使它在化学工业、航空航天工程、核动力工程、电子元器件及电子电路等领域都有着广泛的应用前景。
目前，化学气相淀积(CVD)法是生长碳化硅同质外延的常用方法之一。在利用CVD方法生长的碳化硅外延层时会导致缺陷密度较高，尤其是层错密度，这些缺陷影响碳化硅器件的性能，导致碳化硅器件的良率下降。
发明内容
针对现有技术中的不足与缺陷，本发明提供一种碳化硅同质外延材料的制备方法，用于解决碳化硅外延材料中的存在的缺陷问题。
为实现上述目的及其他相关目的，本发明提供一种碳化硅同质外延材料的制备方法，至少包括以下步骤：
将碳化硅衬底放入反应室内，并对所述反应室抽真空；
将所述反应室升温至刻蚀温度，对所述碳化硅衬底进行原位刻蚀；
在刻蚀后的所述碳化硅衬底上生长碳化硅缓冲层；
将所述反应室的温度调节至碳化硅外延层的生长温度，在所述碳化硅缓冲层上生长所述碳化硅外延层；
待所述反应室降温后取出获得所述碳化硅同质外延材料；
其中，所述刻蚀温度为所述碳化硅缓冲层的生长温度，且所述刻蚀温度大于所述碳化硅外延层的生长温度。
于本发明的一实施例中，所述碳化硅衬底为经标准清洗处理后的碳化硅衬底。
于本发明的一实施例中，当将所述反应室抽真空时，将所述反应室抽真空至5×10-4KPa以下，并保持10分钟或10分钟以上。
于本发明的一实施例中，当将所述反应室升温至刻蚀温度时，在氩气气氛下进行，向所述反应室通入氩气使所述反应室的真空度为100～500mbar。
于本发明的一实施例中，所述刻蚀温度为1600～1650℃，将所述反应室升温至刻蚀温度的升温时间为30分钟以内。
于本发明的一实施例中，当对所述碳化硅衬底进行原位刻蚀时，利用氢气(H2)对所述碳化硅衬底进行原位刻蚀，其中刻蚀时间小于或等于15分钟。
于本发明的一实施例中，所述碳化硅外延层的生长温度比所述刻蚀温度低5～50℃。
于本发明的一实施例中，将所述反应室的温度由所述刻蚀温度降低至所述碳化硅外延层的生长温度的降温时间小于或等于3分钟。
于本发明的一实施例中，所述反应室降温的步骤包括：
关闭生长气体，继续通氢气，在氢气气氛下降温至800℃；
关闭氢气，通入氩气，在氩气气氛下继续降温至300℃以下。
于本发明的一实施例中，所述碳化硅缓冲层及所述碳化硅外延层的生长气体包括硅源三氯硅烷(SiHCl3)、碳源乙烯(C2H4)、N型掺杂剂氮气(N2)及氯化氢(HCl)。
如上所述，本发明提供一种碳化硅同质外延材料的制备方法，在生长碳化硅缓冲层时以高于碳化硅外延层的生长温度进行生长，可使衬底表面产生缺陷的原子进行重构，以获得平整的缺陷少的缓冲层，为碳化硅外延层的生长提供优良的界面状态，有效降低外延层的缺陷，提高碳化硅外延层的质量。本发明中对碳化硅衬底原位刻蚀，是先在氩气气氛下升温至刻蚀温度，关闭氩气同时通入氢气进行刻蚀，氩气为惰性气体，对碳化硅衬底表面的刻蚀作用很弱，而氢气随着温度的升高，对碳化硅衬底的刻蚀程度越大，当将反应室的温度升高至刻蚀温度后再通入氢气可获得表面状态稳定的碳化硅衬底，有利于生长碳化硅缓冲层。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1显示为本发明的碳化硅同质外延材料的制备方法的流程图。
图2显示为本发明的碳化硅同质外延材料的结构示意图。
图3显示为本发明的碳化硅同质外延材料的制备过程的温度-时间示意图。
图4显示为利用表面缺陷检测仪检测现有工艺制备的碳化硅同质外延材料的层错密度分布图。
图5显示为利用表面缺陷检测仪检测本发明的制备方法制备的碳化硅同质外延材料的层错密度分布图。
附图标记
1 碳化硅衬底
2 碳化硅缓冲层
3 碳化硅外延层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。还应当理解，本发明实施例中使用的术语是为了描述特定的具体实施方案，而不是为了限制本发明的保护范围。下列实施例中未注明具体条件的试验方法，通常按照常规条件，或者按照各制造商所建议的条件。
当实施例给出数值范围时，应理解，除非本发明另有说明，每个数值范围的两个端点以及两个端点之间任何一个数值均可选用。除非另外定义，本发明中使用的所有技术和科学术语与本技术领域的技术人员对现有技术的掌握及本发明的记载，还可以使用与本发明实施例中所述的方法、设备、材料相似或等同的现有技术的任何方法、设备和材料来实现本发明。
本发明提供一种碳化硅同质外延材料的制备方法，可有效降碳化硅外延材料中的层错密度，提高碳化硅器件的良率。
请参阅图1和图2，本发明的碳化硅同质外延材料的制备方法，至少包括以下步骤：
S1、将碳化硅衬底1放入反应室内，并对反应室抽真空；
S2、将反应室升温至刻蚀温度，对碳化硅衬底1进行原位刻蚀；
S3、在刻蚀后的碳化硅衬1底上生长碳化硅缓冲层2；
S4、将反应室的温度调节至碳化硅外延层3的生长温度，在碳化硅缓冲层2上生长碳化硅外延层3；
S5、待所述反应室降温后获得碳化硅同质外延材料；
其中，刻蚀温度为碳化硅缓冲层的生长温度，且刻蚀温度大于碳化硅外延层的生长温度。
请参阅图1和图2，具体的，步骤S1中的碳化硅衬底1采用RCA标准清洗工艺进行清洗，并用N2吹干，使用的清洗液包括硫酸、双氧水、氢氟酸、氨水、盐酸及去离子水，对碳化硅衬底1采用RCA标准清洗可以去除碳化硅衬底1表面的有机污染物、氧化物及部分金属等。步骤S1中将碳化硅衬底1放入反应室内，并将反应室抽真空是将反应室真空抽至5×10-4KPa，并保持10分钟或10分钟以上，确保反应室内真空度稳定。
请参阅图1和图2，具体的，步骤S2中将反应室升至刻蚀温度是在氩气气氛下升温的，反应室的真空度维持在100～500mbar，其中，刻蚀温度为1600～1650℃，升温时间控制在30分钟以内；对碳化硅衬底1进行原位刻蚀是采用氢气刻蚀，待反应室在氩气气氛下升温至刻蚀温度，关闭氩气同时打开氢气，对碳化硅衬底1进行原位刻蚀，刻蚀时间不超过15分钟，防止刻蚀过度，损伤碳化硅衬底1表面。氢气在1400℃以上会对碳化硅进行刻蚀，且随着温度的升高，刻蚀程度加大，由于这种刻蚀是不受控的，无法得知不同温度下对衬底表面刻蚀程度的影响程度。本发明现在氩气气氛下将反应室的温度升至刻蚀温度，在通入氢气进行表面刻蚀，可以获得稳定的、质量可控的表面状态的衬底。因为氩气是惰性气体，对衬底表面刻蚀作用很弱，待升至刻蚀温度，再用氢气对碳化硅衬底进行表面刻蚀，可通过控制氢气的流量及刻蚀时间来控制刻蚀程度。
请参阅图1和图2，具体的，步骤S3在刻蚀后的碳化硅衬底1上生长碳化硅缓冲层2，即待刻蚀完成后，通入碳化硅的生长气体，包括Si源SiHCl3、C源C2H4、N型掺杂剂N2以及辅助气体HCl，在生长过程中加入HCl可以起到表面清洁作用，减少衬底带来的污染，生长源之间的比例可根据生长需要进行调整。碳化硅缓冲层2的生长温度即为刻蚀温度1600～1650℃，缓冲层的生长时间不超过15分钟。碳化硅缓冲层2的生长利用高于正常外延的生长温度和低于正常外延成膜的生长速率，使碳化硅衬底1表面产生缺陷的原子进行重构，获得平整缺陷少的表面状态，为正常的外延生长提供优良的界面表面状态。
请参阅图1和图2，具体的，步骤S4中，在碳化硅缓冲层2上生长碳化硅外延层3是先将反应室的温度调节至碳化硅外延层3的生长温度，其中碳化硅外延层3的生长温度与刻蚀温度低5～50℃，反应室的温度由刻蚀温度降至碳化硅外延层3的生长温度的时间不超过3分钟，同时调节生长源之间的比例，生长至碳化硅外延层3的厚度。
请参阅图1和图2，具体的，步骤S5中，将反应室降温包括：在氢气气氛下，降温至800℃以下，然后关闭氢气，通入氩气，继续在氩气气氛下继续降温至300℃以下，将晶圆从反应室取出，获得碳化硅同质外延材料。
参见图1、图2和图3，在一实施例中，碳化硅同质外延材料的制备方法为：提供一碳化硅衬底1，并将碳化硅衬底1按照RAC标准清洗工艺进行清洗，清洗完成后用N2吹干；然后将碳化硅衬底1放入反应室内，将反应室的真空抽至5×10-4KPa以下并保持10分钟或10分钟以上；向反应室内通入氩气，使反应室的真空度维持在100～500mbar，例如反应室的真空度可为100mbar或者300mbar或者500mbar等，同时调节反应室的温度，使其在30分钟以内升温至1600～1650℃；通入氢气，同时关闭氩气，在1600～1650℃的温度下用氢气对碳化硅衬底1进行原位刻蚀，刻蚀时间小于或等于15分钟，例如刻蚀10分钟；然后打开生长源气体SiHCl3、HCl、C2H4、N2的开关，按照一定的配比通入反应室，生长碳化硅缓冲层2，其中碳化硅缓冲层2的生长时间小于或等于15分钟，具体生长时间根据碳化硅缓冲层2的厚度来确定；调节反应室的温度使其在3分钟内降低5～50℃至碳化硅外延层3的生长温度，同时根据碳化硅外延层3生长的工艺调节生长源气体SiHCl3、HCl、C2H4、N2之间的比例，生长碳化硅外延层3直至达到所要求的厚度；碳化硅外延层3生长结束，关闭生长源气体SiHCl3、HCl、C2H4、N2，然后关闭RF高频线圈感应加热器，保持氢气继续通入进行冷却，直至降温至800℃；然后关闭氢气，通入氩气，继续降温至300℃以下，取出外延片即可获得碳化硅同质外延材料。
利用Candela厂家的8520型号的表面缺陷检测仪对采用现有工艺制备的碳化硅同质外延材料和采用本发明的制备方法制备的同等规格的碳化硅同质外延材料进行层错密度检测，检测结果参见附图4和附图5。检测结果表明，采用现有工艺制备的碳化硅同质外延材料的层错密度为2.3个/cm2，而采用本发明的制备方法制备的碳化硅同质外延材料的层错密度为0.35个/cm2，检测结果表明，采用本发明的制备方法制备的碳化硅同质外延材料中的层错密度远小于现有工艺制备的碳化硅同质外延材料的层错密度，这说明本发明的制备方法可有限降低碳化硅同质外延材料中的层错密度，进而提高碳化硅器件的良率。
综上所述，本发明提供一种碳化硅同质外延材料的制备方法，利用高于正常外延的生长温度和低于正常外延成膜的生长速率，使碳化硅衬底表面产生缺陷的原子进行重构，获得平整的缺陷少的表面状态，为碳化硅外延层的生长提供优良的界面表面状态。所以，本发明有效克服了现有技术中的一些实际问题从而有很高的利用价值和使用意义。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明，本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (6)

1.一种碳化硅同质外延材料的制备方法，其特征在于，至少包括以下步骤：
将碳化硅衬底放入反应室内，并将所述反应室抽真空；
将所述反应室升温至刻蚀温度，对所述碳化硅衬底进行原位刻蚀；
在刻蚀后的所述碳化硅衬底上生长碳化硅缓冲层；
将所述反应室的温度调节至碳化硅外延层的生长温度，在所述碳化硅缓冲层上生长所述碳化硅外延层；
待所述反应室降温后，获得所述碳化硅同质外延材料；
其中，所述刻蚀温度为所述碳化硅缓冲层的生长温度，且所述刻蚀温度大于所述碳化硅外延层的生长温度；
对所述碳化硅衬底进行原位刻蚀是采用氢气刻蚀，待反应室在氩气气氛下升温至刻蚀温度，关闭氩气同时打开氢气，对碳化硅衬底进行原位刻蚀，刻蚀时间小于或等于15分钟；所述刻蚀温度为1600～1650℃，将所述反应室温度升至刻蚀温度的升温时间为30分钟以内；
所述碳化硅外延层的生长温度比所述刻蚀温度低5～50℃，所述反应室的温度由所述刻蚀温度降至所述碳化硅外延层的生长温度的时间不超过3分钟。
2.根据权利要求1所述的制备方法，其特征在于，所述碳化硅衬底为经标准清洗处理后的碳化硅衬底。
3.根据权利要求1所述的制备方法，其特征在于，当将所述反应室抽真空时，将所述反应室抽真空至5×10-4KPa以下，并保持10分钟或10分钟以上。
4.根据权利要求1所述的制备方法，其特征在于，当将所述反应室升温至刻蚀温度时，在氩气气氛下进行，向所述反应室通入氩气使所述反应室的真空度为100～500mbar。
5.根据权利要求1所述的制备方法，其特征在于，所述反应室降温步骤包括：
关闭生长气体，继续通氢气，在氢气气氛下降温至800℃；
关闭氢气，通入氩气，在氩气气氛下继续降温至300℃以下。
6.根据权利要求1所述的制备方法，其特征在于，所述碳化硅缓冲层及所述碳化硅外延层的生长气体包括硅源三氯硅烷、碳源乙烯、N型掺杂剂氮气及氯化氢。
CN202110042520.9A 2021-01-13 2021-01-13 一种碳化硅同质外延材料的制备方法 Active CN112885708B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110042520.9A CN112885708B (zh) 2021-01-13 2021-01-13 一种碳化硅同质外延材料的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110042520.9A CN112885708B (zh) 2021-01-13 2021-01-13 一种碳化硅同质外延材料的制备方法

Publications (2)

Publication Number Publication Date
CN112885708A CN112885708A (zh) 2021-06-01
CN112885708B true CN112885708B (zh) 2024-04-26

Family

ID=76045390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110042520.9A Active CN112885708B (zh) 2021-01-13 2021-01-13 一种碳化硅同质外延材料的制备方法

Country Status (1)

Country Link
CN (1) CN112885708B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009274899A (ja) * 2008-05-13 2009-11-26 Toyota Motor Corp 炭化珪素エピタキシャル用基板の製造方法
WO2013100449A1 (en) * 2011-12-28 2013-07-04 Lg Innotek Co., Ltd. Silicon carbide epitaxial wafer and method for fabricating the same
CN104779141A (zh) * 2015-04-16 2015-07-15 中国科学院半导体研究所 低偏角碳化硅同质外延材料的制作方法
CN105826186A (zh) * 2015-11-12 2016-08-03 中国电子科技集团公司第五十五研究所 高表面质量碳化硅外延层的生长方法
CN108166056A (zh) * 2018-01-16 2018-06-15 李哲洋 一种能够有效降低碳化硅外延表面缺陷的生长方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009274899A (ja) * 2008-05-13 2009-11-26 Toyota Motor Corp 炭化珪素エピタキシャル用基板の製造方法
WO2013100449A1 (en) * 2011-12-28 2013-07-04 Lg Innotek Co., Ltd. Silicon carbide epitaxial wafer and method for fabricating the same
CN104779141A (zh) * 2015-04-16 2015-07-15 中国科学院半导体研究所 低偏角碳化硅同质外延材料的制作方法
CN105826186A (zh) * 2015-11-12 2016-08-03 中国电子科技集团公司第五十五研究所 高表面质量碳化硅外延层的生长方法
CN108166056A (zh) * 2018-01-16 2018-06-15 李哲洋 一种能够有效降低碳化硅外延表面缺陷的生长方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
4H-SiC在Cl_2+Ar混合气体中的ICP刻蚀工艺研究;贾护军;杨银堂;柴常春;李跃进;;真空科学与技术学报(第06期) *
贾护军 ; 杨银堂 ; 柴常春 ; 李跃进 ; .4H-SiC在Cl_2+Ar混合气体中的ICP刻蚀工艺研究.真空科学与技术学报.2006,(第06期), *

Also Published As

Publication number Publication date
CN112885708A (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
EP3547349B1 (en) Method for reducing silicon carbide epitaxial basal plane dislocation density
JP3845563B2 (ja) 炭化珪素膜のｃｖｄ方法、ｃｖｄ装置及びｃｖｄ装置用サセプター
US5250149A (en) Method of growing thin film
CN104867818B (zh) 一种减少碳化硅外延材料缺陷的方法
CN106711022A (zh) 一种生长掺杂界面清晰的碳化硅外延薄膜的制备方法
JP2002093735A (ja) 半導体装置の製造方法
CN104947184A (zh) 一种基于原位Si气氛作用在大直径4H/6H-SiC硅面衬底外延生长石墨烯的方法
CN108428618B (zh) 基于石墨烯插入层结构的氮化镓生长方法
CN112885709B (zh) 一种碳化硅外延结构的制备方法及半导体设备
CN113990750A (zh) 一种碳化硅衬底的处理方法
CN116844940A (zh) 一种改善SiC外延片浓度均匀性的制备方法
Lee et al. Silicon epitaxial growth by rapid thermal processing chemical vapor deposition
CN114613699A (zh) 一种bcd工艺用超高温条件下滑移线的外延控制方法
CN112885708B (zh) 一种碳化硅同质外延材料的制备方法
CN104878445A (zh) 一种低掺杂浓度碳化硅外延的制备方法
CN104264219A (zh) 一种基区缓变掺杂碳化硅薄膜外延制备方法
JP2014027028A (ja) ＳｉＣエピタキシャル基板製造装置、ＳｉＣエピタキシャル基板の製造方法、ＳｉＣエピタキシャル基板
CN115938940A (zh) 一种氮化硼范德华外延氮化镓微波材料及生长方法
CN111180311B (zh) 一种降低GaN衬底与外延层界面处Si浓度的方法
KR20230132455A (ko) 에피택셜 웨이퍼의 제조방법
CN113380604B (zh) 具有原子级台阶形貌的4H-SiC材料及其刻蚀方法
CN110117814A (zh) 具有低密度c空位缺陷的碳化硅外延的制备方法
Burk Jr et al. Industrial Perspective of SiC Epitaxy
CN117038432B (zh) 碳化硅衬底的缺陷修复方法
CN115295412A (zh) 碳化硅器件高温快速热处理工艺及其装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 315336 buildings 15 and 16, No. 68, Yuhai East Road, Hangzhou Bay New Area, Ningbo, Zhejiang

Applicant after: CLC Semiconductor Co.,Ltd.

Address before: Room 105-1, building 3, 290 Xingci 1st Road, Hangzhou Bay New District, Ningbo City, Zhejiang Province, 315336

Applicant before: CLC Semiconductor Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant