CN104779141A - 低偏角碳化硅同质外延材料的制作方法 - Google Patents
低偏角碳化硅同质外延材料的制作方法 Download PDFInfo
- Publication number
- CN104779141A CN104779141A CN201510180960.5A CN201510180960A CN104779141A CN 104779141 A CN104779141 A CN 104779141A CN 201510180960 A CN201510180960 A CN 201510180960A CN 104779141 A CN104779141 A CN 104779141A
- Authority
- CN
- China
- Prior art keywords
- minute
- reative cell
- growth
- gas
- flow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/32—Carbides
- C23C16/325—Silicon carbide
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/36—Carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/02447—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02499—Monolayers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
一种低偏角碳化硅同质外延材料的制作方法,包括如下步骤:对低偏角的衬底进行清洗并放入低压CVD设备的生长室,并将反应室抽真空;设定设备反应室压强,并向反应室通入H2和刻蚀HCl气流,开始升温;加热到刻蚀温度,对衬底进行刻蚀,去掉表面的损伤和氧化层;升高反应室温度,达到预生长温度时,通入生长气体和掺杂气体,在衬底上进行缓冲层生长;调整反应室的生长气体和掺杂气体流量,在缓冲层上进行SiC外延层生长;生长结束后,关闭反应室的生长气体、掺杂气体和刻蚀HCl气体,并停止加热,在H2氛围中冷却。本发明可以解决三角缺陷和台阶聚集问题,得到表面质量良好、无BPD缺陷的SiC外延层。
Description
技术领域
本发明属于宽禁带半导体外延材料制备领域,尤其是涉及一种低偏角(<2°)碳化硅同质外延材料的制作方法,所生长材料适用于双极性器件制备。
背景技术
第三代宽带隙半导体碳化硅(SiC)材料,具有高临界击穿场强、高的热导率、高的电子饱和漂移速率、优越的机械特性和物理、化学稳定性等特点,在高温、高频、大功率、抗辐射等领域,尤其是高温或强腐蚀性等恶劣环境中具有巨大的应用潜力。SiC作为一种具有极高应用价值和广阔市场前景的半导体材料,设计和制作基于同质SiC的材料和器件具有重要现实意义。目前SiC的8°和4°偏角外延生长“台阶控制外延”技术,其本质就是原子台阶的流动。该技术不但有效控制了SiC的晶型,也降低了SiC的外延生长温度,在1500℃的温度下生长出表面光亮的SiC外延材料,使外延生长温度降低了近300℃,达到了降低成本的目的。
随着SiC衬底晶片直径的增大,从2英寸开始,发展到3英寸、4英寸,乃至6英寸,偏晶向角度的大小对于SiC成本降低非常重要,这是因为角度越大,从一根SiC晶锭能够得到的晶片数量就越少。而且,从SiC外延的角度来说,偏晶向角度的大小对外延材料的质量也有很大影响。实验证明,对于4H-SiC外延生长,8°偏角最好,不但外延材料表面光滑,而且晶体质量优良,外延生长温度也低。根据晶片尺寸的发展现状,人们越来越关注低角度偏晶向衬底上SiC的外延生长,原因有以下两点:(1)低角度偏晶向衬底可以提高SiC衬底片产量,降低衬底成本;(2)对于8°偏晶向衬底,外延材料中的基平面位错(BPD)缺陷不能完全抑制。BPD缺陷是对双极型器件及其有害的缺陷,降低偏晶向角度可以进一步抑制BPD缺陷,提高器件性能。理论上讲,当无偏角时,SiC上的BPD缺陷就不会被引入外延材料中,而且,点缺陷的数量也将大大减少。但是,当偏角很小时,SiC的外延会出现其它问题,如台阶聚集和三角形缺陷的产生。因此,低角度偏晶向衬底上SiC的外延生长技术要重点解决的就是这两个关键问题。
目前的商用的碳化硅衬底上,BPD的密度大约为103-104cm-2。碳化硅外延生长时,大部分BPD缺陷将转化为对器件无害的其他位错。在4°偏角的碳化硅衬底上进行外延生长,BPD缺陷的转化率只有70%,而在低偏角碳化硅衬底上进行外延生长,BPD缺陷的转化率将达到90%以上。
综上所述,低偏角偏晶向SiC外延生长是提高衬底BPD转换效率,提高双极性器件性能和降低成本的有效方法。而为了获得表面良好、无台阶聚集和三角缺陷的低偏角碳化硅外延层,降低生长压力,提高生长温度,加大Cl/Si比,调整C/Si比等生长条件有利于克服这一问题。
发明内容
有签于此,本发明的主要目的在于提供一种低偏角碳化硅同质外延材料的制作方法,本发明可以解决三角缺陷和台阶聚集问题,得到表面质量良好、无BPD缺陷的SiC外延层。
为达到以上目的,本发明提供了一种低偏角碳化硅同质外延材料的制作方法,包括如下步骤:
步骤1:对低偏角的衬底进行清洗并放入低压CVD设备的生长室,并将反应室抽真空;
步骤2:设定设备反应室压强,并向反应室通入H2和刻蚀HCl气流,开始升温;
步骤3:加热到刻蚀温度,对衬底进行刻蚀,去掉表面的损伤和氧化层;
步骤4:升高反应室温度,达到预生长温度时,通入生长气体和掺杂气体,在衬底上进行缓冲层生长;
步骤5:调整反应室的生长气体和掺杂气体流量,在缓冲层上进行SiC外延层生长;
步骤6:生长结束后,关闭反应室的生长气体、掺杂气体和刻蚀HCl气体,并停止加热,在H2氛围中冷却。
本发明的有益效果是:
1)本发明提供的这种低偏角4H-SiC衬底上同质外延生长外延层的方法,通过使用低生长压强,高生长温度,较大氢气流量和添加HCl的方法,避免了外延层表面三角缺陷和台阶聚集,可获得光亮的4H-SiC外延层。
2)本发明能制备出表面光亮,掺杂均匀,BPD少的SiC外延材料,适用于制作双极性半导体功率电子器件。
2)缓冲层的生长在衬底和外延层之间引入了一个过渡层,有利于外延层晶体质量的提高,有利于器件承受更高的功率。
附图说明
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明,其中:
图1是本发明的结构示意图。
图2是本发明使用的制作流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下参照附图,对本发明进一步详细说明。
请参阅图1和图2,本发明提供一种低偏角碳化硅同质外延材料的制作方法,该方法的目的是解决4H-SiC同质外延生长中的缺陷问题,主要是影响双极性器件性能的BPD缺陷,此方法可以提高BPD缺陷的转换效率,生长出高质量的4H-SiC外延材料,以便应用于双极性高压器件的制备,包括如下步骤:
步骤1:对低偏角的衬底1进行清洗并放入低压CVD设备的生长室,并将反应室抽真空;所述衬底1的材料为4H-SiC,所述对衬底1进行清洗,采用的是RCA标准清洗工艺,主要用于去除衬底表面的污染、损伤层和氧化层,用到的溶液包括:硫酸、氨水、盐酸、双氧水、氢氟酸和无水乙醇,所述将反应室抽真空是指将反应室真空抽至10-4Torr以下;
步骤2:设定设备反应室压强,并向反应室通入H2和刻蚀HCl气流,开始升温;H2为载气,刻蚀HCl气体的加入可以催化反应过程,提高生长速率,同时在生长过程中对材料进行刻蚀,提高BPD缺陷的转化效率,减少材料缺陷,有利于得到更高质量的外延层3。所述的反应室压强,是将反应室压强设定为5torr-90Torr之间;所述向反应室通入氢气流,氢气流量为5L/分钟-50L/分钟;所述向反应室通入HCl气流,HCl流量为3mL/分钟-50mL/分钟;压强上升至设定压强后,保持反应室压强恒定,调整氢气流量至15L/分钟-90L/分钟,调整HCl流量至8mL/分钟-60mL/分钟,并固定流量,通入反应室;
步骤3:加热到刻蚀温度,对衬底1进行刻蚀,去掉表面的损伤和氧化层,所述的将反应室加热至刻蚀温度为1300℃-1500℃,在此温度下维持2分钟-50分钟;
步骤4:升高反应室温度,达到预生长温度时,通入生长气体和掺杂气体,在衬底1上进行缓冲层2生长,所述的缓冲层2生长;缓冲层2是介于衬底1和外延层3之间的掺杂浓度及厚度可调制的薄碳化硅外延层,其主要作用是为在高掺衬底上碳化硅外延生长提供一个过渡。目的是有效控制碳化硅外延层3的晶体质量。包括:将反应室氢气流量调整至10L/分钟-150L/分钟并固定流量,升高反应室温度至1550℃-1650℃之间并固定温度;通入SiH4、C2H4和掺杂气体,n型掺杂的气体为NH3或者N2,p型掺杂的气体为三甲基铝,调整SiH4流量至5mL/分钟-60mL/分钟,调整C2H4流量至3mL/分钟-40mL/分钟,并调整C/Si至0.6-1.6之间,调整掺杂气体的流量至3mL/分钟-15mL/分钟,并固定流量;
步骤5:调整反应室的生长气体和掺杂气体流量,在缓冲层2上进行SiC外延层3生长,在生长所述的调整反应室生长气体SiH4流量至10mL/分钟-80mL/分钟,生长外延层3时,调整气体C2H4流量至5mL/分钟-50mL/分钟,并调整C/Si至0.6-1.6之间,调整掺杂气体流量至3mL/分钟-20mL/分钟,并固定流量;
步骤6:生长结束后,关闭反应室的生长气体、掺杂气体和刻蚀HCl气体,并停止加热,在H2氛围中冷却。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种低偏角碳化硅同质外延材料的制作方法,包括如下步骤:
步骤1:对低偏角的衬底进行清洗并放入低压CVD设备的生长室,并将反应室抽真空;
步骤2:设定设备反应室压强,并向反应室通入H2和刻蚀HCl气流,开始升温;
步骤3:加热到刻蚀温度,对衬底进行刻蚀,去掉表面的损伤和氧化层;
步骤4:升高反应室温度,达到预生长温度时,通入生长气体和掺杂气体,在衬底上进行缓冲层生长;
步骤5:调整反应室的生长气体和掺杂气体流量,在缓冲层上进行SiC外延层生长;
步骤6:生长结束后,关闭反应室的生长气体、掺杂气体和刻蚀HCl气体,并停止加热,在H2氛围中冷却。
2.根据权利要求1所述的低偏角碳化硅同质外延材料的制作方法,其中衬底1的材料为4H-SiC。
3.根据权利要求2所述的低偏角碳化硅同质外延材料的制作方法,其中对衬底进行清洗,采用的是RCA标准清洗工艺,用到的溶液包括:硫酸、氨水、盐酸、双氧水、氢氟酸和无水乙醇。
4.根据权利要求1所述的低偏角碳化硅同质外延材料的制作方法,其中将反应室抽真空是指将反应室真空抽至10-4Torr以下。
5.根据权利要求4所述的低偏角碳化硅同质外延材料的制作方法,其中所述的反应室压强,是将反应室压强设定为5torr-90Torr之间;所述向反应室通入氢气流,氢气流量为5L/分钟-50L/分钟;所述向反应室通入HCl气流,HCl流量为3mL/分钟-50mL/分钟;压强上升至设定压强后,保持反应室压强恒定,调整氢气流量至15L/分钟-90L/分钟,调整HCl流量至8mL/分钟-60mL/分钟,并固定流量,通入反应室。
6.根据权利要求5所述的低偏角碳化硅同质外延材料的制作方法,其中所述的将反应室加热至刻蚀温度为1300℃-1500℃,在此温度下维持2分钟-50分钟。
7.根据权利要求1所述的低偏角碳化硅同质外延材料的制作方法,其中所述的缓冲层生长,包括:将反应室氢气流量调整至10L/分钟-150L/分钟并固定流量,升高反应室温度至1550℃-1650℃之间并固定温度;通入SiH4、C2H4和掺杂气体,n型掺杂的气体为NH3或者N2,p型掺杂的气体为三甲基铝,调整SiH4流量至5mL/分钟-60mL/分钟,调整C2H4流量至3mL/分钟-40mL/分钟,并调整C/Si至0.6-1.6之间,调整掺杂气体的流量至3mL/分钟-15mL/分钟,并固定流量。
8.根据权利要求1所述的低偏角碳化硅同质外延材料的制作方法,其中在SiC外延层3生长时,调整反应室生长气体SiH4流量至10mL/分钟-80mL/分钟,调整生长气体C2H4流量至5mL/分钟-50mL/分钟,并调整C/Si至0.6-1.6之间,调整掺杂气体流量至3mL/分钟-20mL/分钟,并固定流量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510180960.5A CN104779141A (zh) | 2015-04-16 | 2015-04-16 | 低偏角碳化硅同质外延材料的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510180960.5A CN104779141A (zh) | 2015-04-16 | 2015-04-16 | 低偏角碳化硅同质外延材料的制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104779141A true CN104779141A (zh) | 2015-07-15 |
Family
ID=53620551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510180960.5A Pending CN104779141A (zh) | 2015-04-16 | 2015-04-16 | 低偏角碳化硅同质外延材料的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104779141A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110214362A (zh) * | 2017-01-31 | 2019-09-06 | 住友电气工业株式会社 | 碳化硅外延衬底和制造碳化硅半导体器件的方法 |
CN110571151A (zh) * | 2019-09-02 | 2019-12-13 | 武汉新芯集成电路制造有限公司 | 多晶硅层的制作方法、闪存及其制作方法 |
CN111074342A (zh) * | 2019-12-27 | 2020-04-28 | 季华实验室 | 一种利用碳化硅外延生长设备制备载盘涂层的方法 |
CN111446156A (zh) * | 2020-04-03 | 2020-07-24 | 合肥晶合集成电路有限公司 | 半导体结构的形成方法及半导体结构 |
CN112038213A (zh) * | 2020-04-29 | 2020-12-04 | 厦门市三安集成电路有限公司 | 一种SiC衬底双面生长SiC外延层的方法及应用 |
CN112885708A (zh) * | 2021-01-13 | 2021-06-01 | 中电化合物半导体有限公司 | 一种碳化硅同质外延材料的制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101404249A (zh) * | 2008-11-07 | 2009-04-08 | 中国电子科技集团公司第五十五研究所 | 一种制作基本上没有台阶形貌的碳化硅外延层的方法 |
CN102301043A (zh) * | 2009-01-30 | 2011-12-28 | 新日本制铁株式会社 | 外延碳化硅单晶基板及其制造方法 |
CN102341893A (zh) * | 2009-03-05 | 2012-02-01 | 三菱电机株式会社 | 碳化硅半导体装置的制造方法 |
EP2472568A1 (en) * | 2009-08-28 | 2012-07-04 | Showa Denko K.K. | Silicon carbide epitaxial wafer and manufacturing method therefor |
-
2015
- 2015-04-16 CN CN201510180960.5A patent/CN104779141A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101404249A (zh) * | 2008-11-07 | 2009-04-08 | 中国电子科技集团公司第五十五研究所 | 一种制作基本上没有台阶形貌的碳化硅外延层的方法 |
CN102301043A (zh) * | 2009-01-30 | 2011-12-28 | 新日本制铁株式会社 | 外延碳化硅单晶基板及其制造方法 |
CN102341893A (zh) * | 2009-03-05 | 2012-02-01 | 三菱电机株式会社 | 碳化硅半导体装置的制造方法 |
EP2472568A1 (en) * | 2009-08-28 | 2012-07-04 | Showa Denko K.K. | Silicon carbide epitaxial wafer and manufacturing method therefor |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110214362A (zh) * | 2017-01-31 | 2019-09-06 | 住友电气工业株式会社 | 碳化硅外延衬底和制造碳化硅半导体器件的方法 |
CN110571151A (zh) * | 2019-09-02 | 2019-12-13 | 武汉新芯集成电路制造有限公司 | 多晶硅层的制作方法、闪存及其制作方法 |
CN110571151B (zh) * | 2019-09-02 | 2021-10-26 | 武汉新芯集成电路制造有限公司 | 多晶硅层的制作方法、闪存及其制作方法 |
CN111074342A (zh) * | 2019-12-27 | 2020-04-28 | 季华实验室 | 一种利用碳化硅外延生长设备制备载盘涂层的方法 |
CN111074342B (zh) * | 2019-12-27 | 2021-11-09 | 季华实验室 | 一种利用碳化硅外延生长设备制备载盘涂层的方法 |
CN111446156A (zh) * | 2020-04-03 | 2020-07-24 | 合肥晶合集成电路有限公司 | 半导体结构的形成方法及半导体结构 |
CN112038213A (zh) * | 2020-04-29 | 2020-12-04 | 厦门市三安集成电路有限公司 | 一种SiC衬底双面生长SiC外延层的方法及应用 |
CN112038213B (zh) * | 2020-04-29 | 2022-06-14 | 厦门市三安集成电路有限公司 | 一种SiC衬底双面生长SiC外延层的方法及应用 |
CN112885708A (zh) * | 2021-01-13 | 2021-06-01 | 中电化合物半导体有限公司 | 一种碳化硅同质外延材料的制备方法 |
CN112885708B (zh) * | 2021-01-13 | 2024-04-26 | 中电化合物半导体有限公司 | 一种碳化硅同质外延材料的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3547349B1 (en) | Method for reducing silicon carbide epitaxial basal plane dislocation density | |
CN104779141A (zh) | 低偏角碳化硅同质外延材料的制作方法 | |
CN111029246B (zh) | 一种降低SiC外延层中三角形缺陷的方法 | |
EP3547350B1 (en) | Method for reducing impact of basal plane dislocation on silicon carbide epitaxial layer | |
CN106757324B (zh) | 一种硅外延片的制造方法 | |
CN108166056A (zh) | 一种能够有效降低碳化硅外延表面缺陷的生长方法 | |
CN102592976A (zh) | P型重掺杂碳化硅薄膜外延制备方法 | |
CN102610500A (zh) | N型重掺杂碳化硅薄膜外延制备方法 | |
CN103422164A (zh) | 一种N型4H-SiC同质外延掺杂控制方法 | |
CN112701031B (zh) | 一种碳化硅外延材料的缓冲层生长方法 | |
CN104152986A (zh) | 快速制备3C-SiC外延膜方法 | |
CN111681947B (zh) | 一种降低外延片堆垛层错缺陷的外延方法及其应用 | |
US20240183063A1 (en) | Method for sic step flow growth by regulating growth monmoers using chemical potential under non-equilibrium condition | |
CN103820768A (zh) | 4H-SiC衬底上同质快速外延生长4H-SiC外延层的方法 | |
CN108987257B (zh) | 利用卤化物气相外延法在Si衬底上生长Ga2O3薄膜的方法 | |
CN104882366A (zh) | 一种n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件及其制备方法 | |
US11183385B2 (en) | Method for passivating silicon carbide epitaxial layer | |
CN116259534B (zh) | 碳化硅外延方法 | |
CN105006427B (zh) | 一种利用低温过渡层生长高质量氮化镓外延结构的方法 | |
CN104264219A (zh) | 一种基区缓变掺杂碳化硅薄膜外延制备方法 | |
CN115074825B (zh) | 碳化硅外延结构、脉冲式生长方法及其应用 | |
JP2014027028A (ja) | SiCエピタキシャル基板製造装置、SiCエピタキシャル基板の製造方法、SiCエピタキシャル基板 | |
CN113488375B (zh) | 一种抑制外延边缘Crown缺陷的方法 | |
TWI698397B (zh) | 碳化矽粉體的純化方法 | |
CN212136452U (zh) | 半导体结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150715 |
|
RJ01 | Rejection of invention patent application after publication |