CN112038213B - 一种SiC衬底双面生长SiC外延层的方法及应用 - Google Patents
一种SiC衬底双面生长SiC外延层的方法及应用 Download PDFInfo
- Publication number
- CN112038213B CN112038213B CN202010356535.8A CN202010356535A CN112038213B CN 112038213 B CN112038213 B CN 112038213B CN 202010356535 A CN202010356535 A CN 202010356535A CN 112038213 B CN112038213 B CN 112038213B
- Authority
- CN
- China
- Prior art keywords
- sic
- layer
- epitaxial
- substrate
- sided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 130
- 238000000034 method Methods 0.000 title claims abstract description 44
- 235000012431 wafers Nutrition 0.000 claims abstract description 46
- 238000000407 epitaxy Methods 0.000 claims abstract description 19
- 238000001704 evaporation Methods 0.000 claims abstract description 19
- 230000008020 evaporation Effects 0.000 claims abstract description 18
- 238000002360 preparation method Methods 0.000 claims abstract description 5
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 186
- 230000007547 defect Effects 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 239000011241 protective layer Substances 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 238000000151 deposition Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明涉及一种SiC衬底双面生长SiC外延层的方法及其在制备SiC基的BJT或IGBT的外延片的应用应用,通过移除损伤层、反面蒸镀层的方式,解决SiC衬底或第一SiC外延层损伤导致难以进行高质量双面外延的问题,解决衬底反面蒸镀层或外延反面蒸镀层影响双面外延的问题;进而能够有效降低双面外延中的缺陷,获得高质量的双面SiC外延层。本发明中,通过保护层的设置,能够减少SiC衬底或第一SiC外延层的损伤厚度,配合移除损伤层的工艺,减少移除SiC衬底或第一SiC外延层的厚度,降低成本,提高生产效率。本发明能够在SiC衬底的正反两面生长分别具有不同掺杂浓度或掺杂类型的SiC外延结构,为新型的SiC器件开发提供制备方案,为SiC器件结构设计提供了更多的可能。
Description
技术领域
本发明涉及半导体技术领域,更具体地说,涉及一种SiC衬底双面生长SiC外延层的方法及应用。
背景技术
SiC材料由于具有高的击穿场强、热导率和电子迁移率,被认为在制备电力电子半导体器件方面具有巨大的优势。其中,SiC外延技术作为SiC电力电子半导体器件的基础,对器件的开发与制备有着重要的影响。
目前,SiC外延技术只局限于单层结构的外延,单层的SiC外延层对于芯片的影响主要通过外延层的掺杂浓度、厚度和缺陷等外延参数进行影响。但是随着技术的发展,对SiC半导体器件的性能需求不断提高,或需要在特殊条件具备特殊的性能;进而,新型结构的器件对应被开发,以满足不同的需求。
但传统SiC外延技术无法适用于诸如双面外延结构的制备需求。现有技术中,基于传统的Si外延技术提出了双面外延法,为制备具有特殊性能的芯片提供了有效的帮助,在Si外延可以简单地采用保护涂层的方式对Si外延片的二次外延基座接触面进行保护,从而防止表面损伤。
而在SiC外延中,一方面,超高温外延(>1550℃)的条件下,衬底或外延层的表面接触基座,即使采用了保护层,也同样容易导致表面晶格发生损伤,进而引起第二次外延产生大量缺陷和第一次外延层的表面形成损伤层;另一方面,基座上残留的SiC会再次蒸镀到与基座接触的外延层的表面上,影响第二次外延的外延层质量。
发明内容
本发明的目的在于克服现有技术的不足,提供一种SiC衬底双面生长SiC外延层的方法,及其在制备SiC基的BJT或IGBT的外延片的应用,能够有效解决因高温接触形成的表面缺陷损伤层和基座反面蒸镀导致的二次外延质量恶化问题,实现高质量的双面外延。
本发明的技术方案如下:
一种SiC衬底双面生长SiC外延层的方法,步骤如下:
1)在SiC衬底的第一表面生长第一SiC外延层,得到单面外延片;
2)移除SiC衬底的第二表面的衬底损伤层;
3)翻转单面外延片,在SiC衬底的第二表面生长第二SiC外延层,得到双面外延片;
4)移除第一SiC外延层表面的外延损伤层。
作为优选,步骤1)得到单面外延片后,在步骤3)之前,还包括如下步骤:
在第一SiC外延层表面形成外延保护层;
步骤4)还包括如下步骤:
先移除第一SiC外延层表面的外延保护层,露出第一SiC外延层表面的外延损伤层;然后再移除外延损伤层。
作为优选,步骤1)之前,先在SiC衬底的第二表面形成衬底保护层;在步骤2)中,先移除衬底保护层,露出SiC衬底的第二表面的衬底损伤层;再移除衬底损伤层。
作为优选,步骤1)中,将SiC衬底放入CVD设备中,升高温度至1550-1650℃,在SiC衬底的第一表面上生长第一SiC外延层,得到单面外延片;
步骤3)中,将单面外延片放入CVD设备中,升高温度至1550-1650℃,在SiC衬底的第二表面上生长第二SiC外延层,得到双面外延片。
作为优选,步骤1)中,SiC衬底放置于CVD设备的基座上,SiC衬底的第二表面与基座接触,生长第一SiC外延层时,SiC衬底的第二表面产生衬底损伤层。
作为优选,步骤1)中,生长第一SiC外延层时,SiC衬底的第二表面还形成衬底反面蒸镀层;步骤2)中,移除SiC衬底的第二表面的衬底损伤层和衬底反面蒸镀层。
作为优选,步骤3)中,翻转单面外延片后,第一SiC外延层放置于CVD设备的基座上,第一SiC外延层表面与基座接触,生长第二SiC外延层时,第一SiC外延层表面产生外延损伤层。
作为优选,步骤3)中,生长第二SiC外延层时,第一SiC外延层表面还形成外延反面蒸镀层;步骤4)中,移除第一SiC外延层表面的外延损伤层和外延反面蒸镀层。
作为优选,步骤2)、步骤4)中,移除衬底损伤层、衬底反面蒸镀层、外延损伤层、外延反面蒸镀层的表面移除方法包括但不限于化学机械研磨方法、牺牲氧化层的去除方法。
所述的SiC衬底双面生长SiC外延层的方法在制备SiC基的BJT或IGBT的外延片的应用。
本发明的有益效果如下:
本发明所述的SiC衬底双面生长SiC外延层的方法,通过移除损伤层、反面蒸镀层的方式,解决因与高温基座接触导致SiC衬底或第一SiC外延层表面损伤,难以进行高质量双面外延的问题,解决因基座上的残留物反向蒸镀到与基座接触的SiC衬底或第一SiC外延层的表面形成的衬底反面蒸镀层或外延反面蒸镀层,从而影响双面外延的问题;进而能够有效降低双面外延中的缺陷,获得高质量的双面SiC外延层。
本发明中,通过保护层的设置,能够减少SiC衬底或第一SiC外延层的损伤厚度,配合移除损伤层的工艺,减少移除SiC衬底或第一SiC外延层的厚度,降低成本,提高生产效率。
本发明能够在SiC衬底的正反两面生长分别具有不同掺杂浓度或掺杂类型的SiC外延结构,为新型的SiC器件开发提供制备方案,为SiC器件结构设计提供了更多的可能。
本发明还提供了所述的SiC衬底双面生长SiC外延层的方法在制备SiC基的BJT或IGBT的外延片的应用,以制备高质量的SiC基的BJT或IGBT,并且降低成本,提高生产效率。
附图说明
图1是实施例一的步骤1)得到的单面外延片的示意图;
图2是实施例一的步骤2)得到的单面外延片的示意图;
图3是实施例一的步骤3)得到的双面外延片的示意图;
图4是实施例一的步骤4)得到的双面外延片的示意图;
图5是实施例二的步骤1)得到的单面外延片的示意图;
图6是实施例二的步骤2)得到的单面外延片的示意图;
图7是实施例二的步骤3)得到的单面外延片的示意图;
图8是实施例二的步骤4)得到的双面外延片的示意图;
图9是实施例二的步骤5)得到的双面外延片的示意图;
图中:10是SiC衬底,11是衬底损伤层,20是第一SiC外延层,21是外延损伤层,30是第二SiC外延层,40是外延保护层。
具体实施方式
以下结合附图及实施例对本发明进行进一步的详细说明。
本发明为了解决现有技术存在的衬底、外延层因高温操作或背面蒸镀造成双面外延质量低的不足,提供一种SiC衬底双面生长SiC外延层的方法,及其在制备SiC基的BJT或IGBT的外延片的应用。
实施例一
本发明所述的双面生长外延层的方法,在SiC衬底10的第一表面与第二表面分别生成第一SiC外延层20与第二SiC外延层30,如图1至图4所示,步骤如下:
1)在SiC衬底10的第一表面生长第一SiC外延层20,得到单面外延片;
2)移除SiC衬底10的第二表面的衬底损伤层11;
3)翻转单面外延片,在SiC衬底10的第二表面生长第二SiC外延层30,得到双面外延片;
4)移除第一SiC外延层20表面的外延损伤层21。
其中,第一SiC外延层20与第二SiC外延层30可实现掺杂类型不同和/或掺杂浓度不同,以使本发明适配于多种不同结构半导体器件的制备。
通常采用CVD设备,即用于外延用的化学气相沉积设备,进行外延层的生长,在生长外延层的过程中,CVD设备的基座温度高,SiC衬底10、第一SiC外延层20与高温基座接触,容易导致SiC衬底10、第一SiC外延层20的表面损伤。同时,基座上的残留材料反向蒸镀至与基座接触的SiC衬底10、第一SiC外延层20的表面上,形成背面蒸镀;均将影响高质量双面外延。
基于上述原因,步骤1)中,SiC衬底10放置于CVD设备的基座上,SiC衬底10的第二表面与基座接触,生长第一SiC外延层20时,SiC衬底10的第二表面产生衬底损伤层11,或者,进一步地,SiC衬底10的第二表面还形成衬底反面蒸镀层;步骤3)中,翻转单面外延片后,第一SiC外延层20放置于CVD设备的基座上,第一SiC外延层20表面与基座接触,生长第二SiC外延层30时,第一SiC外延层20表面产生外延损伤层21,或者,进一步地,第一SiC外延层20表面还形成外延反面蒸镀层。进而,步骤2)中,需要移除SiC衬底10的第二表面的衬底损伤层11,或者衬底损伤层11和衬底反面蒸镀层;步骤4)中,需要移除第一SiC外延层20表面的外延损伤层21,或者外延损伤层21和外延反面蒸镀层。
本实施例中,步骤2)、步骤4)中,移除衬底损伤层11和/或衬底反面蒸镀层、外延损伤层21和/或外延反面蒸镀层的表面移除方法包括但不限于化学机械研磨方法(CMP)、牺牲氧化层的去除方法。
本实施例(假设不形成衬底反面蒸镀层与外延反面蒸镀层)的具体过程如下:
1)将SiC衬底10放入CVD设备中,升高温度至1550-1650℃,在SiC衬底10的第一表面上生长一定厚度的第一SiC外延层20,得到单面外延片,如图1所示,衬底的第二表面形成衬底损伤层11。所述的第一SiC外延层20为厚度T大于5um,掺杂浓度为轻掺杂的N型SiC外延层。
2)取出单面外延片,通过化学机械研磨方法(CMP)移除因接触高温基座而产生衬底损伤层11的衬底背面0.5-5um的厚度,具体的移除厚度应当大于衬底损伤层11的厚度,即露出无损伤的SiC衬底10,从而重新获得可外延生长的SiC衬底10的第二表面,如图2所示。
3)将移除衬底损伤层11的单面外延片翻转后放入CVD设备中,升高温度至1550-1650℃,在SiC衬底10的第二表面上生长第二SiC外延层30,得到双面外延片,如图3所示,第一SiC外延层20的表面形成外延损伤层21。所述的第二SiC外延层30为掺杂浓度为轻掺杂的P型SiC外延层。
4)取出双面外延片,通过化学机械研磨方法(CMP)移除因接触高温基座而产生外延损伤层21的第一SiC外延层20表面0.5-5um的厚度,具体的移除厚度应当大于外延损伤层21的厚度,即露出无损伤的第一SiC外延层20,如图4所示。
实施例二
本实施例与实施例一的区别在于,进行生长第二SiC外延层30之前,先在第一SiC外延层20的表面生成外延保护层40,以对第一SiC外延层20进行一定的保护,减少外延损伤层21的生成厚度,以使能够减少移除第一SiC外延层20的厚度,节省材料,降低成本,提高生产效率。
本实施例中,步骤1)得到单面外延片后,在步骤3)之前,还包括如下步骤:
在第一SiC外延层20表面形成外延保护层40。
对应地,步骤4)还包括如下步骤:
先移除第一SiC外延层20表面的外延保护层40,或者,外延保护层40与外延反面蒸镀层,露出第一SiC外延层20表面的外延损伤层21;然后再移除外延损伤层21。
本实施例,如图5至图9所示,主要步骤如下:
1)在SiC衬底10的第一表面生长第一SiC外延层20,得到单面外延片;
2)移除SiC衬底10的第二表面的衬底损伤层11,或者,衬底损伤层11与衬底反面蒸镀层;
3)在第一SiC外延层20的表面镀有外延保护层40;
4)翻转单面外延片,在SiC衬底10的第二表面生长第二SiC外延层30,得到双面外延片;
5)先移除第一SiC外延层20表面的外延保护层40,或者,外延保护层40与外延反面蒸镀层,再移除外延损伤层21。
本实施例(假设不形成衬底反面蒸镀层与外延反面蒸镀层)的具体步骤如下:
1)将SiC衬底10放入CVD设备中,升高温度至1550-1650℃,在SiC衬底10的第一表面上生长一定厚度的第一SiC外延层20,得到单面外延片,如图5所示,衬底的第二表面形成衬底损伤层11。所述的第一SiC外延层20为厚度T大于5um,掺杂浓度为轻掺杂的N型SiC外延层。
2)取出单面外延片,通过化学机械研磨方法(CMP)移除因接触高温基座而产生衬底损伤层11的衬底背面0.5-5um的厚度,具体的移除厚度应当大于衬底损伤层11的厚度,即露出无损伤的SiC衬底10,从而重新获得可外延生长的SiC衬底10的第二表面,如图6所示。
3)在第一SiC外延层20的表面镀上外延保护层40,降低因高温接触造成的外延损伤层21的厚度,如图7所示。
4)将移除衬底损伤层11且镀有外延保护层40的单面外延片翻转后放入CVD设备中,升高温度至1550-1650℃,在SiC衬底10的第二表面上生长第二SiC外延层30,得到双面外延片,如图8所示,第一SiC外延层20的表面形成外延损伤层21。所述的第二SiC外延层30为掺杂浓度为轻掺杂的P型SiC外延层。
5)取出双面外延片,先去除外延保护层40;再通过高温氧化的方式将第一SiC外延层20表面的外延损伤层21氧化,然后通过化学腐蚀的方式去除一定厚度的氧化后的外延损伤层21,即因接触高温基座而产生外延损伤层21的第一SiC外延层20表面0.5-5um的厚度,具体的移除厚度应当大于外延损伤层21的厚度,即露出无损伤的第一SiC外延层20,如图9所示。
其他部分与实施例一相同。
实施例三
本实施例与实施例二的区别在于,步骤1)之前,先在SiC衬底的第二表面形成衬底保护层;对应地,在步骤2)中,先移除衬底保护层,或者衬底保护层与衬底反面蒸镀层,露出SiC衬底的第二表面的衬底损伤层;再移除衬底损伤层。
其他部分与实施例二相同。
实施例四
本发明还提供了所述的SiC衬底双面生长SiC外延层的方法在制备SiC基的BJT或IGBT的外延片的应用。
上述实施例仅是用来说明本发明,而并非用作对本发明的限定。只要是依据本发明的技术实质,对上述实施例进行变化、变型等都将落在本发明的权利要求的范围内。
Claims (10)
1.一种SiC衬底双面生长SiC外延层的方法,其特征在于,步骤如下:
1)在SiC衬底的第一表面生长第一SiC外延层,生长第一SiC外延层时,在所述SiC衬底的第二表面产生衬底损伤层,得到单面外延片;
2)移除SiC衬底的第二表面的所述衬底损伤层;
3)翻转单面外延片,在SiC衬底的第二表面生长第二SiC外延层,生长第二SiC外延层时,在所述第一SiC外延层表面产生外延损伤层,得到双面外延片;
4)移除第一SiC外延层表面的所述外延损伤层。
2.根据权利要求1所述的SiC衬底双面生长SiC外延层的方法,其特征在于,步骤1)得到单面外延片后,在步骤3)之前,还包括如下步骤:
在第一SiC外延层表面形成外延保护层;
步骤4)还包括如下步骤:
先移除第一SiC外延层表面的外延保护层,露出第一SiC外延层表面的外延损伤层;然后再移除外延损伤层。
3.根据权利要求1所述的SiC衬底双面生长SiC外延层的方法,其特征在于,步骤1)之前,先在SiC衬底的第二表面形成衬底保护层;在步骤2)中,先移除衬底保护层,露出SiC衬底的第二表面的衬底损伤层;再移除衬底损伤层。
4.根据权利要求1所述的SiC衬底双面生长SiC外延层的方法,其特征在于,步骤1)中,将SiC衬底放入CVD设备中,升高温度至1550-1650℃,在SiC衬底的第一表面上生长第一SiC外延层,得到单面外延片;
步骤3)中,将单面外延片放入CVD设备中,升高温度至1550-1650℃,在SiC衬底的第二表面上生长第二SiC外延层,得到双面外延片。
5.根据权利要求1至4任一项所述的SiC衬底双面生长SiC外延层的方法,其特征在于,步骤1)中,SiC衬底放置于CVD设备的基座上,SiC衬底的第二表面与基座接触。
6.根据权利要求5所述的SiC衬底双面生长SiC外延层的方法,其特征在于,步骤1)中,生长第一SiC外延层时,SiC衬底的第二表面还形成衬底反面蒸镀层;步骤2)中,移除SiC衬底的第二表面的衬底损伤层和衬底反面蒸镀层。
7.根据权利要求1至4任一项所述的SiC衬底双面生长SiC外延层的方法,其特征在于,步骤3)中,翻转单面外延片后,第一SiC外延层放置于CVD设备的基座上,第一SiC外延层表面与基座接触。
8.根据权利要求7所述的SiC衬底双面生长SiC外延层的方法,其特征在于,步骤3)中,生长第二SiC外延层时,第一SiC外延层表面还形成外延反面蒸镀层;步骤4)中,移除第一SiC外延层表面的外延损伤层和外延反面蒸镀层。
9.根据权利要求6或8所述的SiC衬底双面生长SiC外延层的方法,其特征在于,步骤2)、步骤4)中,移除衬底损伤层、衬底反面蒸镀层、外延损伤层、外延反面蒸镀层的表面移除方法包括但不限于化学机械研磨方法、牺牲氧化层的去除方法。
10.权利要求1至9任一项所述的SiC衬底双面生长SiC外延层的方法在制备SiC基的BJT或IGBT的外延片的应用。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010356535.8A CN112038213B (zh) | 2020-04-29 | 2020-04-29 | 一种SiC衬底双面生长SiC外延层的方法及应用 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010356535.8A CN112038213B (zh) | 2020-04-29 | 2020-04-29 | 一种SiC衬底双面生长SiC外延层的方法及应用 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112038213A CN112038213A (zh) | 2020-12-04 |
CN112038213B true CN112038213B (zh) | 2022-06-14 |
Family
ID=73579873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010356535.8A Active CN112038213B (zh) | 2020-04-29 | 2020-04-29 | 一种SiC衬底双面生长SiC外延层的方法及应用 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112038213B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113664694A (zh) * | 2021-07-29 | 2021-11-19 | 山西烁科晶体有限公司 | 碳化硅双面抛光中硅面及碳面去除厚度的测定方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1895573A1 (en) * | 2005-04-22 | 2008-03-05 | Bridgestone Corporation | Silicon carbide single-crystal wafer and process for producing the same |
CN103531678A (zh) * | 2013-11-01 | 2014-01-22 | 杭州士兰明芯科技有限公司 | 一种去除衬底上GaN基外延层的方法 |
CN104178806A (zh) * | 2014-08-20 | 2014-12-03 | 中国科学院半导体研究所 | 悬挂式双面外延生长装置 |
CN104718601A (zh) * | 2013-03-15 | 2015-06-17 | 道康宁公司 | 具有SiC外延膜的SiC衬底 |
CN104779141A (zh) * | 2015-04-16 | 2015-07-15 | 中国科学院半导体研究所 | 低偏角碳化硅同质外延材料的制作方法 |
JP2017057118A (ja) * | 2015-09-17 | 2017-03-23 | 新日鐵住金株式会社 | SiC単結晶基板の前処理方法及びエピタキシャルSiCウェハの製造方法 |
CN106783540A (zh) * | 2016-12-15 | 2017-05-31 | 中国电子科技集团公司第五十五研究所 | 减少外延片表面划痕的方法 |
CN107706086A (zh) * | 2017-07-31 | 2018-02-16 | 朱元勋 | 一种碳化硅衬底垂直结构簿膜电子器件及其制作方法 |
TW201907035A (zh) * | 2017-05-25 | 2019-02-16 | 日商東洋炭素股份有限公司 | 碳化矽晶圓的製造方法、磊晶晶圓的製造方法及磊晶晶圓 |
CN111048407A (zh) * | 2019-12-28 | 2020-04-21 | 松山湖材料实验室 | SiC同质外延层的剥离方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8221549B2 (en) * | 2005-04-22 | 2012-07-17 | Bridgestone Corporation | Silicon carbide single crystal wafer and producing method thereof |
-
2020
- 2020-04-29 CN CN202010356535.8A patent/CN112038213B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1895573A1 (en) * | 2005-04-22 | 2008-03-05 | Bridgestone Corporation | Silicon carbide single-crystal wafer and process for producing the same |
CN104718601A (zh) * | 2013-03-15 | 2015-06-17 | 道康宁公司 | 具有SiC外延膜的SiC衬底 |
CN103531678A (zh) * | 2013-11-01 | 2014-01-22 | 杭州士兰明芯科技有限公司 | 一种去除衬底上GaN基外延层的方法 |
CN104178806A (zh) * | 2014-08-20 | 2014-12-03 | 中国科学院半导体研究所 | 悬挂式双面外延生长装置 |
CN104779141A (zh) * | 2015-04-16 | 2015-07-15 | 中国科学院半导体研究所 | 低偏角碳化硅同质外延材料的制作方法 |
JP2017057118A (ja) * | 2015-09-17 | 2017-03-23 | 新日鐵住金株式会社 | SiC単結晶基板の前処理方法及びエピタキシャルSiCウェハの製造方法 |
CN106783540A (zh) * | 2016-12-15 | 2017-05-31 | 中国电子科技集团公司第五十五研究所 | 减少外延片表面划痕的方法 |
TW201907035A (zh) * | 2017-05-25 | 2019-02-16 | 日商東洋炭素股份有限公司 | 碳化矽晶圓的製造方法、磊晶晶圓的製造方法及磊晶晶圓 |
CN107706086A (zh) * | 2017-07-31 | 2018-02-16 | 朱元勋 | 一种碳化硅衬底垂直结构簿膜电子器件及其制作方法 |
CN111048407A (zh) * | 2019-12-28 | 2020-04-21 | 松山湖材料实验室 | SiC同质外延层的剥离方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112038213A (zh) | 2020-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111682061B (zh) | 氮化物外延片及其制备方法和半导体器件 | |
US10522667B2 (en) | Silicon carbide epitaxial wafer, silicon carbide insulated gate bipolar transistor, and method of manufacturing the same | |
US20090291523A1 (en) | Method of Manufacturing High Quality ZnO Monocrystal Film on Silicon(111) Substrate | |
US20070015373A1 (en) | Semiconductor device and method of processing a semiconductor substrate | |
JPH03187996A (ja) | 薄膜形成方法 | |
CN110690105B (zh) | 基于六方氮化硼和氮化铝在金刚石衬底上生长氮化镓的方法 | |
KR20000022994A (ko) | 반도체기판 및 이것의 제조방법 | |
JP5999687B2 (ja) | SiCエピタキシャルウエハおよびそれを用いたSiC半導体素子 | |
CN112186032A (zh) | 一种带场板结构的氧化镓结势垒肖特基二极管 | |
JP2005260267A (ja) | 炭化けい素半導体素子の製造方法 | |
JP6850845B2 (ja) | SiCエピタキシャルウェハおよび半導体装置 | |
CN100483738C (zh) | 基于自支撑SiC的GaN器件及制作方法 | |
CN112038213B (zh) | 一种SiC衬底双面生长SiC外延层的方法及应用 | |
CN108807284B (zh) | 一种外延接合基板及其制造方法 | |
CN116705605B (zh) | 一种硅基氮化镓hemt器件及其制备方法 | |
JP7416935B2 (ja) | 半導体基板、その製造方法、及び半導体装置 | |
CN117080183A (zh) | 一种金刚石-单晶AlN-GaNAlGaN复合晶圆及其制备方法和应用 | |
CN113838816B (zh) | 一种具有金刚石钝化层的氮化镓基二极管器件的制备方法 | |
CN110079859A (zh) | 一种SiC基GaN外延片的剥离方法 | |
CN107195534B (zh) | Ge复合衬底、衬底外延结构及其制备方法 | |
CN115084271A (zh) | 一种碳化硅功率器件及其加工制造方法 | |
CN115084234A (zh) | 基于自中心至四周渐变P型掺杂浓度的氧化镓pn二极管及制备方法 | |
CN114188362A (zh) | 一种特殊结构的soi及其制备方法 | |
CN102511074A (zh) | 碳化硅衬底的制造方法、半导体器件的制造方法、碳化硅衬底及半导体器件 | |
US20110284872A1 (en) | Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate, and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20230404 Address after: 410000 No. 399, Changxing Road, high tech Development Zone, Changsha, Hunan Province Patentee after: Hunan San'an Semiconductor Co.,Ltd. Address before: No.753-799 Min'an Avenue, Hongtang Town, Tong'an District, Xiamen City, Fujian Province, 361000 Patentee before: XIAMEN SANAN INTEGRATED CIRCUIT Co.,Ltd. |
|
TR01 | Transfer of patent right |