CN107195534B - Ge复合衬底、衬底外延结构及其制备方法 - Google Patents

Ge复合衬底、衬底外延结构及其制备方法 Download PDF

Info

Publication number
CN107195534B
CN107195534B CN201710371220.9A CN201710371220A CN107195534B CN 107195534 B CN107195534 B CN 107195534B CN 201710371220 A CN201710371220 A CN 201710371220A CN 107195534 B CN107195534 B CN 107195534B
Authority
CN
China
Prior art keywords
substrate
ions
composite
film
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710371220.9A
Other languages
English (en)
Other versions
CN107195534A (zh
Inventor
欧欣
张润春
龚谦
游天桂
黄凯
王曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201710371220.9A priority Critical patent/CN107195534B/zh
Publication of CN107195534A publication Critical patent/CN107195534A/zh
Application granted granted Critical
Publication of CN107195534B publication Critical patent/CN107195534B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种Ge复合衬底、衬底外延结构及其制备方法，所述Ge复合衬底的制备方法包括：提供Ge衬底，且所述Ge衬底具有注入面，其中，所述Ge衬底为具有斜切角度的Ge衬底；于所述注入面进行离子注入，以在所述Ge衬底的预设深度处形成缺陷层；提供支撑衬底，将所述Ge衬底与所述支撑衬底键合；沿所述缺陷层剥离部分所述Ge衬底，使所述Ge衬底的一部分转移至所述支撑衬底上，以在所述支撑衬底上形成Ge薄膜，获得Ge复合衬底。通过上述方案，解决了在Si基衬底上直接生长III‑V族外延层困难、在Ge衬底上外延生长III‑V族外延层反相畴难抑制以及Ge与Si基材料等集成难的问题。

Description

Ge复合衬底、衬底外延结构及其制备方法
技术领域
本发明属于半导体制备技术领域，特别涉及一种Ge复合衬底、衬底外延结构及各自的制备方法。
背景技术
Si是半导体集成电路领域最重要的材料，以Si基发展起来的CMOS(ComplementaryMetal Oxide Semiconductor，金属氧化物半导体)工艺已成为行业标准。但是随着人们对半导体器件性能的要求越来越高，传统的Si基材料器件已经无法满足要求。由于III-V族半导体拥有许多优于Ⅳ族半导体的性质，在光电和高速电子器件领域有着广泛的应用。
大部分III-V族半导体是直接带隙，可以得到高的复合辐射效率，这对于光电器件非常有利，同时，直接带隙III-V族半导体由于其电子有效质量较小，有着高的电子迁移率，例如，GaAs在300K时电子迁移率为8500cm2·V-1·s-1，相比较而言，Si的电子迁移率为1417cm2·V-1·s-1，GaAs几乎比Si高六倍，因此，GaAs半导体经常被用于高速半导体器件。但是III-V族半导体与Si材料晶格失配较大，在Si上直接生长III-V族半导体非常困难。另外，就III-V族半导体而言，进行外延生长时还存在着反相畴的问题，如在Ge衬底上外延生长GaAs，如何抑制反相畴一直是一个难题。
当前成熟的CMOS集成电路工艺要求在Si基上集成，而由于晶格失配、反相畴以及热膨胀系数差异等原因，传统的外延生长的方法很难在Si基衬底上制备得到GaAs等III-V族半导体外延。
因此，如何制备一种更优于Si基衬底的复合衬底并在其上制备GaAs等III-V族半导体外延，已成为本领域技术人员亟待解决的技术课题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种Ge复合衬底、衬底外延结构及各自的制备方法，用于解决现有技术中III-V族半导体难于在Si上直接生长、Ge上生长III-V族半导体存在反相畴以及Ge难于与Si基材料集成问题。
为实现上述目的及其他相关目的，本发明提供一种Ge复合衬底的制备方法，所述制备方法包括如下步骤：
1)提供Ge衬底，且所述Ge衬底具有注入面，其中，所述Ge衬底为具有斜切角度的Ge衬底；
2)于所述注入面进行离子注入，以在所述Ge衬底的预设深度处形成缺陷层；
3)提供支撑衬底，将所述Ge衬底与所述支撑衬底键合；
4)沿所述缺陷层剥离部分所述Ge衬底，使所述Ge衬底的一部分转移至所述支撑衬底上，以在所述支撑衬底上形成Ge薄膜，获得Ge复合衬底。
作为本发明的一种优选方案，步骤1)中，所述斜切角度大于0°且小于等于16°。
作为本发明的一种优选方案，步骤2)中，于所述注入面向所述Ge衬底进行的离子注入为H离子单一离子注入，He离子单一离子注入，或者H离子与He离子共同离子注入。
作为本发明的一种优选方案，所述离子注入过程中，H离子的注入剂量范围为1E15cm-2～3E17cm-2。
作为本发明的一种优选方案，步骤2)中，所述离子注入过程中，Ge衬底的温度保持在-50℃～200℃。
作为本发明的一种优选方案，步骤2)中，离子注入Ge衬底中所形成的所述缺陷层的深度为10nm～10μm。
作为本发明的一种优选方案，步骤3)中，所述支撑衬底为Si衬底或SiO2/Si衬底。
作为本发明的一种优选方案，步骤4)中，通过将步骤3)得到的结构进行退火处理，以沿所述缺陷层剥离部分所述Ge衬底，获得所述Ge复合衬底。
作为本发明的一种优选方案，所述退火处理的退火温度范围为50℃～800℃，退火时间范围为0.5h～10h。
本发明还提供一种Ge复合衬底，包括；支撑衬底；Ge薄膜，结合于所述支撑衬底表面，其中，所述Ge薄膜为具有斜切角度的Ge薄膜，所述斜切角度大于0°且小于等于16°。
作为本发明的一种优选方案，所述Ge薄膜的尺寸为50mm～500mm，所述支撑衬底为Si衬底或SiO2/Si衬底，所述支撑衬底的尺寸为50mm～500mm。
本发明还提供一种衬底外延结构的制备方法，所述制备方法包括如下步骤：
1)根据上述任意一项所述制备方法制备Ge复合衬底；
2)于步骤1)得到的Ge复合衬底的Ge薄膜表面生长外延层。
作为本发明的一种优选方案，步骤2)中，所述外延层为III-V族外延层，其中，所述外延层的厚度范围为1nm～10μm。
作为本发明的一种优选方案，步骤2)中，所述外延层的生长方式包括分子束外延生长、金属有机气相外延生长、磁控溅射中的任意一种。
本发明还提供一种衬底外延结构，其特征在于，包括：Ge复合衬底，所述Ge复合衬底为根据上述任意一项所述制备方法制备得到的Ge复合衬底；III-V族外延层，结合于所述Ge复合衬底表面。
作为本发明的一种优选方案，所述III-V族外延层的厚度范围为1nm～10μm。
如上所述，本发明提供的Ge复合衬底、衬底外延结构及各自的制备方法，具有如下有益效果：
1)通过将Ge衬底转移到Si衬底上，并在Ge衬底上外延生长III-V族外延层，解决了在Si基衬底上直接生长III-V族外延层非常困难的问题；
2)采用具有斜切角度的Ge衬底，解决了在Ge衬底上外延生长III-V族外延层时，反相畴难抑制的问题；
3)采用离子注入剥离和转移的方法从Ge衬底上剥离一层厚度可控薄膜并通过键合的方法转移到Si基衬底上，克服了Ge与Si材料等集成难的问题。
附图说明
图1显示为本发明实施例一提供的Ge复合衬底的制备方法的流程图。
图2显示为本发明实施例一提供的Ge复合衬底的制备方法中提供的Ge衬底的结构示意图。
图3显示为本发明实施例一提供的Ge复合衬底的制备方法中进行离子注入并形成缺陷层的结构示意图。
图4显示为本发明实施例一提供的Ge复合衬底的制备方法中Ge衬底与支撑衬底键合的结构示意图。
图5显示为本发明实施例一提供的Ge复合衬底的制备方法中剥离部分Ge衬底的结构示意图。
图6显示为本发明实施例二提供的衬底外延结构的制备方法中在Ge薄表面生长外延层的结构示意图。
元件标号说明
1 Ge衬底
11 注入面
12 缺陷层
13 Ge薄膜
14 Ge衬底余料
2 支撑衬底
3 Ge复合衬底
4 外延层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1，本发明提供一种Ge复合衬底的制备方法，所述制备方法包括：
1)提供Ge衬底，且所述Ge衬底具有注入面，其中，所述Ge衬底1为具有斜切角度的Ge衬底；
2)于所述注入面进行离子注入，以在所述Ge衬底的预设深度处形成缺陷层；
3)提供支撑衬底，将所述Ge衬底与所述支撑衬底键合；
4)沿所述缺陷层剥离部分所述Ge衬底，使所述Ge衬底的一部分转移至所述支撑衬底上，以在所述支撑衬底上形成Ge薄膜，获得Ge复合衬底。
下面结合具体附图详细介绍本发明的Ge复合衬底的制备方法。
如图1中的S1及图2及图3所示，进行步骤1)，提供Ge衬底1，且所述Ge衬底1具有注入面11；
具体的，所述Ge衬底1具有上表面及下表面，均可作为注入面11，本实施例中，选取其上表面为所述注入面11。另外，所述Ge衬底1可以为单晶或多晶结构，在本实施例中，所述Ge衬底1选用商业化的Ge单晶晶圆。
作为示例，步骤1)中，所述斜切角度大于0°且小于等于16°，所述Ge衬底1的尺寸为50mm～500mm。
具体的，在本实施例中，选取晶圆级具有一定偏角或斜切角度的Ge衬底，所述偏角或斜切角度指100偏向111方向的角度。另外，所述Ge衬底1的尺寸为50mm～500mm，例如，所述Ge衬底1为圆形，其直径尺寸为50mm～500mm；又如，所述Ge衬底1为矩形，其长度及宽度分别为50mm～500mm，当然，其它形状的衬底也适用，并不限于此处所列举的示例。在本实施例中，选取具有6°偏角或斜切角(100偏向111方向)且尺寸为100mm的Ge衬底1。当然，在其他实施例中，也可以选取晶圆级正晶向的Ge衬底。
如图1中的S2及图3所示，进行步骤2)，于所述注入面11进行离子注入，以在所述Ge衬底1的预设深度处形成缺陷层12；
作为示例，步骤2)中，于所述注入面11向所述Ge衬底1中进行的离子注入为H离子单一离子注入，He离子单一离子注入，或者H离子与He离子共同离子注入。
作为示例，所述离子注入过程中，H离子的注入剂量范围为1E15cm-2～3E17cm-2，在本实施例中，优选为6E16cm-2。
需要说明的是，在本实施中，采用离子束剥离技术，即将一定能量的离子注入到Ge衬底1中，一般情况下，注入离子为H和/或He，当然，所述离子注入的离子种类，也可以为能实现相同或相似功能的其他种类的离子，在此不做限制，从而在衬底的一定深度处产生缺陷层12，再进行后续的键合以及退火等工艺，其剥离原理为H和/或He离子对剥离深度处(即缺陷层12处)的晶格形成破坏作用而实现。
作为示例，步骤2)中，离子注入Ge衬底中所形成的所述缺陷层12的深度为10nm～10μm。
具体的，所述缺陷层的深度即为，注入离子形成的所述缺陷层12与所述注入面11的距离为，所述缺陷层12的深度可以依据实际需要而定，优选的，所述缺陷层12的深度为11nm～9μm，在本实施例中，所述缺陷层12的深度为500nm。
具体的，在离子注入过程中，可通过调整注入离子的能量，以获得不同离子的注入深度，也就是说，注入的离子的能量与离子注入深度(也即本实施例中所述缺陷层12的深度，也即本实施例中预计得到的所述Ge薄膜13的厚度)相对应，注入的离子能量越大，形成缺陷层12就越深，后续剥离获得Ge薄膜13也就越厚，反之则形成缺陷层12就越浅，后续剥离获得Ge薄膜13的也就越薄。
进一步，如果采用H离子与He离子进行共注入，所述He离子的注入深度与所述H离子的注入深度相同或相近，可以保证He离子的射程(Rp)在所述H离子注入的射程附近，促进后续剥离。当然，两种离子可以同时注入，也可以一种先注入一种后注入，具体的，所述先注入的离子会对剥离深度处(即缺陷层12处)的晶格形成破坏形成缺陷，所述缺陷在所述缺陷层12内呈高斯分布，再注入另一种离子，第二种注入的离子可以被第一种注入的离子形成的平台缺陷捕获并通过物理作用使这些平台型缺陷扩大并相互结合，最终形成可以分离Ge衬底的裂痕，进而促进部分所述Ge衬底从缺陷浓度最大处实现剥离，其中，先注入的第一种离子所形成的缺陷层可以对后面注入的离子产生有效的捕获作用，避免由于后注入离子分布太广而降低剥离Ge的效果。
作为示例，步骤2)中，所述离子注入过程中，Ge衬底的温度保持在-50℃～200℃。
具体的，在离子注入过程中，使所述Ge衬底的温度保持在-50℃～200℃，优选地，所述Ge衬底1的保持温度为-50℃～0℃或者0℃～45℃或者90℃～100℃，在本实施例中，可以控制离子注入的类型和/或剂量，使所述Ge衬底1保持温度为室温，在室温条件下进行，减少了控制注入温度需要额外的能耗，并且缓解了在高温注入过程中样品表面已经起泡的现象，有利于后续的键合过程。
如图1中的S3及图4所示，进行步骤3)，提供支撑衬底2，将所述Ge衬底1与所述支撑衬底2键合；
作为示例，步骤3)中，所述支撑衬底2为Si衬底或SiO2/Si衬底，所述支撑衬底2的尺寸为50mm～500mm。
需要说明的是，将所述Ge衬底1与所述支撑衬底2键合，包括将所述Ge衬底1的注入面11或者与注入面11相对的面与所述支撑衬底2键合。在本实施例中，将所述注入面11与所述支撑衬底2键合。
具体的，在本实施例中，选取(100)方向的Si衬底，所述支撑衬底2的尺寸的定义与所述Ge衬底1关于尺寸的定义相同，在此不再赘述。其中，所述键合的方法包括但不限于直接键合、介质层(如SiO2等)键合、金属键合、聚合物键合、旋涂玻璃键合或者阳极键合等。通过键合的方式，可以将缺陷控制在界面处附近极小的厚度范围内，使薄膜内部晶格质量不受影响，将所述注入面11和所述支撑衬底2的一个表面进行牢固键合。当然，所述支撑衬底2还可以为其他类型的衬底，如可以为硅基材料的掺杂材料衬底，如P型掺杂衬底、N型掺杂衬底，也可以为如SiGe、GaAs、GaN、InSb、InAs等化合物半导体衬底，依据实际需求而定，在此不做具体限制。
如图1中的S4及图5所示，进行步骤4)，沿所述缺陷层12剥离部分所述Ge衬底1，使所述Ge衬底1的一部分转移至所述支撑衬底2上，以在所述支撑衬底上形成Ge薄膜13，获得Ge复合衬底3。
作为示例，步骤4)中，通过将步骤3)得到的结构进行退火处理，以沿所述缺陷层剥离部分所述Ge衬底1，获得所述Ge复合衬底3。
作为示例，所述退火处理的退火温度范围为50℃～800℃，退火时间范围为0.5h～10h。
具体的，通过退火处理可以使所述缺陷层12中的缺陷连成一条缺陷带，从而使Ge薄膜13剥离，其中，所述退火处理的过程可以采用单一温度下的退火处理，也可以采用在不同温度下进行多次处理，优选地，所述退火处理的退火温度范围为80℃～600℃，退火时间范围为1h～5h，本实施例中，退火温度为400℃，退火时间为2h。
需要说明的是，具有一定斜切角度的Ge衬底与Si基材料的集成是现有工艺上的一个难题，而由于晶格失配等原因，传统的外延生长的方法在Si上生长具有一定斜切角度的Ge衬底存在缺陷密度较高的问题，不利于后续高质量外延薄膜的制备。为了克服这些缺陷，本发明采用剥离和转移的方法从具有斜切角的Ge单晶衬底剥离一层厚度可控的薄膜并通过键合的方式转移到Si衬底上，为后续薄膜的外延生长提供一种高质量的衬底。这样很好的解决了Ge特别是具有一定斜切角度的Ge与Si难集成的问题。
进一步，将Ge薄膜13转移到所述支撑衬底2后，Ge衬底余料14经过处理后可以循环利用，如作为图2中的Ge衬底1继续使用等，降低了成本。
本发明还提供一种Ge复合衬底3，其中，所述Ge复合衬底3为采用上述Ge复合衬底制备方法所制备得到的Ge复合衬底，包括；
支撑衬底2；
Ge薄膜13，结合于所述支撑衬底2表面，其中，所述Ge薄膜13为具有斜切角度的Ge薄膜，所述斜切角度大于0°且小于等于16°。
作为示例，所述Ge薄膜13的尺寸为50mm～500mm，所述支撑衬底2为Si衬底或SiO2/Si衬底，所述支撑衬底2的尺寸为50mm～500mm。
具体的，所述斜切角度范围优选为5～10°，进一步优选为2～8°，在本实施例中，所述斜切角度为6°。
实施例二
请参阅图1至图6，本发明还提供一种衬底外延结构的制备方法，所述制备方法包括如下步骤：
1)根据实施例一中任意一项所述的Ge复合衬底制备方法制备得到Ge复合衬底13；
2)于步骤1)得到的Ge复合衬底的Ge薄膜表面生长外延层4。
作为示例，步骤2)中，所述外延层4为III-V族外延层，其中，所述外延层4的厚度范围为1nm-10μm，在本实施例中，所述III-V族外延层为GaAs外延层，所述外延层4的厚度为6μm。
需要说明的是，第III-V族外延层有许多优异的特性，但是III-V族半导体与Si材料晶格失配较大，在Si基衬底(以Si衬底为例)上直接生长III-V族半导体非常困难。由于Ge和III-V族半导体(以GaAs为例)的晶格失配非常小(Ge的晶格常数为5.658A，GaAs的晶格常数为5.653A)，室温时仅为0.08％，Ge和GaAs的热膨胀系数也非常接近(Ge为6×10-6/℃，GaAs为5.7×10-6/℃)，所以在Ge衬底上外延生长GaAs，再将GaAs/Ge转移到Si衬底上，或者先形成Ge和Si的符合衬底，再在该复合衬底上生长GaAs外延，便可以解决III-V族半导体与Si材料的集成的问题。
进一步，在Ge衬底上外延生长第III-V族半导体(仍以GaAs为例)时，如何抑制反相畴一直是一个难题，本发明采用具有一定斜切角度的Ge衬底，具有一定斜切角度的Ge衬底经过退火处理后，表面发生再构，形成双原子台阶可以抑制反相畴，优选地，所述斜切角度范围为5～10°，进一步优选为2～8°，在本实施例中，所述斜切角度优选为6°，从而可以生长质量最佳的GaAs外延层。
作为示例，步骤2)中，所述外延层4的生长方式包括但不限于分子束外延生长、金属有机气相外延生长、磁控溅射。
本发明还提供一种衬底外延结构，其中，所述外延衬底结构为采用上述任意一项衬底外延结构制备方法所制备得到的，包括：
Ge复合衬底3，其中，所述Ge复合衬底3为采用实施例一中任意一种Ge复合衬底的制备方法制备得到的Ge复合衬底；III-V族外延层，结合于所述Ge复合衬底表面。
作为示例，所述III-V族外延层的厚度范围为1nm～10μm，在本实施例中，所述III-V族外延层为GaAs外延层，所述外延层的厚度为6μm。
综上所述，本发明提供一种Ge复合衬底、衬底外延结构及各自的制备方法，所述Ge复合衬底的制备方法包括提供Ge衬底，其中，所述Ge衬底为具有斜切角度的Ge衬底，且所述Ge衬底具有注入面；于所述注入面进行离子注入，以在所述Ge衬底的预设深度处形成缺陷层；提供支撑衬底，将所述Ge衬底与所述支撑衬底键合；沿所述缺陷层剥离部分所述Ge衬底，使所述Ge衬底的一部分转移至所述支撑衬底上，以在所述支撑衬底上形成Ge薄膜，获得Ge复合衬底。通过上述方案，将Ge衬底转移到Si衬底上，并在Ge衬底上外延生长III-V族外延层，解决了在Si基衬底上直接生长III-V族外延层非常困难的问题；采用具有斜切角度的Ge衬底，解决了在Ge衬底上外延生长III-V族外延层时，反相畴难抑制的问题；采用离子注入剥离和转移的方法从Ge衬底上剥离一层厚度可控薄膜并通过键合的方法转移到Si基衬底上，克服了Ge与Si材料等集成难的问题。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (14)

1.一种衬底外延结构的制备方法，其特征在于，所述制备方法包括如下步骤：
1)制备Ge复合衬底，包括步骤：提供Ge衬底，且所述Ge衬底具有注入面，其中，所述Ge衬底为具有斜切角度的Ge衬底，所述斜切角度大于0°且小于等于16°，且所述Ge衬底为商业化的Ge单晶晶圆；于所述注入面进行离子注入，以在所述Ge衬底的预设深度处形成缺陷层，所述缺陷层的深度为10nm～10μm，所述注入离子为H离子和He离子，两种离子为先后注入；提供支撑衬底，将所述Ge衬底与所述支撑衬底键合，所述支撑衬底为Si衬底或SiO2/Si衬底；将得到的结构沿所述缺陷层剥离部分所述Ge衬底，使所述Ge衬底的一部分转移至所述支撑衬底上，以在所述支撑衬底上形成Ge薄膜，获得Ge复合衬底；
2)于步骤1)得到的Ge复合衬底的Ge薄膜表面生长III-V族外延层。
2.根据权利要求1所述的衬底外延结构的制备方法，其特征在于，所述外延层的厚度范围为1nm～10μm。
3.根据权利要求1所述的衬底外延结构的制备方法，其特征在于，步骤2)中，所述外延层的生长方式包括分子束外延生长、金属有机气相外延生长、磁控溅射中的任意一种。
4.根据权利要求1所述的衬底外延结构的制备方法，其特征在于，所述离子注入过程中，H离子的注入剂量范围为1E15cm-2～3E17cm-2。
5.根据权利要求1所述的衬底外延结构的制备方法，其特征在于，所述离子注入过程中，Ge衬底的温度保持在-50℃～200℃。
6.根据权利要求1所述的衬底外延结构的制备方法，其特征在于，通过将得到的结构进行退火处理，以沿所述缺陷层剥离部分所述Ge衬底，获得所述Ge复合衬底。
7.根据权利要求6所述的衬底外延结构的制备方法，其特征在于，所述退火处理的退火温度范围为50℃～800℃，退火时间范围为0.5h～10h。
8.一种衬底外延结构，其特征在于，包括：
Ge复合衬底，所述Ge复合衬底包括支撑衬底及Ge薄膜，所述支撑衬底为Si衬底或SiO2/Si衬底；所述Ge薄膜结合于所述支撑衬底表面，其中，所述Ge薄膜为具有斜切角度的Ge薄膜，所述斜切角度大于0°且小于等于16°；所述Ge复合衬底的制备方法包括步骤：提供Ge衬底，且所述Ge衬底具有注入面，其中，所述Ge衬底为具有斜切角度的Ge衬底，所述斜切角度大于0°且小于等于16°，且所述Ge衬底为商业化的Ge单晶晶圆；于所述注入面进行离子注入，以在所述Ge衬底的预设深度处形成缺陷层，所述缺陷层的深度为10nm～10μm，所述注入离子为H离子和He离子，两种离子为先后注入；提供支撑衬底，将所述Ge衬底与所述支撑衬底键合，所述支撑衬底为Si衬底或SiO2/Si衬底；将得到的结构沿所述缺陷层剥离部分所述Ge衬底，使所述Ge衬底的一部分转移至所述支撑衬底上，以在所述支撑衬底上形成Ge薄膜，获得Ge复合衬底；
III-V族外延层，结合于所述Ge复合衬底表面。
9.根据权利要求8所述的衬底外延结构，其特征在于，所述III-V族外延层的厚度范围为1nm～10μm。
10.根据权利要求8所述的衬底外延结构，其特征在于，所述离子注入过程中，H离子的注入剂量范围为1E15cm-2～3E17cm-2。
11.根据权利要求8所述的衬底外延结构，其特征在于，所述离子注入过程中，Ge衬底的温度保持在-50℃～200℃。
12.根据权利要求8所述的衬底外延结构，其特征在于，通过将得到的结构进行退火处理，以沿所述缺陷层剥离部分所述Ge衬底，获得所述Ge复合衬底。
13.根据权利要求12所述的衬底外延结构，其特征在于，所述退火处理的退火温度范围为50℃～800℃，退火时间范围为0.5h～10h。
14.根据权利要求8所述的衬底外延结构，其特征在于，所述Ge薄膜的尺寸为50mm～500mm，所述支撑衬底的尺寸为50mm～500mm。
CN201710371220.9A 2017-05-24 2017-05-24 Ge复合衬底、衬底外延结构及其制备方法 Active CN107195534B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710371220.9A CN107195534B (zh) 2017-05-24 2017-05-24 Ge复合衬底、衬底外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710371220.9A CN107195534B (zh) 2017-05-24 2017-05-24 Ge复合衬底、衬底外延结构及其制备方法

Publications (2)

Publication Number Publication Date
CN107195534A CN107195534A (zh) 2017-09-22
CN107195534B true CN107195534B (zh) 2021-04-13

Family

ID=59875946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710371220.9A Active CN107195534B (zh) 2017-05-24 2017-05-24 Ge复合衬底、衬底外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN107195534B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098145B (zh) * 2019-04-03 2021-08-17 京东方科技集团股份有限公司 单晶硅薄膜及其制作方法
CN111799366B (zh) * 2020-06-29 2021-09-21 中国科学院上海微系统与信息技术研究所 一种异质衬底薄膜的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1359158A (zh) * 2001-12-29 2002-07-17 中国科学院上海微系统与信息技术研究所 一种类似绝缘层上硅结构的材料及制备方法
CN1720605A (zh) * 2002-12-06 2006-01-11 S.O.I.Tec绝缘体上硅技术公司 多层结构的制造工艺
CN1930674A (zh) * 2004-03-05 2007-03-14 S.O.I.Tec绝缘体上硅技术公司 用于改进所剥离薄层质量的热处理
CN104867814A (zh) * 2015-04-24 2015-08-26 厦门大学 Ge薄膜键合制备绝缘层上锗的方法
CN106653583A (zh) * 2016-11-11 2017-05-10 中国科学院上海微系统与信息技术研究所 一种大尺寸iii‑v异质衬底的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014216356A (ja) * 2013-04-23 2014-11-17 住友化学株式会社 半導体基板、半導体基板の製造方法および複合基板の製造方法
CN106067493B (zh) * 2016-07-26 2018-05-22 中山德华芯片技术有限公司 一种微晶格失配量子阱太阳能电池及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1359158A (zh) * 2001-12-29 2002-07-17 中国科学院上海微系统与信息技术研究所 一种类似绝缘层上硅结构的材料及制备方法
CN1720605A (zh) * 2002-12-06 2006-01-11 S.O.I.Tec绝缘体上硅技术公司 多层结构的制造工艺
CN1930674A (zh) * 2004-03-05 2007-03-14 S.O.I.Tec绝缘体上硅技术公司 用于改进所剥离薄层质量的热处理
CN104867814A (zh) * 2015-04-24 2015-08-26 厦门大学 Ge薄膜键合制备绝缘层上锗的方法
CN106653583A (zh) * 2016-11-11 2017-05-10 中国科学院上海微系统与信息技术研究所 一种大尺寸iii‑v异质衬底的制备方法

Also Published As

Publication number Publication date
CN107195534A (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
TWI747512B (zh) 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板
TWI709197B (zh) 製造具有電荷捕捉層之高電阻率絕緣體上半導體晶圓之方法
TWI793755B (zh) 用於功率及rf應用的工程基板結構
JP7451777B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
CN105895576B (zh) 一种离子注入剥离制备半导体材料厚膜的方法
US9824886B2 (en) Stress mitigating amorphous SiO2 interlayer
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
WO2018086380A1 (zh) 一种大尺寸iii-v异质衬底的制备方法
TW201539651A (zh) 高電阻率絕緣層上矽（ｓｏｉ）晶圓及其製造方法
CN111540684A (zh) 一种金刚石基异质集成氮化镓薄膜与晶体管的微电子器件及其制备方法
CN113690298A (zh) 半导体复合衬底、半导体器件及制备方法
JP2010533989A (ja) 基板上に結晶ゲルマニウム層を形成する方法
CN109427538B (zh) 一种异质结构的制备方法
CN107195534B (zh) Ge复合衬底、衬底外延结构及其制备方法
CN112018025A (zh) Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法
TWI705480B (zh) 於載體基板上製造裝置的方法及載體基板上的裝置
CN112530803B (zh) GaN基HEMT器件的制备方法
CN114188362A (zh) 一种特殊结构的soi及其制备方法
TWI668739B (zh) 磊晶基板及其製造方法
TW202140843A (zh) 氣相沉積用之矽單晶基板、氣相沉積基板及此等基板的製造方法
CN106449663B (zh) 绝缘体上半导体结构以及制备方法
CN113658853A (zh) 基于Al离子注入的GaN异质外延缓冲层的制作方法
JP2023039743A (ja) 窒化物半導体基板の製造方法
CN117059561A (zh) 一种金刚石基氮化镓晶圆制备方法及金刚石基氮化镓晶圆
CN114823714A (zh) 一种单片异质集成结构及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant