CN1930674A - 用于改进所剥离薄层质量的热处理 - Google Patents

用于改进所剥离薄层质量的热处理 Download PDF

Info

Publication number
CN1930674A
CN1930674A CNA2005800071260A CN200580007126A CN1930674A CN 1930674 A CN1930674 A CN 1930674A CN A2005800071260 A CNA2005800071260 A CN A2005800071260A CN 200580007126 A CN200580007126 A CN 200580007126A CN 1930674 A CN1930674 A CN 1930674A
Authority
CN
China
Prior art keywords
layer
donor wafer
ground floor
wafer
aforementioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800071260A
Other languages
English (en)
Inventor
N·达瓦尔
T·赤津
N－P·阮
O·雷萨克
K·布德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN1930674A publication Critical patent/CN1930674A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种形成结构(30)的方法，该结构包含从施主晶片(10)剥离的层(1，2)，在剥离之前该施主晶片包含由含锗的半导体材料制成的第一层(1)。本发明的方法包括(a)在所述第一含锗层(1)的厚度中形成弱区(4)，(b)将施主晶片(10)键合到主晶片(20)和(c)提供能量，以便于弱化弱区(4)中的施主晶片(10)。本发明的特征在于，步骤(a)是通过使施主晶片经受至少两种不同原子种类的共同注入而实现的，以及步骤(c)是通过在300℃到400℃的温度进行30分钟到四个小时的热处理而实现的。

Description

用于改进所剥离薄层质量的热处理
技术领域
本发明涉及一种形成结构的方法，该结构包含从施主晶片剥离(taken off)的层，该施主晶片在剥离之前包含由含锗的半导体材料制成的第一层，该方法包括下述的连续步骤：
(a)在所述含锗的第一层的厚度中形成弱区(weakness zone)；
(b)将施主晶片键合(bonding)到主晶片；
(c)提供能量，以便于在弱区的水平面(level)上弱化施主晶片，该提供的能量可导致在弱区的水平面上从施主晶片分离剥离层，并由此剥离包含第一层的剩余部分的层；
(d)处理剥离层。
背景技术
这种类型的层剥离称为Smart-Cut，对于本领域技术人员是已知的。尤其是，可以在很多已经公布的文献中找到详细资料，例如由“Kluwer Academic Publishers”出版的、Jean-Pierre Colinge的作品“Silicon on Insulator Technology：material tools VLSI，第二版”第50和51页的摘录。
可以通过单原子种类(例如氢)的单一注入或者通过至少两种不同原子种类(例如氢和氦)的共同注入以注入种类的适当注入剂量和能量来实现步骤(a)。
将施主晶片键合到主晶片的步骤(b)通常发生在已经经历注入的施主晶片的表面上，借助于由例如SiO2的介电材料制成的键合层。
本领域技术人员通常使用的键合技术包括通过分子附着(adhesion)的初始键合。我们可以参考文献“Semiconductor WaferBonding Science and Technology”(QY Tong and U.Gsele，WileyInterscience Publication，Johnson Wiley and Sons，Inc.)以获得更多的信息。
在步骤(c)，以热的形式提供能量以便在弱区的水平面上弱化施主晶片。该能量提供易于导致在弱区的水平面上从施主晶片分离剥离层。
然而，以热和/或机械形式的补充能量供给可能是必要的，以有效地实现剥离层的分离，并因此使得它的分离及转移到主晶片上成为可能。
以这种方式，可以形成绝缘体上半导体结构SeOI，例如SOI结构(在分离层由硅制成的情况中)、SiGeOI(在分离层由硅锗制成的情况中)、GeOI(在分离层由锗制成的情况中)、SGOI(在分离层包含其上存在应变硅层的SiGe层的情况中)，或者sSOI(在剥离层由应变硅制成的情况中)。
经常可以观察到，在分离层分离之后，后者可具有相当粗糙的表面，以及在它的表面上具有较低质量的晶体结构，特别是由于注入和分离步骤已经预先发生的这一事实。
参考图1，示意性地示出绝缘体上半导体结构30(由借助于电隔离层5被分离层1覆盖的主晶片20构成)，在它的半导体部分(也就是，分离层1)中，其具有这样的晶体质量的降低。
可以观察到，分离层1包含缺陷区1A，该缺陷区1A包含现有的晶体缺陷和表面粗糙度。
对于氢的原子注入，缺陷区1A通常具有大约150nm的厚度。
而且，注入步骤可能已经导致分离层1的晶体质量的降低。
因此，分离层1的处理步骤(d)是必要的，以去除掉该缺陷区1A，并因此恢复剥离层1的至少一部分完好区1B。
例如，可以使用机械抛光或者化学机械抛光(CMP)以消除表面粗糙度，和/或缺陷区1A的牺牲氧化步骤。
对于牺牲氧化，通常的理解是含有将缺陷区氧化以及通过化学蚀刻(例如通过使用氢氟酸HF)去除由此形成的氧化物层的操作的步骤。
作为说明，在文献US2004/0053477中描述了这样的四步骤方法，其中应变硅层从含SiGe缓冲层的施主晶片分离。步骤(a)包括在缓冲层中进行注入，以及步骤(d)包括借助于表面抛光SiGe然后相对于应变Si选择性地蚀刻SiGe而去除掉从缓冲层分离的部分。选择性蚀刻尤其允许最终获得具有良好质量的表面精整(finish)的所需层，而没有损坏它的太高风险(其可以是只使用抛光的情况)。
然而，在步骤(d)中使用的化学蚀刻可在某些情况下导致键合界面(在步骤(b)中实现键合)的至少部分分离问题。实际上，步骤(d)的化学蚀刻尤其可导致在键合层边缘的分层，也就是说，在后者被所产生的结构片接触之处侵蚀后者。例如，我们可以提及在含有埋在应变Si下面的SiO2的sSOI(绝缘体上应变硅)上HF处理的情况，或者在SGOI结构(绝缘体上的硅锗上应变硅)上H2O2:HF:HAc处理(HAc是醋酸的缩写)的情况，其中有可能在应变Si层下面蚀刻埋入的SiGe和SiO2层。
可以设想来克服最后问题的替换方案是显著地稀释蚀刻溶液，使得更容易控制它的行为。然而，由于它没有完全解决分层问题且该方法稍微变慢这一事实，该方案不是令人满意的。
而且，这一化学蚀刻需要预先准备要蚀刻的表面，通常使用机械抛光手段(means)进行。实际上，该蚀刻准备对于校正部分的主要粗糙度仍是必要的，所述主要粗糙度可随后导致不足够均匀的以及可能在剩余层中产生横向缺陷或者孔的蚀刻，而且还导致最终产品的自由面是粗糙的。
而且，在剥离层的整个厚度中(并不仅是在缺陷区的厚度中)存在缺陷也可能导致不均匀的蚀刻。
但是抛光和化学蚀刻的连续行为使得后分离(post-detachment)抛光步骤(d)(以及整个制样(sampling)方法)时间长、复杂且从经济的观点来看昂贵。
当然，可以理解的是，当进行选择性蚀刻时碰到的问题对于当在牺牲氧化过程中进行蚀刻操作时碰到的那些问题是相对类似的，尤其是当关系到由于表面粗糙度和存在缺陷而导致的蚀刻不均匀。
本发明的第一目的是，减少剥离层的步骤(d)中的持续时间、经济成本和处理手段次数，尤其是停止使用机械抛光手段。
本发明的第二目的是，通过剥离含锗的半导体材料中的层，例如尤其是SiGe层，而产生结构，例如绝缘体上半导体结构SeOI。
第三目的是，从较好质量的剥离层产生这样的结构。
本发明的第四目的是，当处理剥离层时减少浪费的材料数量。
本发明的第五目的是，提出一种处理剥离层的简单方法，其可以容易地并入到整个制样Smart-Cut型方法中。
发明内容
本发明通过以下而试图克服这些问题，根据第一方面，提出一种形成结构的方法，该结构包含从施主晶片剥离的层，该施主晶片在剥离之前包含由含锗的半导体材料制成的第一层，该方法包括下述步骤：
(a)在含锗的所述第一层的厚度中形成弱区，将施主晶片键合到主晶片；
(b)将施主晶片键合到主晶片；
(c)提供能量，以便于在弱区的水平面上弱化施主晶片；
其中，通过使施主晶片经受至少两种不同原子种类的共同注入实现步骤(a)，以及通过在300℃和400℃之间的温度进行持续时间可从30分钟持续到四个小时的热处理而实现步骤(c)。
根据本发明的第一方面的方法的其它可能特征如下所述：
-在基本上两个小时中在包含在325℃和375℃之间的温度实现步骤(c)的热处理；
-步骤(c)的能量供给可导致在弱区的水平面上分离施主晶片并由此导致剥离包含一部分第一层的层；
-步骤(c)之后，该方法还包括提供适于在弱区的水平面上分离施主晶片的补充能量的步骤；
-补充能量的供给是热和/或机械形式；
-在步骤(b)之前，该方法还包括通过等离子体激活(plasmaactivation)进行的步骤以便于加强键合；
-步骤(a)的共同注入是氦和氢的共同注入；
-选择氦和氢的剂量，使得氦的剂量代表总剂量的30％到70％，并优选总剂量的40％到60％；
-在弱区的水平面上分离施主晶片之后，低/高频粗糙度低于大约15RMS/30RMS，这是通过500微米表面测量法(profilometry)/2*2μm2AFM测量的；
-该方法还包括适用于处理剥离层的步骤(d)；
-步骤(d)包括对剥离层的蚀刻操作；
-蚀刻操作是在剥离层的牺牲氧化过程中进行的；
-施主晶片在剥离之前包含第二层，该第二层的材料不同于所述第一层的材料，以及蚀刻操作是相对于所述第二层选择性地蚀刻第一层在分离之后剩余的那部分；
-在所述选择性蚀刻之前，进行第一层的剩余部分的至少一部分的牺牲氧化，以便于从所述剩余部分去除掉材料并增强键合界面；
-该方法还包括，在步骤(d)之后，适于增厚所述第二层的晶体生长；
-第一层是由Si1-xGex制成的，其中0＜x≤1，并且施主晶片包含由弹性应变Si制成的第二层；
-施主晶片包含由块Si制成的支撑衬底、由SiGe制成的缓冲结构、包含Si1-xGex(x≠0)的第一层和由应变Si制成的第二层；
-第一层由Si1-xGex制成，并且施主晶片包含由应变Si制成的第二层和在第二层上由Si1-xGex制成的第三层；
-步骤(d)包括相对于第二层选择性地蚀刻第一层的剩余部分；
-施主晶片包含由块Si制成的支撑衬底、由SiGe制成的缓冲结构、以及交替(alternatively)包含Si1-xGex(x≠0)第一层和由应变Si制成的第二层的多层结构，以便于能够从同一施主晶片多次剥离；
-该方法还包括，在步骤(a)之前，在大约450℃(842)和大约650℃(1,202)之间的沉积温度形成应变层；
-该方法还包括，在步骤(b)之前，在施主晶片上和/或主晶片上形成键合层的步骤，该键合层包含电绝缘材料，例如SiO2、Si3N4或者SixOyNz。
根据第二方面，本发明提出了形成结构的所述方法的应用，用于形成绝缘体上半导体结构，例如sSI、SGOI、SiGeOI或者GeOI结构。
根据第三方面，本发明提出了一种绝缘体上半导体结构，其是通过执行了根据第一方面的方法的所有步骤(a)、(b)和(c)之后，以及在去除了剥离层与施主晶片剩余部分的接触之后获得的，该结构在晶片的任一地方具有小于大约30RMS的低/高频表面粗糙度，这是通过表面测量法500μm和AFM 10×10μm2测量的。
附图说明
通过阅读下述对本发明作为非限定例子给出并参考附图实现的优选方法的应用的详细描述，本发明的其它特征、目的和优点将变得明显，其中：
图1示出了在应用根据现有技术水平的Smart-Cut方法之后所获得的绝缘体上半导体结构的示意性横截面。
图2示出了在应用本发明的方法之后所获得的绝缘体上半导体结构由申请人通过TEM获得的横截面图。
图3a到3e示意性地示出了本发明的方法的不同步骤，以形成包含采用Smart-Cut剥离的层的结构。
图4a和4b示意性地示出了根据本发明的第一变型。
图5a和5b示意性地示出了根据本发明的第二变型。
图6示出了已在600℃进行了后分离热处理的结构中存在的孔型缺陷。
具体实施方式
下面描述根据本发明的方法以及根据本发明的应用的实施方式的例子，其是基于使用Smart-Cut剥离包含锗的层，例如SiGe层。
参考图3a到3e，示出根据本发明的第一方法，其从施主晶片10剥离Si1-xGex(其中x∈[0；1])的第一层1和弹性应变Si的第二层2，以将它们转移到主晶片20。
参考图3a，示出了施主晶片10，包含由Si1-xGex制成的第一层1和弹性应变Si的第二层2。
典型地，含Si1-xGex的施主晶片10包含块Si衬底5，其上已经例如通过晶体生长而形成了SiGe缓冲结构(未示出)，由不同层构成。尤其是，后者在厚度上可具有其Ge组份的逐渐变化，从块Si衬底水平面处的0％开始，到在与由Si1-xGex制成的第一层1(它也优选通过晶体生长形成)的界面水平面处的大约为100x％。
应变Si的第二层2形成在Si1-xGex第一层1上。在第一种情况中，在原地进行第二层2的生长，直接继续第一层1的形成。在第二种情况中，在对下面的适应层2的表面进行简单准备步骤之后进行第二层2的生长，例如通过CMP抛光。
由Si制成的第二层2有利地使用已知的技术通过外延形成，例如化学汽相沉积(CVD)和分子束外延(MBE)技术。
然后第一层1强迫包含在第二层2中的硅，以增大它的额定网格参数(nominal mesh parameter)，从而使得它或多或少地与它的生长衬底的额定网格参数相同，并由此展现内部的弹性应变张力。必要的是形成相当薄的第二层2：如果该层太厚，比临界平衡厚度还厚，将导致朝着硅的额定晶格参数在膜厚度中的应变的松弛和/或产生缺陷。有关该主题的更多细节，我们可以参考Friedrich Schaffler的、标题为“Highmobility Si and Ge structures”的文献(“Semiconductor ScienceTechnology”12(1997)1515-1549)。
然而，在足够低的温度沉积应变材料的特殊情况中，可以形成具有更重要(important)厚度(临界平衡厚度实际上与沉积温度相联系：当在低温实现沉积时，它更加重要)的这种第二应变层2。
参考图3b，然后在施主晶片10中在第二层2下面形成弱区4。尤其是，可以进行注入，以便在由Si1-xGex制成的第一层1的厚度中形成弱区(如在图3b所示)。
弱区4是通过注入原子种类形成的，选择原子种类注入的剂量、本性和能量，由此确定注入深度和脆弱等级。
特别地，调整确定原子类型注入的参数，以便于将在分离之后出现在弱区4的水平面处的表面粗糙度最小化。实际上，后分离表面粗糙度的程度部分地是由所使用的定义注入的参数引起的，我们在后面将看到这一点。
因此，根据本发明，原子种类的注入是原子种类的共同注入(也就是，主要地，至少两种不同原子元素的注入)，例如氢、氦或者氩或者其它稀有气体或者其它适当气体的共同注入。
在共同注入的情况中，实际上申请人已经观察到弱区4通常比单一注入的情况薄。
对于共同注入的依靠将特别允许所获得的后分离粗糙度低于单一注入氦或者氢所获得的后分离粗糙度。
在此发现共同注入的其中一个优点，其允许使用比注入单种类时使用的剂量低的共同注入种类的总剂量来剥离薄层。因此共同注入的总剂量通常代表单种类注入剂量的1/3。
选择注入的能量，以便于具有邻近第一层1深度的注入深度。
因此，对于大约1.1016/cm2以及能量在50和90keV之间的氦和对于1.1016/cm2以及能量在20和60keV之间的氢的共同注入，我们可以获得大约300到600纳米的注入深度。
一般来说，选择氦和氢的剂量，使得氦的剂量代表总剂量的30％到70％，并优选为总剂量的40％到60％。
参考图3c，进行主晶片20与施主晶片10已经经历共同注入一侧的键合步骤。
主晶片20可由块Si或者其它材料制成。
在注入步骤之前，可形成键合层，例如在要键合的各个表面的一个和/或另一个上包含SiO2、Si3N4、SixOyNz的层。在该键合层必须被形成到施主晶片上的情况中，用于形成该键合层的技术可以是沉积，以便避免对第二层2中的应变的任何破坏或者随后第一层1中的任何扩散。
在使主晶片20与施主晶片10接触之前，可能使用已知的表面清洗和抛光技术，例如SC1和SC2溶液、臭氧溶液等来准备要键合的表面。
键合本身可能首先通过分子附着而进行，通过能够考虑要键合的两个表面的每一个的亲水性(hydrophily)。
还可就在键合之前使用两个键合表面的其中一个或者两个的等离子体激活。
等离子体激活尤其允许产生操控键(handling bonds)，例如在氧化物表面上、在要处理的表面上，并因此增大要形成的键合力且减少键合界面6处的缺陷数量，以及它们对键合质量的影响。
键合界面6的这种增强将还具有这样的优点，由此使得该界面对于来自后面蚀刻(当精整剥离层的表面时使用，例如在选择性蚀刻操作或者牺牲氧化操作的过程中)的化学侵蚀更有抵抗力，并避免之前所述的边缘处的分层问题，其可能通常出现在键合能低于大约0.8J/m2时。
特别地，可以使用等离子体激活，使得在最后，在键合之后和剥离之后，键合能大于或者等于大约0.8J/m2。
例如，可从惰性气体获得等离子体，例如Ar或者N2，或者可从氧化性气体获得等离子体，例如O2。
通常可以在低于大约100℃的环境温度下进行等离子体激活。因此这种技术的使用还具有这样的优点，即不导致Ge从第一SiGe层1扩散到第二应变Si层的任何严重问题(一般来说，对于非常高的温度，通常在大约800℃或更高时，在邻近层的厚度中Ge扩散开始变得明显)。
等离子体处理的持续时间非常快，通常少于一分钟。
所使用的设备例如是标准的等离子体蚀刻设备，RIE或者ICP-RIE型或者其它的。
在键合步骤(b)之后，为了在弱区的水平面上弱化施主晶片，在步骤(c)中以热的形式提供能量。
必须要注意的是，该能量供给(下文中称为“弱化热处理”)的热预算(通常为温度和长度)可特别地但不是必需地导致在弱区的水平面上从施主晶片分离剥离层。
通常在低于800℃的温度进行弱化热处理，但是所有的至少低于极限温度，从该极限温度邻近层中的Ge扩散变得不利。
参考图3d，示出将施主晶片10分离成包含第一层剩余部分1″的第一部分10′和包含第一层另一部分1′及第二层2的第二部分30的步骤。
如上所述，该分离可由于弱化热处理的能量供给而进行。
然而，当弱化热处理的能量供给不足以导致分离时，后者可由于能量的补充供给(例如，以热和/或机械的形式)而实现，该补充能量供给足以导致在弱区4的水平面上对那里所含的气态类型的热影响，其导致弱连接的断裂。
一般来说，可在大约300℃和大约600℃之间的温度以不同长度的持续时间来获得分离，该长度依赖于温度是较低(更长的长度)或者是较高(更短的长度)。
可选地或者代替等离子体激活，为了增强键合界面6，可以在分离之后直接进行热处理。
在除了等离子体激活之外还使用键合增强热处理的这种情况中，由此可以确定这两种处理的组合效果获得了想要的目标，尤其是获得了足以使键合界面6抵抗后面蚀刻的化学侵蚀的键合能，并由此避免边缘上的分层问题，如前所述。因此我们可以组合这两种处理以增强键合界面6，从而获得大于或者等于大约0.8J/m2的键合能。
在任何一种情况中，在所选择的低于某温度的温度T2进行用于增强键合界面6的热处理，在高于该某温度时，Ge显著扩散到第二层2的厚度中。
在低于或者等于大约800℃的温度T2进行增强键合界面6的热处理。
例如，温度T2可以在350℃和800℃之间，维持30分钟到四个小时。
特别地，但不局限于此，可以在牺牲氧化的步骤中进行该键合增强的热处理，在该牺牲氧化的步骤中，在大约600/800℃进行第一层剩余部分1′(通常为SiGe层)的表面的氧化，然后进行由此形成的氧化物的去除。在这种情况中，牺牲氧化由此具有双重目的，以增强键合界面并进行至少一部分缺陷区的去除。
在惰性气氛(例如Ar或者N2气氛)中进行增强键合的这种热处理，该惰性气氛是氧化的或者稍微氧化的。
因此申请人已经观察到，通过使用键合界面6增强的步骤，尤其是在它之后进行共同注入步骤时，于是剥离层具有：
-在注入过程中(参考图3b)和分离过程中(参考图3d)它们被破坏的部分中的改善的晶体质量；
-平滑的表面，尤其是对于高频粗糙度(HF粗糙度)；
-大于大约0.8J/m2的键合能(没有等离子体激活)。
必须要注意的是，当通过共同注入形成弱区时，更特别地观察到缺陷区1A厚度的减小。以相同的方式，当进行共同注入而不是单种类的注入时，后分离表面粗糙度也显著降低了。
这主要是由于这样的事实，已经在上面提到了，即共同注入的总剂量远低于当注入单种类时的注入剂量。
因此，与单种类的注入相比，共同注入具有减小缺陷区厚度的优点，其尤其是使得在分离之后减少或者简化所实施的精整处理成为可能。以同样的方式，共同注入还具有减小粗糙度的优点，其还使得有助于精整处理成为可能。
然而，这种键合增强热处理可能不是完全令人满意的。申请人已经注意到，尤其是对于在600℃进行以便增强键合界面的热处理，在靠近表面的地方，出现低密度的“孔”和其它类型的缺陷。
它们是主要由尺寸(大约是直径)大约为3-4nm的、材料中低密度三维区构成的二次缺陷。这些缺陷的来源不是确定的，但是似乎是，它与键合增强热处理(通常在500℃或者600℃)相关。而且，这样的键合增强处理是在温度不是完全均匀的炉子中实现的(于是人们可以观察到在晶片表面的水平面上的温度梯度，例如直径为300mm的晶片，该晶片垂直放置在炉子中)，可能是由于表面上的缺陷分布不是均匀的，其引起了进行蚀刻操作的问题。
图6示出了通过TEM获得的中间结构(旨在形成最终的sSI结构)的两个示图(对于上图是10nm的尺度而对于下图是2nm的尺度)，该中间结构在600℃经受这种后分离热处理，并且在其中观察到孔。
但是这些晶体缺陷是不想要的，只要它们在可能在分离之后进行的精整操作中可能局部改变蚀刻和/或氧化速度。于是这些操作变得更复杂，或者于是需要进行旨在实现材料去除的机械处理(抛光/平面化)，如上所述，这不是想要的，因为它具有额外的成本，并有可能损害剥离层的均匀特性。
为了阻止出现这些孔和其它缺陷，申请人提出通过进行低温退火而进行弱化热处理的步骤，该低温退火在300℃和400℃之间的温度，例如在大约350℃(+/-25℃)，时间长度在大约30分钟和大约4个小时之间，例如在大约两个小时中。
当然，将理解的是，作为热预算(结合温度/长度)的函数，所述弱化处理能导致或者不能导致从施主晶片分离剥离层。如果弱化处理不能导致从施主晶片分离剥离层，则可以以热和/或机械的形式实现补充能量的供给。一般来说，这里的问题是，按照机械工具的应用或者短或局部加热的施加而局部产生能量(在时间和/或空间)，以便于在弱区的水平面上开始分离，然后分离可自动扩展。对于进一步的细节，可以参考还没有公布的专利申请PCT/FR0402779和PCT/FR0402781。
尤其是，在这种情况中以机械形式的能量补充供给可认为是相当弱的补充供给，足以开始分离。
申请人实际上已经注意到，在共同注入的情况中，对于这种弱化处理的依靠允许限制缺陷的存在。
由申请人进行的在具有20％Ge的SGOI结构上的粗糙度测量的结果在下文中给出，并涉及在基本上等于350℃的温度、在大约两个小时中进行的弱化热处理的情况。在这些实验中，没有进行用于增强键合界面或者用于固化(curing)的后分离热处理。
因此申请人在低频(使用Veeco Instruments有限公司的Dektak表面测量法实现，扫过500μm)和高频(通过用原子力显微镜AFM的尖端扫过2*2μm2的表面面积实现)进行了粗糙度测量。
这些测量的结果以RMS(“均方根”)平均值表达。
在下面的表中，作为比较，人们还延迟了(deferred)在相同的SiGeOI结构(20％的Ge)上刚在500℃、30分钟的分离之后测量的粗糙度，在单注入或者共同注入、以及用于在600℃增强键合的热处理后分离之后。
  注入恢复处理的本性   低频粗糙度   高频粗糙度
  只注入H30keV-6.1016/cm2
  在600℃1小时的后分离处理   18RMS   29,7RMS
  He/H共同注入He：56keV-1.1016/cm2H：50keV-1.1016/cm2
  在600℃1小时的后分离处理   13RMS   25,6RMS
  在350℃2小时的弱化处理   12RMS   25,6RMS
该表示出了在共同注入的情况中，在350℃的弱化热处理使得可以达到低粗糙度的水平，以及对于在600℃的后分离处理观察到的那些高频率等价物。
然而，在350℃的弱化热处理的情况中，没有观察到“孔”型的缺陷，并达到了良好的表面缺陷均匀性，以及在晶片的任何地方(也就是在晶片直径的整体上，通常200mm或者300mm)都是这样。
这些好结果似乎尤其归因于这样的事实而获得，即低温处理(通常大约350℃)可能在炉子中只导致低幅值温度梯度(相比于对于较高温处理所观察到的，例如在500℃或者600℃)。
因此，这里确定的分离参数(共同注入，低温弱化处理)尤其使得可以减小缺陷区的厚度，限制缺限的存在，以及最小化表面粗糙度。在这样的条件下，有利于最终的后分离精整操作；尤其是，避免了或者至少更加限制了对于使用抛光/平面化操作的依靠。
参考图2，在转移其中形成弱区的Si0.8Ge0.2单一层之后以及在350℃的弱化热处理之后，由申请人获得的具有20％Ge的SiGeOI结构30(由TEM拍摄)显示出Si0.8Ge0.2的剥离层1(也就是连接在一起的所述第一层1和第二层2的等价物，之前参考图3a至3e讨论过)覆盖SiO2层5，并且与图1的绝缘体上半导体结构相比包含非常少的晶体缺陷和非常少的粗糙度。
人们将尤其注意到参考图1的剥离层1的缺陷区1A的厚度和参考图2的固化剥离层1的缺陷区1A的厚度之间的不均衡。
以同样的方式，以及对于图1和2相同的剥离层厚度1，健全区1B在根据本发明获得的SiGeOI中比在现有技术的绝缘体上半导体中在比例上显著得多。
回到由图3a-3e所示的方法的说明，并参考图3e，在将施主晶片的剩余部分10′从与剥离层1′和2的接触移开之后，获得包含主晶片20、第二层2和第一层剩余部分1′的结构30。该结构30具有改善的晶体质量和降低的粗糙度，而不需要中间的抛光操作。尤其是，第一层的剩余部分1′没有孔或者其它的缺陷，尤其靠近表面。
在第二层2和主晶片20之间预先形成电绝缘层的情况中，于是获得SiGe/sSOI或者Ge/sSOI结构。
然后使用精整步骤以去除表面上轻微的粗糙度和少量剩余的晶体缺陷，例如使用化学蚀刻，比如在相对于一层选择性蚀刻另一层或者在牺牲氧化过程中进行的蚀刻的框架中。
没必要必须包括在化学蚀刻之前使用的用于降低表面粗糙度(并因此使得蚀刻的不同点更均匀)的机械抛光手段。实际上共同注入的实施保证了制样表面比通过单一注入所获得的平滑得多。
为了获得最终的sSOI结构，可能去除掉Si1-xGex层1′(参见图3a)。然后可通过外延使得该结构的应变硅更厚。
为了选择性地去除掉Si1-xGex层1′，可以通过使用例如HF:H2O2:CH3COOH、SC1(NH4OH/H2O2/H2O)或者HNA(HF/HNO3/H2O)而使用选择性蚀刻。
以CH3COOH/H2O2/HF在SiGe和sSi之间可以获得大约40∶1的选择性。
对于CH3COOH/H2O2/HF可以选择的浓度的例子，使得H2O2/HF的比率包含在1/1(非常浓缩的)和20/1之间。
蚀刻的长度与蚀刻的速度直接相关。用CH3COOH/H2O2/HF蚀刻800A一般要大约5分钟。
因此，共同注入和低温弱化热处理的使用显著降低了剥离层1′和2中的表面粗糙度和厚度非均匀性，可以使用与现有技术或多或少相同的选择性蚀刻，但是还消除了它们可呈现的缺点，例如需要预先使用机械抛光手段。
在键合表面6下面埋入一个或者多个键合层的情况中，然后可使用热处理，以进一步增强键合，尤其是通过产生共价连接。
这里可以在800℃以上的温度进行该键合增强热处理，假定在结构30中再没有SiGe或者Ge，并且因此不再有Ge扩散的问题(已经完全去除掉了第一层的剩余部分1′)。
可能的是，可以使用晶体生长的随后步骤(例如MBE或者CVD外延)以增厚应变Si的第二层。
根据本发明的第二变型，参考图4a和4b，施主晶片10在剥离之前包含Si1-xGex的第一层1、然后应变Si的第二层2和位于第二层2之上的Si1-xGex的第三层3。然后根据本发明在第二层2下面形成弱区，例如在第一层1中。然后在按照已经看到的分隔之后可使用Si1-xGex的选择性蚀刻，以便最终产生具有Si1-xGex的第一层1和应变Si的第二层2的SGOI结构30(绝缘体上的SiGe上应变硅结构，如图4b所示)。
可选地，可以通过晶体生长增厚应变Si的第二层2。
可选地且可替换地，可以进行应变Si的第二选择性化学蚀刻，例如借助于基于比如KOH(氢氧化钾)、NH4OH(氢氧化铵)、TMAH(氢氧化四甲基铵)或者EDP(乙二胺/邻苯二酚(pyrocathecol)/吡嗪)的化学类型。在这种情况中，由应变Si制成的第二层2只起到保护第三Si1-xGex层3不受第一化学侵蚀的终止层的作用。然后获得SiGeOI结构(未示出)。可在SiGeOI上生长应变Si层，该新的应变层于是可具有比之前已经蚀刻的第二层2更好质量的晶体结构。
根据本发明的第三变型，参考图5a和5b，施主晶片10在剥离之前包含多层结构，该多层结构交替地包含Si1-xGex(x≠0)的第一层1A、1B、1C、1D、1E和应变Si的第二层2A、2B、2C、2D、2E。因此我们可以根据本发明从同一施主晶片10实现多次剥离，然后在每一剥离之后再次使用施主晶片10的剩余部分，以便于准备它用于新的剥离。以这种方式，例如，将从同一施主晶片10形成第一sSOI结构30A和第二sSOI结构30B。在文献US2004/0053477中教导了这种类型的剥离。
根据本发明的一种特殊实施方式，施主晶片的每一个应变层(在图3a到3e中标记为“2”，在图4a和4b中为“1”，在图5a和5b中是“2A”、“2B”、“2C”、“2D”或者“2E”)是厚的，也就是说，它具有相对重要的厚度，而没有它的弹性应变的松弛。实现这种可能归功于通过低温外延而形成。例如，在大约450℃和650℃之间的温度沉积在Si0.8Ge0.2的生长支撑上的应变Si层通常可以达到大约30nm和60nm之间的厚度。
如果以这种方式形成这么厚的应变层，那么必须注意在下面的处理中不超出某极限温度(其处于沉积温度周围)，尤其是出现在层的沉积和后者通过Smart-Cut来实现的分离之间的处理，以便避免应变的松弛。
因此，在厚应变层的情况中，可以有利地使用键合之前的等离子体激活(如前所述)，并通常在低于大约100℃的环境温度下进行。而且，至少一个介电材料键合层，例如SiO2，有利地形成在要键合的两个表面的其中一个或者两个上，由介电材料制成的该层随后(也就是在分隔之后)帮助保存弹性应变。
当然，本领域的技术人员可以容易地将上面所示的本发明变换为除了Si1-xGex或者应变Si之外的其它材料，假设该技术人员知道与这些材料相关的性能和物理高贵特性。
例如，通过回顾上述的步骤，参考图3a到3e，本领域的技术人员可以在绝缘体上制造由AsGa制成的最终结构30，如果他选择第一层1由Ge制成以及第二层2由AsGa制成的施主晶片10，如果他在第一层1的Ge中注入(如上所述)，如果然后他借助于电绝缘表面将Ge的剩余部分1′和AsGa的第二层2转移到主晶片20，并且如果他通过使用已知的选择性蚀刻技术选择性地去除Ge的剩余部分1″。
类似地，绝缘体上GaN结构可以例如由施主晶片10制成，施主晶片10包含由SiC或者Si(111)制成的第一层1和由GaN制成的第二层2。可能在GaN层中设置一个或者几个由AlGaN和/或AlN制成的终止层。在去除掉由GaN制成的第二层2之后，可以使用包括去除位于终止层之上的GaN的选择性蚀刻。
因此，例如，使用含CH2、H2以及可能Ar的等离子体气体的干法蚀刻可以比AlN更快地蚀刻GaN。
然后我们可去除掉终止层，以最终获得具有小表面粗糙度和非常均匀厚度的GaN层。
以同样的方式，我们还可以将根据本发明的方法适用于III-V或者II-VI合金的其他剥离层。
我们还可以将所有的这些材料扩展到包含少量(大约5％)的碳或者掺杂剂的材料。

Claims (24)

1、一种形成结构(30)的方法，该结构包含从施主晶片(10)剥离的层(1′，2)，在剥离之前该施主晶片包含由含锗的半导体材料制成的第一层(1)，该方法包括下述步骤：
(a)在所述含锗的第一层(1)的厚度中形成弱区(4)，将施主晶片键合到主晶片；
(b)将施主晶片键合到主晶片；
(c)提供能量，以便于在弱区(4)的水平面上弱化施主晶片(10)；
其中通过使施主晶片经受至少两种不同原子种类的共同注入而实现步骤(a)，以及通过在300℃和400℃之间的温度进行持续时间可从30分钟持续到四个小时的热处理而实现步骤(c)。
2、根据前一权利要求的方法，其中在基本上两个小时中在包含在325℃和375℃之间的温度实现步骤(c)的热处理。
3、根据前述权利要求的任一项的方法，其中步骤(c)的能量提供可导致在弱区(4)的水平面上分离施主晶片(10)，并由此导致剥离含一部分第一层(1′)的层(1′，2)。
4、根据前一权利要求的方法，其中在步骤(c)之后，该方法还包括提供适于在弱区(4)的水平面上分离施主晶片(10)的补充能量的步骤。
5、根据前一权利要求的方法，其中补充能量的提供是以热和/或机械形式。
6、根据前述权利要求的任一项的方法，其中在步骤(b)之前，该方法还包括通过等离子体激活实现的步骤以便于加强键合。
7、根据前述权利要求的任一项的方法，其中步骤(a)的共同注入是氦和氢的共同注入。
8、根据前述两项权利要求的任一项的方法，其中选择氦和氢的剂量，使得氦的剂量代表总剂量的30％到70％，并优选总剂量的40％到60％。
9、根据前述权利要求的任一项的方法，其中在弱区的水平面上分离施主晶片之后，低/高频粗糙度低于大约15RMS/30RMS，这是通过500微米表面测量法/2*2μm2AFM测量的。
10、根据前述权利要求的任一项的方法，还包括适用于处理剥离层的步骤(d)。
11、根据前一权利要求的方法，其中步骤(d)包括剥离层的蚀刻操作。
12、根据前一权利要求的方法，其中在剥离层的牺牲氧化过程中进行蚀刻操作。
13、根据权利要求11的方法，其中施主晶片(10)在剥离之前包含材料不同于所述第一层(1)材料的第二层(2)，并且蚀刻操作是相对于所述第二层选择性蚀刻第一层在分离之后剩余的部分。
14、根据权利要求13的方法，其中在所述选择性蚀刻之前，进行第一层的剩余部分的至少一部分的牺牲氧化，以便于从所述剩余部分去除掉材料并增强键合界面。
15、根据前述两项权利要求的任一项的方法，还包括，在步骤(d)之后，适于增厚所述第二层(2)的晶体生长。
16、根据前述权利要求的任一项的方法，其中第一层(1)是由Si1-xGex制成的，其中0＜x≤1，并且施主晶片包含由弹性应变Si制成的第二层(2)。
17、根据权利要求1至15的任一项的方法，其中施主晶片(10)包含由块Si制成的支撑衬底、由SiGe制成的缓冲结构、包含Si1-xGex(x≠0)的第一层(1)和由应变Si制成的第二层(2)。
18、根据权利要求1至15的任一项的方法，其中第一层(1)由Si1-xGex制成，并且施主晶片(10)包含由应变Si制成的第二层(2)和在第二层(2)上由Si1-xGex制成的第三层(3)。
19、根据前一权利要求的方法，其中步骤(d)包括相对于第二层(2)选择性蚀刻第一层(1)的剩余部分。
20、根据权利要求16至20的任一项的方法，其中施主晶片(10)包含由块Si制成的支撑衬底、由SiGe制成的缓冲结构、以及交替地包含Si1-xGex(x≠0)的第一层(1A、1B、1C、1D、1E)和由应变Si制成的第二层(2A、2B、2C、2D、2E)的多层结构，以便于能够从同一施主晶片(10)多次剥离。
21、根据权利要求16至21的任一项的方法，还包括，在步骤(a)之前，在大约450℃(842)和大约650℃(1,202)之间的沉积温度形成应变层。
22、根据前述权利要求的任一项的方法，还包括，在步骤(b)之前，在施主晶片(10)上和/或在主晶片(20)上形成键合层的步骤，该键合层包含电绝缘材料，例如SiO2、Si3N4或者SixOyNz。
23、根据前一权利要求的方法应用于形成绝缘体上半导体结构，例如sSI、SGOI、SiGeOI或者GeOI结构。
24、在执行了根据权利要求1的方法的所有步骤(a)、(b)和(c)之后，以及在去除掉剥离层(1′，2)与施主晶片的剩余部分(10′)的接触之后获得的一种绝缘体上半导体结构(30)，该结构具有小于大约30RMS的低/高频表面粗糙度，这是在晶片的任一地方通过表面测量法500μm和AFM10×10μm2测量的。
CNA2005800071260A 2004-03-05 2005-03-07 用于改进所剥离薄层质量的热处理 Pending CN1930674A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0402340A FR2867307B1 (fr) 2004-03-05 2004-03-05 Traitement thermique apres detachement smart-cut
FR0402340 2004-03-05
FR0409980 2004-09-21

Publications (1)

Publication Number Publication Date
CN1930674A true CN1930674A (zh) 2007-03-14

Family

ID=34855097

Family Applications (3)

Application Number Title Priority Date Filing Date
CNA2005800071260A Pending CN1930674A (zh) 2004-03-05 2005-03-07 用于改进所剥离薄层质量的热处理
CN200580014164A Active CN100592493C (zh) 2004-03-05 2005-03-07 智能剥离分开后的热处理
CN2005800141634A Active CN1950937B (zh) 2004-03-05 2005-03-07 用于改善剥离薄层的质量的方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN200580014164A Active CN100592493C (zh) 2004-03-05 2005-03-07 智能剥离分开后的热处理
CN2005800141634A Active CN1950937B (zh) 2004-03-05 2005-03-07 用于改善剥离薄层的质量的方法

Country Status (7)

Country Link
US (1) US7285495B2 (zh)
EP (1) EP1726039A1 (zh)
JP (1) JP4876068B2 (zh)
KR (1) KR100910687B1 (zh)
CN (3) CN1930674A (zh)
FR (1) FR2867307B1 (zh)
WO (1) WO2005086228A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184882A (zh) * 2011-04-07 2011-09-14 中国科学院微电子研究所 一种形成复合功能材料结构的方法
CN101855703B (zh) * 2007-12-27 2013-03-13 夏普株式会社 半导体装置的制造方法
CN101728247B (zh) * 2008-08-29 2014-03-12 硅源公司 具有载流子寿命的自支撑厚度的单晶材料和方法
CN105957831A (zh) * 2016-07-06 2016-09-21 中国科学院上海微系统与信息技术研究所 一种用于制造支撑衬底上的单晶材料薄层结构的方法
CN107195534A (zh) * 2017-05-24 2017-09-22 中国科学院上海微系统与信息技术研究所 Ge复合衬底、衬底外延结构及其制备方法
WO2019037331A1 (zh) * 2017-08-24 2019-02-28 中国科学院上海微系统与信息技术研究所 一种异质结构的制备方法
CN111722321A (zh) * 2020-01-19 2020-09-29 中国科学院上海微系统与信息技术研究所 一种光膜转换器及其制备方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717213B2 (en) * 2001-06-29 2004-04-06 Intel Corporation Creation of high mobility channels in thin-body SOI devices
JP2007500435A (ja) * 2003-07-29 2007-01-11 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 共注入と熱アニールによって特性の改善された薄層を得るための方法
FR2858462B1 (fr) * 2003-07-29 2005-12-09 Soitec Silicon On Insulator Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique
WO2005062364A1 (en) * 2003-12-16 2005-07-07 International Business Machines Corporation Contoured insulator layer of silicon-on-onsulator wafers and process of manufacture
FR2898431B1 (fr) * 2006-03-13 2008-07-25 Soitec Silicon On Insulator Procede de fabrication de film mince
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
FR2914495B1 (fr) 2007-03-29 2009-10-02 Soitec Silicon On Insulator Amelioration de la qualite d'une couche mince par recuit thermique haute temperature.
FR2923079B1 (fr) * 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
JP5303957B2 (ja) * 2008-02-20 2013-10-02 株式会社デンソー グラフェン基板及びその製造方法
JP5493343B2 (ja) 2008-12-04 2014-05-14 信越半導体株式会社 貼り合わせウェーハの製造方法
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
FR2978604B1 (fr) * 2011-07-28 2018-09-14 Soitec Procede de guerison de defauts dans une couche semi-conductrice
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
FR2982071B1 (fr) 2011-10-27 2014-05-16 Commissariat Energie Atomique Procede de lissage d'une surface par traitement thermique
CN103165511B (zh) * 2011-12-14 2015-07-22 中国科学院上海微系统与信息技术研究所 一种制备goi的方法
CN103165512A (zh) * 2011-12-14 2013-06-19 中国科学院上海微系统与信息技术研究所 一种超薄绝缘体上半导体材料及其制备方法
CN105140171B (zh) * 2015-08-26 2018-06-29 中国科学院上海微系统与信息技术研究所 一种绝缘体上材料的制备方法
DE112019002290T5 (de) * 2018-12-28 2021-04-08 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen
FR3108440A1 (fr) * 2020-03-23 2021-09-24 Soitec Procédé de préparation d’une couche mince
CN111834520B (zh) * 2020-06-29 2021-08-27 中国科学院上海微系统与信息技术研究所 一种表面均匀性优化的压电单晶薄膜制备方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4462847A (en) * 1982-06-21 1984-07-31 Texas Instruments Incorporated Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition
US4604304A (en) * 1985-07-03 1986-08-05 Rca Corporation Process of producing thick layers of silicon dioxide
US4722912A (en) * 1986-04-28 1988-02-02 Rca Corporation Method of forming a semiconductor structure
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH06318588A (ja) 1993-03-11 1994-11-15 Nec Corp 半導体装置の製造方法
US6155909A (en) * 1997-05-12 2000-12-05 Silicon Genesis Corporation Controlled cleavage system using pressurized fluid
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3412470B2 (ja) * 1997-09-04 2003-06-03 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP3582566B2 (ja) * 1997-12-22 2004-10-27 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
FR2774510B1 (fr) * 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
CN1241803A (zh) * 1998-05-15 2000-01-19 佳能株式会社 半导体衬底、半导体薄膜以及多层结构的制造工艺
JP3358550B2 (ja) 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP4379943B2 (ja) * 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
DE60045126D1 (de) * 1999-06-25 2010-12-02 Massachusetts Inst Technology Oxidation einer auf einer germaniumschicht aufgebrachten siliziumschicht
WO2001011930A2 (en) * 1999-08-10 2001-02-15 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
DE10031388A1 (de) * 2000-07-03 2002-01-17 Bundesdruckerei Gmbh Handsensor für die Echtheitserkennung von Signets auf Dokumenten
US6573126B2 (en) * 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
US6448152B1 (en) * 2001-02-20 2002-09-10 Silicon Genesis Corporation Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer
US6603156B2 (en) * 2001-03-31 2003-08-05 International Business Machines Corporation Strained silicon on insulator structures
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US6593625B2 (en) * 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6717213B2 (en) * 2001-06-29 2004-04-06 Intel Corporation Creation of high mobility channels in thin-body SOI devices
US6649492B2 (en) * 2002-02-11 2003-11-18 International Business Machines Corporation Strained Si based layer made by UHV-CVD, and devices therein
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
FR2839385B1 (fr) 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7307273B2 (en) * 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US7335545B2 (en) * 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
AU2003237473A1 (en) 2002-06-07 2003-12-22 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
FR2842349B1 (fr) 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
US6953736B2 (en) * 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
FR2842350B1 (fr) 2002-07-09 2005-05-13 Procede de transfert d'une couche de materiau semiconducteur contraint
US7018910B2 (en) * 2002-07-09 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Transfer of a thin layer from a wafer comprising a buffer layer
WO2004009861A2 (en) 2002-07-19 2004-01-29 Asm America, Inc. Method to form ultra high quality silicon-containing compound layers
WO2004021420A2 (en) * 2002-08-29 2004-03-11 Massachusetts Institute Of Technology Fabrication method for a monocrystalline semiconductor layer on a substrate
FR2844634B1 (fr) 2002-09-18 2005-05-27 Soitec Silicon On Insulator Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon
US6911379B2 (en) * 2003-03-05 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming strained silicon on insulator substrate
US20060014363A1 (en) * 2004-03-05 2006-01-19 Nicolas Daval Thermal treatment of a semiconductor layer
WO2013084154A2 (en) * 2011-12-07 2013-06-13 Koninklijke Philips Electronics N.V. Method and apparatus for elevator motion detection

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101855703B (zh) * 2007-12-27 2013-03-13 夏普株式会社 半导体装置的制造方法
CN101728247B (zh) * 2008-08-29 2014-03-12 硅源公司 具有载流子寿命的自支撑厚度的单晶材料和方法
CN102184882A (zh) * 2011-04-07 2011-09-14 中国科学院微电子研究所 一种形成复合功能材料结构的方法
CN105957831A (zh) * 2016-07-06 2016-09-21 中国科学院上海微系统与信息技术研究所 一种用于制造支撑衬底上的单晶材料薄层结构的方法
CN107195534A (zh) * 2017-05-24 2017-09-22 中国科学院上海微系统与信息技术研究所 Ge复合衬底、衬底外延结构及其制备方法
CN107195534B (zh) * 2017-05-24 2021-04-13 中国科学院上海微系统与信息技术研究所 Ge复合衬底、衬底外延结构及其制备方法
WO2019037331A1 (zh) * 2017-08-24 2019-02-28 中国科学院上海微系统与信息技术研究所 一种异质结构的制备方法
CN111722321A (zh) * 2020-01-19 2020-09-29 中国科学院上海微系统与信息技术研究所 一种光膜转换器及其制备方法

Also Published As

Publication number Publication date
CN1950937B (zh) 2010-06-16
US7285495B2 (en) 2007-10-23
JP4876068B2 (ja) 2012-02-15
KR20070088279A (ko) 2007-08-29
FR2867307B1 (fr) 2006-05-26
JP2007526646A (ja) 2007-09-13
WO2005086228A1 (fr) 2005-09-15
CN100592493C (zh) 2010-02-24
EP1726039A1 (fr) 2006-11-29
US20050196936A1 (en) 2005-09-08
CN1950937A (zh) 2007-04-18
FR2867307A1 (fr) 2005-09-09
KR100910687B1 (ko) 2009-08-04
CN1950938A (zh) 2007-04-18

Similar Documents

Publication Publication Date Title
CN1930674A (zh) 用于改进所剥离薄层质量的热处理
CN1175498C (zh) 复合部件及其分离方法和半导体衬底的制备方法
CN100343424C (zh) 一种用于制造由单晶半导体材料制成的无支撑衬底的方法
CN1157768C (zh) 腐蚀半导体工件的方法和制备半导体工件的方法
EP2128891B1 (en) Process for producing laminated substrate
US20060014363A1 (en) Thermal treatment of a semiconductor layer
US7449394B2 (en) Atomic implantation and thermal treatment of a semiconductor layer
JP4602474B2 (ja) 歪み半導体材料から成る層の転移方法
CN1666330A (zh) 从包括缓冲层的晶片转移薄层
JP5065748B2 (ja) 貼り合わせウエーハの製造方法
CN1959952A (zh) 再循环外延施予晶片的方法
CN1473361A (zh) 制造含有粘接于-目标基片上的-薄层的-叠置结构的方法
CN1826433A (zh) 外延生长层的制造方法
CN1734718A (zh) 化合物半导体衬底及其制造方法
JP2011159955A (ja) 最小化された応力を備えたヘテロ構造を製造するためのプロセス
JP2007227415A (ja) 貼り合わせ基板の製造方法および貼り合わせ基板
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
US20060030087A1 (en) Compliant substrate for a heteroepitaxial structure and method for making same
CN1860604A (zh) 键合层消失的间接键合
CN1849700A (zh) 多层基板的洗涤方法及基板的贴合方法、以及贴合晶片的制造方法
JP2006165062A (ja) Ｓｏｉウェーハの製造方法
CN1833315A (zh) 包括抗化学处理保护层的结构的制造
JP2016508291A (ja) 多層半導体デバイス作製時の低温層転写方法
WO2006070220A1 (en) Method for obtaining a thin layer having a low density of holes
CN1720605A (zh) 多层结构的制造工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned