JP2007526646A - スマートカット(登録商標)剥離後の熱処理方法 - Google Patents

スマートカット(登録商標)剥離後の熱処理方法 Download PDF

Info

Publication number
JP2007526646A
JP2007526646A JP2007501320A JP2007501320A JP2007526646A JP 2007526646 A JP2007526646 A JP 2007526646A JP 2007501320 A JP2007501320 A JP 2007501320A JP 2007501320 A JP2007501320 A JP 2007501320A JP 2007526646 A JP2007526646 A JP 2007526646A
Authority
JP
Japan
Prior art keywords
layer
donor substrate
collection layer
temperature
repair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007501320A
Other languages
English (en)
Other versions
JP4876068B2 (ja
Inventor
豪 赤津
ダヴァル,ニコラ
ニュエン,ニュエ−フオン
ブルデル,コンスタンタン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2007526646A publication Critical patent/JP2007526646A/ja
Application granted granted Critical
Publication of JP4876068B2 publication Critical patent/JP4876068B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明は、ドナー基板(10)から採取した、半導体材料の中から選択した材料からなる層(1)を含む構造(30)の形成方法に関し、この方法は、(a)ドナー基板(10)内の採取層(1)の厚さに近い深さのところに脆化ゾーン(4)を形成するために核種を注入するステップと、(b)受容基板(20)にドナー基板を接着するステップと、(c)脆化ゾーン(4)でドナー基板(10)から採取層(1)を切り離すために熱エネルギーを供給するステップと、(d)採取層(1)の処理ステップとを含み、ステップ(d)は、採取層(1)が依然としてドナー基板の残りの部分(10’)と接触し続けているのにも関わらず実施される採取層(1)の修復操作を含み、この修復操作が、ドナー基板の残りの部分(10’)と採取層(1)との再接着温度より低い温度の熱処理によって実施されることを特徴とする。
【選択図】図3

Description

本発明は、ドナー基板から採取された、半導体材料からなる層を含む構造の形成方法に関し、この方法は以下の連続するステップ:
(a)ドナー基板内の所定の深さのところに脆化ゾーンを形成するために核種を注入するステップ、
(b)受容基板にドナー基板を接着するステップ、
(c)脆化ゾーンで採取層をドナー基板から剥離、または切り離すためにエネルギーを供給するステップ、
(d)採取層の処理ステップ
を含む。
このタイプの層の採取はスマートカット(登録商標)とも呼ばれ、当業者にとって周知である。特に、たとえばJean−Pierre Colinge著「Silicon−on−Insulator technology:material tools VLSI、第二版(「Kluwer Academic Publishers」出版)」の50〜51ページの抜粋のような、既に発行された多数の文献で詳細をみることができる。
受容基板の(採取層の)接着ステップ(b)は、SiO2などの誘電性材料からなる接着層を介して、通常、注入を受けたドナー基板の表面で行われる。
このようにして、SOI(採取層がシリコンの場合)、SiGeOI(採取層がシリコンゲルマニウムの場合)、sSOI(採取層がひずみシリコンの場合)、SGOI(採取層が、ひずみSi層をその上に保持する緩和SiGe層を含む場合)、またはGeOI(採取層がゲルマニウムである場合)構造などの、絶縁体上の半導体構造を形成することができる。
一般に、ステップ(c)の際、エネルギーは少なくとも部分的に熱として供給される。その場合、採取層が剥離するモーメントを決定するために考慮しなければならないのは、熱収支(熱処理温度/時間の組み合わせ)である。
採取層の剥離後、採取層の粗度が大きいことがあり、また、結晶品質が低下していることが一定して観察できるが、これは、特に、先に行われた注入ステップと剥離ステップのためである。
図1には、絶縁体上の半導体構造30(電気絶縁層5を介して採取層1で被覆された受容基板20からなる)が概略的に示されており、その半導体部分(すなわち採取層1)で、このような結晶品質の低下がみられる。
このように、採取層1が欠陥ゾーン1Aを含み、この欠陥ゾーン1Aに、結晶欠陥と表面の粗さとが存在することが観察できる。
欠陥ゾーンの厚さは、通常約150nmである。
さらに、注入ステップが、採取層1において結晶品質の低下を引き起こした可能性がある。
欠陥ゾーンは、特に採取層に存在する欠陥のために、剥離後、完全に除去しなければならない。
そのため、剥離後に実施される仕上げ操作の際にこれらの欠陥を完全に除去するために、より厚い層を採取することが通常行われている。例として、厚さ500オングストロームの採取層を含む構造を形成するには、2000〜2500オングストロームを転移させ、そして、たとえば、研磨、選択的エッチング、または犠牲酸化により、1500〜2000オングストロームを除去することが必要になる。
従って、採取層1の処理ステップ(d)は、通常、この欠陥ゾーン1Aを除去し、そうすることにより採取層1の正常ゾーン1Bの少なくとも一部を得るために実施される。
通常、まず、欠陥ゾーン1Aを酸化させてから、フッ化水素酸HFを用いた化学エッチングにより欠陥ゾーンを除去(いわゆる「犠牲酸化」処理を実施)し、その後、たとえば機械研磨または機械化学研磨で仕上げる。
このような採取層1の処理ステップ(d)は、このように複雑で、経済的な観点からも高価である。
さらに、これらの処理手段を実施するには、採取層1の表面に接近できるようにドナー基板の陰性を徹底的に除去する必要があり、従って、基板を炉から取り出す必要があるが(ステップ(c)の熱処理は、この炉で行われる)、これは、時間の損失であり、基板の追加操作が必要である上、適切な機材を使用しなければならない。
仏国特許出願公開第2842349号明細書は、SiGeからなる採取層の、欠陥ゾーン1Aとなるところとその下の正常ゾーン1Bとなるところとの間に、Siからなる停止層を入れて、二重の選択的エッチング(欠陥ゾーン1Aと停止層)を行うことにより、ステップ(d)の際に実施される仕上げ操作を改善することで、上記の問題の解決を試みており、これにより、SiGeの正常ゾーン1Bの表面で、粗度(それらの最大値(「peaks to valleys」)と二乗値(RMS(オングストローム))によって測定される粗度が実質的に減少する。
しかしながら、選択的エッチングは決して完全ではなく、第一の化学エッチングの最前部が欠陥ゾーン1Aと停止層との間の境界面に達しても粗さは残り、従って、この化学エッチングは停止層の表面で不均衡に行われる。ところで、停止層は一般に厚さが非常に薄いので、第一の選択的エッチングが停止層を貫通し、その後、下の正常ゾーン1Bを著しく腐食し始めることがある。上記の明細書においても、選択的エッチングの前に研磨を行うことが同様に提案され、こうした潜在的な問題の一部を解決しようとしている。しかし、研磨と選択的エッチングとの組み合わせにより、これらの操作はずっと複雑化し、時間が長くかかる上、経済コストは必ずしも採算が合うとは限らない。
仏国特許出願公開第2842350号明細書では、採取層1は、ひずみSiからなる正常ゾーン1Bと、SiGeからなる欠陥ゾーン1Aとから構成され、この欠陥ゾーンが、正常ゾーン1Bに対して選択的に除去される。ここでは、エッチングの最前部が正常ゾーン1Bに達したときに上記と同じ問題が見られ、正常ゾーンの表面のエッチングは不均衡に行われる。
さらに、複数の核種の注入(一般にヘリウム注入および水素注入)により注入ステップ(a)を実施することも同様に提案する旨が記載されている。以下、このタイプの注入を共注入と呼ぶ。
実際、共注入の実施により、使用する核種の全体分量を、単一核種の注入時に使用される分量より少なくすることができる。そのため、共注入時の全体分量は通常、単一核種注入時の分量の1/3である。
注入する全体分量をこのように減らすことにより、欠陥ゾーンの厚みが薄くなり、特に、剥離後に実施される仕上げ処理を軽減もしくは簡素化することができる。
仏国特許出願公開第2842349号明細書 仏国特許出願公開第2842350号明細書
しかしながら、本出願人が、2004年9月21日に出願したPCT/IB2004/003300号(未公開、内容は、2005年3月1日にIP.comサイトで整理番号IPCOM000083333Dとしてオンライン公開されている)においてSi層における共注入と関連して明記しているように、粗度を最小化することを可能にする共注入パラメータにより一定の欠陥が形成され(接着界面における空隙または採取層内の結晶欠陥など)、また逆に、前記欠陥の形成を最小化することを可能にする共注入パラメータにより粗度が増す。言い換えると、粗度とこれらの欠陥形成との妥協を図らなければならず、したがって、共注入を用いることはそれ自体としては欠陥の存在と表面の粗度とに関する上記の問題をうまく解決しえない。
本発明は、第一の態様によれば、ドナー基板から採取した、半導体材料の中から選択した材料からなる層を含む構造の形成方法を提案することにより、これらの問題を解決しようとするものであり、この方法は、
(a)ドナー基板内の、採取層の厚さに近い深さのところに、脆化ゾーンを形成するために核種を注入するステップと、
(b)受容基板にドナー基板を接着するステップと、
(c)脆化ゾーンでドナー基板から採取層を切り離すために熱エネルギーを供給するステップと、
(d)採取層の処理ステップとを含み、
ステップ(d)が、採取層が依然としてドナー基板の残りの部分と接触し続けているのにも関わらず実施される採取層の修復操作を含み、この修復操作が、ドナー基板の残りの部分と採取層との再接着温度より低い温度での熱処理により実施されることを特徴とする。
本発明の他の特徴は、次の通りである。
−前記再接着温度が約800℃である。
−ステップ(c)が、300℃〜550℃の温度で実施される。
−修復温度が350℃〜800℃である。
−修復温度が550℃〜800℃である。
−修復操作が、ArまたはN2雰囲気等の不活性雰囲気で行われる。
−修復操作が酸化雰囲気で行われる。
−ステップ(d)の修復操作が、ステップ(c)から連続して同じ炉で実施される。
−ステップ(d)の修復操作が、ステップ(c)の切り離し温度から、選択した修復温度への、簡単な温度変化を含む。
−ステップ(c)が、約30分間から約2時間に及びうる時間中、約500℃で実施される。
−ステップ(a)が、水素またはヘリウムの単一注入を含む。
−ステップ(a)が、水素とヘリウムとの共注入を含む。
−ステップ(d)の修復操作が、ほぼ575℃〜625℃の温度の熱処理により実施される。
−ドナー基板がSiGe層を含んでおり、ステップ(a)が、前記SiGe層に脆化ゾーンを形成させるのに適した、またヘリウム濃度のピークをドナー基板内の水素拡散ゾーンよりも深く、脆化ゾーンよりも深いところに配置するのに適した条件に従った共注入によって実施される。
−修復熱処理が、30分から四時間の時間中、実施される。
−採取層とドナー基板の残りの部分との接触をやめさせることができるステップが、ステップ(d)の修復操作後に実施され、場合によっては、その後に、CMP、化学エッチング、犠牲酸化、熱アニーリングの少なくとも一つの操作を含む、ステップ(d)に含まれる仕上げ操作が行われる。
−採取層が、0<x≦1であるSi1-xGexからなる。
−採取層が、x≠0であるSi1-xGexと選択的エッチングの停止層とを含み、ステップ(d)が、修復操作の後で、採取層(1)とドナー基板の残りの部分(10’)との接触をやめさせてから実施される、選択的なエッチングを含む。
−ドナー基板が、バルクSiからなる支持板と、SiGeからなるバッファ構造と、Si1-xGex(x≠0)を含む上層とを有し、受容基板がバルクSiである。
−この方法は、さらに、ステップ(b)の前に、ドナー基板および/または受容基板に接着層を形成するステップを含み、接着層が、たとえばSiO2、Si34、またはSixyz等の電気絶縁材料からなる。
第二の態様によれば、本発明は、前記構造の形成方法を絶縁体上の半導体構造の形成に適用することを提案する。
第三の態様によれば、本発明は、ステップにおける修復操作後、採取層とドナー基板の残りの部分との接触をやめさせた後で得られる、粗度のRMSが40Å未満の絶縁体上の半導体構造を提案する。
本発明の他の特徴、目的、および利点は、添付図面に関して限定的でない例として挙げた本発明の好適な実施方法についての以下の詳細な説明を読むことで、いっそう明らかになるであろう。
−図1は、従来技術によるスマートカット(登録商標)方法の実施後に得られる絶縁体上の半導体構造を概略的に示す断面図である。
−図2は、本発明による方法の実施後に得られる絶縁体上の半導体構造の、出願人によるTEM撮影の断面図である。
−図3a〜3fは、スマートカット(登録商標)により採取した層を含む構造を形成するための、本発明による一つの方法の各ステップの概略図である。
−図4は、図3a〜3fに示した本発明の方法による、採取層の切り離しステップと修復操作時とで用いた熱処理温度の、第一の経時的な変化を示すグラフである。
−図5は、図3a〜3fに示した本発明の方法による、採取層の切り離しステップと修復操作時とで用いた熱処理温度の、第二の経時的な変化を示すグラフである。
−図6a、6bおよび6cは、He/Hの共注入を実施したSiドナー基板のTEM撮影図である。
−図7、8、および9は、特にSiおよびSiGeを含む採取層をそれぞれ備えた構造の粗度の測定結果を示すグラフである。
−図10は、特に、SiおよびSiGeを含む採取層をそれぞれ備えた構造の欠陥を数量化した結果を示すグラフである。
本発明の第一の目的は、スマートカット(登録商標)により採取した層の処理手段の時間、経済的なコスト、および数を減らすことにある。
本発明の第二の目的は、スマートカット(登録商標)により採取した層の処理時に除去される材料の量を減らすことにある。
本発明の第三の目的は、従来技術と比べて採取層の結晶品質を改善することからなる。
本発明の第四の目的は、スマートカット(登録商標)による採取方法全体に容易に組み込まれる、スマートカット(登録商標)により採取した層の簡単な処理方法を提案することにある。
本発明の第五の目的は、採取層の特性を実質的にそれほど損なうことなく不活性雰囲気でも酸化雰囲気でも採取層の修復熱処理を実施する手段を見出すことにある。
本発明の第六の目的は、優れた結晶品質をもち、有用な層の厚さをごく薄くすることができる絶縁体上の半導体構造を実現することにある。
本発明の第七の目的は、半導体部分としてSiGeまたはGeを含む、絶縁体上の半導体構造を実現することにある。
本発明の第八の目的は、欠陥ゾーンの厚さを薄くし、欠陥の存在を制限し、表面の粗度を最小化することを同時に可能にする、剥離パラメータ(注入パラメータ、エネルギー供給パラメータ)を決定することにある。
以下、本発明による方法の実施例と、本発明による適用例とを、材料、つまりタイプIV合金、特にSi1-xGex(x≠0)からなる、スマートカット(登録商標)により採取した層に基づいて説明する。
図3a〜3fには、本発明に従った、Si1-xGex層(x≠0)をドナー基板から受容基板に転移させるための第一の採取方法が示されている。
図3aには、採取するSi1-xGex層(図示せず)を含むドナー基板10が示されている。
通常、Si1-xGexを含むドナー基板10は、Siバルク板を有し、この板の上に、さまざまな層からなるSiGeバッファ構造(図示せず)が形成され、このバッファ構造では、Siバルク板での0%から、上方のSi1-xGex層との境界面での約100%に至るまで、Ge成分の濃度が徐々に増加している。
もちろん、ドナー基板10は、緩和または非緩和Si1-xGex層をその上部に有する、他のあらゆる構成にすることができる。
任意選択に、結晶成長(たとえばCVD)によりSi1-xGex層の上にひずみSi層が形成される。
図3bでは、脆化ゾーン4が、ドナー基板10の、Si1-xGexからなる上方部に形成されている。
この脆化ゾーン4は、好適には核種注入により形成され、その分量、種類、およびエネルギーを特に選択することにより、注入深度と脆化度とを決定する。
核種の注入は、たとえば、水素、ヘリウム、または希ガスの単一注入(すなわち主に単一核種の注入)などとすることができる。
核種の注入は、たとえば、ヘリウムを注入してから水素を注入する(またはその逆)等の、核種の共注入(すなわち主に二種類の核種の注入)などとすることができる。
共注入の場合、出願人は、脆化ゾーン4が概して単一注入の場合よりも薄いことに気づいた。
注入深度は、採取層1の所望の厚さに近いか、またはこの厚さを上回るように選択される。
そのため、エネルギー20〜60keVで約6×1016/cm2の水素を単一注入する場合、約300〜600ナノメータの注入深度が得られる。
また、エネルギー50〜90keVで約0.9×1016/cm2のヘリウムと、エネルギー20〜60keVで1016/cm2の水素とを共注入する場合、約300〜600ナノメータの注入深度が得られる。
ここで、共注入の一つの長所が分かる。単一種の注入時に使用すべき分量よりも共注入時の核種の全体分量が少ないことによって、共注入では薄い層を採取することができる。従って、共注入の全体分量は、一般に、単一種の注入分量の1/3である。
図3cでは、受容基板20と、ドナー基板10の共注入された側とを接着するステップが実施されている。
受容基板20は、バルクSiとすることができる。
注入ステップの前に、貼り合わされる各面の一方および/または他方にSiO2、Si34、Sixyzの層のような、接着層を形成することが可能である。
こうした一つまたは複数の接着層がSiO2の場合、熱酸化またはSiO2の溶着によりそれらを形成することが可能である。
熱酸化では、大半の場合においてSiの酸化が実施されるため、受容基板20の熱酸化が通常好ましい。
ドナー基板10の熱酸化は、Si1-xGexからなる採取層1で実施可能である。
受容基板20とドナー基板10とを接触させる前に、場合によっては、SC1およびSC2溶液、オゾン溶液等による周知の表面洗浄技術および表面処理技術を用いて、接着面の処理を実施してもよい。
第一に、二つの接着面がそれぞれ備える親水性を考慮した分子接着による接着を実施することが可能である。
第二に、特に一つまたは複数の接着層がドナー基板10と受容基板20との間に挿入されている場合、場合によっては、後述する修復操作の後で熱処理を実施し、特に共有結合を生じさせることによって、接着をいっそう強化する。
本発明の範囲内で使用可能な接着方法の詳細については、特に、K−Y.TongおよびU.Gosele著「Semiconductor wafer bonding science and technology」(Wiley interscience publication,Johnson Wiley & Son’s,Inc.)を参照することができる。
図3d、3eには、採取層1の切り離しステップと修復ステップとがそれぞれ示されている。
図3dにおいて、切り離しステップは、脆化ゾーン4の弱い結合を破壊して採取層1をドナー基板の残りの部分10’から切り離すのに十分な、熱エネルギーおよび/または機械エネルギーの供給により行われる。その場合、熱エネルギーの供給は、たとえば、脆化ゾーン4で、そこに閉じ込められたガス種に、機械的な作用を要することなく弱い結合を切断する熱作用を発生させるのに十分なものとする。
切り離しは、温度が低いか高いかに応じてそれぞれ長時間または短時間にわたり、約300℃〜約550℃の温度で実現可能である。たとえば、Si1-xGexからなる採取層に対して、15〜30分から2時間に及ぶ時間中、約500℃の温度で熱処理を実施することができる。
採取層1をドナー基板の残りの部分10’から切り離すこのような操作を熱処理だけで行うと、採取層とドナー基板の残りの部分10’との接触をやめさせることなく採取層1を切り離すことができる(図3d参照)。
その場合、(切り離し熱処理が行われた)炉から必ずしも基板を出さなくても、また、追加操作をしなくても、直接切り離し後に修復熱処理を行うことができる。
さらに、ドナー基板の残りの部分10’は、場合によってはもたらされる汚染物質、酸化剤、または他の核種から採取層1を保護するので、さまざまな雰囲気で修復操作を実施することができる。
このようにして、本発明によるこの方法の範囲内では、図3eに示すように、採取層1がドナー基板の残りの部分10’と再接着(または再結合)する再接着温度より低く選択される温度T2での熱処理により修復操作を実施する。
有利には、再接着温度は、ここでは、本発明の範囲内で、また出願人が実施した複数の実験に基づくと、約800℃に等しい。
この採取層1の修復熱処理は、わずかに酸素が存在する不活性雰囲気または十分に酸素が存在する不活性雰囲気(ArまたはN2雰囲気など)で実施される。
任意選択で、温度T2は、基板10、20が結合ステップのときにおかれた温度T1よりも高くしてもよい。
従って、温度T2は、たとえば350℃〜800℃とすることができ、30分間から4時間の間保持される。
より特定的に、温度T2は、550℃〜800℃とすることができる。
図4、5には、本発明による、採取層1の結合段階と修復段階で考えられる温度変化の例が示さている。
かくして、図4では、約500℃で第一の水平部に達し、約30分間この温度を保持して最終的に切り離しを実施し(矢印1000の位置)、次いで約600℃に温度を上げて、本発明による修復操作を行う(一定温度部分2000)。その場合、修復操作は、30分から2時間続くことがある。
修復温度は、このように、たとえば30〜60分間保持することが可能である。
図5において、ここでは切り離しは温度の一定部分では行われず、温度上昇時に実施され(たとえば図の約500℃の矢印1000の位置で)、その後、約600℃で修復温度の一定部分2000に達する。
意外にも出願人はこのことから、採取層1のこのような修復操作を実施することによって、採取層において、
−注入時(図3b参照)および切り離し時(図3d参照)に損傷した部分の結晶品質の改善、
−特に高い頻度の粗度(HF粗度)について滑らかな面
が得られることに気づいた。
図3fにおいて、修復した採取層1’と接触するドナー基板の残りの部分10’を除去して、最終的に、Si1-xGexからなる修復した採取層1’と受容基板20とを含む構造30を得る。この構造30は、犠牲酸化による中間操作を行うことなく、すなわち採取層1の一部を大きく失うことなく、結晶品質が改善され、粗度が減少している。
場合によっては、CMP、研磨、または化学エッチング等の仕上げステップを実施して、採取層1’の表面に残っているわずかな粗さや小さな結晶欠陥を除去することができる。
任意選択として、弾性ひずみを備えられるように、Si1-xGex層上にSi層をエピタキシー処理してもよい。
本発明による特定の事例では、ひずみSi層は採取前に、Si1-xGex層上に形成された。構造30は、この場合、ひずみSi層を有する採取層1’を含み、ひずみSi層の上にSi1-xGex層が配置される。
場合によっては、(たとえばHF:H22:CH3COOHを用いた選択的エッチングによって)Si1-xGex層を除去し、最終的なsSOI構造を得る。
本発明による別の特定の事例では、Si1-xGexからなる採取層1が、(採取前に採取層に形成される)Si1-yGey層(y∈[0;1]、y≠x)のような一つまたは複数の停止層を含み、有利には、仏国特許出願公開第2842349号明細書、仏国特許出願公開第2842350号明細書に特に開示されているように、周知の解決方法を用いて(研磨を伴うまたは研磨を伴わない)少なくとも一つの選択的エッチングを実施することができ、特に高性能の仕上げステップを行うことができる。
このSi1-yGey層は、たとえば、隣接するSi1-xGex層により弾性ひずみを与えられたひずみSi層とすることができる(y=0の場合)。
実際、前述の修復操作は、採取層1の表面の粗さと厚さの不均一性とを著しく低減させるので、選択的エッチングで見られうる欠点(本明細書の冒頭参照)を解消しながら、従来技術とほぼ同じ選択的エッチングを実施することが可能である。
図2には、600℃での切り離し後の修復熱処理の後出願人が得た、20%のGeを含むSGOI構造30(TEMで撮影)が示されており、修復した採取層1’(SiO2層5を覆う)は、図1の絶縁体上の半導体構造の採取層に比べて結晶欠陥がほとんどなく、粗度が非常に小さい。
特に、図1の採取層1の欠陥ゾーン1Aの厚さと、図2の修復した採取層1’の該ゾーンの厚さとが大きく違うことが分かる。
同様に、図1と2の採取層1の厚さが同じでも、正常ゾーン1Bの割合は、従来技術の絶縁体上の半導体構造よりも本発明により得られたSGOIの方がずっと多い。
欠陥ゾーン1Aの厚さの減少は、核種の共注入で脆化ゾーンを形成する場合に特に観察されることに留意されたい。
これは、先に述べたように、主に、共注入された核種の分量全体が、単一核種を注入するときに注入すべき分量よりもずっと少ないことによる。
そのため、共注入は、単一核種の注入に比べて、欠陥ゾーンの厚さを低減し、それによって特に切り離し後に実施される仕上げ処理を少なくし、あるいは簡素化できるという長所を有する。
20%のGeを含むSGOI構造の粗度を出願人が測定した結果を下表に示した。これらの測定は、単一注入または共注入に続いて30分間500℃で切り離しを行い、500℃または600℃で修復処理を行った直後に実施したものである。
粗度は、原子力間顕微鏡AFMを用いて、10×10μm2の表面の走査により測定し、RMS値と「Peak to Valley」(PV)値とで表した。
出願人が結果を有効化するのに十分な測定数を実施したということに留意されたい。
Figure 2007526646
この表から分かるのは、表に示されている全ての事例において(単一種の注入または複数種の共注入)、600℃での修復が、単一種の注入後の切り離し温度(約500℃)で実施した修復処理に対して、平均値(RMS)でも最大値(PV)でも粗度を約三分の一近く減少させているということであり、粗度のRMSは40Å未満になり、さらに共注入の場合はRMSが35Å未満になり、PVは275Å未満になっている。
出願人は、このように、採取層1に修復処理を行った場合、粗度が著しく減少することを証明した。
この表からはまた、単一注入の場合よりも共注入の場合に粗度が小さいことが分かる。
sSI構造(Geを20%含むSiGe層にひずみSi層を溶着させたもの)について出願人が実施した他の粗度測定結果を以下に記載する。これらの結果は、特に、切り離しパラメータの幾つか、とりわけ、共注入のさまざまなパラメータに関与する。
以下、スマートカット(登録商標)タイプの層採取方法でドナー基板から採取したSi層を含む構造の形成時に生じる諸問題について説明する。これらの問題は、先に述べた、出願人によるPCT国際出願に記載されており、2005年3月1日以降、整理番号IPCOM000083333Dによりその内容が一般公開されている。
共注入を用いると、確かに、接着界面に空隙が形成され、採取層内に欠陥が生じることがある。
接着する基板の一方および/または他方に粒子または有機物質が存在すると、接着界面の一部のゾーンにおいて十分な接着の実施が阻害されることがある。その場合、注入された核種は、接着が弱い接着界面ゾーンで拡散し、接着界面で空隙(英語系の専門用語では「blisters」)を形成することがある。
さらに、接着のエネルギーは、局部的に、ドナー基板の切り離しを可能にするのに不十分な場合がある。そのため、採取層の一部のゾーンを受容基板に移すことができない(これらのゾーンは、一般に「非転移ゾーン」またはZNTと呼ばれる)。
さらに、用いる共注入条件によっては、欠陥ゾーンを超えて採取層内にナノ空洞(直径が数ナノメータである)タイプの結晶欠陥が観察されることがある。これらの欠陥は、注入中に移動したシリコン原子またはゲルマニウム原子の凝集によって発生しうる。特に、ヘリウムを水素とほぼ同じ深さで注入すると、こうしたナノ空洞タイプの欠陥が採取層内に観察される(欠陥ゾーンを超えてはいるが、欠陥ゾーン内に存在する欠陥と同程度に望ましくない)。こうした欠陥が現れると、切り離し後に必要以上の厚さの材料を除去する必要が生じ、従って、いっそう厚い層を採取しなければならなくなる。
そのため、TEM撮影で得られた図6a、6b、6cでは、切り離し熱処理による層の採取のために、Siからなるドナー基板にヘリウムと水素を共注入したところを示した。
例えば、図6aは、ヘリウムと水素が共注入された(矢印参照)、Siからなるドナー基板のTEM撮影の図である。この図6aでは、ドナー基板内におけるこれらの核種の分布が分かる(濃い点)。
受容基板への接着後、熱処理により、脆化ゾーンでの切り離しを行う(図6b参照)。一方、図6cは、切り離し後、受容基板に転移された採取層を示す(図2と逆向きの図)。図6cでは、表面付近の欠陥ゾーンと、採取層内の欠陥の存在(濃い点)とを観察することができる。
注入された各核種は、核種が主に集中していて最大濃度ピークがある拡散ゾーンを示す分布特性に従って、ドナー基板内に分布する。より正確には、この分布は、(核種が主に分布し、たとえば注入核種の70%がみられる前記拡散ゾーンを画定する)標準偏差と、特に注入エネルギーに依存する最大濃度ピークとを示す、準ガウス分布である。
ヘリウム原子は水素原子よりも母材Siに拡散しやすい。そのため、接着界面付近にヘリウムが注入されると、空隙および欠陥ゾーンを超えた結晶欠陥とが形成されるリスクが高まる。この問題を解決するための方法は、水素よりもヘリウムを深く注入し、注入された水素を含むゾーンがヘリウムの拡散を阻止できるようにすることからなる。より正確には、共注入パラメータを制御して、ヘリウムのピークを水素の拡散ゾーンよりも深いところに配置させることが重要である。
しかしながら、切り離し後の粗度の傾向は同じではなく、ヘリウムを水素よりも深く注入すると粗度が増す傾向にあることが明らかになっている。これは、注入条件(すなわち注入分量と注入エネルギー)では、粗度と、空隙および欠陥ゾーンを越えた結晶欠陥の形成とを独立して制御できないことを意味する。そのため、空隙および欠陥の形成を制限するのに最適なパラメータと、表面の粗度を制限するのに最適なパラメータとを妥協させることが必要である。
この問題を解決することができる一つの解決方法は、2005年3月1日からその内容が一般公開されている上記のPCT国際特許出願で本出願人が既に提案している。概して、この解決方法は、注入されたドナー基板内でのヘリウムのピークと水素のピークとの相対的な位置を正確に制御し(ヘリウムのピークは、脆化ゾーンの、水素の拡散ゾーンよりも深いところに配置される)、同時に、各核種の分量を制御することからなる(ヘリウムの分量は全体分量の約40%から60%とする)。上記のパラメータに従って注入ステップを共注入によって実施することにより、粗度と欠陥形成とをうまく妥協させることができる。
出願人が、Geを含む層(一般にGeを15%超含むSiGe層)での切り離しについて実施した数々の実験では、粗度と、空隙および欠陥ゾーンを越える結晶欠陥の形成とに関して、意外な結果が得られた。
本発明による方法で考えられる実施形態は、
−ヘリウムと水素の濃度ピークをずらして配置し、特に、ヘリウムのピークを水素の拡散ゾーンよりも深いところに配置するのに適し、また一方でヘリウムのピークを脆化ゾーンよりも深いところに配置するのに適した注入パラメータに従って、一般にヘリウムと水素をSiGe層に共注入し、
−30分から四時間、たとえば約一時間にわたって保持することが可能な、約600℃(±25℃)の温度で、切り離し後の修復熱処理を実施することからなる。
一般に、注入パラメータは、水素のピークよりも約1.2倍深いところにヘリウムのピークを「配置する」ように調整される。例として、本願で説明した注入分量と注入エネルギーの条件では、水素のピークから500オングストローム超離れたところにヘリウムのピークを配置することになる。
ヘリウムの分量は、全体分量(水素+ヘリウム)の30%〜70%であり、好適には全体分量の40%〜60%である。全体分量は、一般に、限定的ではないが1016原子/cm2である。
このような実施形態により、粗度(特に高い頻度の粗度)を著しく減少させることができ、さらに、ヘリウムの注入深度に関わらず粗度が小さくなる。そのため、この実施形態においては、ヘリウムを水素よりも深く注入することができ、それによって、空隙と採取層内の欠陥ゾーンを越える結晶欠陥との形成を制限することができ、転移した層におけるヘリウムの拡散は、水素の拡散ゾーンにより阻止される。
その結果、この実施形態の範囲内では、切り離し後の粗度と、空隙タイプの欠陥の数および採取層内に存在する欠陥の数とを、同時に最小化することができる。これにより、採取する全体の厚みをより薄くすることができるので、切り離し後の仕上げ操作(研磨、選択的エッチング、犠牲酸化など)を軽減し、あるいは少なくとも簡素化することが可能になる。特に、厚さ500オングストロームの採取層を含む構造を形成する場合、厚さ1500オングストロームだけを採取すればよいので、除去するゾーンの厚さを約1000オングストロームに減らすことができる。
図7から9に、SOI構造と、Geを20%含むSGOI構造の、切り離し後の粗度の測定結果を示した。
これらの測定は、水素の単一注入(図ではHonlyと示す)またはヘリウムと水素の共注入(図ではCoIと示す)後に切り離しを行い、500℃または600℃で一時間にわたり修復処理を実施した直後に行った。
より正確には、切り離し段階および修復段階の際の温度変化は次の通りである:約一時間にわたって350℃で一定に保持し、その後、5℃/分の勾配で温度上昇させ、それぞれ500℃および600℃で約一時間(修復を実施するために)一定に保持する。
図7と8は、原子力間顕微鏡AFMを用いて2×2μm2の表面と10×10μm2の表面とをそれぞれ走査して実施した高い頻度の粗度の測定結果を示す。図9は、Veeco Instruments Inc社のDektak(登録商標)測定器による表面形状測定により実施した低い頻度の粗度の測定結果を示す。
図7〜9の各図では、左側では平均値(RMS)、右側では最大値(PV)で、粗度測定の結果を示した。
これらの図では、Si層およびSiGe層への注入後に実施した測定の結果を示した(図7を参照すると、SiおよびSiGeにそれぞれ関する縦棒が明確に区別されている)。
Siに関しては、He/H共注入を行った二つの基板について調査した。共注入パラメータは、次の通りである。
H:30keV−1×1016/cm2
He:52または60keV−1×1016/cm2
SiGeに関しては、五つの基板、すなわちHだけを注入した一つの基板(H:30keV,6×1016/cm2)と、以下のパラメータに従ってHe/H共注入を行った他の四つの基板について調査した。
H:30keV−1×1016/cm2
He:48、52、56または60keV−1×1016/cm2
図7から、高い頻度の粗度について、Hだけの注入に比べてHe/Hの共注入に関する非常に有効な利点を確認することができる(500℃もしくは600℃のいずれの修復処理の後に行われた場合であっても)。
しかしながら、600℃での高温処理の場合、Hの単一注入と共注入とを含む全ての変形実施例について、粗度は著しく減少する(通常半分超)。また、これらの粗度の値は、共注入が実施されるときによりいっそう小さいことが分かる。
一方、500℃での処理の場合は、(Siで観察されたのと同様に)ヘリウムのピークが脆化ゾーンよりも深いところに配置されるとき(通常、ここではヘリウム注入エネルギーが56KeVを超えるとき)に粗度が増加する傾向が見られる。
それに対して、600℃での高温処理では、脆化ゾーンよりも深いところにヘリウムを注入しても粗度はほとんど変わらない。ここでは、500℃における処理時にシリコンならびにSiGeで観察された振舞いとは異なり、意外な振舞いが観察される。
図8、9に示した結果は、この観察を裏付けるものである。
これまで出願人が確認した現象は、Si層での切り離しにおいて、ヘリウムの注入エネルギーを増加する(ヘリウムピークは脆化ゾーンよりいっそう深いところにずらして配置される)と粗度が増すという現象であったので、600℃で修復処理をしたときの共注入の振舞いは意外であった。
そして、切り離し後の表面の平滑化現象は、修復処理の温度に関係するだけでなく、ドナー基板に存在する材料の種類にも関係する。実施した実験では、相違点は、SiGeからなる基板におけるGeの存在にあり、もちろん、Siからなる基板にはGeは存在しない。
図10は、出願人が、さまざまな転移層に存在する欠陥(ZNTタイプ、空隙)の数を確認することを目的として実施した測定結果を示す。
(斜入射光による)肉眼での観察により、ZNTタイプまたは空隙の欠陥を検出することができる。ここでは、欠陥の数(ZNT+空隙)の和が、注入に関連し切り離し後に観察される特定の欠陥を表すものとみなす。
He:48keV、He:52keVの二つの変形実施例、すなわち、ヘリウムの分布特性が水素の分布特性と重なっているかまたはほぼ重なっている(ヘリウムのピークが水素の拡散ゾーンの「内部」にある)変形実施例で、多数の欠陥が確認された。
それに対して、He:56keV、He:60keVの変形実施例、すなわち、ヘリウムの分布特性のピークが水素の拡散ゾーンよりも深いところに配置される変形実施例で確認された欠陥の数は少なかった。換言すれば、空隙タイプの欠陥は、ヘリウムの注入が深いとき最小になる(600℃での修復の場合では、粗度は増加しない)。
もちろん、当業者は、他の材料に関する物理的特性および物理量を知っている限りにおいて、ここに示した本発明を、Si1-xGex以外の材料に容易に置き換えることができる。
したがって、III−VまたはII−VIの材料からなる採取層に、本発明による方法を適合させることができる。
また、これらの材料全てを、少量(約5%)の炭素またはドーパントを含むものとすることも可能である。
従来技術によるスマートカット(登録商標)方法の実施後に得られる絶縁体上の半導体構造を概略的に示す断面図である。 本発明による方法を実施後に得られる絶縁体上の半導体構造の、出願人によるTEM撮影の断面図である。 スマートカット(登録商標)により採取した層を含む構造を形成するための、本発明による一つの方法の各ステップを概略的に示す図である。 図3a〜3fに示した本発明による方法による、採取層の切り離しステップと修復操作時とで用いた熱処理温度の、経時的な第一の変化を示すグラフである。 図3a〜3fに示した本発明による方法による、採取層の切り離しステップと修復操作時とで用いた熱処理温度の、経時的な第二の変化を示すグラフである。 He/Hの共注入を実施したSiドナー基板のTEM撮影図である。 特に、SiおよびSiGeを含む採取層をそれぞれ備えた構造の粗度測定結果を示すグラフである。 特に、SiおよびSiGeを含む採取層をそれぞれ備えた構造の粗度測定結果を示すグラフである。 特に、SiおよびSiGeを含む採取層をそれぞれ備えた構造の粗度測定結果を示すグラフである。 特に、SiおよびSiGeを含む採取層をそれぞれ備えた構造の欠陥を数量化した結果を示すグラフである。
符号の説明
1:採取層
1A:欠陥ゾーン
1B:正常ゾーン
10:ドナー基板
20:受容基板
4:脆化ゾーン
5:電気絶縁層

Claims (25)

  1. ドナー基板(10)から採取した、半導体材料の中から選択した材料からなる層(1)を含む構造(30)の形成方法であって、
    (a)ドナー基板(10)内の、採取層(1)の厚さに近い深さのところに、脆化ゾーン(4)を形成するために核種を注入するステップと、
    (b)受容基板(20)にドナー基板を接着するステップと、
    (c)脆化ゾーン(4)でドナー基板(10)から採取層(1)を切り離すために熱エネルギーを供給するステップと、
    (d)採取層(1)の処理ステップ
    とを含み、
    ステップ(d)が、採取層(1)が依然としてドナー基板の残りの部分(10’)と接触し続けているのにも関わらず実施される採取層(1)の修復操作を含み、この修復操作が、ドナー基板の残りの部分(10’)と採取層(1)との再接着温度より低い温度での熱処理によって実施されることを特徴とする方法。
  2. 前記再接着温度が約800℃であることを特徴とする、請求項1に記載の方法。
  3. ステップ(c)が、温度300℃〜550℃で行われることを特徴とする、請求項1または2に記載の方法。
  4. 修復温度が350℃〜800℃であることを特徴とする、請求項1から3のいずれか一つに記載の方法。
  5. 修復温度が550℃〜800℃であることを特徴とする、請求項1から4のいずれか一つに記載の方法。
  6. 修復操作が、ArまたはN2雰囲気等の不活性雰囲気で行われることを特徴とする、請求項1から5のいずれか一つに記載の方法。
  7. 修復操作が酸化雰囲気で行われることを特徴とする、請求項1から5のいずれか一つに記載の構造の形成方法。
  8. ステップ(d)の修復操作が、ステップ(c)から連続して同じ炉で行われることを特徴とする、請求項1から7のいずれか一つに記載の構造の形成方法。
  9. ステップ(d)の修復操作が、ステップ(c)の切り離し温度から、選択した修復温度への、簡単な温度変化を含むことを特徴とする、請求項8に記載の構造の形成方法。
  10. ステップ(c)が、約30分から約2時間に及びうる時間中、約500℃で実施されることを特徴とする、請求項9に記載の方法。
  11. ステップ(a)が、水素またはヘリウムの単一注入を含むことを特徴とする、請求項1から10のいずれか一つに記載の構造の形成方法。
  12. ステップ(a)が、水素とヘリウムとの共注入を含むことを特徴とする、請求項1から11のいずれか一つに記載の構造の形成方法。
  13. ステップ(d)の修復操作が、ほぼ575℃〜625℃の温度の熱処理によって実施されることを特徴とする、請求項1から12のいずれか一つに記載の方法。
  14. ドナー基板がSiGe層を含んでおり、ステップ(a)が、前記SiGe層内に脆化ゾーンを形成させるのに適した、また、ヘリウム濃度のピークをドナー基板内の水素拡散ゾーンよりも深く、脆化ゾーンよりも深いところに配置するのに適した注入パラメータに従って実施されることを特徴とする、請求項12または13に記載の方法。
  15. 修復熱処理が、30分から四時間の間実施されることを特徴とする、請求項1から14のいずれか一つに記載の方法。
  16. 採取層(1)とドナー基板の残りの部分(10’)との接触をやめさせることができるステップが、ステップ(d)の修復操作後に実施されることを特徴とする、請求項1から15のいずれか一つに記載の方法。
  17. 採取層(1)とドナー基板の残りの部分(10’)との接触をやめさせた後で、ステップ(d)が、さらに、CMP、化学エッチング、犠牲酸化、熱アニーリングのうちの少なくとも一つの操作を含むことを特徴とする、請求項16に記載の方法。
  18. 採取層(1)が、0<x≦1であるSi1-xGexからなることを特徴とする、請求項1から17のいずれか一つに記載の方法。
  19. 採取層(1)が、ひずみSiと、0<x≦1であるSi1-xGexとからなることを特徴とする、請求項1から17のいずれか一つに記載の方法。
  20. Si1-xGex層が、ステップ(d)の後で、ひずみSi層に対して選択的にエッチングされることを特徴とする、請求項19に記載の方法。
  21. 採取層(1)が、x≠0であるSi1-xGexと選択的エッチングの停止層とを含み、ステップ(d)が、修復操作の後で、採取層(1)とドナー基板の残りの部分(10’)との接触をやめさせてから実施される選択的エッチングを含むことを特徴とする、請求項1から20のいずれか一つに記載の方法。
  22. ドナー基板(10)が、バルクSiからなる支持板と、SiGeからなるバッファ構造と、Si1-xGex(x≠0)からなる上層とを有し、受容基板(20)がバルクSiであることを特徴とする、請求項1から21のいずれか一つに記載の方法。
  23. さらに、ステップ(b)の前に、ドナー基板(10)および/または受容基板(20)に接着層を形成するステップを含み、接着層が、たとえばSiO2、Si34、またはSixyz等の電気絶縁材料からなることを特徴とする、請求項1から22のいずれか一つに記載の方法。
  24. 請求項23に記載の方法を、絶縁体上の半導体構造形成へ適用する方法。
  25. 請求項1から23のいずれか一つに記載の方法のステップ(d)の修復操作後、採取層(1)とドナー基板の残りの部分(10’)との接触をやめさせた後で得られる、粗度のRMSが40Å未満の絶縁体上の半導体構造(30)。
JP2007501320A 2004-03-05 2005-03-07 スマートカット(登録商標)剥離後の熱処理方法 Active JP4876068B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0402340A FR2867307B1 (fr) 2004-03-05 2004-03-05 Traitement thermique apres detachement smart-cut
FR0402340 2004-03-05
PCT/FR2005/000543 WO2005086228A1 (fr) 2004-03-05 2005-03-07 Traitement thermique apres detachement smart-cut

Publications (2)

Publication Number Publication Date
JP2007526646A true JP2007526646A (ja) 2007-09-13
JP4876068B2 JP4876068B2 (ja) 2012-02-15

Family

ID=34855097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007501320A Active JP4876068B2 (ja) 2004-03-05 2005-03-07 スマートカット(登録商標)剥離後の熱処理方法

Country Status (7)

Country Link
US (1) US7285495B2 (ja)
EP (1) EP1726039A1 (ja)
JP (1) JP4876068B2 (ja)
KR (1) KR100910687B1 (ja)
CN (3) CN100592493C (ja)
FR (1) FR2867307B1 (ja)
WO (1) WO2005086228A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200177A (ja) * 2008-02-20 2009-09-03 Denso Corp グラフェン基板及びその製造方法
JP2010135539A (ja) * 2008-12-04 2010-06-17 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717213B2 (en) * 2001-06-29 2004-04-06 Intel Corporation Creation of high mobility channels in thin-body SOI devices
FR2858462B1 (fr) * 2003-07-29 2005-12-09 Soitec Silicon On Insulator Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique
EP1652230A2 (fr) * 2003-07-29 2006-05-03 S.O.I.Tec Silicon on Insulator Technologies Procede d' obtention d' une couche mince de qualite accrue par co-implantation et recuit thermique
US7935613B2 (en) * 2003-12-16 2011-05-03 International Business Machines Corporation Three-dimensional silicon on oxide device isolation
FR2898431B1 (fr) * 2006-03-13 2008-07-25 Soitec Silicon On Insulator Procede de fabrication de film mince
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
FR2914495B1 (fr) 2007-03-29 2009-10-02 Soitec Silicon On Insulator Amelioration de la qualite d'une couche mince par recuit thermique haute temperature.
FR2923079B1 (fr) * 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
WO2009084311A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置、単結晶半導体薄膜付き基板及びそれらの製造方法
US8133800B2 (en) * 2008-08-29 2012-03-13 Silicon Genesis Corporation Free-standing thickness of single crystal material and method having carrier lifetimes
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
CN102184882A (zh) * 2011-04-07 2011-09-14 中国科学院微电子研究所 一种形成复合功能材料结构的方法
FR2978604B1 (fr) 2011-07-28 2018-09-14 Soitec Procede de guerison de defauts dans une couche semi-conductrice
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
FR2982071B1 (fr) 2011-10-27 2014-05-16 Commissariat Energie Atomique Procede de lissage d'une surface par traitement thermique
CN103165512A (zh) * 2011-12-14 2013-06-19 中国科学院上海微系统与信息技术研究所 一种超薄绝缘体上半导体材料及其制备方法
CN103165511B (zh) * 2011-12-14 2015-07-22 中国科学院上海微系统与信息技术研究所 一种制备goi的方法
CN105140171B (zh) * 2015-08-26 2018-06-29 中国科学院上海微系统与信息技术研究所 一种绝缘体上材料的制备方法
CN105957831A (zh) * 2016-07-06 2016-09-21 中国科学院上海微系统与信息技术研究所 一种用于制造支撑衬底上的单晶材料薄层结构的方法
CN107195534B (zh) * 2017-05-24 2021-04-13 中国科学院上海微系统与信息技术研究所 Ge复合衬底、衬底外延结构及其制备方法
CN109427538B (zh) * 2017-08-24 2021-04-02 中国科学院上海微系统与信息技术研究所 一种异质结构的制备方法
CN112204710A (zh) * 2018-12-28 2021-01-08 富士电机株式会社 半导体装置及制造方法
CN111722321A (zh) * 2020-01-19 2020-09-29 中国科学院上海微系统与信息技术研究所 一种光膜转换器及其制备方法
FR3108440A1 (fr) * 2020-03-23 2021-09-24 Soitec Procédé de préparation d’une couche mince
CN111834520B (zh) * 2020-06-29 2021-08-27 中国科学院上海微系统与信息技术研究所 一种表面均匀性优化的压电单晶薄膜制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186187A (ja) * 1997-12-22 1999-07-09 Mitsubishi Materials Silicon Corp Soi基板の製造方法
JP2000294754A (ja) * 1999-04-07 2000-10-20 Denso Corp 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置
WO2004006326A1 (en) * 2002-07-09 2004-01-15 S.O.I.Tec Silicon On Insulator Technologies Method of transferring of a layer of strained semiconductor material

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4462847A (en) * 1982-06-21 1984-07-31 Texas Instruments Incorporated Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition
US4604304A (en) * 1985-07-03 1986-08-05 Rca Corporation Process of producing thick layers of silicon dioxide
US4722912A (en) * 1986-04-28 1988-02-02 Rca Corporation Method of forming a semiconductor structure
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH06318588A (ja) 1993-03-11 1994-11-15 Nec Corp 半導体装置の製造方法
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3412470B2 (ja) * 1997-09-04 2003-06-03 三菱住友シリコン株式会社 Soi基板の製造方法
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2774510B1 (fr) * 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
CN1241803A (zh) * 1998-05-15 2000-01-19 佳能株式会社 半导体衬底、半导体薄膜以及多层结构的制造工艺
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3358550B2 (ja) 1998-07-07 2002-12-24 信越半導体株式会社 Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
DE60039875D1 (de) * 1999-06-25 2008-09-25 Massachusetts Inst Technology Zyklisches thermisches ausheilverfahren zur reduktion von kristallversetzungen
WO2001011930A2 (en) * 1999-08-10 2001-02-15 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
DE10031388A1 (de) * 2000-07-03 2002-01-17 Bundesdruckerei Gmbh Handsensor für die Echtheitserkennung von Signets auf Dokumenten
JP2004507084A (ja) * 2000-08-16 2004-03-04 マサチューセッツ インスティテュート オブ テクノロジー グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
US6448152B1 (en) * 2001-02-20 2002-09-10 Silicon Genesis Corporation Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer
US6603156B2 (en) * 2001-03-31 2003-08-05 International Business Machines Corporation Strained silicon on insulator structures
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US6593625B2 (en) * 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6717213B2 (en) * 2001-06-29 2004-04-06 Intel Corporation Creation of high mobility channels in thin-body SOI devices
US6649492B2 (en) * 2002-02-11 2003-11-18 International Business Machines Corporation Strained Si based layer made by UHV-CVD, and devices therein
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
FR2839385B1 (fr) 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
US7335545B2 (en) * 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US7307273B2 (en) * 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
WO2003105189A2 (en) 2002-06-07 2003-12-18 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6953736B2 (en) * 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
US7018910B2 (en) * 2002-07-09 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Transfer of a thin layer from a wafer comprising a buffer layer
FR2842349B1 (fr) 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
WO2004009861A2 (en) 2002-07-19 2004-01-29 Asm America, Inc. Method to form ultra high quality silicon-containing compound layers
AU2003270040A1 (en) * 2002-08-29 2004-03-19 Massachusetts Institute Of Technology Fabrication method for a monocrystalline semiconductor layer on a substrate
FR2844634B1 (fr) * 2002-09-18 2005-05-27 Soitec Silicon On Insulator Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon
US6911379B2 (en) * 2003-03-05 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming strained silicon on insulator substrate
US20060014363A1 (en) * 2004-03-05 2006-01-19 Nicolas Daval Thermal treatment of a semiconductor layer
US20140330535A1 (en) * 2011-12-07 2014-11-06 Koninklijke Philips N.V. Method and apparatus for elevator motion detection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186187A (ja) * 1997-12-22 1999-07-09 Mitsubishi Materials Silicon Corp Soi基板の製造方法
JP2000294754A (ja) * 1999-04-07 2000-10-20 Denso Corp 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置
WO2004006326A1 (en) * 2002-07-09 2004-01-15 S.O.I.Tec Silicon On Insulator Technologies Method of transferring of a layer of strained semiconductor material

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200177A (ja) * 2008-02-20 2009-09-03 Denso Corp グラフェン基板及びその製造方法
JP2010135539A (ja) * 2008-12-04 2010-06-17 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
US8697544B2 (en) 2008-12-04 2014-04-15 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer

Also Published As

Publication number Publication date
CN100592493C (zh) 2010-02-24
FR2867307B1 (fr) 2006-05-26
KR100910687B1 (ko) 2009-08-04
KR20070088279A (ko) 2007-08-29
WO2005086228A1 (fr) 2005-09-15
EP1726039A1 (fr) 2006-11-29
CN1930674A (zh) 2007-03-14
JP4876068B2 (ja) 2012-02-15
CN1950937B (zh) 2010-06-16
US20050196936A1 (en) 2005-09-08
CN1950937A (zh) 2007-04-18
FR2867307A1 (fr) 2005-09-09
CN1950938A (zh) 2007-04-18
US7285495B2 (en) 2007-10-23

Similar Documents

Publication Publication Date Title
JP4876068B2 (ja) スマートカット(登録商標)剥離後の熱処理方法
JP4876067B2 (ja) 採取薄膜の品質改善処理方法
US20060014363A1 (en) Thermal treatment of a semiconductor layer
KR101828635B1 (ko) 경화층을 갖는 유리-상-반도체 기판 및 이를 제조하는 방법
US7282449B2 (en) Thermal treatment of a semiconductor layer
JP3900741B2 (ja) Soiウェーハの製造方法
US7833877B2 (en) Method for producing a semiconductor substrate
WO2004064145A1 (ja) Soiウエーハの製造方法及びsoiウエーハ
WO2002084738A1 (fr) Plaquette de silicium sur isolant et procede de fabrication associe
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
JP4855254B2 (ja) 両面を有するドナーウェハから半導体材料の薄層を形成するための方法
JP5249511B2 (ja) Soq基板およびsoq基板の製造方法
EP1571693A1 (en) Method for manufacturing soi wafer
JP2008021992A (ja) 接合界面安定化のための熱処理
TWI430339B (zh) 用於製備一多層結晶結構之方法
JP2008066500A (ja) 貼り合わせウェーハおよびその製造方法
EP1831922B1 (en) Method for obtaining a thin layer having a low density of holes
JP2012519372A (ja) ドナー基板の引張り応力状態を低減させることを目的としたヘテロ構造を製造する方法
JP2008263010A (ja) Soi基板の製造方法
KR100842848B1 (ko) 반도체 층의 열처리 방법
JP5096634B2 (ja) 低いホール密度を有する薄層を得るための方法
TW202347608A (zh) 用於製作雙重絕緣體上半導體結構之方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110418

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4876068

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250