JP2007526646A - スマートカット(登録商標)剥離後の熱処理方法 - Google Patents
スマートカット(登録商標)剥離後の熱処理方法 Download PDFInfo
- Publication number
- JP2007526646A JP2007526646A JP2007501320A JP2007501320A JP2007526646A JP 2007526646 A JP2007526646 A JP 2007526646A JP 2007501320 A JP2007501320 A JP 2007501320A JP 2007501320 A JP2007501320 A JP 2007501320A JP 2007526646 A JP2007526646 A JP 2007526646A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- donor substrate
- collection layer
- temperature
- repair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 238000010438 heat treatment Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 96
- 230000008439 repair process Effects 0.000 claims abstract description 50
- 238000005070 sampling Methods 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 18
- 238000012545 processing Methods 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 165
- 238000002347 injection Methods 0.000 claims description 51
- 239000007924 injection Substances 0.000 claims description 51
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 43
- 239000001307 helium Substances 0.000 claims description 42
- 229910052734 helium Inorganic materials 0.000 claims description 42
- 238000002513 implantation Methods 0.000 claims description 35
- 239000001257 hydrogen Substances 0.000 claims description 33
- 229910052739 hydrogen Inorganic materials 0.000 claims description 33
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 32
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 20
- 239000012212 insulator Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 14
- 150000002431 hydrogen Chemical class 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 239000012298 atmosphere Substances 0.000 claims description 8
- 239000012790 adhesive layer Substances 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 238000003486 chemical etching Methods 0.000 claims description 5
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 239000012777 electrically insulating material Substances 0.000 claims description 2
- 230000007547 defect Effects 0.000 description 59
- 239000013078 crystal Substances 0.000 description 17
- 238000000926 separation method Methods 0.000 description 15
- 230000002829 reductive effect Effects 0.000 description 10
- 238000005259 measurement Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000005755 formation reaction Methods 0.000 description 8
- 238000005498 polishing Methods 0.000 description 8
- 238000009826 distribution Methods 0.000 description 7
- 238000004439 roughness measurement Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 6
- 238000003917 TEM image Methods 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 230000003746 surface roughness Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000000670 limiting effect Effects 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000001010 compromised effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004299 exfoliation Methods 0.000 description 2
- 238000007730 finishing process Methods 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【選択図】図3
Description
(a)ドナー基板内の所定の深さのところに脆化ゾーンを形成するために核種を注入するステップ、
(b)受容基板にドナー基板を接着するステップ、
(c)脆化ゾーンで採取層をドナー基板から剥離、または切り離すためにエネルギーを供給するステップ、
(d)採取層の処理ステップ
を含む。
(a)ドナー基板内の、採取層の厚さに近い深さのところに、脆化ゾーンを形成するために核種を注入するステップと、
(b)受容基板にドナー基板を接着するステップと、
(c)脆化ゾーンでドナー基板から採取層を切り離すために熱エネルギーを供給するステップと、
(d)採取層の処理ステップとを含み、
ステップ(d)が、採取層が依然としてドナー基板の残りの部分と接触し続けているのにも関わらず実施される採取層の修復操作を含み、この修復操作が、ドナー基板の残りの部分と採取層との再接着温度より低い温度での熱処理により実施されることを特徴とする。
−前記再接着温度が約800℃である。
−ステップ(c)が、300℃〜550℃の温度で実施される。
−修復温度が350℃〜800℃である。
−修復温度が550℃〜800℃である。
−修復操作が、ArまたはN2雰囲気等の不活性雰囲気で行われる。
−修復操作が酸化雰囲気で行われる。
−ステップ(d)の修復操作が、ステップ(c)から連続して同じ炉で実施される。
−ステップ(d)の修復操作が、ステップ(c)の切り離し温度から、選択した修復温度への、簡単な温度変化を含む。
−ステップ(c)が、約30分間から約2時間に及びうる時間中、約500℃で実施される。
−ステップ(a)が、水素またはヘリウムの単一注入を含む。
−ステップ(a)が、水素とヘリウムとの共注入を含む。
−ステップ(d)の修復操作が、ほぼ575℃〜625℃の温度の熱処理により実施される。
−ドナー基板がSiGe層を含んでおり、ステップ(a)が、前記SiGe層に脆化ゾーンを形成させるのに適した、またヘリウム濃度のピークをドナー基板内の水素拡散ゾーンよりも深く、脆化ゾーンよりも深いところに配置するのに適した条件に従った共注入によって実施される。
−修復熱処理が、30分から四時間の時間中、実施される。
−採取層とドナー基板の残りの部分との接触をやめさせることができるステップが、ステップ(d)の修復操作後に実施され、場合によっては、その後に、CMP、化学エッチング、犠牲酸化、熱アニーリングの少なくとも一つの操作を含む、ステップ(d)に含まれる仕上げ操作が行われる。
−採取層が、0<x≦1であるSi1-xGexからなる。
−採取層が、x≠0であるSi1-xGexと選択的エッチングの停止層とを含み、ステップ(d)が、修復操作の後で、採取層(1)とドナー基板の残りの部分(10’)との接触をやめさせてから実施される、選択的なエッチングを含む。
−ドナー基板が、バルクSiからなる支持板と、SiGeからなるバッファ構造と、Si1-xGex(x≠0)を含む上層とを有し、受容基板がバルクSiである。
−この方法は、さらに、ステップ(b)の前に、ドナー基板および/または受容基板に接着層を形成するステップを含み、接着層が、たとえばSiO2、Si3N4、またはSixOyNz等の電気絶縁材料からなる。
−図1は、従来技術によるスマートカット(登録商標)方法の実施後に得られる絶縁体上の半導体構造を概略的に示す断面図である。
−図2は、本発明による方法の実施後に得られる絶縁体上の半導体構造の、出願人によるTEM撮影の断面図である。
−図3a〜3fは、スマートカット(登録商標)により採取した層を含む構造を形成するための、本発明による一つの方法の各ステップの概略図である。
−図4は、図3a〜3fに示した本発明の方法による、採取層の切り離しステップと修復操作時とで用いた熱処理温度の、第一の経時的な変化を示すグラフである。
−図5は、図3a〜3fに示した本発明の方法による、採取層の切り離しステップと修復操作時とで用いた熱処理温度の、第二の経時的な変化を示すグラフである。
−図6a、6bおよび6cは、He/Hの共注入を実施したSiドナー基板のTEM撮影図である。
−図7、8、および9は、特にSiおよびSiGeを含む採取層をそれぞれ備えた構造の粗度の測定結果を示すグラフである。
−図10は、特に、SiおよびSiGeを含む採取層をそれぞれ備えた構造の欠陥を数量化した結果を示すグラフである。
−注入時(図3b参照)および切り離し時(図3d参照)に損傷した部分の結晶品質の改善、
−特に高い頻度の粗度(HF粗度)について滑らかな面
が得られることに気づいた。
出願人が結果を有効化するのに十分な測定数を実施したということに留意されたい。
−ヘリウムと水素の濃度ピークをずらして配置し、特に、ヘリウムのピークを水素の拡散ゾーンよりも深いところに配置するのに適し、また一方でヘリウムのピークを脆化ゾーンよりも深いところに配置するのに適した注入パラメータに従って、一般にヘリウムと水素をSiGe層に共注入し、
−30分から四時間、たとえば約一時間にわたって保持することが可能な、約600℃(±25℃)の温度で、切り離し後の修復熱処理を実施することからなる。
H:30keV−1×1016/cm2
He:52または60keV−1×1016/cm2
H:30keV−1×1016/cm2
He:48、52、56または60keV−1×1016/cm2
1A:欠陥ゾーン
1B:正常ゾーン
10:ドナー基板
20:受容基板
4:脆化ゾーン
5:電気絶縁層
Claims (25)
- ドナー基板(10)から採取した、半導体材料の中から選択した材料からなる層(1)を含む構造(30)の形成方法であって、
(a)ドナー基板(10)内の、採取層(1)の厚さに近い深さのところに、脆化ゾーン(4)を形成するために核種を注入するステップと、
(b)受容基板(20)にドナー基板を接着するステップと、
(c)脆化ゾーン(4)でドナー基板(10)から採取層(1)を切り離すために熱エネルギーを供給するステップと、
(d)採取層(1)の処理ステップ
とを含み、
ステップ(d)が、採取層(1)が依然としてドナー基板の残りの部分(10’)と接触し続けているのにも関わらず実施される採取層(1)の修復操作を含み、この修復操作が、ドナー基板の残りの部分(10’)と採取層(1)との再接着温度より低い温度での熱処理によって実施されることを特徴とする方法。 - 前記再接着温度が約800℃であることを特徴とする、請求項1に記載の方法。
- ステップ(c)が、温度300℃〜550℃で行われることを特徴とする、請求項1または2に記載の方法。
- 修復温度が350℃〜800℃であることを特徴とする、請求項1から3のいずれか一つに記載の方法。
- 修復温度が550℃〜800℃であることを特徴とする、請求項1から4のいずれか一つに記載の方法。
- 修復操作が、ArまたはN2雰囲気等の不活性雰囲気で行われることを特徴とする、請求項1から5のいずれか一つに記載の方法。
- 修復操作が酸化雰囲気で行われることを特徴とする、請求項1から5のいずれか一つに記載の構造の形成方法。
- ステップ(d)の修復操作が、ステップ(c)から連続して同じ炉で行われることを特徴とする、請求項1から7のいずれか一つに記載の構造の形成方法。
- ステップ(d)の修復操作が、ステップ(c)の切り離し温度から、選択した修復温度への、簡単な温度変化を含むことを特徴とする、請求項8に記載の構造の形成方法。
- ステップ(c)が、約30分から約2時間に及びうる時間中、約500℃で実施されることを特徴とする、請求項9に記載の方法。
- ステップ(a)が、水素またはヘリウムの単一注入を含むことを特徴とする、請求項1から10のいずれか一つに記載の構造の形成方法。
- ステップ(a)が、水素とヘリウムとの共注入を含むことを特徴とする、請求項1から11のいずれか一つに記載の構造の形成方法。
- ステップ(d)の修復操作が、ほぼ575℃〜625℃の温度の熱処理によって実施されることを特徴とする、請求項1から12のいずれか一つに記載の方法。
- ドナー基板がSiGe層を含んでおり、ステップ(a)が、前記SiGe層内に脆化ゾーンを形成させるのに適した、また、ヘリウム濃度のピークをドナー基板内の水素拡散ゾーンよりも深く、脆化ゾーンよりも深いところに配置するのに適した注入パラメータに従って実施されることを特徴とする、請求項12または13に記載の方法。
- 修復熱処理が、30分から四時間の間実施されることを特徴とする、請求項1から14のいずれか一つに記載の方法。
- 採取層(1)とドナー基板の残りの部分(10’)との接触をやめさせることができるステップが、ステップ(d)の修復操作後に実施されることを特徴とする、請求項1から15のいずれか一つに記載の方法。
- 採取層(1)とドナー基板の残りの部分(10’)との接触をやめさせた後で、ステップ(d)が、さらに、CMP、化学エッチング、犠牲酸化、熱アニーリングのうちの少なくとも一つの操作を含むことを特徴とする、請求項16に記載の方法。
- 採取層(1)が、0<x≦1であるSi1-xGexからなることを特徴とする、請求項1から17のいずれか一つに記載の方法。
- 採取層(1)が、ひずみSiと、0<x≦1であるSi1-xGexとからなることを特徴とする、請求項1から17のいずれか一つに記載の方法。
- Si1-xGex層が、ステップ(d)の後で、ひずみSi層に対して選択的にエッチングされることを特徴とする、請求項19に記載の方法。
- 採取層(1)が、x≠0であるSi1-xGexと選択的エッチングの停止層とを含み、ステップ(d)が、修復操作の後で、採取層(1)とドナー基板の残りの部分(10’)との接触をやめさせてから実施される選択的エッチングを含むことを特徴とする、請求項1から20のいずれか一つに記載の方法。
- ドナー基板(10)が、バルクSiからなる支持板と、SiGeからなるバッファ構造と、Si1-xGex(x≠0)からなる上層とを有し、受容基板(20)がバルクSiであることを特徴とする、請求項1から21のいずれか一つに記載の方法。
- さらに、ステップ(b)の前に、ドナー基板(10)および/または受容基板(20)に接着層を形成するステップを含み、接着層が、たとえばSiO2、Si3N4、またはSixOyNz等の電気絶縁材料からなることを特徴とする、請求項1から22のいずれか一つに記載の方法。
- 請求項23に記載の方法を、絶縁体上の半導体構造形成へ適用する方法。
- 請求項1から23のいずれか一つに記載の方法のステップ(d)の修復操作後、採取層(1)とドナー基板の残りの部分(10’)との接触をやめさせた後で得られる、粗度のRMSが40Å未満の絶縁体上の半導体構造(30)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0402340A FR2867307B1 (fr) | 2004-03-05 | 2004-03-05 | Traitement thermique apres detachement smart-cut |
FR0402340 | 2004-03-05 | ||
PCT/FR2005/000543 WO2005086228A1 (fr) | 2004-03-05 | 2005-03-07 | Traitement thermique apres detachement smart-cut |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007526646A true JP2007526646A (ja) | 2007-09-13 |
JP4876068B2 JP4876068B2 (ja) | 2012-02-15 |
Family
ID=34855097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007501320A Active JP4876068B2 (ja) | 2004-03-05 | 2005-03-07 | スマートカット(登録商標)剥離後の熱処理方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7285495B2 (ja) |
EP (1) | EP1726039A1 (ja) |
JP (1) | JP4876068B2 (ja) |
KR (1) | KR100910687B1 (ja) |
CN (3) | CN100592493C (ja) |
FR (1) | FR2867307B1 (ja) |
WO (1) | WO2005086228A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009200177A (ja) * | 2008-02-20 | 2009-09-03 | Denso Corp | グラフェン基板及びその製造方法 |
JP2010135539A (ja) * | 2008-12-04 | 2010-06-17 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6717213B2 (en) * | 2001-06-29 | 2004-04-06 | Intel Corporation | Creation of high mobility channels in thin-body SOI devices |
FR2858462B1 (fr) * | 2003-07-29 | 2005-12-09 | Soitec Silicon On Insulator | Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique |
EP1652230A2 (fr) * | 2003-07-29 | 2006-05-03 | S.O.I.Tec Silicon on Insulator Technologies | Procede d' obtention d' une couche mince de qualite accrue par co-implantation et recuit thermique |
US7935613B2 (en) * | 2003-12-16 | 2011-05-03 | International Business Machines Corporation | Three-dimensional silicon on oxide device isolation |
FR2898431B1 (fr) * | 2006-03-13 | 2008-07-25 | Soitec Silicon On Insulator | Procede de fabrication de film mince |
US20070281440A1 (en) * | 2006-05-31 | 2007-12-06 | Jeffrey Scott Cites | Producing SOI structure using ion shower |
FR2914495B1 (fr) | 2007-03-29 | 2009-10-02 | Soitec Silicon On Insulator | Amelioration de la qualite d'une couche mince par recuit thermique haute temperature. |
FR2923079B1 (fr) * | 2007-10-26 | 2017-10-27 | S O I Tec Silicon On Insulator Tech | Substrats soi avec couche fine isolante enterree |
WO2009084311A1 (ja) * | 2007-12-27 | 2009-07-09 | Sharp Kabushiki Kaisha | 半導体装置、単結晶半導体薄膜付き基板及びそれらの製造方法 |
US8133800B2 (en) * | 2008-08-29 | 2012-03-13 | Silicon Genesis Corporation | Free-standing thickness of single crystal material and method having carrier lifetimes |
US20110207306A1 (en) * | 2010-02-22 | 2011-08-25 | Sarko Cherekdjian | Semiconductor structure made using improved ion implantation process |
US8196546B1 (en) | 2010-11-19 | 2012-06-12 | Corning Incorporated | Semiconductor structure made using improved multiple ion implantation process |
US8558195B2 (en) | 2010-11-19 | 2013-10-15 | Corning Incorporated | Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process |
US8008175B1 (en) | 2010-11-19 | 2011-08-30 | Coring Incorporated | Semiconductor structure made using improved simultaneous multiple ion implantation process |
CN102184882A (zh) * | 2011-04-07 | 2011-09-14 | 中国科学院微电子研究所 | 一种形成复合功能材料结构的方法 |
FR2978604B1 (fr) | 2011-07-28 | 2018-09-14 | Soitec | Procede de guerison de defauts dans une couche semi-conductrice |
FR2980916B1 (fr) * | 2011-10-03 | 2014-03-28 | Soitec Silicon On Insulator | Procede de fabrication d'une structure de type silicium sur isolant |
FR2982071B1 (fr) | 2011-10-27 | 2014-05-16 | Commissariat Energie Atomique | Procede de lissage d'une surface par traitement thermique |
CN103165512A (zh) * | 2011-12-14 | 2013-06-19 | 中国科学院上海微系统与信息技术研究所 | 一种超薄绝缘体上半导体材料及其制备方法 |
CN103165511B (zh) * | 2011-12-14 | 2015-07-22 | 中国科学院上海微系统与信息技术研究所 | 一种制备goi的方法 |
CN105140171B (zh) * | 2015-08-26 | 2018-06-29 | 中国科学院上海微系统与信息技术研究所 | 一种绝缘体上材料的制备方法 |
CN105957831A (zh) * | 2016-07-06 | 2016-09-21 | 中国科学院上海微系统与信息技术研究所 | 一种用于制造支撑衬底上的单晶材料薄层结构的方法 |
CN107195534B (zh) * | 2017-05-24 | 2021-04-13 | 中国科学院上海微系统与信息技术研究所 | Ge复合衬底、衬底外延结构及其制备方法 |
CN109427538B (zh) * | 2017-08-24 | 2021-04-02 | 中国科学院上海微系统与信息技术研究所 | 一种异质结构的制备方法 |
CN112204710A (zh) * | 2018-12-28 | 2021-01-08 | 富士电机株式会社 | 半导体装置及制造方法 |
CN111722321A (zh) * | 2020-01-19 | 2020-09-29 | 中国科学院上海微系统与信息技术研究所 | 一种光膜转换器及其制备方法 |
FR3108440A1 (fr) * | 2020-03-23 | 2021-09-24 | Soitec | Procédé de préparation d’une couche mince |
CN111834520B (zh) * | 2020-06-29 | 2021-08-27 | 中国科学院上海微系统与信息技术研究所 | 一种表面均匀性优化的压电单晶薄膜制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11186187A (ja) * | 1997-12-22 | 1999-07-09 | Mitsubishi Materials Silicon Corp | Soi基板の製造方法 |
JP2000294754A (ja) * | 1999-04-07 | 2000-10-20 | Denso Corp | 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置 |
WO2004006326A1 (en) * | 2002-07-09 | 2004-01-15 | S.O.I.Tec Silicon On Insulator Technologies | Method of transferring of a layer of strained semiconductor material |
Family Cites Families (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4462847A (en) * | 1982-06-21 | 1984-07-31 | Texas Instruments Incorporated | Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition |
US4604304A (en) * | 1985-07-03 | 1986-08-05 | Rca Corporation | Process of producing thick layers of silicon dioxide |
US4722912A (en) * | 1986-04-28 | 1988-02-02 | Rca Corporation | Method of forming a semiconductor structure |
FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
JPH06318588A (ja) | 1993-03-11 | 1994-11-15 | Nec Corp | 半導体装置の製造方法 |
US6146979A (en) * | 1997-05-12 | 2000-11-14 | Silicon Genesis Corporation | Pressurized microbubble thin film separation process using a reusable substrate |
US5882987A (en) * | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
JP3412470B2 (ja) * | 1997-09-04 | 2003-06-03 | 三菱住友シリコン株式会社 | Soi基板の製造方法 |
FR2773261B1 (fr) * | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
FR2774510B1 (fr) * | 1998-02-02 | 2001-10-26 | Soitec Silicon On Insulator | Procede de traitement de substrats, notamment semi-conducteurs |
CN1241803A (zh) * | 1998-05-15 | 2000-01-19 | 佳能株式会社 | 半导体衬底、半导体薄膜以及多层结构的制造工艺 |
JP3697106B2 (ja) * | 1998-05-15 | 2005-09-21 | キヤノン株式会社 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
JP3358550B2 (ja) | 1998-07-07 | 2002-12-24 | 信越半導体株式会社 | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ |
DE60039875D1 (de) * | 1999-06-25 | 2008-09-25 | Massachusetts Inst Technology | Zyklisches thermisches ausheilverfahren zur reduktion von kristallversetzungen |
WO2001011930A2 (en) * | 1999-08-10 | 2001-02-15 | Silicon Genesis Corporation | A cleaving process to fabricate multilayered substrates using low implantation doses |
DE10031388A1 (de) * | 2000-07-03 | 2002-01-17 | Bundesdruckerei Gmbh | Handsensor für die Echtheitserkennung von Signets auf Dokumenten |
JP2004507084A (ja) * | 2000-08-16 | 2004-03-04 | マサチューセッツ インスティテュート オブ テクノロジー | グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス |
US6448152B1 (en) * | 2001-02-20 | 2002-09-10 | Silicon Genesis Corporation | Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer |
US6603156B2 (en) * | 2001-03-31 | 2003-08-05 | International Business Machines Corporation | Strained silicon on insulator structures |
US7238622B2 (en) * | 2001-04-17 | 2007-07-03 | California Institute Of Technology | Wafer bonded virtual substrate and method for forming the same |
US6593625B2 (en) * | 2001-06-12 | 2003-07-15 | International Business Machines Corporation | Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing |
US6717213B2 (en) * | 2001-06-29 | 2004-04-06 | Intel Corporation | Creation of high mobility channels in thin-body SOI devices |
US6649492B2 (en) * | 2002-02-11 | 2003-11-18 | International Business Machines Corporation | Strained Si based layer made by UHV-CVD, and devices therein |
US6562703B1 (en) * | 2002-03-13 | 2003-05-13 | Sharp Laboratories Of America, Inc. | Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content |
FR2839385B1 (fr) | 2002-05-02 | 2004-07-23 | Soitec Silicon On Insulator | Procede de decollement de couches de materiau |
US7335545B2 (en) * | 2002-06-07 | 2008-02-26 | Amberwave Systems Corporation | Control of strain in device layers by prevention of relaxation |
US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
US20030227057A1 (en) * | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
US7307273B2 (en) * | 2002-06-07 | 2007-12-11 | Amberwave Systems Corporation | Control of strain in device layers by selective relaxation |
WO2003105189A2 (en) | 2002-06-07 | 2003-12-18 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
US7074623B2 (en) * | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
US6953736B2 (en) * | 2002-07-09 | 2005-10-11 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Process for transferring a layer of strained semiconductor material |
US7018910B2 (en) * | 2002-07-09 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Transfer of a thin layer from a wafer comprising a buffer layer |
FR2842349B1 (fr) | 2002-07-09 | 2005-02-18 | Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon | |
WO2004009861A2 (en) | 2002-07-19 | 2004-01-29 | Asm America, Inc. | Method to form ultra high quality silicon-containing compound layers |
AU2003270040A1 (en) * | 2002-08-29 | 2004-03-19 | Massachusetts Institute Of Technology | Fabrication method for a monocrystalline semiconductor layer on a substrate |
FR2844634B1 (fr) * | 2002-09-18 | 2005-05-27 | Soitec Silicon On Insulator | Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon |
US6911379B2 (en) * | 2003-03-05 | 2005-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming strained silicon on insulator substrate |
US20060014363A1 (en) * | 2004-03-05 | 2006-01-19 | Nicolas Daval | Thermal treatment of a semiconductor layer |
US20140330535A1 (en) * | 2011-12-07 | 2014-11-06 | Koninklijke Philips N.V. | Method and apparatus for elevator motion detection |
-
2004
- 2004-03-05 FR FR0402340A patent/FR2867307B1/fr not_active Expired - Lifetime
-
2005
- 2005-02-16 US US11/058,992 patent/US7285495B2/en active Active
- 2005-03-07 WO PCT/FR2005/000543 patent/WO2005086228A1/fr active Application Filing
- 2005-03-07 EP EP05737041A patent/EP1726039A1/fr not_active Withdrawn
- 2005-03-07 CN CN200580014164A patent/CN100592493C/zh active Active
- 2005-03-07 CN CNA2005800071260A patent/CN1930674A/zh active Pending
- 2005-03-07 CN CN2005800141634A patent/CN1950937B/zh active Active
- 2005-03-07 KR KR1020067020808A patent/KR100910687B1/ko active IP Right Grant
- 2005-03-07 JP JP2007501320A patent/JP4876068B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11186187A (ja) * | 1997-12-22 | 1999-07-09 | Mitsubishi Materials Silicon Corp | Soi基板の製造方法 |
JP2000294754A (ja) * | 1999-04-07 | 2000-10-20 | Denso Corp | 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置 |
WO2004006326A1 (en) * | 2002-07-09 | 2004-01-15 | S.O.I.Tec Silicon On Insulator Technologies | Method of transferring of a layer of strained semiconductor material |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009200177A (ja) * | 2008-02-20 | 2009-09-03 | Denso Corp | グラフェン基板及びその製造方法 |
JP2010135539A (ja) * | 2008-12-04 | 2010-06-17 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
US8697544B2 (en) | 2008-12-04 | 2014-04-15 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing bonded wafer |
Also Published As
Publication number | Publication date |
---|---|
CN100592493C (zh) | 2010-02-24 |
FR2867307B1 (fr) | 2006-05-26 |
KR100910687B1 (ko) | 2009-08-04 |
KR20070088279A (ko) | 2007-08-29 |
WO2005086228A1 (fr) | 2005-09-15 |
EP1726039A1 (fr) | 2006-11-29 |
CN1930674A (zh) | 2007-03-14 |
JP4876068B2 (ja) | 2012-02-15 |
CN1950937B (zh) | 2010-06-16 |
US20050196936A1 (en) | 2005-09-08 |
CN1950937A (zh) | 2007-04-18 |
FR2867307A1 (fr) | 2005-09-09 |
CN1950938A (zh) | 2007-04-18 |
US7285495B2 (en) | 2007-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4876068B2 (ja) | スマートカット(登録商標)剥離後の熱処理方法 | |
JP4876067B2 (ja) | 採取薄膜の品質改善処理方法 | |
US20060014363A1 (en) | Thermal treatment of a semiconductor layer | |
KR101828635B1 (ko) | 경화층을 갖는 유리-상-반도체 기판 및 이를 제조하는 방법 | |
US7282449B2 (en) | Thermal treatment of a semiconductor layer | |
JP3900741B2 (ja) | Soiウェーハの製造方法 | |
US7833877B2 (en) | Method for producing a semiconductor substrate | |
WO2004064145A1 (ja) | Soiウエーハの製造方法及びsoiウエーハ | |
WO2002084738A1 (fr) | Plaquette de silicium sur isolant et procede de fabrication associe | |
JP2010538459A (ja) | 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用 | |
JP4855254B2 (ja) | 両面を有するドナーウェハから半導体材料の薄層を形成するための方法 | |
JP5249511B2 (ja) | Soq基板およびsoq基板の製造方法 | |
EP1571693A1 (en) | Method for manufacturing soi wafer | |
JP2008021992A (ja) | 接合界面安定化のための熱処理 | |
TWI430339B (zh) | 用於製備一多層結晶結構之方法 | |
JP2008066500A (ja) | 貼り合わせウェーハおよびその製造方法 | |
EP1831922B1 (en) | Method for obtaining a thin layer having a low density of holes | |
JP2012519372A (ja) | ドナー基板の引張り応力状態を低減させることを目的としたヘテロ構造を製造する方法 | |
JP2008263010A (ja) | Soi基板の製造方法 | |
KR100842848B1 (ko) | 반도체 층의 열처리 방법 | |
JP5096634B2 (ja) | 低いホール密度を有する薄層を得るための方法 | |
TW202347608A (zh) | 用於製作雙重絕緣體上半導體結構之方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110418 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111128 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4876068 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |