JP2008021992A - 接合界面安定化のための熱処理 - Google Patents

接合界面安定化のための熱処理 Download PDF

Info

Publication number
JP2008021992A
JP2008021992A JP2007164156A JP2007164156A JP2008021992A JP 2008021992 A JP2008021992 A JP 2008021992A JP 2007164156 A JP2007164156 A JP 2007164156A JP 2007164156 A JP2007164156 A JP 2007164156A JP 2008021992 A JP2008021992 A JP 2008021992A
Authority
JP
Japan
Prior art keywords
thin layer
rapid thermal
support substrate
bonding interface
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007164156A
Other languages
English (en)
Inventor
Eric Neyret
ネイレ エリック
Sebastien Kerdiles
ケルディレス セバスチャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2008021992A publication Critical patent/JP2008021992A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

【課題】半導体材料薄層の品質の低下をもたらすことなしに、半導体材料薄層と該薄層が転写される支持基板との間の接合界面を安定化させる技術の提供。
【解決手段】ドナー基板の厚さ方向の脆化領域を作製する工程；支持基板とドナー基板の接合工程；脆化領域のレベルにおいてドナー基板を分離して、ドナー基板の一部を支持基板上に転写し、支持基板上の薄層を形成する工程；支持基板上の薄層を含む構造物を、１回または複数回の急速熱アニーリング操作によって熱処理して、薄層と支持基板との間の接合界面を安定化する工程を含むことを特徴とする、基板上の半導体材料の薄層を含む構造物を製造するための方法。
【選択図】図２ｂ

Description

本発明は、
・ ドナー基板の厚さ方向の脆化領域を作製する工程；
・ 支持基板とドナー基板の接合工程；
・ 脆化領域のレベルにおいてドナー基板を分離して、ドナー基板の一部を支持基板上に転写し、支持基板上の薄層を形成する工程；
・ 支持基板上の薄層を含む構造物を熱処理して、薄層と支持基板との間の接合界面を安定化する工程
を含む、基板上の半導体材料薄層を含む構造物を製造するための方法に関する。
また、本発明は、前述のプロセスによって得られる構造物に関する。
前述のタイプの方法は既に知られている;たとえば、それらはSmart Cut（商標）の方法であり、後者は本発明の実施形態の好ましいモードに対応する。
Smart Cut（商標）法に関する詳細は非特許文献１に記載されている。
前述の方法は、支持基板上に有利に製造される半導体材料薄層を含む構造、特にＳｅＯＩ（絶縁体上の半導体）構造を可能にし、ここで、絶縁性層は半導体材料薄層および支持基板の間に挿入される。
前述の方法で得られる構造は、マイクロエレクトロニクス分野、光学分野および／またはオプトエレクトロニクス分野の用途において用いられ、典型的には、半導体材料薄層は部品を形成するための活性層として用いられる。
半導体材料薄層と支持基板との間の接合界面の安定化は、分離の後に得られる構造物に、本発明の用途の分野の要件および仕様に適合する機械的および電気的特性を与えるために必要であることが証明されている。
米国特許第６４０３４５０号明細書 米国特許出願公開第２００５／００４２８４０号明細書 Jean-Pierre Colinge、「Silicon-on-Insulator Technology: Material to VLSI, 2nd Edition」（Kluwer Academic Publishers）、５０および５１頁 W. P. Maszara、J. Electrochem. Soc., 138(1) (1991年1月）
特に、これは半導体材料薄層と支持基板との強い接着力を保証する。そのような接着力が欠如する場合には、電子部品を形成するための引き続く工程が、接合界面のレベルにおける半導体材料薄層の剥離をもたらす危険が存在する。
この点に関して、接合界面を少なくとも補強するための処理がない場合に、Smart Cut（商標）法にしたがって形成される構造物の分離直後のＨＦ浴への浸漬が、該構造物の周縁部の数ミクロンの径方向の区域における該構造物中の半導体材料薄層の分離、または半導体材料薄層の全体的な分離さえもたらす。
加えて、接合界面のレベルにおける接合の品質は、半導体の薄層中のキャリアの挙動を変化させやすい。したがって、満足できかつ再現性のある電気的性能を保証するためには、接合界面を安定化する必要がある。
該構造物の劈開面を製造し、Wright型溶液を用いて接合界面をエッチングすること（ＳｉＯ2／Ｓｉ界面の場合約１０秒間にわたる）によって、半導体材料薄層／支持基板の接合界面の適切な安定化を調べることができる。界面が安定化されていない場合、または不完全に安定化されている場合、エッチングは界面のレベルにおける相当数の欠陥を顕在化させ、あるいは界面の完全なエッチングをもたらす。逆に、界面が完全に安定化されている場合、欠陥は識別できない。
より正確には、本発明においては、Wrightエッチング後の接合界面の走査電子顕微鏡（ＳＥＭ）観察によって、それぞれ３μｍ幅を有する３つの領域に関して、それぞれの領域において１個以下の欠陥数が数えられることによって、界面が適切に安定化されているとみなす。
３つの領域（３μｍの幅を有する）において欠陥が存在しない界面は、完全に安定化されているとみなされるであろう。
領域（３μｍの幅を有する）あたり１つの欠陥が存在する界面は、弱く安定化されているものとみなされるであろう。しかしながら、この弱い安定化は本発明に用途の分野において満足すべきものであることが証明されるであろう。
最後に、領域（３μｍの幅を有する）あたり２つ以上の欠陥が存在する界面は、安定化されていないものとみなされるであろう。
図１ａは、完全に安定化され欠陥が存在しない、ＢＯＸ（埋め込み酸化物）酸化物／シリコンＳｉ界面を示す。一方、図１ｂは、不十分に安定化され、ＢＯＸ酸化物層とＳｉ基板との間に欠陥領域Ｚｄが存在する、ＢＯＸ／シリコンＳｉ界面を示す。この欠陥領域Ｚｄには、Wrightエッチングによって顕在化する欠陥が（ＳＥＭによって観察される領域当たり２個以上の数で）存在する。
接合界面の安定化の問題点の不完全な解決法が提案されてきている。それらは典型的には接合工程および分離工程の間の熱エネルギーの印加によって、あるいは、さらに接合工程の前に接合される表面の一方および／または他方の調整処理を実施することによって、ドナー基板と支持基板との間の「強い」接合を生じさせることを推奨する。
これらの解決法は、ドナー基板（および、詳細には、半導体材料薄層を有する）と支持基板との間の接合エネルギーを増大させることによって、接合を補強する。接合の補強は巨視的現象であり、接合エネルギーは、たとえばMaszaraブレード技術によって機械的に測定することができる。
この技術に関する記載は、非特許文献２中に見いだされる。
しかしながら、これらの解決法は、接合界面を安定化はさせない。安定化は、組み立てられた２つの基板間の原子結合（共有結合）の界面全体にわたる均一な確立を反映する微視的現象である。既に述べたように、Wright溶液を用いるエッチングは、これらの結合が確立されないこと、これらの結合の確立が非常に局所的であることさえも、化学的に顕在化させることができる。
言い換えると、安定化された接合界面は必然的に高い接合エネルギーを与えるが、その逆は真ではない。
半導体材料薄層と支持基板との間の接合界面の真の安定化をもたらすために、今日では、典型的には、半導体材料薄層の剥離およびドナー基板から支持基板への転写の後に得られる構造物に対して、熱処理が実施される。
より正確には、この処理は、数時間にわたり、少なくとも１０００℃の温度における、分離後に得られる構造物の炉中アニーリングである。
以下の明細書においては、この種の長時間にわたる熱処理を「安定化アニーリング」と呼ぶ。
たとえば、ＳｉＯ2／Ｓｉ接合の場合（典型的にはドナー支持体の表面に形成されるＳｉＯ2の層が、半導体材料薄層とＳｉ支持基板との間の絶縁層としての役割を果たすことを意図する）、安定化アニーリングは、分離後に得られる構造物を、２時間にわたって１１００℃の温度に暴露することから構成される。
加えて、このような安定化アニーリングの例を示す特許文献１を参照されたい。
しかしながら、そのような長時間にわたる安定化アニーリングを実施して接合界面を安定化させることからなる解決法は、完全には満足すべきものではない。
第１の理由は、半導体材料薄層は、数時間にわたる炉中安定化アニーリングに耐えられない。たとえば、そのようなアニーリングをシリコン薄層に適用した場合、ひずみが、該薄層の厚さ方向における転移型欠陥を発生させ、その結果としてひずみの緩和をもたらす可能性がある。
加えて、安定化アニーリングは、長時間（数時間）にわたる操作であり、したがって、相当の熱供給量(heat budget)（温度／継続時間の対）を与える。したがって、安定化アニーリングは、支持基板上の半導体材料薄層を含む構造物の製造プロセスを複雑化し、そのような構造物の製造費用を増大させる。
さらに、その実施に必要な装置によって、安定化アニーリングは、支持基板上の半導体材料薄層の構造物の品質を低下させる可能性がある。実際、温度が１０００℃を越える場合、構造物と該構造物を炉中に支持するための装置（「ボート」として知られる）との接点の端部のレベルに位置するひずみ領域の出現によって、「スリップライン」タイプの欠陥がもたらされる可能性がある。
さらに、安定化アニーリングが他の熱処理（特許文献２において提案されているような急速熱アニーリングのようなもの）と組み合わせられる場合に、この半導体材料薄層の品質低下現象（たとえばスリップラインの生成による）は増幅される。実際、そのような組み合わせは熱由来のひずみを相次いで発生させ、最終的に組み合わせられて半導体材料薄層の品質を低下させる。
したがって、数時間にわたる少なくとも１０００℃の温度における炉中で実施される分離後の安定化アニーリングに代わる技術、より正確には、前述の欠点をもたらすことなしに半導体材料薄層と該薄層が転写される支持基板との間の接合界面を安定化させる技術に対する要求が存在する。
本発明の目的はこの要求に応えることであり、本発明はこの要求に対して、
・ ドナー基板の厚さ方向の脆化領域を作製する工程；
・ 支持基板とドナー基板の接合工程；
・ 脆化領域のレベルにおいてドナー基板を分離して、ドナー基板の一部を支持基板上に転写し、支持基板上の薄層を形成する工程；
・ 支持基板上の薄層を含む構造物を熱処理して、薄層と支持基板との間の接合界面を安定化する工程
を含み、接合界面を安定化させるための熱処理工程を１回または複数回の急速熱アニーリング操作を行うことによって実施することを特徴とする、基板上の半導体材料を含む構造物を製造する方法を提案する。
この方法のいくつかの好ましい態様は、以下の通りであるが、それらに限定されるものではない。
・ 分離の後に、本方法は、薄層の膜厚減少工程をさらに含む。
・ 膜厚減少工程は、第１の急速熱アニーリング操作の後に行われる。
・ 膜厚減少工程は、１０００℃以下の温度において実施される熱処理操作を含む。
・ 膜厚減少工程の熱処理は、８００℃と１０００℃との間、好ましくは９５０℃の温度において実施される、分離後に得られる構造物の酸化である。
・ 分離後に得られる構造物の酸化に続いて、脱酸素化(desoxidation)を実施して、酸化操作中に形成された酸化物の層を除去する。
・ 接合界面を安定化させるための熱処理工程は、少なくとも２回の急速熱アニーリング操作を行うことによって実施され、膜厚減少工程は前記２回の急速熱アニーリング操作の間に実施される。
・ 急速熱アニーリング操作は、分離後に得られる構造物を、実質的に５〜６０秒間にわたって、実質的に１２００〜１２５０℃の温度にさらすことによって実施される。
・ さらに、本発明の方法は、分離の前に実施される接合エネルギー向上工程を含み、接合界面を安定化させるための熱処理工程は、少なくとも１回の急速熱アニーリング操作を行うことによって実施される。
・ 接合エネルギー向上工程は、接合前に行われ、接合される表面の一方および／または他方のプラズマ処理からなる。
・ プラズマへの暴露の継続時間は、５〜６０秒間の間であり、優先的には約３０秒間である。
・ プラズマは、１５０〜２８００ｍＷ／ｃｍ2、優先的には約７５０ｍＷ／ｃｍ2の単位面積当たりの高周波電力の印加によって開始および維持される。
・ 急速熱アニーリングは、分離後に得られる構造物を、５〜６０秒の間、優先的には約３０秒の期間にわたって、実質的に１２００℃に等しい温度にさらすことによって実施される。
本発明の他の態様、目的および利点は、添付の図面を参照するとともに、非制限的な例を提供する以下の本発明の好ましい実施形態の詳細な説明を読んだときにより明確になるであろう。
上記において既に説明したように、本発明は、支持基板上の半導体材料薄層を含む構造物の製造に関連し、該薄層は、あらかじめ作製された脆化領域の厚さ方向のドナー支持体のレベルにおける分離によって得られる。
脆化領域は、原子種の打ち込みによって、または多孔性層の形成によって、あるいは、ドナー基板の機械的結合を局所的に脆弱化させることができる他の方法によってさえ、転写される半導体材料薄層の厚さに近いかまたはそれ以上の深さにおいて、ドナー基板の厚さ方向に作製することができる。
次いで、支持基板とドナー基板の密着および分子接着によって、接合を達成する。
次いで、典型的には熱エネルギーおよび／または機械的エネルギーの印加によって、ドナー基板を脆化領域のレベルにおいて分離し、ドナー基板の一部を支持基板へと転写し、支持基板上の薄層を形成する。
さらに、本発明の方法は、分離後に得られる構造物の熱処理工程を含み、半導体材料薄層と支持基板との接合界面を安定化させる。
より正確には、本発明は、安定化アニーリング、すなわち数時間にわたる少なくとも１０００℃の温度における炉中アニーリングを用いることなしに、接合界面を安定化させる技術に関する。
この目的のために、本発明は、分離後に、１回または複数回のＲＴＡ（急速熱アニーリング）型の操作を行うことによる接合界面安定化のための熱処理工程を実施することを提案する。
本出願人は、非常に驚くべきことには、これまで必要であると考えられていたよりも全く短い継続時間の熱安定化処理（典型的には、３０分を超える継続時間にわたる１０００℃を超える温度におけるアニーリング）を実施することによって、接合界面を安定化させることができることを見いだした。
本発明の意味における安定化された界面とは、Wrightエッチング後の微視的欠陥が限界密度（典型的にはＳＥＭ顕微鏡によって観察される（３μｍの幅を有する）領域毎1個の欠陥）未満の密度で存在する界面と意味するものと理解されることを想起されたい。
本発明の範囲内において、急速アニーリングは、ＲＴＡを実施するのに慣用的に用いられているタイプの炉中で実施することができる。急速アニーリングをエピタキシーフレーム中で実施してもよい。
急速アニーリングは、制御された雰囲気中で実施される。これは、水素およびアルゴンの混合物を含む雰囲気、純アルゴンの雰囲気、純水素の雰囲気、または塩化水素酸を含む雰囲気でさえあってもよい。
一般的に、ＲＴＡ操作は、最小限の供給量よりも大きい熱供給量（継続時間／温度の組）を与えるような方法で行われる。ＲＴＡ温度は、典型的には、約数秒〜数分にわたって１０００℃超に維持されなければならない。
安定化工程は、優先的には、分離の後に、半導体材料薄層の膜厚減少工程と組み合わせて実施される。
この膜厚減少工程は、支持基板上に転写された半導体材料薄層の厚さを減少させて、半導体材料薄層を最終構造物において望ましい厚さにすることを可能にする。
加えて、いわゆる膜厚減少機能に加えて、膜厚減少工程は、特に引き続くＲＴＡ操作中の該層の平滑性の観点において、半導体材料薄層の表面を調整することも可能にする。
膜厚減少工程は、優先的には安定加熱処理工程の後に行われるが、それに限定されるものではない。
膜厚減少工程は、優先的には、半導体材料の酸加熱処理を行うこと（半導体材料薄層上に酸化物層が形成される）、次いで脱酸素化工程を行うこと（酸化の際に形成された酸化物層を除去すること）によって行われる。脱酸素化工程は、たとえば、構造物を数分間にわたって１０％または２０％フッ化水素酸溶液中に浸漬することによって行われる。
酸化は、たとえば気体状酸素下で構造物を加熱することによって実施される。いずれにせよ、熱酸化は、たとえば１０００℃以下の温度、８００℃と１０００℃との間の温度、好ましくは９５０℃の温度で実施される。
１０００℃以下の温度で膜厚減少工程を行うことは、スリップラインの発生を限界内に留めることを可能にすることに注意されたい。
膜厚減少工程は、酸化／脱酸素化の実施形態には限定されない。膜厚減少工程を、他の方法によって、たとえば半導体材料薄層のドライエッチングを行うことによって、１０００℃以下の温度においてエッチング雰囲気（たとえば、ＨＣｌ）中でアニーリングを行うことによって実施してもよい。
本発明の方法の第１の好ましい実施形態によれば、長時間にわたる安定化アニーリングは、少なくとも２回のＲＴＡ急速熱アニーリング操作を行うことに置換される。
より正確には、ここで、２回のＲＴＡ操作は、安定化アニーリングが慣用的に実施される温度よりも高い温度によって行われる。
分離後に得られる構造物を２時間にわたって１１００℃の温度にさらすことによる慣用のＳｉＯ2／Ｓｉ接合界面の安定化を例にとると、本発明の範囲内では、２回のＲＴＡ操作は、それぞれ３０秒の継続時間および１２００℃の温度において実施される。
しかしながら、本発明は、ＲＴＡ操作のそれぞれに関してこの熱供給量（３０秒／１２００℃）に限定されるものではなく、ＲＴＡ操作の実施は、
・ １２００℃超、典型的には約１２５０℃までの温度、および／または
・ ５秒超、典型的には６０秒までの継続時間
にも関する。
第１の実施形態の優先的変形の範囲内において、薄層の膜厚減少工程はそれぞれのＲＴＡ操作の間に実施される。ここで、膜厚減少工程は、１０００℃以下の温度における熱酸化、引き続く脱酸素化の実施によって行われる。
本発明に方法の第２の好ましい実施形態によれば、安定化アニーリングは、
・ 分離前に実施される接合エネルギー向上工程、および
・ 分離後の少なくとも１回の急速熱アニーリング操作を行うことによって実施される接合界面の安定化工程
の組み合わせの実施により置換される。
好ましくは、接合エネルギー向上工程は、接合前に行われ、接合される表面の一方および／または他方のプラズマ処理からなる。
したがって、この変形の範囲内において、ドナー基板（半導体材料薄層および支持基板の間に挿入される絶縁層として用いられる酸化物層を形成するような方法で酸化されるまたは酸化されていない）および／またはドナー基板（同様の理由で酸化されているまたは酸化されていない）を、接合するべき面を密着させる前に、プラズマにさらす。
プラズマに対する暴露の継続時間は、５秒と６０秒との間であり、典型的には約３０秒である。
ドライエッチングを実施するためにマイクロエレクトロニクス分野において慣用的に用いられている装置を、プラズマ処理工程を行うために用いることができる。特に、これはＲＩＥ（反応性イオンエッチング）タイプのエッチングを実施することができる装置である。
プラズマ処理は、真空チャンバ内、または大気圧においてさえ実施することができる。
純粋なガス（典型的にはＯ2、および可能であればＮ2、ＨｅまたはＡｒ）または気体状混合物を、５０〜５００ｓｃｃｍのオーダーの流速で、１０〜２００ｍＴｏｒｒ（典型的には５０ｍＴｏｒｒ）の圧力を確立するような方法で、チャンバ内に導入する。
プラズマは、１５０〜２８００ｍＷ／ｃｍ2の範囲内、典型的には７５０ｍＷ／ｃｍ2のオーダーの単位表面積当たりの高周波電力（あるいは、３００ｍｍ径のウェーハの形態の基板に関して、１００〜２０００Ｗおよび典型的には５００Ｗのオーダー）の印加によって、開始および維持される。
プラズマ処理は、温度に関して、接合界面をより容易に安定化させる。したがって、前述の条件にしたがって接合が行われる前に、接合される表面の一方および／または他方のプラズマ処理が行われる場合、接合界面の安定加熱処理工程は、５秒と６０秒との間、典型的には３０秒の継続時間にわたる、１２００℃におけるＲＴＡ型急速熱アニーリングを実施することから構成される。
第２の実施形態の優先的変形の範囲内において、薄層の膜厚減少工程はＲＴＡ操作の後に実施される。ここで、膜厚減少は、１０００℃以下の温度における熱酸化、引き続く脱酸素化の実施によって行われる。
第２の実施形態の一般的記載に立ち戻って、分離前の接合エネルギー向上工程の実施は、分離後に実施される急速熱アニーリングが接合界面を容易に安定化させる能力に影響を与えることが観察される。
したがって、第１の実施形態の範囲内のＲＴＡアニーリングよりも少ない熱供給量で、ＲＴＡアニーリングを実施することができる。したがって、第２の実施形態のＲＴＡアニーリングは、第１の実施形態のＲＴＡアニーリングよりも迅速に（前述の例の場合）、または第１の実施形態のＲＴＡアニーリングよりも低い温度で実施することができる。
加えて、第２の実施形態の範囲内では、第１の実施形態の範囲において必要な操作の数よりも少ない数の急速熱アニーリング操作を行うことによって、接合界面を高度に安定化することが可能である。接合界面を高度に安定化させるためには、第１の実施形態の範囲において２回のＲＴＡ操作が必要であることが証明されているのに対して、第２の実施形態の範囲内では、典型的には単一回のＲＴＡ操作のみが実施される。
この理由により、図２ａ〜図２ｃは、接合界面の安定化を例示し、それぞれは以下のものを示す。
・ 図２ａ：（図１ａと同様に）１１００℃における２時間にわたる慣用の安定化の実施により高度に安定された酸化物／シリコン界面。
・ 図２ｂ：第１の実施形態の優先的変形に準拠して、３０秒間にわたる１２００℃の温度における２回のＲＴＡ操作、その間に挿入される１０００℃以下の温度にける熱酸化によって実施される膜厚減少工程の実施によって、弱く安定化された酸化物／シリコン界面。
・ 図２ｃ：第１の実施形態の優先的変形に準拠して、プラズマ処理の形態の分離前の接合エネルギー向上工程、分離後のＲＴＡシーケンス（１２００℃／３０秒）および１０００℃以下の温度における熱酸化膜厚減少工程の実施によって、高度に安定化された酸化物／シリコン界面。
図２ｂにおいて、接合界面の安定化（Wrightエッチングにより顕在化されるようなもの）は完全ではなく、低密度の欠陥が事実上検出される。しかしながら、この低密度の欠陥の存在は、得られた安定化が本発明の用途の分野において満足すべきものであることが証明されているので、有害ではない。
最後に、分離後に行う操作（優先的なＲＴＡ／膜厚減少／ＲＴＡ、およびプラズマ＋ＲＴＡ／膜厚減少シーケンス操作のようなもの）を、追加の工程（たとえば、典型的には酸化／脱酸素化の形態である、追加の膜厚減少工程）を依然として１０００℃以下の温度において実施することによって完了することができる。
したがって、本発明の方法は、接合界面を安定化させるための１回または複数回の急速熱アニーリング操作を除いて、１０００℃または優先的には９５０℃を超える温度を用いる工程を含まない。すなわち、接合界面を安定化させるための１回または複数回の急速熱アニーリング工程を除いて、プロセス全体中の工程の組に関して、温度は１０００℃未満、または優先的には９５０℃未満に維持される。したがって、ＲＴＡ工程に付加される１０００℃を超える温度における熱酸化および処理は完全に抑制される。特に、脆化領域のレベルにおけるドナー基板の分離後は、温度は１０００℃未満、または優先的には９５０℃未満に維持される。
完全に安定化され欠陥が存在しない、ＢＯＸ（埋め込み酸化物）酸化物／シリコンＳｉ界面を示す図である。 不十分に安定化され、ＢＯＸ酸化物層とＳｉ基板との間に欠陥領域Ｚｄが存在する、ＢＯＸ／シリコンＳｉ界面を示す図である。 慣用の安定化アニーリングを行うことによって安定化された接合界面を示す図である。 本発明の方法の可能な実施形態を行うことによって安定化された界面を示す図である。 本発明の方法の可能な実施形態を行うことによって安定化された界面を示す図である。

Claims (15)

  1. ・ ドナー基板の厚さ方向の脆化領域を作製する工程；
    ・ 支持基板とドナー基板の接合工程；
    ・ 脆化領域のレベルにおいてドナー基板を分離して、ドナー基板の一部を支持基板上に転写し、支持基板上の薄層を形成する工程；
    ・ 支持基板上の薄層を含む構造物を熱処理して、薄層と支持基板との間の接合界面を安定化する工程
    を含み、接合界面を安定化するための熱処理工程は１回または複数回の急速熱アニーリング操作を行うことによって実施されることを特徴とする、基板上の半導体材料の薄層を含む構造物を製造するための方法。
  2. 前記薄層の膜厚減少工程をさらに含むことを特徴とする請求項１に記載の方法。
  3. 前記膜厚減少工程は、第１の急速熱アニーリング操作の後に行われることを特徴とする請求項２に記載の方法。
  4. 前記膜厚減少工程は、１０００℃以下の温度で実施される熱処理を含むことを特徴とする請求項２または３に記載の方法。
  5. 前記膜厚減少工程のための熱処理は、８００℃と１０００℃との間、好ましくは９５０℃において実施される、分離後の構造物の酸化であることを特徴とする請求項４に記載の方法。
  6. 前記分離後の構造物の酸化に引き続いて、脱酸素化を実施して、酸化操作中に形成された酸化物の層を除去することを特徴とする請求項５に記載の方法。
  7. 接合界面を安定化するための熱処理工程は少なくとも２回の急速熱アニーリングを行うことによって実施され、前記膜厚減少工程は前記２回の急速熱アニーリング操作の間に実施されることを特徴とする請求項２から６のいずれかに記載の方法。
  8. 急速熱アニーリング操作は、実質的に１２００℃と１２５０℃との間の温度に、実質的に５秒と６０秒との間の継続時間にわたって、脱離後に得られる構造物をさらすことを特徴とする請求項７に記載の方法。
  9. 分離前に実施される接合エネルギー向上工程をさらに含み、接合界面を安定化するための熱処理工程は少なくとも１回の急速熱アニーリングを行うことによって実施されることを特徴とする請求項２から６のいずれかに記載の方法。
  10. 前記接合エネルギー向上工程は、接合工程の前に実施され、および接合される表面の一方および／または他方のプラズマ処理から構成されることを特徴とする請求項９に記載の方法。
  11. プラズマに対する暴露の継続時間は５秒と６０秒との間であり、優先的には約３０秒であることを特徴とする請求項１０に記載の方法。
  12. プラズマは、１５０ｍＷ／ｃｍ2と２８００ｍＷ／ｃｍ2との間、優先的には約７５０ｍＷ／ｃｍ2の単位面積当たりの高周波電力の印加によって開始および維持されることを特徴とする請求項１０または１１に記載の方法。
  13. 急速熱アニーリング操作は、実質的に１２００℃に等しい温度に、５秒と６０秒との間、優先的には約３０秒の継続時間にわたって、分離後に得られる構造物をさらすことを特徴とする請求項９から１２のいずれかに記載の方法。
  14. 接合界面を安定化するための１回または複数回の急速熱アニーリング操作の後に、温度を１０００℃未満、または優先的には９５０℃未満に維持することを特徴とする請求項１から１３のいずれかに記載の方法。
  15. 方法全体と接合界面を安定化するための１回または複数回の急速熱アニーリング操作との差に相当するプロセス工程において、温度を１０００℃未満、または優先的には９５０℃未満に維持することを特徴とする請求項１４に記載の方法。
JP2007164156A 2006-07-13 2007-06-21 接合界面安定化のための熱処理 Pending JP2008021992A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0606440A FR2903809B1 (fr) 2006-07-13 2006-07-13 Traitement thermique de stabilisation d'interface e collage.

Publications (1)

Publication Number Publication Date
JP2008021992A true JP2008021992A (ja) 2008-01-31

Family

ID=37745927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007164156A Pending JP2008021992A (ja) 2006-07-13 2007-06-21 接合界面安定化のための熱処理

Country Status (8)

Country Link
US (3) US8216916B2 (ja)
EP (2) EP1879225A1 (ja)
JP (1) JP2008021992A (ja)
KR (1) KR100890792B1 (ja)
CN (1) CN101106073B (ja)
FR (1) FR2903809B1 (ja)
SG (1) SG139621A1 (ja)
TW (1) TWI344206B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012507167A (ja) * 2008-10-30 2012-03-22 ソイテック 半導体薄膜のスタックを製造する方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2895563B1 (fr) * 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
FR2903809B1 (fr) * 2006-07-13 2008-10-17 Soitec Silicon On Insulator Traitement thermique de stabilisation d'interface e collage.
US9406574B1 (en) 2007-08-09 2016-08-02 Cypress Semiconductor Corporation Oxide formation in a plasma process
US8119538B1 (en) * 2007-08-09 2012-02-21 Cypress Semiconductor Corporation Oxide formation in a plasma process
EP2161741B1 (en) * 2008-09-03 2014-06-11 Soitec Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density
FR2938119B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de detachement de couches semi-conductrices a basse temperature
US7927975B2 (en) * 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2989516B1 (fr) 2012-04-11 2014-04-18 Soitec Silicon On Insulator Procede de fabrication d'une structure soi mettant en oeuvre deux rta
CN111312852B (zh) * 2019-11-26 2020-10-20 中国科学院上海微系统与信息技术研究所 氧化镓半导体结构、日盲光电探测器及制备方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729911A (ja) * 1993-07-07 1995-01-31 Toshiba Corp 半導体基板とその製造方法
JPH09315811A (ja) * 1996-03-22 1997-12-09 Sanyo Electric Co Ltd 非晶質半導体及びその製造方法並びに光起電力装置
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000196047A (ja) * 1998-12-25 2000-07-14 Shin Etsu Handotai Co Ltd Ｓｏｉ基板及びその製造方法
WO2003046993A1 (fr) * 2001-11-29 2003-06-05 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes soi
JP2004538627A (ja) * 2001-07-04 2004-12-24 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 表面しわを減少させる方法
WO2005022610A1 (ja) * 2003-09-01 2005-03-10 Sumco Corporation 貼り合わせウェーハの製造方法
WO2005024917A1 (ja) * 2003-09-08 2005-03-17 Sumco Corporation 貼り合わせウェーハの製造方法
WO2005027217A1 (ja) * 2003-09-08 2005-03-24 Sumco Corporation Ｓｏｉウェーハおよびその製造方法
JP2006005127A (ja) * 2004-06-17 2006-01-05 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
WO2006070220A1 (en) * 2004-12-28 2006-07-06 S.O.I.Tec Silicon On Insulator Technologies Method for obtaining a thin layer having a low density of holes
JP2006527479A (ja) * 2003-06-06 2006-11-30 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 少なくとも一つの支持基板と極薄層とを備えた構造体の製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3332137A (en) 1964-09-28 1967-07-25 Rca Corp Method of isolating chips of a wafer of semiconductor material
US3355636A (en) 1965-06-29 1967-11-28 Rca Corp High power, high frequency transistor
US3997381A (en) 1975-01-10 1976-12-14 Intel Corporation Method of manufacture of an epitaxial semiconductor layer on an insulating substrate
FR2542500B1 (fr) 1983-03-11 1986-08-29 Thomson Csf Procede de fabrication d'un dispositif semiconducteur du type comprenant au moins une couche de silicium deposee sur un substrat isolant
US4649627A (en) 1984-06-28 1987-03-17 International Business Machines Corporation Method of fabricating silicon-on-insulator transistors with a shared element
US4794217A (en) 1985-04-01 1988-12-27 Qing Hua University Induction system for rapid heat treatment of semiconductor wafers
US4601779A (en) 1985-06-24 1986-07-22 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
US4704785A (en) 1986-08-01 1987-11-10 Texas Instruments Incorporated Process for making a buried conductor by fusing two wafers
US4771016A (en) 1987-04-24 1988-09-13 Harris Corporation Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor
JPH09260618A (ja) 1996-03-19 1997-10-03 Nippon Telegr & Teleph Corp <Ntt> Ｓｏｉ基板の製造方法
US6162705A (en) * 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
US6236454B1 (en) * 1997-12-15 2001-05-22 Applied Materials, Inc. Multiple beam scanner for an inspection system
FR2777115B1 (fr) 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JP3697106B2 (ja) 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP2002524845A (ja) * 1998-09-02 2002-08-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体
JP3911901B2 (ja) 1999-04-09 2007-05-09 信越半導体株式会社 Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法
US6846718B1 (en) * 1999-10-14 2005-01-25 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer and SOI wafer
JP4307825B2 (ja) 2002-08-28 2009-08-05 リンテック株式会社 半導体ウエハの保護構造、半導体ウエハの保護方法、これらに用いる積層保護シートおよび半導体ウエハの加工方法
US20040060899A1 (en) * 2002-10-01 2004-04-01 Applied Materials, Inc. Apparatuses and methods for treating a silicon film
JP4670224B2 (ja) * 2003-04-01 2011-04-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2005005674A (ja) * 2003-05-21 2005-01-06 Canon Inc 基板製造方法及び基板処理装置
EP1542275A1 (en) * 2003-12-10 2005-06-15 S.O.I.TEC. Silicon on Insulator Technologies S.A. A method for improving the quality of a heterostructure
JP2006013179A (ja) 2004-06-28 2006-01-12 Sumco Corp Ｓｏｉウェーハの製造方法
JP4934966B2 (ja) * 2005-02-04 2012-05-23 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
FR2895563B1 (fr) * 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
FR2896619B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
FR2903809B1 (fr) * 2006-07-13 2008-10-17 Soitec Silicon On Insulator Traitement thermique de stabilisation d'interface e collage.

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0729911A (ja) * 1993-07-07 1995-01-31 Toshiba Corp 半導体基板とその製造方法
JPH09315811A (ja) * 1996-03-22 1997-12-09 Sanyo Electric Co Ltd 非晶質半導体及びその製造方法並びに光起電力装置
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000196047A (ja) * 1998-12-25 2000-07-14 Shin Etsu Handotai Co Ltd Ｓｏｉ基板及びその製造方法
JP2004538627A (ja) * 2001-07-04 2004-12-24 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 表面しわを減少させる方法
WO2003046993A1 (fr) * 2001-11-29 2003-06-05 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes soi
JP2006527479A (ja) * 2003-06-06 2006-11-30 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 少なくとも一つの支持基板と極薄層とを備えた構造体の製造方法
WO2005022610A1 (ja) * 2003-09-01 2005-03-10 Sumco Corporation 貼り合わせウェーハの製造方法
WO2005024917A1 (ja) * 2003-09-08 2005-03-17 Sumco Corporation 貼り合わせウェーハの製造方法
WO2005027217A1 (ja) * 2003-09-08 2005-03-24 Sumco Corporation Ｓｏｉウェーハおよびその製造方法
JP2006005127A (ja) * 2004-06-17 2006-01-05 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
WO2006070220A1 (en) * 2004-12-28 2006-07-06 S.O.I.Tec Silicon On Insulator Technologies Method for obtaining a thin layer having a low density of holes
JP2008526010A (ja) * 2004-12-28 2008-07-17 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 低いホール密度を有する薄層を得るための方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012507167A (ja) * 2008-10-30 2012-03-22 ソイテック 半導体薄膜のスタックを製造する方法

Also Published As

Publication number Publication date
EP2256798A1 (fr) 2010-12-01
US20080014713A1 (en) 2008-01-17
US7863158B2 (en) 2011-01-04
FR2903809A1 (fr) 2008-01-18
TWI344206B (en) 2011-06-21
US8216916B2 (en) 2012-07-10
US20080014718A1 (en) 2008-01-17
FR2903809B1 (fr) 2008-10-17
TW200805625A (en) 2008-01-16
CN101106073B (zh) 2012-05-30
CN101106073A (zh) 2008-01-16
US8461018B2 (en) 2013-06-11
SG139621A1 (en) 2008-02-29
KR100890792B1 (ko) 2009-03-31
EP1879225A1 (fr) 2008-01-16
KR20080007094A (ko) 2008-01-17
US20110233720A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
JP4479010B2 (ja) 半導体基板の熱処理方法
JP2008021992A (ja) 接合界面安定化のための熱処理
TWI567825B (zh) 製造絕緣體上矽結構之方法
JP2009111381A (ja) 微細な埋め込み絶縁層を有するｓｏｉ基板
JP2008021971A (ja) 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法
JP5064692B2 (ja) Ｓｏｉ基板の製造方法
US8623740B2 (en) Method of detaching semi-conductor layers at low temperature
JP2008153411A (ja) Ｓｏｉ基板の製造方法
JP2003510799A (ja) マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板
JP5284576B2 (ja) 半導体基板の製造方法
TWI355711B (en) Method of producing simox wafer
TW201011833A (en) Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density
JP2008130884A (ja) Ｓｏｑ基板およびｓｏｑ基板の製造方法
US7972937B2 (en) Method for producing semiconductor substrate
TW201140662A (en) Method for the preparation of a multi-layered crystalline structure
JP2008177531A (ja) ダブルプラズマｕｔｂｏｘ
JP2006202989A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP6643873B2 (ja) ２枚の基板を積層する方法
JP2009283582A (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JP5019852B2 (ja) 歪シリコン基板の製造方法
JP2016508291A (ja) 多層半導体デバイス作製時の低温層転写方法
JP2009295667A (ja) 貼り合わせウェーハの製造方法
JP2007317867A (ja) 半導体基板の製造方法
KR102562239B1 (ko) 반도체 도너 기판으로부터의 층 전이를 용이하게 하는 광 지원형 소판 형성
JPH10335617A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110609

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120214