JPH09260618A - Soi基板の製造方法 - Google Patents

Soi基板の製造方法

Info

Publication number
JPH09260618A
JPH09260618A JP6264996A JP6264996A JPH09260618A JP H09260618 A JPH09260618 A JP H09260618A JP 6264996 A JP6264996 A JP 6264996A JP 6264996 A JP6264996 A JP 6264996A JP H09260618 A JPH09260618 A JP H09260618A
Authority
JP
Japan
Prior art keywords
concentration
temperature
heat treatment
silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6264996A
Other languages
English (en)
Inventor
Hideyuki Unno
秀之 海野
Kazuo Imai
和雄 今井
Kiyoshi Mitani
清 三谷
Koji Aga
浩司 阿賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Shin Etsu Handotai Co Ltd
Original Assignee
Nippon Telegraph and Telephone Corp
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Shin Etsu Handotai Co Ltd filed Critical Nippon Telegraph and Telephone Corp
Priority to JP6264996A priority Critical patent/JPH09260618A/ja
Publication of JPH09260618A publication Critical patent/JPH09260618A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 安定した接着強度を得られるとともに、埋め
込み絶縁膜上のシリコン層の膜厚均一性を向上させるこ
とを目的とする。 【解決手段】 活性層側ウェハ15と、シリコンウェハ
16の表面を熱酸化することでシリコン酸化膜17を形
成した支持ウェハ13とを貼り合わせる。この張り合わ
せの後、接着強度を高めるために熱処理を行う。この熱
処理を、例えば、急速昇温・急速降温炉(RTA炉)を
用い、窒素雰囲気あるいは酸素雰囲気中で熱処理をおこ
なう。このように急速昇温した後で急速降温する熱処理
により、不純物の拡散を抑制した上で、張り合わせ強度
を強固にする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、張り合わせによ
るSOI基板の製造方法に関する。
【0002】
【従来の技術】SOI(Silicon on Insulator)基板の
製造方法として、張り合わせ法がある。この張り合わせ
法の中に、高濃度にボロン(不純物)を添加した層をエ
ッチングストップ層としてSOI基板を製造する方法が
ある。以下、この製造方法について簡単に説明する。ま
ず、低濃度あるいは中濃度のシリコン基板表面へ、拡散
法あるいはイオン注入法によりp形不純物であるボロン
を添加して、所望の厚さの高濃度不純物層を形成する。
【0003】そして、この高濃度不純物層を表面に形成
したシリコン基板の高濃度不純物層と、あらかじめ酸化
膜(絶縁膜)を表面に形成してある支持基板の酸化膜面
とを張り合わせる。次に、シリコン基板側より水酸化カ
リウム溶液などによりウエットエッチングすることで、
シリコン基板をエッチング除去すると、高濃度不純物層
がエッチングされずに残る。そして、この支持基板の酸
化膜上に残った高濃度不純物層中のボロンを、還元性雰
囲気中の熱処理により除去すれば、酸化膜を埋め込み絶
縁膜とした上に所望の厚さのシリコン層(活性層)が形
成されたSOI基板を得ることができる。
【0004】ここで、上述の張り合わせを室温でおこな
った場合、両基板の張り合わせる表面が鏡面となってい
れば、その表面のOH基による水素結合により張り合わ
せができる。しかし、その接着強度は弱く、人間の手で
も容易に剥がせる程度の接着力であり、このままでは実
使用に用いることはできない。そこで、シリコン基板と
支持基板との接着性を上げるために、熱処理が必要とな
る。
【0005】図5は、上述のシリコン基板と支持基板と
を張り合わせたものを、バッチ処理方式による電気炉を
用いて加熱処理した場合の、張り合わせ強度の変化を示
す特性図である。この場合、処理雰囲気はウエット酸素
雰囲気であり、熱処理時間はすべて1時間とした。ま
た、張り合わせ強度は、ブレード法で測定した。図5に
示されているように、熱処理温度が900℃までは、張
り合わせ強度は緩やかに増加するが、1000℃を越え
ると急に張り合わせ強度が強くなる。1000℃以上に
なると、張り合わせ界面でSiの脱水縮合反応の進行が
促進され、シロキサン結合が増加するためである。
【0006】また、1000℃以上の熱処理とすること
で、基板の接着界面に存在する水によって局所的未接着
であった領域(ボイド)も、脱水縮合反応により接着を
阻害していた水が分解してボイドが消滅し、良好な接着
面を得ることができる。従って、安定な接着面を得られ
る接着強度は、おおよそ1000℃以上の熱処理で得ら
れることがわかる。これまで、シリコン基板間の接着
は、1100℃以上の高温で充分に余裕を持った熱処理
でおこなわれるのが一般的であった。
【0007】
【発明が解決しようとする課題】しかし、張り合わせの
温度が1000℃を越えると、エッチングストップ層と
して用いた高濃度不純物層の不純物の、低濃度のシリコ
ン基板側への再拡散が顕著となる。このため、エッチス
トップのための高濃度不純物層の不純物濃度が低下し、
高濃度不純物層とシリコン基板との間の濃度勾配が穏や
かになってしまう。上述した通常のSOI基板製造工程
では、高濃度不純物層のボロンの濃度が5×1019cm
-3以上で、かつ、高濃度不純物層とシリコン基板との間
の濃度変化が急峻であるほど、選択エッチングの選択性
が向上し、エッチストップ後に埋め込み絶縁膜上に残さ
れる高濃度不純物層の膜厚均一性が向上する。
【0008】前述したように高濃度不純物層を形成した
後で熱処理を加えた場合の、高濃度不純物層のボロン濃
度の変化を、プロセスシミュレーションTSUPREM
−4を用いて調査した。このときの熱処理条件は、一般
的に広く用いられているバッチ式の電気炉を想定して、
窒素雰囲気中で60分とし、熱処理温度を変化させた。
この熱処理は、前述した張り合わせ時の熱処理に相当す
る。図6は、その結果を示す特性図であり、横軸が高濃
度不純物層が形成されているシリコン基板表面からの深
さである。なお、縦軸は対数目盛である。
【0009】同図において、61は熱処理をしていない
状態の不純物濃度のプロファイル、62は処理温度90
0℃の場合のプロファイル、63は処理温度950℃の
場合のプロファイル、64は処理温度1000℃の場合
のプロファイル、65は処理温度1050℃の場合のプ
ロファイルである。同図より明らかなように、プロファ
イル62に示すように900℃の熱処理では余り変化は
ない。
【0010】しかし、熱処理温度が高いほど、濃度プロ
ファイルが穏やかな変化となっている。特に1000℃
の処理の結果を示すプロファイル64においては、高濃
度不純物層における不純物濃度の低下が顕著である。そ
して、高濃度シリコン層とシリコン基板の低濃度の領域
との境界における濃度変化は緩やかになっていく。従っ
て、前述したように、膜厚均一性を得るために濃度変化
を急峻にしておくためには、張り合わせのための熱処理
温度を900℃程度と1000℃未満でおこなわなくて
はならない。これでは、安定した接着強度を得ることが
できない。
【0011】この発明は、以上のような問題点を解消す
るためになされたものであり、安定した接着強度を得ら
れるとともに、埋め込み絶縁膜上のシリコン層の膜厚均
一性を向上させることを目的とする。
【0012】
【課題を解決するための手段】この発明のSOI基板の
製造方法は、第1の半導体基板と表面に絶縁膜を有する
第2の半導体基板とを高濃度半導体層を介して張り合わ
せた後で、張り合わせた第1と第2の半導体基板を、所
定の温度まで所定時間内に急速昇温し、その後、所定時
間内に急速降温するようにした。この結果、高濃度半導
体層の不純物再拡散が抑制される。
【0013】
【発明の実施の形態】以下この発明の実施の形態を図を
参照して説明する。 実施の形態1.図1は、この発明の実施の形態1におけ
るSOI基板の製造方法を示す断面図である。まず、図
1の実施の形態において、活性層を形成する1015〜1
16cm-3程度の不純物濃度の低濃度シリコンウェハ1
0に、イオン注入法あるいは拡散法により5×1019
度の不純物濃度としたp形高濃度シリコン層11を形成
して活性層側ウェハ15を得る(図1(a))。
【0014】この場合、用いる基板の導電形は、n形あ
るいはp形のいずれでも構わないが、p形の不純物とし
てボロンを用いる場合には、p形高濃度シリコン層11
のボロン濃度は、5×1019cm-3以上が望ましい。た
とえば、選択エッチング時にEPW液を用いた場合、文
献(N. F. Raley, Y. Sugiyama, and T. Van Duzer, J.
Electrochem. Soc. vol. 131, No.1, p161.)によれ
ば、シリコン中のボロン濃度が2×1019cm-3以上に
なると、シリコンエッチングレートが低下し始める。そ
して、シリコン中のボロン濃度が5×1019cm-3にな
るとエッチングレートは約1/25に低下し、7×10
19cm-3になるとエッチングレートは1/100に低下
する。
【0015】このことから、p形高濃度シリコン層11
のエッチレートが低い程エッチストップ効果が高く、エ
ッチング後に露出するp形高濃度シリコン層11の膜厚
均一性は向上する。この高濃度にボロンを導入したp形
高濃度シリコン層11が、最終的にデバイス形成層にな
るので、この膜厚が不均一だと、形成したLSI性能も
ばらつき、LSI製造歩留まりの低下を招く。したがっ
て、EPW液を用いる場合は、p形高濃度シリコン層1
1のボロン濃度は5×1019cm-3以上であることが望
ましい。なお、今後、ボロン濃度がより低濃度でもエッ
チングの選択比が高くなるような新たなエッチング液が
見いだされたならば、当然ボロン濃度を下げることが可
能である。
【0016】つぎに、図1(b)に示すように、この活
性層側ウェハ15と、シリコンウェハ16の表面を熱酸
化することでシリコン酸化膜17を形成した支持ウェハ
13とを貼り合わせる。この場合のシリコン酸化膜17
の厚さは、0.1〜1μmである。この張り合わせの
後、接着強度を高めるために熱処理を行う。この熱処理
を、例えば、急速昇温・急速降温炉(RTA炉)を用
い、窒素雰囲気あるいは酸素雰囲気中で熱処理をおこな
うことが、この発明の特徴である。このように急速昇温
した後で急速降温する熱処理により、不純物の拡散を抑
制した上で、張り合わせ強度を強固にする。この熱処理
条件は、例えば、1100℃を30秒保持するものとす
る。
【0017】図2は、RTA炉を用いた熱処理における
張り合わせ強度の変化を示す相関図である。図中の30
〜120secは、その温度の保持時間を示し、すべて
において約50℃/secで昇温・降温した。また、加
熱は窒素雰囲気でおこなった。同図より明らかなよう
に、RTA炉により熱処理温度が1050℃を越えると
張り合わせ強度の上昇が急になり、熱処理温度1100
℃で接着強度は1000erg/cm2 以上となってい
る。これらのことから、1050℃を越えれば、安定な
シロキサン結合の形成が進行していることがわかる。
【0018】この熱処理は、高い温度でおこなうほど張
り合わせ強度が強まるが、Siの融点が1414℃であ
るから、これより高い温度を使用することは事実上難し
く、一般的には1400℃以下でおこなわれる。また、
図2の結果より、張り合わせ強度は熱処理時間に対して
あまり依存していなく、熱処理温度に依存していること
がわかる。なお、上述では、1100℃の温度を30秒
保持することとしているが、90秒保持するようにして
も良く、急速昇温・急速降温していれば、p形高濃度シ
リコン層11の不純物濃度プロファイルはあまり変化し
ない。
【0019】図3は、熱処理の最大温度は1100℃と
し、この最大温度となるまでの昇温速度を変化させたと
きの、p形高濃度シリコン層11における濃度プロファ
イルを示す特性図である。なお、同図において、縦軸は
対数目盛である。同図において、31は熱処理前のプロ
ファイル、32は1秒間に5℃昇温・降温させて熱処理
したプロファイル、33は1秒間に2℃昇温・降温させ
て熱処理したプロファイル、34は1秒間に1℃昇温・
降温させて熱処理したプロファイル、35は1秒間に
0.5℃昇温・降温させて熱処理したプロファイルであ
る。
【0020】同図より明らかなように、プロファイル3
5が他と比較して濃度差の状態が急に小さくなってい
る。図6のプロファイル62で示した従来の熱処理90
0℃における不純物濃度分布の状態をほぼ限界と考える
と、上述した熱処理の昇温・降温は1秒間に1℃以上の
早さにしておく必要がある。図3のプロファイル35で
示す、1秒間に0.5℃の昇温・降温では、不純物の再
拡散を抑制しきれていない。
【0021】以上示したように、RTA炉を用いて1秒
間に1℃以上の早さで昇温・降温させるようにして熱処
理をおこなえば、不純物の再拡散を抑制した状態で安定
で強固な張り合わせ界面を得られる。そして、このよう
に熱処理をおこなった後、図1(c)に示すように、K
OH液あるいはEPW液等の濃度差エッチング液で、活
性層側ウェハ15の低濃度シリコンウェハ10を、張り
合わせ面から離れた面から選択エッチングする(削って
いく)。
【0022】この選択エッチングは、p形高濃度シリコ
ン層11までであり、このp形高濃度シリコン層11に
達すると、このp形高濃度シリコン層11はそれまでの
低濃度シリコンウェハ10とはその組成(不純物濃度)
が異なるため、エッチングが止まる(図1(c))。こ
のときのエッチング液の温度は、100〜110℃で行
われる。また、このときの低濃度シリコンウェハ10の
エッチングレートは0.6〜0.7μm/分である。こ
こで、選択エッチング時間を短縮するために、あらかじ
め活性層側の低濃度シリコンウェハ10を機械的に除去
して厚さを薄くしてから、選択エッチングを行ってもよ
い。この、機械的に除去する方法としては、研削あるい
は研磨のような手法がある。
【0023】つぎに、還元性雰囲気のもとで熱処理を行
う。そうすると、熱処理中に、p形高濃度シリコン層1
1中の不純物は、p形高濃度シリコン層11の表面から
大気中へ拡散する。その結果、p形高濃度シリコン層1
1中の不純物は減少し、p形高濃度シリコン層11は低
濃度シリコン層12へと変わる(図1(d))。
【0024】この実施の形態では、還元性雰囲気中での
熱処理時間を1時間としたが、熱処理時間をさらに長く
すれば、ボロン濃度の低減はさらに進むことは容易に推
測できる。そして、上記熱処理によりシリコン膜の結晶
性、膜厚の均一性が損なわれることはない。また、ここ
で用いられる還元性雰囲気は、必ずしも還元性ガス10
0%である必要はない。シリコン膜表面に形成される自
然酸化膜が除去され、所期の目的が達成できる程度の濃
度とした還元性ガスが不活性ガス中に含まれる、混合ガ
スを用いた雰囲気でも良い。
【0025】実施の形態2.また、図1で示した実施の
形態において、図4に示すように、低濃度シリコン層を
形成するようにしても良い。図1の場合と同様に、図4
(a)に示すように、低濃度シリコンウェハ10に、イ
オン注入法あるいは拡散法によりp形高濃度シリコン層
11を形成したあと、まず、図4(b)に示すように、
p形高濃度シリコン層11上にエピタキシャル成長によ
り低濃度シリコン層12を形成する。
【0026】次に、図4(c)に示すように、この低濃
度シリコン層12表面と、シリコンウェハ16の表面を
熱酸化することでシリコン酸化膜17を形成した支持ウ
ェハ13とを貼り合わせる。そして、上述と同様にし
て、1秒間に1℃以上昇温・降温させる状態としたRT
A炉による加熱処理で、1100℃の熱処理をおこない
張り合わせ強度を強固にさせた。
【0027】この実施の形態2の場合、高濃度シリコン
層11におけるボロンが再拡散すると、低濃度シリコン
層12と低濃度シリコンウェハ10とにボロンが拡散し
ていくことになり、ボロン濃度の減少がより著しいもの
となる。このため、再拡散を抑えようとして低温で熱処
理をおこなうと、接着力が弱く接着界面にボイドができ
やすいものとなる。これに対して、この実施の形態2に
おいては、上述したように、再拡散を抑えた状態で張り
合わせ強度を強固にすることが可能となる。
【0028】以上の熱処理の後、図4(d)に示すよう
に、KOH液あるいはEPW液等の濃度差エッチング液
で、低濃度シリコンウェハ10を、張り合わせ面から離
れた面から選択エッチングする。次いで、この実施の形
態2においては、上述の濃度差エッチングと逆の特性を
持つ選択エッチングをおこなう。すなわち、不純物が高
濃度に導入されているシリコン層を選択的にエッチング
するようにする。この選択エッチングにより、図4
(e)に示すように、低濃度シリコン層12が露出し、
埋め込み酸化膜となるシリコン酸化膜17上に低濃度シ
リコン層12が形成されたSOI基板が得られる。
【0029】なお、上述では、昇温・降温を一定速度で
おこなうようにしているが、これに限るものではない。
例えば、1000℃付近までは、100℃/秒で昇温
し、1000℃から設定温度までは昇温速度を下げるよ
うにしても良い。このことにより、基板面内の温度均一
性を向上させることができる。
【0030】
【発明の効果】以上説明したように、この発明では、第
1の半導体基板と表面に絶縁膜を有する第2の半導体基
板とを高濃度半導体層を介して張り合わせた後で、張り
合わせた第1と第2の半導体基板を、所定の温度まで所
定時間内に急速昇温し、その後、所定時間内に急速降温
するようにした。この結果、この発明によれば、高濃度
半導体層の不純物再拡散が抑制された状態で、より高い
温度で張り合わせることが可能となり、安定した接着強
度を得られるとともに、埋め込み絶縁膜上のシリコン層
の膜厚均一性を向上させることができるという効果を有
する。
【図面の簡単な説明】
【図1】 この発明の実施の形態1におけるSOI基板
の製造方法を示す断面図である。
【図2】 RTA炉を用いた熱処理における張り合わせ
強度の変化を示す相関図である。
【図3】 熱処理の最大温度は1100℃とし、この最
大温度となるまでの昇温温度を時間を変化させたときの
p形高濃度シリコン層11における濃度プロファイルを
示す特性図である。
【図4】 この発明の実施の形態2におけるSOI基板
の製造方法を示す断面図である。
【図5】 従来のバッチ処理方式による電気炉を用いて
加熱処理した場合の、張り合わせ強度の変化を示す特性
図である。
【図6】 熱処理による濃度プロファイルの変化を示す
特性図である。
【符号の説明】
10…低濃度シリコンウェハ、11…p形高濃度シリコ
ン層、12…低濃度シリコン層、13…支持ウェハ、1
5…活性層側ウェハ、16…シリコンウェハ、17…シ
リコン酸化膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三谷 清 東京都千代田区丸の内一丁目4番2号 信 越半導体株式会社内 (72)発明者 阿賀 浩司 東京都千代田区丸の内一丁目4番2号 信 越半導体株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 第1の不純物濃度を有する第1の半導体
    基板上に、前記第1の不純物濃度より高い第2の不純物
    濃度を有する高濃度半導体層を形成する第1の工程と、 前記高濃度半導体層を介して、前記第1の半導体基板と
    表面に絶縁膜を有する第2の半導体基板とを張り合わせ
    る第2の工程と、 前記第1の半導体基板の前記第1の不純物濃度を有する
    領域を除去し、前記高濃度半導体層を露出する第3の工
    程と、 前記高濃度半導体層を還元性雰囲気中で加熱処理をする
    第4の工程とから構成されたSOI基板の製造方法にお
    いて、 前記第2の工程の後で、前記張り合わせた第1と第2の
    半導体基板を、所定の温度まで所定時間内に急速昇温
    し、その後、所定時間内に急速降温することを特徴とす
    るSOI基板の製造方法。
  2. 【請求項2】 請求項1記載のSOI基板の製造方法に
    おいて、 前記第2の工程の後で、前記張り合わせた第1と第2の
    半導体基板を、所定の温度まで1秒間に1℃以上の割合
    で昇温し、その後、1秒間に1℃以上の割合で降温する
    ことを特徴とするSOI基板の製造方法。
  3. 【請求項3】 請求項1または2記載のSOI基板の製
    造方法において、 前記所定の温度は、1050℃以上であることを特徴と
    するSOI基板の製造方法。
JP6264996A 1996-03-19 1996-03-19 Soi基板の製造方法 Pending JPH09260618A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6264996A JPH09260618A (ja) 1996-03-19 1996-03-19 Soi基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6264996A JPH09260618A (ja) 1996-03-19 1996-03-19 Soi基板の製造方法

Publications (1)

Publication Number Publication Date
JPH09260618A true JPH09260618A (ja) 1997-10-03

Family

ID=13206397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6264996A Pending JPH09260618A (ja) 1996-03-19 1996-03-19 Soi基板の製造方法

Country Status (1)

Country Link
JP (1) JPH09260618A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578160B1 (ko) * 1997-11-05 2006-09-06 신에쯔 한도타이 가부시키가이샤 Soi 웨이퍼의 열처리 방법과 그 방법에 의해 열처리된 soi 웨이퍼
JP2007266044A (ja) * 2006-03-27 2007-10-11 New Japan Radio Co Ltd 半導体装置の製造方法
KR100890792B1 (ko) * 2006-07-13 2009-03-31 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 결합 계면 안정화를 위한 열처리
US7977206B2 (en) 2008-01-16 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using the heat treatment apparatus
JP2016100566A (ja) * 2014-11-26 2016-05-30 トヨタ自動車株式会社 Soiウエハの製造方法及びsoiウエハ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578160B1 (ko) * 1997-11-05 2006-09-06 신에쯔 한도타이 가부시키가이샤 Soi 웨이퍼의 열처리 방법과 그 방법에 의해 열처리된 soi 웨이퍼
JP2007266044A (ja) * 2006-03-27 2007-10-11 New Japan Radio Co Ltd 半導体装置の製造方法
KR100890792B1 (ko) * 2006-07-13 2009-03-31 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 결합 계면 안정화를 위한 열처리
US7863158B2 (en) 2006-07-13 2011-01-04 S.O.I.Tec Silicon On Insulator Technologies Treatment for bonding interface stabilization
US8461018B2 (en) 2006-07-13 2013-06-11 S.O.I.Tec Silicon On Insulator Technologies Treatment for bonding interface stabilization
US7977206B2 (en) 2008-01-16 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using the heat treatment apparatus
US8653426B2 (en) 2008-01-16 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Heat treatment apparatus and method for manufacturing SOI substrate using the heat treatment apparatus
JP2016100566A (ja) * 2014-11-26 2016-05-30 トヨタ自動車株式会社 Soiウエハの製造方法及びsoiウエハ

Similar Documents

Publication Publication Date Title
JP3112126B2 (ja) 半導体物品の製造方法
JP3352340B2 (ja) 半導体基体とその製造方法
JP3294934B2 (ja) 半導体基板の作製方法及び半導体基板
JP3911901B2 (ja) Soiウエーハおよびsoiウエーハの製造方法
JPWO2005022610A1 (ja) 貼り合わせウェーハの製造方法
US7863158B2 (en) Treatment for bonding interface stabilization
JPWO2005024925A1 (ja) Soiウェーハの作製方法
WO2007125771A1 (ja) Soiウエーハの製造方法
JP5194508B2 (ja) Soiウエーハの製造方法
JP5220335B2 (ja) Soi基板の製造方法
JP4931212B2 (ja) 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物
JP4720163B2 (ja) Soiウェーハの製造方法
JP4285244B2 (ja) Soiウェーハの作製方法
JP4624812B2 (ja) Soiウエーハの製造方法
JP5292810B2 (ja) Soi基板の製造方法
JPH09260618A (ja) Soi基板の製造方法
JPH1174209A (ja) 半導体基板の製造方法
JP3951487B2 (ja) Soi基板及びその製造方法
JPH11191617A (ja) Soi基板の製造方法
JP2008159692A (ja) 半導体基板の製造方法
JP3472171B2 (ja) 半導体基材のエッチング方法及びエッチング装置並びにそれを用いた半導体基材の作製方法
JPH10189405A (ja) 直接接合シリコン基板の作製方法
JPH08139297A (ja) Soi基板の製造方法
JPH08236735A (ja) Soi基板及びその製造方法
JP2005085964A (ja) 貼り合わせ基板の製造方法