JP3951487B2 - Soi基板及びその製造方法 - Google Patents
Soi基板及びその製造方法 Download PDFInfo
- Publication number
- JP3951487B2 JP3951487B2 JP37087698A JP37087698A JP3951487B2 JP 3951487 B2 JP3951487 B2 JP 3951487B2 JP 37087698 A JP37087698 A JP 37087698A JP 37087698 A JP37087698 A JP 37087698A JP 3951487 B2 JP3951487 B2 JP 3951487B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- layer
- oxide film
- silicon
- ions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Element Separation (AREA)
Description
【発明の属する技術分野】
本発明はSOI基板及びその製造方法に係り、詳しくはBiCMOSデバイス用、CMOSデバイス用の貼り合わせSOIウェーハ及びその貼り合わせSOIウェーハの製造方法に関する。
【0002】
【従来の技術】
SOI(silicon on insulator)ウェーハは、埋め込み酸化膜(以下BOX膜という。)上にシリコン層(SOI層)を有するものであるが、2枚のシリコンウェーハ(ベースウェーハとボンドウェーハ)をシリコン酸化膜を介して結合する、いわゆる貼り合わせSOIウェーハは、SOI層の結晶性が良好であるため、SOI層に形成するデバイス特性に優れ、非常に有益なものである。
このSOI層にバイポーラトランジスタを形成する場合、BOX膜の直上に少なくとも1×1017 atoms/cm3の不純物(ドーパント)を含む埋め込み層(以下高濃度不純物層、または単に高濃度層という。)を形成しておく必要があり、この高濃度層を有する貼り合わせSOIウェーハの作製方法として、例えば次のような方法がある。
【0003】
(1)デバイス形成用ウェーハの表面に不純物をガス拡散あるいはイオン注入して高濃度層を形成し、表面に酸化膜を形成した支持ウェーハと結合した後、素子形成用ウェーハを薄膜化する方法。(特開平5−136108号)
(2)貼り合わせ法により予め貼り合わせSOIウェーハを作製し、そのSOI層に不純物をガス拡散あるいはイオン注入してSOI層を高濃度層に改質した後、高濃度層上にエピタキシャル層を成長させる方法。(特開平1−196169号、特開平8−139180の従来技術(図7))
(3)貼り合わせ法により予め貼り合わせSOIウェーハを作製し、そのSOI層表面を通してBOX層直上のみ高濃度層が形成される様に注入エネルギーを調整して不純物をイオン注入する方法。(特開平4−239153 号)
【0004】
ところで、貼り合わせSOIウェーハを用いたデバイスとしては、バイポーラデバイスのみならず、近年、バイポーラとCMOSを組み合わせた高性能のいわゆるBiCMOSデバイスも作製されるようになっている。
この高性能BiCMOSデバイスを作製する貼り合わせSOIウェーハにおいても、前記バイポーラデバイスと同様に高濃度層が必要とされるが、その特性上、SOI層の厚さも1〜2μm程度の薄膜化と、少なくとも±0.1μmの膜厚均一性が必要である。
【0005】
また、低消費電力、低電圧駆動を目的としたCMOSデバイス用として貼り合わせSOIウェーハを用いる場合には、必ずしも高濃度層は必要とされないが、少なくともSOI層の厚さは0.3μm以下の極薄膜が要求される。それに加えて、0.1〜0.2μm程度の高濃度層(1×1018 atoms/cm3以上のピーク濃度)の形成が可能であれば、デバイス設計やデバイス特性上、非常に有益であるが、従来このような構造を有する貼り合わせSOIウェーハは作製できなかった。
【0006】
【発明が解決しようとする課題】
このようなBiCMOS用、CMOS用として使用するために、高濃度層を有する貼り合わせSOIウェーハを、上記(1)から(3)に記載した従来の製造方法により作製すると、次のような問題があった。
(1)の場合
SOI層の薄膜化を研削・研磨により行なうので、SOI層の膜厚均一性が高々目標値±0.3μm程度しか得られない。
(2)の場合
研削・研磨により薄膜化を行なったSOI層が高濃度層となるので、高濃度層の膜厚均一性が(1)と同様に±0.3μm程度しか得られない。また、エピタキシャル成長を行なうので、工程数が増し、コスト高となる。
(3)の場合
高エネルギーで不純物が注入されるので、高濃度層の上のSOI層の結晶性が悪化する上、一部BOX膜にも注入されるので、BOX膜の特性も劣化する。
【0007】
さらに、0.1〜0.2μm程度の高濃度層(1×1018 atoms/cm3以上のピーク濃度)の形成という点に着目すると、(2)の製法では高濃度層が±0.3μmになるので不可能であることは当然ながら、(1)の場合は、高濃度層を形成した後、1000℃以上で長時間の結合熱処理を行なうので、これにより高濃度層が広がってしまい、0.1〜0.2μm程度且つ1×1018 atoms/cm3以上という条件を満たすことができない。また、(3)の場合は、イオン注入により悪化したSOI層の結晶性を回復するために、やはり高温、長時間での熱処理が必要になるので、(1)と同様に0.1〜0.2μm程度且つ1×1018 atoms/cm3以上という条件を満たすことができない。
尚、不純物のピーク濃度とは、高濃度層中で最も不純物濃度が高い領域における不純物濃度を意味している。
【0008】
本発明は上記した従来の技術が有する問題点に鑑みてなされたもので、その目的とするところは、膜厚が均一なSOI層及び高濃度不純物層を有する貼り合わせSOIウェーハの提供及びその貼り合わせウェーハの製造方法を提供することにある。
【0009】
【課題を解決するための手段】
上記目的を達成するために、本発明請求項1に記載の貼り合わせSOIウェーハは、埋め込み酸化膜上に、高濃度不純物層を含むSOI層を有し、その高濃度不純物層が埋め込み酸化膜の直上に位置する貼り合わせSOIウェーハであって、前記高濃度不純物層の厚さが0.1〜0.2μmであり、且つ不純物のピーク濃度が1×1018 atoms/cm3以上、SOI層の厚さが0.3μm以下としたことを特徴とする。
【0010】
そして、上記貼り合わせSOIウェーハを製造する製造方法は請求項2に記載するように、2枚のシリコンウェーハをシリコン酸化膜を介して結合することにより、埋め込み酸化膜上に、厚さが0.1〜0.2μmであり、且つ不純物のピーク濃度が1×1018 atoms/cm3以上である高濃度不純物層を含むSOI層を有し、その高濃度不純物層が埋め込み酸化膜の直上に位置し、SOI層の厚さが0.3μm以下である貼り合わせSOIウェーハの製造方法であって、第一のシリコンウェーハの表面から不純物イオンを注入して高濃度不純物層を形成し、更に、該不純物イオンよりも深く水素イオンまたは希ガスイオンの注入を行なった後、第一のシリコンウェーハのイオン注入を行った表面と第二のシリコンウェーハの表面とをシリコン酸化膜を介して密着させ、400〜800℃の剥離熱処理により前記水素イオンまたは希ガスイオンの注入領域で第一のウェーハを剥離して貼り合わせSOIウェーハを作製した後、該貼り合わせSOIウェーハを急速加熱・急速冷却装置を用い、剥離熱処理温度より高温で結合熱処理することを特徴とする。
このように、同一ウェーハの同一表面側から不純物イオンの注入と水素イオンまたは希ガスイオンの注入を深さを変えて行い、水素イオンまたは希ガスイオンが注入された領域で剥離することにより、膜厚均一性に優れたSOI層及び高濃度不純物層を有する貼り合わせSOIウェーハを作製できる。
【0011】
また、本発明の請求項3に記載した発明は、2枚のシリコンウェーハをシリコン酸化膜を介して結合することにより、埋め込み酸化膜上に、厚さが0.1〜0.2μmであり、且つ不純物のピーク濃度が1×1018 atoms/cm3以上である高濃度不純物層を含むSOI層を有し、その高濃度不純物層が埋め込み酸化膜の直上に位置し、SOI層の厚さが0.3μm以下である貼り合わせSOIウェーハの製造方法であって、第一のシリコンウェーハの表面にシリコン酸化膜を形成した後、該酸化膜を通して不純物イオンを注入して高濃度不純物層を形成し、更に、該不純物イオンよりも深く水素イオンまたは希ガスイオンの注入を行なった後、該第一のシリコンウェーハのイオン注入を行った表面と第二のシリコンウェーハの表面とをシリコン酸化膜を介して密着させ、400〜800℃の剥離熱処理により前記水素イオンまたは希ガスイオンの注入領域で第一のウェーハを剥離して貼り合わせSOIウェーハを作製した後、該貼り合わせSOIウェーハを急速加熱・急速冷却装置を用い、剥離熱処理温度より高温で結合熱処理することを特徴とする。
このように、不純物イオンの注入と水素イオンまたは希ガスイオンの注入を酸化膜を介して同一面側から行うことにより、シリコンウェーハに対する注入ダメージを小さくすることができ、また、その酸化膜を一旦除去してから、あらためて形成した酸化膜を介して結合を行えば、イオン注入により酸化膜中に注入された不純物イオンを除去できるので、埋め込み酸化膜の特性を向上することができる。
【0012】
そして、上記剥離熱処理温度および剥離後の熱処理条件とすることで、高濃度不純物層の拡散を抑制でき、かつ結合強度を十分なものにすることができる。
【0013】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
図1は、本発明請求項2記載の貼り合わせSOIウェーハの製造工程の一例を示すフロー図である。
工程(a)は、SOI層となるボンドウェーハ1と、支持基板となるベースウェーハ2を準備する工程である。ボンドウェーハ1としては、例えば導電型がn型で1〜100Ω・cm程度の比較的高抵抗率(低不純物濃度)のウェーハを選択する。ベースウェーハ2は、前記したボンドウェーハ1とほぼ同一の形状(口径、オリエンテーションフラットなど)であればよく、導電型、抵抗率等は特に限定されず、又、用途に応じて例えば石英、サファイア、炭化ケイ素、窒化アルミニウムなどの絶縁性基板を用いてもよい。
【0014】
工程(b)は、ボンドウェーハ1表面に不純物イオンを注入して高濃度不純物層3を形成する工程で、例えばアンチモン(Sb)イオンを注入する。アンチモン(Sb)イオン以外にも、n型不純物イオンとして、砒素(As)やリン(P)を用いてもよい。また、p型不純物としては、主にボロン(B)イオンが用いられる。尚、ボンドウェーハ1の導電型、不純物濃度と注入する不純物イオンの種類に関しては特に限定されず、目的に応じて適宜選択することができる。また、注入エネルギーおよびドーズ量等の注入条件についても、目的とする高濃度不純物層の濃度や厚さにより、適宜設定される。
【0015】
工程(c)は、ボンドウェーハ1のアンチモン(Sb)イオンを注入した面に、水素イオンまたは希ガスイオンの少なくとも一方、ここでは水素イオンを注入する工程である。そして、この水素イオンの注入は、少なくとも前工程(b)におけるアンチモン(Sb)イオンの注入により形成された高濃度不純物層3を超える深さまでとする。
この水素イオンの注入は、特開平5−211128号に記載された水素イオン剥離法(スマートカット法とも呼ばれる)により、水素イオンを注入した領域で剥離を生じさせるための工程である。
水素イオンの注入によってボンドウェーハ1内部のイオンの平均進入深さにおいて表面に平行な微小気泡層(封入層)5が形成され、酸化膜4を形成したベースウェーハ2と密着させ、その後熱処理(剥離熱処理)を加えると、工程(d)および工程(e)に示した様に微小気泡層を剥離面として一方のウェーハを薄膜状に剥離することができる。また、最近では、イオン注入時の条件次第では、400℃以下の低温熱処理や、或いは熱処理を加えずに剥離する技術も報告されている。
【0016】
工程(e)の剥離熱処理としては、例えば不活性ガス雰囲気中で約400℃以上の温度で熱処理を加えれば、結晶の再配列と気泡の凝集とによって剥離ウェーハ6と貼り合わせSOIウェーハ(SOI層(微小気泡層)5+高濃度不純物層3+埋め込み酸化膜4+ベースウェーハ2)Aとに分離される。
分離された貼り合わせSOIウェーハAの膜厚均一性は、水素イオン注入深さの均一性に依存するので、目標膜厚±0.01μm以下の均一性が充分に得られる。尚、前記剥離熱処理の温度を800℃以下(400℃以上)とすれば、アンチモン(Sb)イオンを注入した高濃度層3が拡散により広がったり、ピーク濃度を低下させるといった現象を防ぐことができる。
【0017】
尚、(b)と(c)の工程を入れ替えて、水素イオンの注入を行なってからアンチモン(Sb)イオンの注入をすることもできるが、この場合、アンチモン(Sb)イオンの注入中の剥離を防ぐため、アンチモン(Sb)イオンの注入時の温度は400℃以下に設定する必要がある。
【0018】
工程(f)では、剥離熱処理により形成された貼り合わせSOIウェーハAの結合強度をデバイス作製工程に耐え得る程度まで向上させるために、剥離熱処理温度を超える温度で結合熱処理を行なう。結合熱処理温度として1000℃以上とすれば十分な結合強度が得ることができ、剥離熱処理を兼ねることもできる。また、結合熱処理を急速加熱・急速冷却装置を用いて行なえば、昇降温に時間がほとんどかからず、短時間で高温の熱処理ができるので、十分な結合強度が得られるのに加え、高濃度不純物層が拡散により広がったり、ピーク濃度を低下させるといった現象を防ぐことができる。
ここで、急速加熱・急速冷却装置とは、熱放射によるランプ加熱装置のような、目的とする熱処理温度までの昇温およびその温度からの降温に数秒から数十秒程度の時間しか必要としない装置のことであり、これらは特別複雑で高価なものではない。後述の本発明の実施例においては、シュティアック マイクロテックインターナショナル社製のSHS−2800というランプ加熱を用いている。
【0019】
以上のような工程(a)〜(f)により、(g)に示すようなSOI層8の膜厚均一性に優れた高濃度不純物層3を有する貼り合わせSOIウェーハAを作製することができる。特に、剥離熱処理温度を400〜800℃とし、結合熱処理を急速加熱・急速冷却装置を用いることにより、高濃度不純物層の厚さが0.1〜0.2μmであり、かつ不純物のピーク濃度が1×1018 atoms/cm3以上である、従来は得られなかった構造の貼り合わせSOIウェーハを得ることができる。
【0020】
また、このような製造方法を用いて貼り合わせSOIウェーハを作製すれば、CMOSデバイス用として要求されるSOI層厚さ0.3μm以下の極薄膜も可能であり、それに加えて、0.1〜0.2μm程度の高濃度層(1×1018 atoms/cm3以上の濃度)の形成が可能であるため、デバイス設計に自由度が広がると共に、高濃度層による有害不純物のゲッタリング効果が期待できるので、デバイス特性に対し、非常に有益である。
【0021】
図2は、本発明請求項3に記載の貼り合わせSOIウェーハの製造工程の一例を示すフロー図である。
図1に示す実施形態1との相違点は、工程(a’)においてボンドウェーハ1’に予め酸化膜7を形成すること、および、アンチモン(Sb)イオン、水素イオンの注入後の工程(d’)において前記酸化膜7を除去することである。
すなわち、ボンドウェーハ1’に予め酸化膜7を形成しておくことにより、ボンドウェーハ1’に導入されるイオン注入によるダメージを低減することができる。 ただし、アンチモン(Sb)イオンの注入により、前記酸化膜7中にもアンチモン(Sb)イオンが注入されるので、工程(d’)様に、この酸化膜7を一旦除去してから別の酸化膜4’を介してベースウェーハ2’と結合することにより、SOIウェーハの埋め込み酸化膜の膜質低下を防ぐことができる。
尚、SOIウェーハの用途により、埋め込み酸化膜の膜質をあまり問題にしない場合には、前記酸化膜を除去せずに結合することもできる。
工程(e’)〜工程(h’)については、図1に示した実施形態1における工程(d)〜工程(g)と同様である。
【0022】
(実施例1、2、3)
図1および図2の工程に従い、口径6インチの貼り合わせSOIウェーハを作製した。詳細な製造条件および測定を表1に示す。
【0023】
【表1】
但し、表1中の実施例2,3におけるSb+注入量及びn+層のデータについて(a)は実施例2を、(b)は実施例3のデータを示し、それ以外の項目については実施例2と実施例3とも同じデータである。
【0024】
(比較例1、2、3)
前記した従来の製造方法(1)によって実施例1,2(3)と同様のウェーハを用いて、口径6インチのSOIウェーハを作製した。詳細な製造条件及び測定を表2に示す。
【0025】
【表2】
但し、表2中の比較例2,3におけるSb+注入量及びn+層のデータについて(a)は比較例2を、(b)は比較例3のデータを示し、それ以外の項目については比較例2と比較例3とも同じデータである。
【0026】
【発明の効果】
以上説明したように、本発明では、貼り合わせSOIウェーハのSOI層と高濃度不純物層の形成をイオン注入を用いた方法により行なうので、これらの層の膜厚均一性が非常に優れた貼り合わせSOIウェーハを得ることができると共に、製造工程を非常に簡略化でき、比較的低コストで作製することができる。
また、従来法では得られなかった構造の高濃度不純物層を有する貼り合わせSOIウェーハの作製が可能となり、このようなSOIウェーハを用いれば、デバイス設計やデバイス特性上非常に有益である。
【図面の簡単な説明】
【図1】 本発明による貼り合わせSOIウェーハの製造工程の一例を示すフローチャート図である。
【図2】 本発明による貼り合わせSOIウェーハの製造工程の他の例を示すフローチャート図である。
【符号の説明】
1,1’…ボンドウェーハ 2,2’…ベースウェーハ
3,3’…高濃度不純物層 4,4’…酸化膜
5,5’…微小気泡層 8,8’…SOI層
A…貼り合わせSOIウェーハ
Claims (3)
- 埋め込み酸化膜上に、高濃度不純物層を含むSOI層を有し、その高濃度不純物層が埋め込み酸化膜の直上に位置する貼り合わせSOIウェーハであって、前記高濃度不純物層の厚さが0.1〜0.2μmであり、且つ不純物のピーク濃度が1×1018 atoms/cm3以上、SOI層の厚さが0.3μm以下であることを特徴とする貼り合わせSOIウェーハ。
- 2枚のシリコンウェーハをシリコン酸化膜を介して結合することにより、埋め込み酸化膜上に、厚さが0.1〜0.2μmであり、且つ不純物のピーク濃度が1×1018 atoms/cm3以上である高濃度不純物層を含むSOI層を有し、その高濃度不純物層が埋め込み酸化膜の直上に位置し、SOI層の厚さが0.3μm以下である貼り合わせSOIウェーハの製造方法であって、第一のシリコンウェーハの表面から不純物イオンを注入して高濃度不純物層を形成し、更に、該不純物イオンよりも深く水素イオンまたは希ガスイオンの注入を行なった後、第一のシリコンウェーハのイオン注入を行った表面と第二のシリコンウェーハの表面とをシリコン酸化膜を介して密着させ、400〜800℃の剥離熱処理により前記水素イオンまたは希ガスイオンの注入領域で第一のウェーハを剥離して貼り合わせSOIウェーハを作製した後、該貼り合わせSOIウェーハを急速加熱・急速冷却装置を用い、剥離熱処理温度より高温で結合熱処理することを特徴とする貼り合わせSOIウェーハの製造方法。
- 2枚のシリコンウェーハをシリコン酸化膜を介して結合することにより、埋め込み酸化膜上に、厚さが0.1〜0.2μmであり、且つ不純物のピーク濃度が1×1018 atoms/cm3以上である高濃度不純物層を含むSOI層を有し、その高濃度不純物層が埋め込み酸化膜の直上に位置し、SOI層の厚さが0.3μm以下である貼り合わせSOIウェーハの製造方法であって、第一のシリコンウェーハの表面にシリコン酸化膜を形成した後、該酸化膜を通して不純物イオンを注入して高濃度不純物層を形成し、更に、該不純物イオンよりも深く水素イオンまたは希ガスイオンの注入を行なった後、該第一のシリコンウェーハのイオン注入を行った表面と第二のシリコンウェーハの表面とをシリコン酸化膜を介して密着させ、400〜800℃の剥離熱処理により前記水素イオンまたは希ガスイオンの注入領域で第一のウェーハを剥離して貼り合わせSOIウェーハを作製した後、該貼り合わせSOIウェーハを急速加熱・急速冷却装置を用い、剥離熱処理温度より高温で結合熱処理することを特徴とする貼り合わせSOIウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37087698A JP3951487B2 (ja) | 1998-12-25 | 1998-12-25 | Soi基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37087698A JP3951487B2 (ja) | 1998-12-25 | 1998-12-25 | Soi基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000196047A JP2000196047A (ja) | 2000-07-14 |
JP3951487B2 true JP3951487B2 (ja) | 2007-08-01 |
Family
ID=18497753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP37087698A Expired - Lifetime JP3951487B2 (ja) | 1998-12-25 | 1998-12-25 | Soi基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3951487B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004134672A (ja) | 2002-10-11 | 2004-04-30 | Sony Corp | 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置 |
JP2006005341A (ja) * | 2004-05-19 | 2006-01-05 | Sumco Corp | 貼り合わせsoi基板およびその製造方法 |
JP4814498B2 (ja) * | 2004-06-18 | 2011-11-16 | シャープ株式会社 | 半導体基板の製造方法 |
FR2880988B1 (fr) * | 2005-01-19 | 2007-03-30 | Soitec Silicon On Insulator | TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE |
WO2007125863A1 (ja) * | 2006-04-24 | 2007-11-08 | Shin-Etsu Handotai Co., Ltd. | Soiウエーハの製造方法 |
JP5109287B2 (ja) * | 2006-05-09 | 2012-12-26 | 株式会社Sumco | 半導体基板の製造方法 |
FR2903809B1 (fr) | 2006-07-13 | 2008-10-17 | Soitec Silicon On Insulator | Traitement thermique de stabilisation d'interface e collage. |
JP5245380B2 (ja) | 2007-06-21 | 2013-07-24 | 信越半導体株式会社 | Soiウェーハの製造方法 |
US8455331B2 (en) * | 2007-10-10 | 2013-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
JP5511173B2 (ja) * | 2007-10-10 | 2014-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1998
- 1998-12-25 JP JP37087698A patent/JP3951487B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000196047A (ja) | 2000-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4897362A (en) | Double epitaxial method of fabricating semiconductor devices on bonded wafers | |
US7442992B2 (en) | Bonded SOI substrate, and method for manufacturing the same | |
TWI550834B (zh) | 具有在處置晶圓中之高電阻率區域之絕緣體結構矽及用於生產此種結構之方法 | |
US5213986A (en) | Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning | |
US7232743B2 (en) | Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same | |
CN108028170B (zh) | 贴合式soi晶圆的制造方法 | |
JP2000260777A (ja) | プラナーイントリンシックゲッタリングゾーンを含む結合基板の形成方法とその方法により形成された基板 | |
JP2002280531A (ja) | 半導体基板及びその製造方法 | |
US6995075B1 (en) | Process for forming a fragile layer inside of a single crystalline substrate | |
JP2002164520A (ja) | 半導体ウェーハの製造方法 | |
KR101340002B1 (ko) | Soi웨이퍼의 제조방법 | |
JP3951487B2 (ja) | Soi基板及びその製造方法 | |
US20080164572A1 (en) | Semiconductor substrate and manufacturing method thereof | |
JP5625239B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP5019852B2 (ja) | 歪シリコン基板の製造方法 | |
JPH11191617A (ja) | Soi基板の製造方法 | |
JPWO2007072624A1 (ja) | Soi基板の製造方法およびsoi基板 | |
JP7446212B2 (ja) | 半導体装置およびその製造方法 | |
JP2008159692A (ja) | 半導体基板の製造方法 | |
JP5725255B2 (ja) | 半導体装置の製造方法 | |
JP2012134242A (ja) | Soiウェーハの製造方法 | |
JP2008177530A (ja) | 半導体基板およびその製造方法 | |
JP5096780B2 (ja) | Soiウエーハの製造方法 | |
JPH11307470A (ja) | Soi基板の製造方法 | |
JP2004221515A (ja) | 半導体基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070416 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |