JPH11191617A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH11191617A JPH11191617A JP35875997A JP35875997A JPH11191617A JP H11191617 A JPH11191617 A JP H11191617A JP 35875997 A JP35875997 A JP 35875997A JP 35875997 A JP35875997 A JP 35875997A JP H11191617 A JPH11191617 A JP H11191617A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon substrate
- silicon
- thin film
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 酸化膜上に形成された半導体層に結晶欠陥が
少なく、この半導体層の結晶性が高く、これによりデバ
イスの特性を低下させず、高い歩留りでＳＯＩ基板を製
造する。 【解決手段】 第１シリコン基板１１の表面にエピタキ
シャル成長法によりシリコン単結晶薄膜１２を形成す
る。第１基板の単結晶薄膜１２上に酸化膜１３を形成す
る。第１基板の表面から水素イオンを注入して単結晶薄
膜１２より内部の第１基板に水素イオン注入領域１１ａ
を形成する。第１基板を酸化膜１３を介して第２シリコ
ン基板１４に重ね合わせて密着させる。第１基板を第２
基板に密着させたまま熱処理して第１基板を水素イオン
注入領域１１ａで第２基板から分離して第２基板の表面
に単結晶薄膜１２を露出させる。表面に単結晶薄膜１２
を有する第２基板を更に熱処理する。
少なく、この半導体層の結晶性が高く、これによりデバ
イスの特性を低下させず、高い歩留りでＳＯＩ基板を製
造する。 【解決手段】 第１シリコン基板１１の表面にエピタキ
シャル成長法によりシリコン単結晶薄膜１２を形成す
る。第１基板の単結晶薄膜１２上に酸化膜１３を形成す
る。第１基板の表面から水素イオンを注入して単結晶薄
膜１２より内部の第１基板に水素イオン注入領域１１ａ
を形成する。第１基板を酸化膜１３を介して第２シリコ
ン基板１４に重ね合わせて密着させる。第１基板を第２
基板に密着させたまま熱処理して第１基板を水素イオン
注入領域１１ａで第２基板から分離して第２基板の表面
に単結晶薄膜１２を露出させる。表面に単結晶薄膜１２
を有する第２基板を更に熱処理する。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁膜上に半導体
層を設けたＳＯＩ（Silicon On Insulator）基板の製造
方法に関するものである。
層を設けたＳＯＩ（Silicon On Insulator）基板の製造
方法に関するものである。
【０００２】
【従来の技術】この種のＳＯＩ基板は将来の超高集積回
路（ＵＬＳＩ）基板として注目されてきている。このＳ
ＯＩ基板の製造方法には、シリコン基板同士を絶縁膜
を介して貼り合わせる方法、絶縁性基板又は絶縁性薄
膜を表面に有する基板の上にシリコン薄膜を堆積させる
方法、シリコン基板の内部に高濃度の酸素イオンを注
入した後、高温でアニール処理してこのシリコン基板表
面から所定の深さの領域に埋込みシリコン酸化層を形成
し、その表面側のＳｉ層を活性領域とするＳＩＭＯＸ法
などがある。また最近、半導体基板に水素イオン等の注
入を行った後に、この半導体基板をイオン注入面を重ね
合せ面として支持基板に重ね合せ、この積層体を５００
℃を越える温度に昇温して上記半導体基板を上記水素イ
オン等を注入した領域で支持基板から分離し、支持基板
の表面に半導体の薄膜を有する薄い半導体材料フィルム
の製造方法が提案されている（特開平５−２１１１２
８）。この方法では、イオンを半導体基板の内部に表面
から均に注入できれば、均一な厚さの薄い半導体層を有
する半導体基板が得られる。また支持基板の表面に予め
酸化膜を設けておけば、この方法により支持基板とこの
基板上に形成されて埋込み酸化膜として作用する酸化膜
とこの酸化膜上に形成された半導体層とを有するＳＯＩ
基板を製造することができる。
路（ＵＬＳＩ）基板として注目されてきている。このＳ
ＯＩ基板の製造方法には、シリコン基板同士を絶縁膜
を介して貼り合わせる方法、絶縁性基板又は絶縁性薄
膜を表面に有する基板の上にシリコン薄膜を堆積させる
方法、シリコン基板の内部に高濃度の酸素イオンを注
入した後、高温でアニール処理してこのシリコン基板表
面から所定の深さの領域に埋込みシリコン酸化層を形成
し、その表面側のＳｉ層を活性領域とするＳＩＭＯＸ法
などがある。また最近、半導体基板に水素イオン等の注
入を行った後に、この半導体基板をイオン注入面を重ね
合せ面として支持基板に重ね合せ、この積層体を５００
℃を越える温度に昇温して上記半導体基板を上記水素イ
オン等を注入した領域で支持基板から分離し、支持基板
の表面に半導体の薄膜を有する薄い半導体材料フィルム
の製造方法が提案されている（特開平５−２１１１２
８）。この方法では、イオンを半導体基板の内部に表面
から均に注入できれば、均一な厚さの薄い半導体層を有
する半導体基板が得られる。また支持基板の表面に予め
酸化膜を設けておけば、この方法により支持基板とこの
基板上に形成されて埋込み酸化膜として作用する酸化膜
とこの酸化膜上に形成された半導体層とを有するＳＯＩ
基板を製造することができる。
【０００３】
【発明が解決しようとする課題】しかし、上記酸化膜上
に形成された上記半導体層にはプロセス誘起の欠陥等の
結晶欠陥が存在するため、結晶性が劣化し、これに起因
して上記方法で製造されたＳＯＩ基板は上記半導体層に
デバイスを形成した場合、デバイスの特性が低下する問
題があった。また結晶欠陥の比較的少ない半導体層を有
するＳＯＩ基板を高い歩留りで製造できない不具合があ
った。本発明の目的は、酸化膜上に形成された半導体層
に結晶欠陥が少なく、この半導体層の結晶性が高く、こ
れによりデバイスの特性を低下させず、高い歩留りでＳ
ＯＩ基板を製造する方法を提供することにある。
に形成された上記半導体層にはプロセス誘起の欠陥等の
結晶欠陥が存在するため、結晶性が劣化し、これに起因
して上記方法で製造されたＳＯＩ基板は上記半導体層に
デバイスを形成した場合、デバイスの特性が低下する問
題があった。また結晶欠陥の比較的少ない半導体層を有
するＳＯＩ基板を高い歩留りで製造できない不具合があ
った。本発明の目的は、酸化膜上に形成された半導体層
に結晶欠陥が少なく、この半導体層の結晶性が高く、こ
れによりデバイスの特性を低下させず、高い歩留りでＳ
ＯＩ基板を製造する方法を提供することにある。
【０００４】
【課題を解決するための手段】請求項１に係る発明は、
図１に示すように、第１シリコン基板１１の表面にエピ
タキシャル成長法によりシリコン単結晶薄膜１２を形成
する工程と、第１シリコン基板１１のシリコン単結晶薄
膜１２上に酸化膜１３を形成する工程と、第１シリコン
基板１１の表面から水素イオンを注入してシリコン単結
晶薄膜１２より内部の第１シリコン基板１１に水素イオ
ン注入領域１１ａを形成する工程と、第１シリコン基板
１１を酸化膜１３を介して支持基板となる第２シリコン
基板１４に重ね合わせて密着させる工程と、第１シリコ
ン基板１１を第２シリコン基板１４に密着させたまま所
定の温度で熱処理して第１シリコン基板１１を水素イオ
ン注入領域１１ａで第２シリコン基板１４から分離して
第２シリコン基板１４の表面にシリコン単結晶薄膜１２
を露出させる工程と、表面にシリコン単結晶薄膜１２を
有する第２シリコン基板１４を更に熱処理する工程とを
含むＳＯＩ基板の製造方法である。図１に示すように、
酸化膜１３の上側にはこれに密着してエピタキシャル成
長法により成長した結晶性の良いシリコン単結晶薄膜１
２が形成されているため、デバイスの特性を低下させ
ず、高品質のＳＯＩ基板を高い歩留りで製造できる。請
求項２に係る発明は、図２に示すように、第１シリコン
基板１１を１１００〜１２５０℃の温度で熱処理して第
１シリコン基板１１の表面に低酸素濃度・低欠陥密度層
１６を形成する工程と、第１シリコン基板１１の低酸素
濃度・低欠陥密度層１６上に酸化膜１３を形成する工程
と、第１シリコン基板１１の表面から水素イオンを注入
して低酸素濃度・低欠陥密度層１６より内部の第１シリ
コン基板１１に水素イオン注入領域１１ａを形成する工
程と、第１シリコン基板１１を酸化膜１３を介して支持
基板となる第２シリコン基板１４に重ね合わせて密着さ
せる工程と、第１シリコン基板１１を第２シリコン基板
１４に密着させたまま所定の温度で熱処理して第１シリ
コン基板１１を水素イオン注入領域１１ａで第２シリコ
ン基板１４から分離して第２シリコン基板１４の表面に
低酸素濃度・低欠陥密度層１６を露出させる工程と、表
面に低酸素濃度・低欠陥密度層１６を有する第２シリコ
ン基板１４を更に熱処理する工程とを含むＳＯＩ基板の
製造方法である。
図１に示すように、第１シリコン基板１１の表面にエピ
タキシャル成長法によりシリコン単結晶薄膜１２を形成
する工程と、第１シリコン基板１１のシリコン単結晶薄
膜１２上に酸化膜１３を形成する工程と、第１シリコン
基板１１の表面から水素イオンを注入してシリコン単結
晶薄膜１２より内部の第１シリコン基板１１に水素イオ
ン注入領域１１ａを形成する工程と、第１シリコン基板
１１を酸化膜１３を介して支持基板となる第２シリコン
基板１４に重ね合わせて密着させる工程と、第１シリコ
ン基板１１を第２シリコン基板１４に密着させたまま所
定の温度で熱処理して第１シリコン基板１１を水素イオ
ン注入領域１１ａで第２シリコン基板１４から分離して
第２シリコン基板１４の表面にシリコン単結晶薄膜１２
を露出させる工程と、表面にシリコン単結晶薄膜１２を
有する第２シリコン基板１４を更に熱処理する工程とを
含むＳＯＩ基板の製造方法である。図１に示すように、
酸化膜１３の上側にはこれに密着してエピタキシャル成
長法により成長した結晶性の良いシリコン単結晶薄膜１
２が形成されているため、デバイスの特性を低下させ
ず、高品質のＳＯＩ基板を高い歩留りで製造できる。請
求項２に係る発明は、図２に示すように、第１シリコン
基板１１を１１００〜１２５０℃の温度で熱処理して第
１シリコン基板１１の表面に低酸素濃度・低欠陥密度層
１６を形成する工程と、第１シリコン基板１１の低酸素
濃度・低欠陥密度層１６上に酸化膜１３を形成する工程
と、第１シリコン基板１１の表面から水素イオンを注入
して低酸素濃度・低欠陥密度層１６より内部の第１シリ
コン基板１１に水素イオン注入領域１１ａを形成する工
程と、第１シリコン基板１１を酸化膜１３を介して支持
基板となる第２シリコン基板１４に重ね合わせて密着さ
せる工程と、第１シリコン基板１１を第２シリコン基板
１４に密着させたまま所定の温度で熱処理して第１シリ
コン基板１１を水素イオン注入領域１１ａで第２シリコ
ン基板１４から分離して第２シリコン基板１４の表面に
低酸素濃度・低欠陥密度層１６を露出させる工程と、表
面に低酸素濃度・低欠陥密度層１６を有する第２シリコ
ン基板１４を更に熱処理する工程とを含むＳＯＩ基板の
製造方法である。
【０００５】図２に示すように、酸化膜１３の上側には
これに密着して結晶性の良い低酸素濃度・低欠陥密度層
１６が形成されているため、デバイスの特性を低下させ
ず、高い品質のＳＯＩ基板を高い歩留りで製造できる。
これに密着して結晶性の良い低酸素濃度・低欠陥密度層
１６が形成されているため、デバイスの特性を低下させ
ず、高い品質のＳＯＩ基板を高い歩留りで製造できる。
【０００６】
【発明の実施の形態】次に本発明の実施の形態を図面に
基づいて説明する。図１に示すように、本発明の第１の
実施形態のＳＯＩ基板を製造するには、先ずｐ型の第１
シリコン単結晶基板１１を用意する。この第１基板１１
はドーパントとしてボロン（Ｂ）を使用することにより
作製される。第１基板１１の表面にエピタキシャル成長
法によりシリコン単結晶薄膜１２を形成する（図１
（ａ））。このシリコン薄膜１２は０．５〜２．５μ
ｍ、好ましくは０．５〜１μｍの厚さになるように形成
される。次いで、熱酸化法により単結晶薄膜１２上に酸
化膜１３を形成する（図１（ｂ））。この酸化膜１３は
０．１〜１μｍ、好ましくは０．１〜０．４μｍの厚さ
になるように形成される。次いで単結晶薄膜１２及び酸
化膜１３を有する第１基板１１の表面から水素イオンを
４〜１０×１０16／ｃｍ2のドーズ量及び４０〜６００
ｋｅＶの加速エネルギーでイオン注入する。その結果、
単結晶薄膜１２より内部の第１基板１１中に水素イオン
注入領域１１ａが形成される（図１（ｃ））。次いで第
１シリコン基板１１と同一表面積を有し、支持基板とな
るｐ型の第２単結晶シリコン基板１４を用意する（図１
（ｄ））。次いで第１基板１１を酸化膜１３を介して第
２基板１４に重ね合わせて密着させる（図１（ｅ））。
基づいて説明する。図１に示すように、本発明の第１の
実施形態のＳＯＩ基板を製造するには、先ずｐ型の第１
シリコン単結晶基板１１を用意する。この第１基板１１
はドーパントとしてボロン（Ｂ）を使用することにより
作製される。第１基板１１の表面にエピタキシャル成長
法によりシリコン単結晶薄膜１２を形成する（図１
（ａ））。このシリコン薄膜１２は０．５〜２．５μ
ｍ、好ましくは０．５〜１μｍの厚さになるように形成
される。次いで、熱酸化法により単結晶薄膜１２上に酸
化膜１３を形成する（図１（ｂ））。この酸化膜１３は
０．１〜１μｍ、好ましくは０．１〜０．４μｍの厚さ
になるように形成される。次いで単結晶薄膜１２及び酸
化膜１３を有する第１基板１１の表面から水素イオンを
４〜１０×１０16／ｃｍ2のドーズ量及び４０〜６００
ｋｅＶの加速エネルギーでイオン注入する。その結果、
単結晶薄膜１２より内部の第１基板１１中に水素イオン
注入領域１１ａが形成される（図１（ｃ））。次いで第
１シリコン基板１１と同一表面積を有し、支持基板とな
るｐ型の第２単結晶シリコン基板１４を用意する（図１
（ｄ））。次いで第１基板１１を酸化膜１３を介して第
２基板１４に重ね合わせて密着させる（図１（ｅ））。
【０００７】次いで第１基板１１を第２基板１４に密着
させたまま窒素雰囲気中で５００〜８００℃の範囲に昇
温し、５〜３０分保持して薄膜分離熱処理を行う。これ
により第１基板１１が水素イオンの注入ピーク位置に相
当するイオン注入領域１１ａのところで割れて上部の厚
肉部１１ｃと下部の露出した単結晶薄膜１２に分離する
（図１（ｆ））。次に温度を下げて厚肉部１１ｃを取除
く（図１（ｇ））。次いで表面に酸化膜１３及び単結晶
薄膜１２が順次積層された第２基板１４を酸素又は窒素
雰囲気中において９００〜１２００℃で３０〜１２０分
間熱処理して、単結晶薄膜１２と第２基板１４とを酸化
膜１３を介して強固に貼り合わせる（図１（ｈ））。最
後に表面に露出した単結晶薄膜１２の分離面及び厚肉部
１１ｃの分離面をそれぞれ研磨（タッチポリッシング）
して平滑化する（図１（ｉ）及び図１（ｊ））。これに
より第２基板１４はＳＯＩ基板となり、厚肉部１１ｃは
次のエピタキシャル成長法でシリコン単結晶薄膜を形成
するための新たな半導体基板として再び利用できる。
させたまま窒素雰囲気中で５００〜８００℃の範囲に昇
温し、５〜３０分保持して薄膜分離熱処理を行う。これ
により第１基板１１が水素イオンの注入ピーク位置に相
当するイオン注入領域１１ａのところで割れて上部の厚
肉部１１ｃと下部の露出した単結晶薄膜１２に分離する
（図１（ｆ））。次に温度を下げて厚肉部１１ｃを取除
く（図１（ｇ））。次いで表面に酸化膜１３及び単結晶
薄膜１２が順次積層された第２基板１４を酸素又は窒素
雰囲気中において９００〜１２００℃で３０〜１２０分
間熱処理して、単結晶薄膜１２と第２基板１４とを酸化
膜１３を介して強固に貼り合わせる（図１（ｈ））。最
後に表面に露出した単結晶薄膜１２の分離面及び厚肉部
１１ｃの分離面をそれぞれ研磨（タッチポリッシング）
して平滑化する（図１（ｉ）及び図１（ｊ））。これに
より第２基板１４はＳＯＩ基板となり、厚肉部１１ｃは
次のエピタキシャル成長法でシリコン単結晶薄膜を形成
するための新たな半導体基板として再び利用できる。
【０００８】図２に示すように、本発明の第２の実施形
態のＳＯＩ基板を製造するには、先ず図１に基づく第１
形態の場合と同様にしてｐ型の第１シリコン単結晶基板
１１を用意する。次いで第１基板１１を水素、アルゴン
又は窒素雰囲気中において１１００〜１２５０℃で熱処
理して第１基板１１の表面に低酸素濃度・低欠陥密度層
１６を形成する（図２（ａ））。この低酸素濃度・低欠
陥密度層１６は０．５〜１０μｍ、好ましくは０．５〜
５μｍの厚さになるように形成される。熱処理時間は、
所望の低酸素濃度・低欠陥密度層１６の厚さにより決め
られる。このようにして形成された低酸素濃度・低欠陥
密度層１６はその表面近傍において酸素の外方拡散によ
り酸素濃度が低下するため、酸素析出物等の欠陥は発生
し難くなる。特にgrown-in欠陥は収縮し、消滅して、そ
の欠陥密度は低下する。熱処理温度が１２５０℃を超え
る場合には、形成される低酸素濃度・低欠陥密度層１６
の表面の平坦度が劣化し、後に第１基板１１を第２単結
晶シリコン基板１４に接合する際の接合強度が低下す
る。また、熱処理中に重金属不純物等による汚染が起こ
るため好ましくない。熱処理温度が１１００℃未満の場
合には低酸素濃度層の形成及びｇｒｏｗｎ−ｉｎ欠陥の
収縮・消滅が不充分となるため、好ましくない。
態のＳＯＩ基板を製造するには、先ず図１に基づく第１
形態の場合と同様にしてｐ型の第１シリコン単結晶基板
１１を用意する。次いで第１基板１１を水素、アルゴン
又は窒素雰囲気中において１１００〜１２５０℃で熱処
理して第１基板１１の表面に低酸素濃度・低欠陥密度層
１６を形成する（図２（ａ））。この低酸素濃度・低欠
陥密度層１６は０．５〜１０μｍ、好ましくは０．５〜
５μｍの厚さになるように形成される。熱処理時間は、
所望の低酸素濃度・低欠陥密度層１６の厚さにより決め
られる。このようにして形成された低酸素濃度・低欠陥
密度層１６はその表面近傍において酸素の外方拡散によ
り酸素濃度が低下するため、酸素析出物等の欠陥は発生
し難くなる。特にgrown-in欠陥は収縮し、消滅して、そ
の欠陥密度は低下する。熱処理温度が１２５０℃を超え
る場合には、形成される低酸素濃度・低欠陥密度層１６
の表面の平坦度が劣化し、後に第１基板１１を第２単結
晶シリコン基板１４に接合する際の接合強度が低下す
る。また、熱処理中に重金属不純物等による汚染が起こ
るため好ましくない。熱処理温度が１１００℃未満の場
合には低酸素濃度層の形成及びｇｒｏｗｎ−ｉｎ欠陥の
収縮・消滅が不充分となるため、好ましくない。
【０００９】次いで図１に基づく第１の実施形態の場合
と同じ工程を繰返して、第１基板１１の表面に酸化膜１
３を形成する（図２（ｂ））。次いで低酸素濃度・低欠
陥密度層１６及び酸化膜１３を有する第１基板１１の表
面から水素イオンを４〜１０×１０16／ｃｍ2のドーズ
量及び４０〜６００ｋｅＶの加速エネルギーでイオン注
入する。その結果、低酸素濃度・低欠陥密度層１６より
内部の第１基板１１中に水素イオン注入領域１１ａが形
成される（図２（ｃ））。次いで第１シリコン基板１１
と同一表面積を有し、支持基板となるｐ型の第２単結晶
シリコン基板１４を用意する（図２（ｄ））。次いで第
１基板１１を酸化膜１３を介して第２基板１４に重ね合
わせて密着させる（図２（ｅ））。次いで第１基板１１
を第２基板１４に密着させたまま第１形態と同様の薄膜
分離熱処理を行う。これにより第１基板１１が水素イオ
ンの注入ピーク位置に相当するイオン注入領域１１ａの
ところで割れて上部の厚肉部１１ｃと下部の露出した低
酸素濃度・低欠陥密度層１６に分離する（図２
（ｆ））。次に温度を下げて厚肉部１１ｃを取除き（図
２（ｇ））、表面に酸化膜１３及び低酸素濃度・低欠陥
密度層１６が順次積層された第２基板１４を第１形態の
場合と同様に熱処理して低酸素濃度・低欠陥密度層１６
と第２基板１４とを酸化膜１３を介して強固に貼り合わ
せる（図２（ｈ））。最後に低酸素濃度・低欠陥密度層
１６の分離面及び厚肉部１１ｃの分離面をそれぞれ研磨
して平滑化する（図２（ｉ）及び図２（ｊ））。これに
より表面に酸化膜１３及び低酸素濃度・低欠陥密度層１
６が順次積層された第２基板１４からなるＳＯＩ基板を
得る（図２（ｉ））。
と同じ工程を繰返して、第１基板１１の表面に酸化膜１
３を形成する（図２（ｂ））。次いで低酸素濃度・低欠
陥密度層１６及び酸化膜１３を有する第１基板１１の表
面から水素イオンを４〜１０×１０16／ｃｍ2のドーズ
量及び４０〜６００ｋｅＶの加速エネルギーでイオン注
入する。その結果、低酸素濃度・低欠陥密度層１６より
内部の第１基板１１中に水素イオン注入領域１１ａが形
成される（図２（ｃ））。次いで第１シリコン基板１１
と同一表面積を有し、支持基板となるｐ型の第２単結晶
シリコン基板１４を用意する（図２（ｄ））。次いで第
１基板１１を酸化膜１３を介して第２基板１４に重ね合
わせて密着させる（図２（ｅ））。次いで第１基板１１
を第２基板１４に密着させたまま第１形態と同様の薄膜
分離熱処理を行う。これにより第１基板１１が水素イオ
ンの注入ピーク位置に相当するイオン注入領域１１ａの
ところで割れて上部の厚肉部１１ｃと下部の露出した低
酸素濃度・低欠陥密度層１６に分離する（図２
（ｆ））。次に温度を下げて厚肉部１１ｃを取除き（図
２（ｇ））、表面に酸化膜１３及び低酸素濃度・低欠陥
密度層１６が順次積層された第２基板１４を第１形態の
場合と同様に熱処理して低酸素濃度・低欠陥密度層１６
と第２基板１４とを酸化膜１３を介して強固に貼り合わ
せる（図２（ｈ））。最後に低酸素濃度・低欠陥密度層
１６の分離面及び厚肉部１１ｃの分離面をそれぞれ研磨
して平滑化する（図２（ｉ）及び図２（ｊ））。これに
より表面に酸化膜１３及び低酸素濃度・低欠陥密度層１
６が順次積層された第２基板１４からなるＳＯＩ基板を
得る（図２（ｉ））。
【００１０】
【実施例】次に本発明の具体的態様を示すために、本発
明の実施例を比較例とともに説明する。 ＜実施例１＞図１（ａ）に示すように、ｐ型の第１シリ
コン単結晶基板１１の表面にエピタキシャル成長法によ
り厚さ１μｍのシリコン単結晶薄膜１２を形成した。次
いで、熱酸化法により単結晶薄膜１２上に厚さ０．４μ
ｍの酸化膜１３を形成した（図１（ｂ））。次いで第１
基板１１に７０ｋｅＶの電圧を印加して水素イオンを７
×１０16／ｃｍ2のドーズ量でイオン注入して第１基板
１１内部にイオン注入領域１１ａを形成した（図１
（ｃ））。次いで第１シリコン基板１１と同一表面積を
有するｐ型の第２単結晶シリコン基板１４を用意し、第
１基板１１を酸化膜１３を介して第２基板１４に重ね合
わせて密着させた（図１（ｅ））。次いで第１単結晶基
板１１を第２単結晶基板１４に密着させたまま窒素雰囲
気中で６００℃の温度で３０分間熱処理を行った。その
結果、第１単結晶基板１１がイオン注入領域１１ａのと
ころで割れて上部の厚肉部１１ｃと下部の露出した単結
晶薄膜１２に分離した（図１（ｆ））。次に温度を下げ
て厚肉部１１ｃを取除き（図１（ｇ））、表面に酸化膜
１３及び単結晶薄膜１２が順次積層された第２基板１４
を窒素雰囲気中において１１００℃で１時間熱処理した
（図１（ｈ））。最後に単結晶薄膜１２の分離面を研磨
して平滑化して実施例１のＳＯＩ基板を製造した（図１
（ｉ））。
明の実施例を比較例とともに説明する。 ＜実施例１＞図１（ａ）に示すように、ｐ型の第１シリ
コン単結晶基板１１の表面にエピタキシャル成長法によ
り厚さ１μｍのシリコン単結晶薄膜１２を形成した。次
いで、熱酸化法により単結晶薄膜１２上に厚さ０．４μ
ｍの酸化膜１３を形成した（図１（ｂ））。次いで第１
基板１１に７０ｋｅＶの電圧を印加して水素イオンを７
×１０16／ｃｍ2のドーズ量でイオン注入して第１基板
１１内部にイオン注入領域１１ａを形成した（図１
（ｃ））。次いで第１シリコン基板１１と同一表面積を
有するｐ型の第２単結晶シリコン基板１４を用意し、第
１基板１１を酸化膜１３を介して第２基板１４に重ね合
わせて密着させた（図１（ｅ））。次いで第１単結晶基
板１１を第２単結晶基板１４に密着させたまま窒素雰囲
気中で６００℃の温度で３０分間熱処理を行った。その
結果、第１単結晶基板１１がイオン注入領域１１ａのと
ころで割れて上部の厚肉部１１ｃと下部の露出した単結
晶薄膜１２に分離した（図１（ｆ））。次に温度を下げ
て厚肉部１１ｃを取除き（図１（ｇ））、表面に酸化膜
１３及び単結晶薄膜１２が順次積層された第２基板１４
を窒素雰囲気中において１１００℃で１時間熱処理した
（図１（ｈ））。最後に単結晶薄膜１２の分離面を研磨
して平滑化して実施例１のＳＯＩ基板を製造した（図１
（ｉ））。
【００１１】＜実施例２＞図２（ａ）に示すように、ｐ
型の第１シリコン単結晶基板１１を水素雰囲気中におい
て１２００℃で１時間の熱処理を施し、第１基板１１の
表面に厚さ５μｍの低酸素濃度・低欠陥密度層１６を形
成した（図２（ａ））。次いで熱酸化法により低酸素濃
度・低欠陥密度層１６上に厚さ０．４μｍの酸化膜１３
を形成した（図２（ｂ））。次いで第１基板１１に７０
ｋｅＶの電圧を印加して水素イオンを７×１０16／ｃｍ
2のドーズ量でイオン注入して第１基板１１内部にイオ
ン注入領域１１ａを形成した（図２（ｃ））。次いで第
１シリコン基板１１と同一表面積を有するｐ型の第２単
結晶シリコン基板１４を用意し、第１基板１１を酸化膜
１３を介して第２基板１４に重ね合わせて密着させた
（図２（ｅ））。次いで第１単結晶基板１１を第２単結
晶基板１４に密着させたまま窒素雰囲気中で６００℃の
温度で３０分間熱処理を行った。その結果、第１単結晶
基板１１がイオン注入領域１１ａのところで割れて上部
の厚肉部１１ｃと下部の露出した低酸素濃度・低欠陥密
度層１６に分離した（図２（ｆ））。次に温度を下げて
厚肉部１１ｃを取除き（図２（ｇ））、表面に酸化膜１
３及び低酸素濃度・低欠陥密度層１６が順次積層された
第２基板１４を窒素雰囲気中において１１００℃で１時
間熱処理した（図２（ｈ））。最後に低酸素濃度・低欠
陥密度層１６の分離面を研磨して平滑化して実施例２の
ＳＯＩ基板を製造した（図２（ｉ））。
型の第１シリコン単結晶基板１１を水素雰囲気中におい
て１２００℃で１時間の熱処理を施し、第１基板１１の
表面に厚さ５μｍの低酸素濃度・低欠陥密度層１６を形
成した（図２（ａ））。次いで熱酸化法により低酸素濃
度・低欠陥密度層１６上に厚さ０．４μｍの酸化膜１３
を形成した（図２（ｂ））。次いで第１基板１１に７０
ｋｅＶの電圧を印加して水素イオンを７×１０16／ｃｍ
2のドーズ量でイオン注入して第１基板１１内部にイオ
ン注入領域１１ａを形成した（図２（ｃ））。次いで第
１シリコン基板１１と同一表面積を有するｐ型の第２単
結晶シリコン基板１４を用意し、第１基板１１を酸化膜
１３を介して第２基板１４に重ね合わせて密着させた
（図２（ｅ））。次いで第１単結晶基板１１を第２単結
晶基板１４に密着させたまま窒素雰囲気中で６００℃の
温度で３０分間熱処理を行った。その結果、第１単結晶
基板１１がイオン注入領域１１ａのところで割れて上部
の厚肉部１１ｃと下部の露出した低酸素濃度・低欠陥密
度層１６に分離した（図２（ｆ））。次に温度を下げて
厚肉部１１ｃを取除き（図２（ｇ））、表面に酸化膜１
３及び低酸素濃度・低欠陥密度層１６が順次積層された
第２基板１４を窒素雰囲気中において１１００℃で１時
間熱処理した（図２（ｈ））。最後に低酸素濃度・低欠
陥密度層１６の分離面を研磨して平滑化して実施例２の
ＳＯＩ基板を製造した（図２（ｉ））。
【００１２】＜比較例１＞ｐ型の第１シリコン単結晶基
板１１の表面にエピタキシャル成長法により厚さ１μｍ
のシリコン単結晶薄膜１２を形成しなかったことを除い
ては実質的に実施例１の方法を繰返して比較例１のＳＯ
Ｉ基板を製造した。
板１１の表面にエピタキシャル成長法により厚さ１μｍ
のシリコン単結晶薄膜１２を形成しなかったことを除い
ては実質的に実施例１の方法を繰返して比較例１のＳＯ
Ｉ基板を製造した。
【００１３】＜比較評価＞実施例１、実施例２及び比較
例１のそれぞれのＳＯＩ基板についてＳＯＩ層における
欠陥密度を次の２つの評価方法により調べた。
例１のそれぞれのＳＯＩ基板についてＳＯＩ層における
欠陥密度を次の２つの評価方法により調べた。
【００１４】評価方法１ 各ＳＯＩ基板から採取したサンプルをＳｅｃｃｏエッチ
ャント（体積比 ０．１５Ｍ−Ｋ2Ｃｒ2Ｏ7：５０％Ｈ
Ｆ＝１：２）に５秒間撹拌しながら浸した後、５０％Ｈ
Ｆに３０分間浸し、欠陥に起因して発生したエッチング
ピットを光学顕微鏡により観察し、その密度を求めた。
ャント（体積比 ０．１５Ｍ−Ｋ2Ｃｒ2Ｏ7：５０％Ｈ
Ｆ＝１：２）に５秒間撹拌しながら浸した後、５０％Ｈ
Ｆに３０分間浸し、欠陥に起因して発生したエッチング
ピットを光学顕微鏡により観察し、その密度を求めた。
【００１５】評価方法２ 各ＳＯＩ基板から採取したサンプルを５０％ＨＦに１０
分間浸し、欠陥に起因して発生したエッチングピットを
光学顕微鏡により観察し、その密度を求めた。その結果
を下記に示す。
分間浸し、欠陥に起因して発生したエッチングピットを
光学顕微鏡により観察し、その密度を求めた。その結果
を下記に示す。
【００１６】
【表１】
【００１７】表１から明らかなように、比較例１に比べ
て実施例１及び２のエッチングピットの密度は極めて少
ないことが判る。
て実施例１及び２のエッチングピットの密度は極めて少
ないことが判る。
【００１８】
【発明の効果】以上述べたように、本発明によれば、第
１シリコン基板の表面にエピタキシャル成長法によりシ
リコン単結晶薄膜を形成するか、又は第１基板を１１０
０〜１２５０℃で熱処理して第１基板の表面に低酸素濃
度・低欠陥密度層を形成し、上記単結晶薄膜又は低酸素
濃度・低欠陥密度層上に酸化膜を形成し、第１基板の表
面から水素イオンを注入して前記単結晶薄膜又は低酸素
濃度・低欠陥密度層より内部の第１基板に水素イオン注
入領域を形成し、第１シリコン基板を前記酸化膜を介し
て支持基板となる第２シリコン基板に重ね合わせて密着
させ、第１基板を第２基板に密着させたまま熱処理して
第１基板を水素イオン注入領域で第２基板から分離して
第２基板の表面に上記単結晶薄膜又は低酸素濃度・低欠
陥密度層を露出させ、表面に前記単結晶薄膜又は低酸素
濃度・低欠陥密度層を有する第２基板を更に熱処理する
ようにしたから、結晶欠陥が少なく結晶性の高い半導体
層を有するようになり、この半導体層にデバイスを形成
した場合、デバイスの特性を低下させない。また高品質
のＳＯＩ基板を高い歩留りで製造できる。
１シリコン基板の表面にエピタキシャル成長法によりシ
リコン単結晶薄膜を形成するか、又は第１基板を１１０
０〜１２５０℃で熱処理して第１基板の表面に低酸素濃
度・低欠陥密度層を形成し、上記単結晶薄膜又は低酸素
濃度・低欠陥密度層上に酸化膜を形成し、第１基板の表
面から水素イオンを注入して前記単結晶薄膜又は低酸素
濃度・低欠陥密度層より内部の第１基板に水素イオン注
入領域を形成し、第１シリコン基板を前記酸化膜を介し
て支持基板となる第２シリコン基板に重ね合わせて密着
させ、第１基板を第２基板に密着させたまま熱処理して
第１基板を水素イオン注入領域で第２基板から分離して
第２基板の表面に上記単結晶薄膜又は低酸素濃度・低欠
陥密度層を露出させ、表面に前記単結晶薄膜又は低酸素
濃度・低欠陥密度層を有する第２基板を更に熱処理する
ようにしたから、結晶欠陥が少なく結晶性の高い半導体
層を有するようになり、この半導体層にデバイスを形成
した場合、デバイスの特性を低下させない。また高品質
のＳＯＩ基板を高い歩留りで製造できる。
【図１】本発明の第１の実施形態のＳＯＩ基板の製造方
法を工程順に示す図。
法を工程順に示す図。
【図２】本発明の第２の実施形態のＳＯＩ基板の製造方
法を工程順に示す図。
法を工程順に示す図。
１１ 第１シリコン基板 １１ａ イオン注入領域 １１ｃ 厚肉部１１ｃ １２ シリコン単結晶薄膜 １３ 酸化膜 １４ 第２シリコン基板 １６ 低酸素濃度・低欠陥密度層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 冨澤 憲治 東京都千代田区大手町１丁目５番１号 三 菱マテリアルシリコン株式会社内
Claims (2)
- 【請求項１】 第１シリコン基板(11)の表面にエピタキ
シャル成長法によりシリコン単結晶薄膜(12)を形成する
工程と、 前記第１シリコン基板(11)のシリコン単結晶薄膜(12)上
に酸化膜(13)を形成する工程と、 前記第１シリコン基板(11)の表面から水素イオンを注入
して前記シリコン単結晶薄膜(12)より内部の第１シリコ
ン基板(11)に水素イオン注入領域(11a)を形成する工程
と、 前記第１シリコン基板(11)を前記酸化膜(13)を介して支
持基板となる第２シリコン基板(14)に重ね合わせて密着
させる工程と、 前記第１シリコン基板(11)を前記第２シリコン基板(14)
に密着させたまま所定の温度で熱処理して前記第１シリ
コン基板(11)を前記水素イオン注入領域(11a)で前記第
２シリコン基板(14)から分離して前記第２シリコン基板
(14)の表面に前記シリコン単結晶薄膜(12)を露出させる
工程と、 表面に前記シリコン単結晶薄膜(12)を有する前記第２シ
リコン基板(14)を更に熱処理する工程とを含むＳＯＩ基
板の製造方法。 - 【請求項２】 第１シリコン基板(11)を室温から１１０
０〜１２５０℃まで熱処理して前記第１シリコン基板(1
1)の表面に低酸素濃度・低欠陥密度層(16)を形成する工
程と、 前記第１シリコン基板(11)の低酸素濃度・低欠陥密度層
(16)上に酸化膜(13)を形成する工程と、 前記第１シリコン基板(11)の表面から水素イオンを注入
して前記低酸素濃度・低欠陥密度層(16)より内部の第１
シリコン基板(11)に水素イオン注入領域(11a)を形成す
る工程と、 前記第１シリコン基板(11)を前記酸化膜(13)を介して支
持基板となる第２シリコン基板(14)に重ね合わせて密着
させる工程と、 前記第１シリコン基板(11)を前記第２シリコン基板(14)
に密着させたまま所定の温度で熱処理して前記第１シリ
コン基板(11)を前記水素イオン注入領域(11a)で前記第
２シリコン基板(14)から分離して前記第２シリコン基板
(14)の表面に前記低酸素濃度・低欠陥密度層(16)を露出
させる工程と、 表面に前記低酸素濃度・低欠陥密度層(16)を有する前記
第２シリコン基板(14)を更に熱処理する工程とを含むＳ
ＯＩ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35875997A JPH11191617A (ja) | 1997-12-26 | 1997-12-26 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35875997A JPH11191617A (ja) | 1997-12-26 | 1997-12-26 | Ｓｏｉ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11191617A true JPH11191617A (ja) | 1999-07-13 |
Family
ID=18460973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35875997A Pending JPH11191617A (ja) | 1997-12-26 | 1997-12-26 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11191617A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001017024A1 (fr) * | 1999-08-27 | 2001-03-08 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une tranche du type silicium sur isolant collee et tranche du type silicium sur isolant collee |
| WO2001028000A1 (fr) * | 1999-10-14 | 2001-04-19 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une tranche de soi, et tranche de soi |
| JP2002502119A (ja) * | 1998-01-28 | 2002-01-22 | コミツサリア タ レネルジー アトミーク | 半導体オン絶縁体特にＳｉＣＯＩ構造を製造する方法 |
| FR2823599A1 (fr) * | 2001-04-13 | 2002-10-18 | Commissariat Energie Atomique | Substrat demomtable a tenue mecanique controlee et procede de realisation |
| US6489654B2 (en) | 1998-04-17 | 2002-12-03 | Nec Corporation | Silicon-on-insulator (SOI) substrate |
| WO2007039881A2 (en) * | 2005-10-06 | 2007-04-12 | Nxp B.V. | Semiconductor soi device |
| KR100753754B1 (ko) | 2005-04-07 | 2007-08-31 | 가부시키가이샤 섬코 | 에스 오 아이 기판의 제조 방법 및 제조시 층 이송된웨이퍼의 재생 방법 |
| JP2007324573A (ja) * | 2006-05-30 | 2007-12-13 | Sharp Corp | 熱軟化性絶縁体と共に化合物半導体が形成されたシリコンウェハ |
| JP2008028415A (ja) * | 1999-10-14 | 2008-02-07 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| JP2016119490A (ja) * | 2008-03-26 | 2016-06-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1997
- 1997-12-26 JP JP35875997A patent/JPH11191617A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4860036B2 (ja) * | 1998-01-28 | 2012-01-25 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | キャリヤ基板と該キャリヤ基板の一面上に形成したシリコン炭化物層とを備えたＳｉＣＯＩ構造の製造方法 |
| JP2002502119A (ja) * | 1998-01-28 | 2002-01-22 | コミツサリア タ レネルジー アトミーク | 半導体オン絶縁体特にＳｉＣＯＩ構造を製造する方法 |
| US6489654B2 (en) | 1998-04-17 | 2002-12-03 | Nec Corporation | Silicon-on-insulator (SOI) substrate |
| WO2001017024A1 (fr) * | 1999-08-27 | 2001-03-08 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une tranche du type silicium sur isolant collee et tranche du type silicium sur isolant collee |
| KR100733111B1 (ko) * | 1999-08-27 | 2007-06-27 | 신에쯔 한도타이 가부시키가이샤 | 접합 ｓｏｉ 웨이퍼의 제조방법 및 접합 ｓｏｉ 웨이퍼 |
| US6492682B1 (en) | 1999-08-27 | 2002-12-10 | Shin-Etsu Handotal Co., Ltd. | Method of producing a bonded wafer and the bonded wafer |
| US6680260B2 (en) | 1999-08-27 | 2004-01-20 | Shin-Etsu Handotai Co., Ltd. | Method of producing a bonded wafer and the bonded wafer |
| US7176102B2 (en) | 1999-10-14 | 2007-02-13 | Shin-Etsu Handotai Co., Ltd. | Method for producing SOI wafer and SOI wafer |
| US6846718B1 (en) | 1999-10-14 | 2005-01-25 | Shin-Etsu Handotai Co., Ltd. | Method for producing SOI wafer and SOI wafer |
| JP2008028415A (ja) * | 1999-10-14 | 2008-02-07 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| WO2001028000A1 (fr) * | 1999-10-14 | 2001-04-19 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une tranche de soi, et tranche de soi |
| FR2823599A1 (fr) * | 2001-04-13 | 2002-10-18 | Commissariat Energie Atomique | Substrat demomtable a tenue mecanique controlee et procede de realisation |
| KR100753754B1 (ko) | 2005-04-07 | 2007-08-31 | 가부시키가이샤 섬코 | 에스 오 아이 기판의 제조 방법 및 제조시 층 이송된웨이퍼의 재생 방법 |
| WO2007039881A2 (en) * | 2005-10-06 | 2007-04-12 | Nxp B.V. | Semiconductor soi device |
| WO2007039881A3 (en) * | 2005-10-06 | 2007-07-05 | Nxp Bv | Semiconductor soi device |
| JP2007324573A (ja) * | 2006-05-30 | 2007-12-13 | Sharp Corp | 熱軟化性絶縁体と共に化合物半導体が形成されたシリコンウェハ |
| JP2016119490A (ja) * | 2008-03-26 | 2016-06-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP5706391B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JPWO2005027204A1 (ja) | 貼り合わせウェーハおよびその製造方法 | |
| JPWO2005024925A1 (ja) | Ｓｏｉウェーハの作製方法 | |
| KR101340002B1 (ko) | Ｓｏｉ웨이퍼의 제조방법 | |
| JP5183958B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| US7446016B2 (en) | Method for producing bonded wafer | |
| JP2015228432A (ja) | Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ | |
| JPH1187668A (ja) | Ｓｏｉ基板の製造方法 | |
| EP2053650B1 (en) | Method for producing semiconductor substrate | |
| JPH11191617A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3864495B2 (ja) | 半導体基板の製造方法 | |
| JPH10242154A (ja) | 薄膜半導体基板の表面処理方法 | |
| JP2006165061A (ja) | Ｓｏｉウェーハの製造方法 | |
| WO2005067053A1 (ja) | Soiウェーハの作製方法 | |
| JP5292810B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH11186187A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH10326883A (ja) | 基板及びその作製方法 | |
| JP3412449B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3452123B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2000196047A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP3452122B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3484961B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH05299345A (ja) | 電子素子用基板及びその製造方法 | |
| JP2001085649A (ja) | Ｓｏｉウェーハおよびその製造方法 |