JPH10326883A

JPH10326883A - 基板及びその作製方法

Info

Publication number: JPH10326883A
Application number: JP10072007A
Authority: JP
Inventors: Kiyobumi Sakaguchi; 清文坂口; Nobuhiko Sato; 信彦佐藤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-03-26
Filing date: 1998-03-20
Publication date: 1998-12-08
Anticipated expiration: 2018-03-20
Also published as: JP3697052B2

Abstract

(57)【要約】【課題】高品質ＳＯＩウエハの制御性、生産性、経済
性に優れた作製方法とそれによって作製されたウエハを
提供する。【解決手段】貼り合わせによって作製するウエハにお
いて、第１の基体２と第２の基体１５を貼り合わせた後
に、第１の基体の主面側に形成した第１の層１２と第２
の層１３との界面で第１の基体から第２の基体を分離
し、第２の層１３を第２の基体１５上に移設する。この
時、第１の層と第２の層との界面で分離位置を規定する
方法として、多孔質Ｓｉ層の多孔度を変える方法、多孔
質Ｓｉの孔の凝集で分離しやすい面を作る方法、界面に
イオン注入する方法、ヘテロエピタキシャル界面を利用
する方法を用いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板の作製
方法に関し、更に詳しくは、誘電体あるいは絶縁物上の
単結晶半導体又はＳｉ基板上の単結晶化合物半導体の層
に電子デバイス、集積回路を形成するのに適した半導体
基板の作製方法に関するものである。

【０００２】また、本発明は、前記作製方法により作製
された半導体基板に関する。

【０００３】

【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、セミコンダクター・オン・インシュレーター（ＳＯ
Ｉ）技術として広く知られ、通常のＳｉ集積回路を作製
するバルクＳｉ基板では到達しえない数々の優位点をＳ
ＯＩ技術を利用したデバイスが有することから多くの研
究が成されてきた。すなわち、ＳＯＩ技術を利用するこ
とで、１．誘電体分離が容易で高集積化が可能、２．対放射線耐性に優れている、３．浮遊容量が低減され高速化が可能、４．ウエル工程が省略できる、５．ラッチアップを防止できる、６．薄膜化による完全空乏型電界効果トランジスタが可
能、等の優位点が得られる。これらは例えば以下の文献
に詳しい。Special Issue:"Single-crystal silicon on
non-single-crystal insulators"; edited by G.W.Cul
len, Journal of Crystal Growth, Vol.63, No.3, pp.4
29-590 (1983) さらに、ここ数年においては、ＳＯＩ基板が、ＭＯＳＦ
ＥＴの高速化、低消費電力化を実現する基板として多く
の報告がなされている。（ＩＥＥＥＳＯＩｃｏｎｆｅ
ｒｅｎｃｅ１９９４）また、ＳＯＩ構造を用いると
素子の下部に絶縁層があるので、バルクＳｉウエハ上に
素子を形成する場合と比べて、素子分離プロセスが単純
化できる結果、デバイスプロセス工程が短縮される。す
なわち、高性能化と合わせて、バルクＳｉ上のＭＯＳＦ
ＥＴ、ＩＣに比べて、ウエハコスト、プロセスコストの
トータルでの低価格化が期待されている。

【０００４】なかでも完全空乏型ＭＯＳＦＥＴは駆動力
の向上による高速化、低消費電力化が期待されている。
ＭＯＳＦＥＴの閾値電圧（Ｖｔｈ）は一般的にはチャネ
ル部の不純物濃度により決定されるが、ＳＯＩを用いた
完全空乏型（ＦＤ；ＦｕｌｌｙＤｅｐｌｅｔｅｄ）Ｍ
ＯＳＦＥＴの場合には空乏層厚がＳＯＩの膜厚の影響も
受けることになる。したがって、大規模集積回路を歩留
まりよく作るためには、ＳＯＩ膜厚の均一性が強く望ま
れていた。

【０００５】また、化合物半導体上のデバイスはＳｉで
は得られない高い性能、たとえば、高速、発光などの特
徴を持っている。現在は、これらのデバイスはほとんど
ＧａＡｓ等の化合物半導体基板上にエピタキシャル成長
をしてその中に作り込まれている。しかし、化合物半導
体基板は、高価で、機械的強度が低く、大面積ウエハは
作製が困難などの問題点がある。

【０００６】このようなことから、安価で、機械的強度
も高く、大面積ウエハが作製できるＳｉウエハ上に、化
合物半導体をヘテロエピタキシャル成長させる試みがな
されている。

【０００７】ＳＯＩ基板の形成に関する研究は１９７０
年代頃から盛んであった。初期には、絶縁物であるサフ
ァイア基板の上に単結晶Ｓｉをヘテロエピタキシャル成
長する方法（ＳＯＳ：Sapphire on Silicon）や、多孔
質Ｓｉの酸化による誘電体分離によりＳＯＩ構造を形成
する方法（ＦＩＰＯＳ：Fully Isolation by PorousOxi
dized Silicon）、酸素イオン注入法がよく研究され
た。

【０００８】ＦＩＰＯＳ法は、Ｐ型Ｓｉ単結晶基板表面
にＮ型Ｓｉ層を、プロトンのイオン打ち込み、（イマイ
他，J.Crystal Growth, Vol.63, 547(1983)），もしく
は、エピタキシャル成長とパタ−ニングによって島状
に形成し、表面よりＳｉ島を囲むようにＨＦ溶液中の陽
極化成法によりＰ型Ｓｉ基板のみを多孔質化したのち、
増速酸化によりＮ型Ｓｉ島を誘電体分離する方法であ
る。本方法では、分離されているＳｉ領域は、デバイス
工程の前に決定されており、デバイス設計の自由度を制
限する場合があるという問題点がある。

【０００９】酸素イオン注入法は、Ｋ．Ｉｚｕｍｉによ
って始めて報告されたＳＩＭＯＸと呼ばれる方法であ
る。Ｓｉウエハに酸素イオンを１０¹⁷〜１０¹⁸／ｃｍ²
程度注入したのち、アルゴン・酸素雰囲気中で１３２０
℃程度の高温でアニールする。その結果、イオン注入の
投影飛程（Ｒｐ）に相当する深さを中心に注入された酸
素イオンがＳｉと結合して酸化Ｓｉ層が形成される。そ
の際、酸化Ｓｉ層の上部の酸素イオン注入によりアモル
ファス化したＳｉ層も再結晶化して、単結晶Ｓｉ層とな
る。表面のＳｉ層中に含まれる欠陥は従来１０⁵／ｃｍ²
と多かったが、酸素の打ち込み量を４×１０¹⁷／ｃｍ²
付近にすることで、〜１０²／ｃｍ²まで低減することに
成功している。しかしながら、酸化Ｓｉ層の膜質、表面
Ｓｉ層の結晶性等を維持できるような注入エネルギー、
注入量の範囲が狭いために、表面Ｓｉ層、埋め込み酸化
Ｓｉ層（ＢＯＸ；Burried Oxide）の膜厚は特定の値に
制限されていた。所望の膜厚の表面Ｓｉ層を得るために
は、犠牲酸化、ないしは、エピタキシャル成長すること
が必要であった。その場合、膜厚の分布には、これらの
プロセスによる劣化分が重畳される結果、膜厚均一性が
劣化するという問題点がある。

【００１０】また、ＢＯＸにはパイプと呼ばれる酸化Ｓ
ｉの形成不良領域が存在することが報告されている。こ
の原因のひとつとしては、注入時のダスト等の異物が考
えられている。パイプの存在する部分では活性層と支持
基板の間のリークによりデバイス特性の劣化が生じてし
まう。

【００１１】ＳＩＭＯＸのイオン注入は前述の通り、通
常の半導体プロセスで使用するイオン注入と比べ注入量
が多いため、専用の装置が開発されてもなお、注入時間
は長い。イオン注入は所定の電流量のイオンビームをラ
スタースキャンして、あるいは、ビームを拡げて行われ
るため、ウエハの大面積化に伴い、注入時間の増大が想
定される。また、大面積ウエハの高温熱処理では、ウエ
ハ内の温度分布によるスリップの発生などの問題がより
シビアになることが指摘されている。ＳＩＭＯＸでは１
３００℃以上というＳｉ半導体プロセスでは通常使用し
ない高温での熱処理が必須であることから、装置開発、
金属汚染、スリップなど克服すべき問題の重要性がさら
に大きくなることが懸念されている。

【００１２】また、上記のような従来のＳＯＩの形成方
法とは別に、近年、Ｓｉ単結晶基板を、熱酸化した別の
Ｓｉ単結晶基板に、熱処理又は接着剤を用いて張り合
せ、ＳＯＩ構造を形成する方法が注目を浴びている。こ
の方法は、デバイスのための活性層を均一に薄膜化する
必要がある。すなわち、数百μｍもの厚さのＳｉ単結晶
基板をμｍオ−ダ−かそれ以下に薄膜化する必要があ
る。この薄膜化には以下のように３種類の方法がある。

【００１３】１．研磨による薄膜化２．局所プラズマエッチングによる薄膜化３．選択エッチングによる薄膜化方法１の研磨では均一に薄膜化することが困難である。
特にサブμｍの薄膜化は、ばらつきが数十％にもなって
しまい、この均一化は大きな問題となっている。さらに
ウエハの大口径化が進めばその困難度は増すばかりであ
る。

【００１４】方法２は、あらかじめ１〜３μｍ程度まで
１の研磨による方法で薄膜化したのち、膜厚分布を全面
で多点測定しておいてから、この膜厚分布にもとづい
て、直径数ｍｍのＳＦ₆などを用いたプラズマをスキャ
ンさせることにより膜厚分布を補正しながらエッチング
して、所望の膜厚まで薄膜化する。この方法では膜厚分
布を±１０ｎｍ程度にできることが報告されている。し
かし、プラズマエッチングの際に基板上異物（パーティ
クル）があるとこの異物がエッチングマスクとなるため
に基板上に突起が形成されてしまう。

【００１５】エッチング直後には表面が荒れているため
に、プラズマエッチング終了後にタッチポリッシングが
必要であるが、ポリッシング量の制御は時間管理によっ
て行われるので、最終膜厚の制御、および、ポリッシン
グによる膜厚分布の劣化が指摘されている。さらに研磨
ではコロイダルシリカ等の研磨剤が直接に活性層になる
表面を擦るので、研磨による破砕層の形成、加工歪みの
導入も懸念されている。さらにウエハが大面積化された
場合にはウエハ面積の増大に比例して、プラズマエッチ
ング時間が増大するため、スループットの著しい低下も
懸念される。

【００１６】方法３は、あらかじめ薄膜化する基板に選
択エッチング可能な膜構成をつくり込んでおく方法であ
る。例えば、Ｐ型基板上にボロンを１０¹⁹／ｃｍ³以上
の濃度に含んだＰ⁺Ｓｉの薄層とＰ型Ｓｉの薄層をエピ
タキシャル成長などの方法で積層し、第１の基板とす
る。これを酸化膜等の絶縁層を介して、第２の基板と貼
り合わせたのち、第１の基板の裏面を、研削、研磨で予
め薄くしておく。その後、Ｐ型層の選択エッチングで、
Ｐ⁺層を露出、さらにＰ⁺層の選択エッチングでＰ型層を
露出させ、ＳＯＩ構造を完成させるものである。、この
方法はＭａｓｚａｒａの報告に詳しい（W.P.Maszara,
J.Electrochem.Soc., Vol.138, 341(1991)）。

【００１７】選択エッチングは均一な薄膜化に有効とさ
れているが、次のような問題がある。・せいぜい１０²程度と選択比が十分でない。・エッチング後の表面性が悪いため、エッチング後にタ
ッチポリッシュが必要。しかし、その結果、膜厚が減少
するとともに、膜厚均一性も劣化しやすい。特にポリッ
シングは時間によって研磨量を管理するが、研磨速度の
ばらつきが大きいため、研磨量の制御が困難。したがっ
て、１００ｎｍというような極薄ＳＯＩ層の形成におい
て、特に問題となる。・イオン注入、高濃度ＢドープＳｉ層上のエピタキシャ
ル成長あるいはヘテロエピタキシャル成長を用いている
ためＳＯＩ層の結晶性が悪い。また、被貼り合わせ面の
表面性も通常のＳｉウエハより劣る。

【００１８】以上のことは、C. Harendt, et al., J.El
ect. Mater. Vol.20, 267 (1991),H. Baumgart, et a
l., Proceeding of the 1st International Symposium
on Semiconductor Wafer Bonding: Science, Technolog
y and Applications, (The Electrochemical Society)
Vol.92-7, p.375, C. E. Hunt et al., Proceeding oft
he 1st International Symposium on Semiconductor Wa
fer Bonding: Science, Technology and Applications,
(The Electrochemical Society) Vol.92-7, p.165に報
告されている。

【００１９】また、選択エッチングの選択性はボロン等
の不純物の濃度差とその深さ方向プロファイルの急峻性
に大きく依存している。したがって、貼り合わせ強度を
高めるための高温のボンディングアニールや結晶性を向
上させるために高温のエピタキシャル成長を行ったりす
ると、不純物濃度の深さ方向分布が拡がり、エッチング
の選択性が劣化してしまう。すなわち、エッチングの選
択比の向上と結晶性および貼り合わせ強度の向上との両
立は困難であった。

【００２０】最近、米原らはかかる問題点を解決し、膜
厚均一性や結晶性に優れ、バッチ処理が可能な貼り合わ
せＳＯＩを報告した（T. Yonehara et al., Appl. Phy
s. Letter Vol.64, 2108(1994)）。この方法は、Ｓｉ基
板上３１の多孔質層３２を選択エッチングの材料として
用いる。多孔質層の上に非多孔質単結晶Ｓｉ層３３をエ
ピタキシャル成長した後、酸化Ｓｉ層（絶縁膜）３５を
介して第２の基板３４と貼り合わせる（図５の
（ａ））。第１の基板を裏面より研削等の方法で薄層化
し、基板全面において多孔質Ｓｉを露出させる（図５の
（ｂ））。露出させた多孔質ＳｉはＫＯＨ、ＨＦ＋Ｈ₂
Ｏ₂などの選択エッチング液によりエッチングして除去
する（図５の（ｃ））。このとき、多孔質Ｓｉのバルク
Ｓｉ（非多孔質単結晶Ｓｉ）に対するエッチングの選択
比を１０万倍と十分に高くできるので、あらかじめ多孔
質上に成長した非多孔質単結晶Ｓｉ層を膜厚を殆ど減じ
ることなく、第２の基板の上に残し、ＳＯＩ基板を形成
することができる。したがって、ＳＯＩの膜厚均一性は
エピタキシャル成長時にほぼ決定づけられる。エピタキ
シャル成長は通常半導体プロセスで使用されるＣＶＤ装
置が使用できるので、佐藤らの報告（ＳＳＤＭ９５）に
よれば、その均一性は例えば１００ｎｍ±２％以内が実
現されている。また、エピタキシャルＳｉ層の結晶性も
良好で３．５×１０²／ｃｍ²が報告された。

【００２１】多孔質ＳｉはＵｈｌｉｒ等によって１９５
６年に半導体の電解研磨の研究過程において発見された
（A.Uhlir, Bell Syst. Tech. J., Vol.35 333(195
6)）。多孔質ＳｉはＳｉ基板をＨＦ溶液中で陽極化成
（Ａｎｏｄｉｚａｔｉｏｎ）することにより形成するこ
とができる。多孔質Ｓｉとはさながらスポンジのように
バルクＳｉ中に電解エッチングによって微小な孔が形成
されたものであって、陽極化成の条件、Ｓｉの比抵抗に
よって異なるが、直径数ｎｍ程度の孔が例えば１０¹¹個
／ｃｍ²程度の密度で形成されたものである。

【００２２】ウナガミ等は陽極化成におけるＳｉの溶解
反応を研究し、ＨＦ溶液中のＳｉの陽極反応には正孔が
必要であり、その反応は、次のようであると報告してい
る（T.Unagami, J. Electrochem. Soc., Vol.127, 476
(1980)）。

【００２３】Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ⁺ → Ｓｉ
Ｆ₂＋２Ｈ⁺＋ｎｅ^- ＳｉＦ₂＋２ＨＦ → ＳｉＦ₄＋Ｈ₂ ＳｉＦ₄＋２ＨＦ → Ｈ₂ＳｉＦ₆ または、Ｓｉ＋４ＨＦ＋（４−λ）ｅ⁺ → ＳｉＦ₄＋４Ｈ⁺＋
λｅ^- ＳｉＦ₄＋２ＨＦ → Ｈ₂ＳｉＦ₆ ここで、ｅ⁺およびｅ^-はそれぞれ正孔と電子を表してい
る。また、ｎおよびλはそれぞれ１原子のＳｉが溶解す
るために必要な正孔の数であり、ｎ＞２またはλ＞４な
る条件が満たされた場合に多孔質Ｓｉが形成されるとし
ている。

【００２４】以上のことから、正孔の存在するＰ型Ｓｉ
は多孔質化されるが、Ｎ型Ｓｉは多孔質化されない。こ
の多孔質化における選択性は長野等および今井によって
実証されている（長野、中島、安野、大中、梶原、電子
通信学会技術研究報告、Vol.79, SSD79-9549(1979)）、
（K. Imai, Solid-State Electronics, Vol.24, 159(19
81)）。

【００２５】従来の方法ではエッチングの選択性は不純
物濃度の差とその深さ方向のプロファイルによっていた
ため、濃度分布を拡げてしまう熱処理の温度（貼り合わ
せ、エピタキシャル成長、酸化等）は概ね８００℃以下
と大きく制約されていた。一方、この方法におけるエッ
チングは多孔質とバルクという構造の差がエッチングの
速度を決めているため、熱処理温度の制約は小さく、１
１８０℃程度の熱処理が可能であることが報告されてい
る。例えば貼り合わせ後の熱処理は、ウエハ同士の接着
強度を高め、貼り合わせ界面に生じる空隙（ｖｏｉｄ）
の数、大きさを減少させることが知られている。また、
斯様な構造差にもとづくエッチングでは多孔質Ｓｉ上に
付着したパーティクルがあっても、これが膜厚均一性に
影響を及ぼさない。

【００２６】また、ガラスに代表される光透過性基板上
には、一般には、その結晶構造の無秩序性から、堆積し
た薄膜Ｓｉ層は、基板の無秩序性を反映して、非晶質
か、良くて多結晶層にしかならず、高性能なデバイスは
作製できない。それは、基板の結晶構造が非晶質である
ことによっており、単に、Ｓｉ層を堆積しても、良質な
単結晶層は得られない。

【００２７】しかしながら、貼り合わせを用いた半導体
基板は、必ず２枚のウエハを必要とし、そのうち１枚は
ほとんど大部分が研磨・エッチング等により無駄に除去
され捨てられてしまい、コストアップの要因となるばか
りか、限りある地球の資源を無駄使いしてしまうことに
なりかねない。

【００２８】貼り合わせを用いるＳＯＩの特徴を活かす
ためには、品質が十分なＳＯＩ基板を再現性よく作製す
ると同時にウエハの再使用等による省資源、コストダウ
ンを実現する方法が望まれていた。

【００２９】貼り合わせ法において消費されてしまう、
第１の基板を再利用する方法が最近坂口らによって報告
された（特開平０７−３０２８８９号公報）。

【００３０】彼らは、前述した多孔質Ｓｉを用いる貼り
合わせ、エッチバックする方法において、第１の基板を
裏面より研削、エッチング等の方法で薄層化して多孔質
Ｓｉを露出させる工程に代えて以下のような方法を採用
した。

【００３１】第１のＳｉ基板４１の表面層を多孔質化し
て多孔質層４２にしたのち、その上に単結晶Ｓｉ層４３
を形成し、この単結晶Ｓｉ層４３と第１のＳｉ基板４１
とは別の第２のＳｉ基板４４の主面とを絶縁層４５を界
して貼り合わせる（図６の（ａ））。この後、貼り合わ
せたウエハを多孔質層で分割し（図６の（ｂ））、第２
のＳｉ基体側の表面に露出した多孔質Ｓｉ層を選択的エ
ッチングにより除去することで、ＳＯＩ基板を形成する
のである（図６の（ｃ））。貼り合わせたウエハの分割
は、貼り合わせたウエハに面内に対して垂直方向にさら
に面内に均一に十分な引っ張り力、ないし、圧力を加え
る、超音波等の波動エネルギーを印加する、ウエハ端面
に多孔質層を表出させ、多孔質Ｓｉをある程度エッチン
グし、そこへ剃刀の刃のようなものを挿入する、ウエハ
端面に多孔質層を表出させ、多孔質Ｓｉに水等の液体を
しみ込ませた後、貼り合わせウエハ全体を加熱あるいは
冷却し液体の膨張させる、あるいは、第１（あるいは第
２）の基板に対して第２（あるいは第１）の基板に水平
方向に力を加える、等の方法により、多孔質Ｓｉ層を破
壊するという方法を用いている。

【００３２】これらは、いずれも多孔質Ｓｉの機械的強
度が多孔度により異なるが、バルクＳｉよりも十分に弱
いと考えられることに基づく。たとえば、多孔度が５０
％であれば機械的強度はバルクの半分と考えることがで
きる。すなわち、貼り合わせウエハに圧縮、引っ張りあ
るいは揃断力をかけると、まず多孔質Ｓｉ層が破壊され
ることになる。また、多孔度を増加させればより弱い力
で多孔質層を破壊できる。

【００３３】ここで、多孔度とは、多孔質層の体積の中
で多孔質層の素材に対して、孔が占める体積の割合とし
て定義される。

【００３４】しかし、特開平０７−３０２８８９号公報
に記載の方法では、多孔質層中の剥がれの厚さ方向にお
ける位置は規定出来ず、ウエハに層中の剥がれる場所が
異なるので、歩留まりが落ちることがあった。更には、
ウエハ面内で剥がした後の多孔質Ｓｉ層の残留部の残厚
がばらばらで、高選択エッチングを用いても、高膜厚均
一性を目指すＳＯＩの仕様を満たすためには歩留まりが
落ちることがあった。

【００３５】また、特開平８−２１３６４５号公報には
多孔質層で分離する方法が記載されているが、多孔質層
の層状の構成については記載されていない。これとは別
に、１９９６秋季応用物理学会予稿集ｐ．６７３にソニ
ーの田舎中氏らが電流を途中で変化させて多孔質Ｓｉを
作製することが記されている。

【００３６】特開平８−２１３６４５号公報には分離層
のどこからでも剥がれる様に書かれており、言い換えれ
ば、剥がれる位置を規定できないということである。こ
の場合、ウエハ面内で残留多孔質Ｓｉ層の厚さがばらば
らであり、多孔質Ｓｉをエッチング除去するにしても非
多孔質単結晶層である活性層（デバイス層）に対するエ
ッチング速度が０でないならば、活性層を多少なりとも
エッチングしてしまい層厚の面内ばらつきの原因とな
り、また残留したまま使用するにしても、剥離位置に依
存する表面段差がそのまま残ることになる。また、上記
１９９６秋季応用物理学会予稿集ｐ．６７３の方法でも
多孔質Ｓｉの中央部で剥がれるとされており、必ず両方
の基板側に残留した多孔質Ｓｉ層の残留部を除去する必
要がある。

【００３７】多孔質層のエッチング工程は、良質の貼り
合わせＳＯＩ基板を作製するためには、必須の工程と考
えられてきた。しかしながら、エッチング工程はエッチ
ング装置内への基板の搬入や搬出、エッチング装置やエ
ッチャントの管理、エッチング後の洗浄等の実工程以外
の付随した工程を要する。エッチング工程を省略するこ
とができるならば、ＳＯＩ基板の製造時間は大幅に短縮
可能である。

【００３８】本発明の目的は、多孔質層の選択エッチン
グ工程を省略し得る基板の作製方法を提供することにあ
る。

【００３９】本発明の別の目的は、良質のＳＯＩ基板に
代表される基板を安価に作製できる半導体基板の作製方
法を提供することにある。

【００４０】

【課題を解決するための手段】本発明は、第１の層と、
該第１の層上に隣接して設けられた第２の層と、を有す
る第１の基体を用意する工程と、該第１の基体と、第２
の基体と、を貼り合わせる工程と、該第１の基体と該第
２の基体とを分離して、該第２の層を該第２の基体に移
す工程と、を含む基板の作製方法において、前記第１及
び第２の基体を、該第１の層と該第２の層との界面にお
いて、分離することを特徴とする。

【００４１】

【発明の実施の形態】図１は、本発明による基板の作製
方法の基本的な例を示す。

【００４２】図１の（ａ）に示すように、第１の層１２
と該第１の層上に隣接して設けられた第２の層１３とを
有する第１の基体２を用意する。

【００４３】図１の（ｂ）に示すように、第１の基体２
と、第２の基体１５と、を貼り合わせる。１４は絶縁膜
である。

【００４４】図１の（ｃ）に示すように、第１の基体２
と第２の基体１５とを分離して、第２の層１３を第２の
基体１５の絶縁性表面１４ｆ上に移す。

【００４５】この時の分離面を第１の層１２と第２の層
１３との界面としている為に、第２の基体１５上に移さ
れた第２の層１３の露出表面（分離面）１３ｆ上には第
１の層の残留層が残らない。

【００４６】よって、図１の（ｄ）に示すように、第２
の層１３の露出表面１３ｆを選択エッチングや選択研磨
することなく、平坦な表面を有する基板３が得られる。
更に、必要に応じて、基板３の第２の層１３の表面１３
ｆを非酸化性雰囲気中の熱処理等で平滑化処理すること
もできる。

【００４７】本発明に用いられる第１の基体としては、
互いに異なる材料ないしは、互いに異なる機械的強度を
もつ第１及び第２の層を少なくとも有するものである。

【００４８】第２の層としては、非多孔質の層が用いら
れる。具体的には、Ｓｉ，ＧａＡｓ，ＩｎＰなどの化合
物半導体の他、金属、炭素などの材料が挙げられるがこ
れに限定されるものではない。また、これらの層は全面
に形成されていることが必須ではなく、パターニング処
理により、部分的にエッチングされていてもよい。

【００４９】又、それらの非多孔質の層の表面には、酸
化膜のような絶縁層が形成されていてもよい。

【００５０】第２の基体としては、例えばＳｉ基板、Ｓ
ｉ基板の表面に酸化Ｓｉ膜を形成した基板がある。又
は、石英、溶融石英、シリカガラス、サファイヤやガラ
スのような光透過性基板、あるいは、金属基板であって
もよく、特に限定されるものではない。

【００５１】第１及び第２の基体の形状は、板状又は円
盤状のものが好ましく用いられる。

【００５２】貼り合わせの場合には、第１及び第２の基
体のうち少なくとも一方の貼り合わせ面に酸化膜のよう
な絶縁層を設けることにより、絶縁層を間に介して両基
体を貼り合わせることが好ましいものである。図１で
は、第２の基体１５の表面に絶縁層１４を設けた例を示
している。

【００５３】そして、分離面を第１の層と第２の層との
界面とする為には、多孔質層を用いて機械的強度の弱い
分離層を該界面に形成するか、イオン打ち込みにより該
界面に機械的強度の弱い分離層を形成すればよい。或い
は、該界面に欠陥を導入して機械的強度の弱い分離層を
形成する。

【００５４】分離する方法としては、加圧、引っ張り、
剪断、楔、等の外力をかける方法、超音波を印加する方
法、熱をかける方法、酸化により多孔質Ｓｉを周辺から
膨張させ多孔質Ｓｉ内に内圧をかける方法、パルス状に
加熱し、熱応力をかける、あるいは軟化させる方法等が
あるがこの方法に限定されるものではない。

【００５５】以下、分離層の形成方法について詳述す
る。

【００５６】ヘテロエピタキシの材料の差による格子定
数の違いからその界面あるいはエピタキシャル層には欠
陥が導入されることが知られている。さらに、２つのヘ
テロ接合を形成するダブルヘテロエピタキシの場合、２
つのエピタキシャル膜層の膜厚との関係により超薄膜側
に欠陥を導入しやすい。したがって、超薄膜エピタキシ
ャル層上にさらに異種材料をエピタキシャル成長させる
と超薄膜エピタキシャル層に欠陥が導入されることにな
る。このように格子定数の差と欠陥導入により界面が弱
くなり、そこから剥がすことができる。

【００５７】一方、ヘテロエピタキシを用いなくても分
離層は形成できる。その一例は多孔質の利用である。

【００５８】例えば、多孔質は、Ｓｉ基板をＨＦ溶液中
で陽極化成することにより形成することができる。多孔
質層は１０^-1〜１０ｎｍ程度の直径の孔が１０^-1〜１０
ｎｍ程度の間隔で並んだスポンジのような構造をしてい
る。その密度は、単結晶Ｓｉの密度２．３３ｇ／ｃｍ³
に比べて、ＨＦ溶液濃度を５０〜２０％の範囲で変化
させたり、電流密度を変化させることで２．１〜０．６
ｇ／ｃｍ³の範囲に変化させることができる。すなわ
ち、多孔度を変更することが可能である。このように
多孔質Ｓｉの密度は単結晶Ｓｉに比べると、半分以下に
できるにもかかわらず、単結晶性は維持されており、多
孔質層の上部へ単結晶Ｓｉ層をエピタキシャル成長させ
ることも可能である。ただし、１０００℃以上では、内
部の孔の再配列が起こり、増速エッチングの特性が損な
われる。このため、Ｓｉ層のエピタキシャル成長に
は、分子線エピタキシャル成長、プラズマＣＶＤ、減圧
ＣＶＤ法、光ＣＶＤ、バイアス・スパッタ−法、液相成
長法等の低温成長が好適とされている。しかし、あらか
じめ低温酸化等の方法により多孔質層の孔壁にあらかじ
め保護膜を形成しておけば、高温成長も可能である。

【００５９】また、多孔質層はその内部に大量の空隙が
形成されている為に、体積に比べて表面積が飛躍的に増
大する。そのため、その化学エッチング速度は、通常の
単結晶層のエッチング速度に比べて、著しく増速され
る。

【００６０】そして、多孔質Ｓｉの機械的強度は多孔度
により異なるが、バルクＳｉよりも弱い。よって、圧
縮、引っ張りあるいは剪断力を多孔質層を部分的に有す
るＳｉ基板にかけると、まず多孔質層が破壊されること
になる。また、多孔度を増加させれば、より弱い力で多
孔質層を破壊できる。

【００６１】多孔質Ｓｉ上のエピタキシャル成長工程で
は、その第１ステップとして多孔質Ｓｉの表面孔を埋め
るためのＨ₂中のベークがエピタキシャル層の高品質化
には必須である（N. Sato et al., J.Electrochem. So
c., Vol.142, No.9, 3116(1995)）。このＨ₂ベークで多
孔質Ｓｉの最表面層は孔を埋めるために消費される。し
たがって、多孔質層を２層以上形成し、最表面の低多孔
度層を極薄くし、非多孔質化及び／又はエピタキシャル
成長により形成したエピタキシャル層直下の多孔質Ｓｉ
層を多孔度の大きい層にすれば、これによってエピタキ
シャル層直下で分離できる。

【００６２】また、ＨＦで酸化膜を除去した多孔質Ｓｉ
や酸化膜のない多孔質Ｓｉは、このＨ₂ベーク等の熱処
理工程中で孔の凝集が起こり、孔の側壁の酸化膜もなく
機械強度が弱くなり、分離しやすくなる。このような処
理によっても第１及び第２の層宇界面で分離できる。

【００６３】或いは、陽極化成後、多孔質Ｓｉ層を低温
酸化せずにエピタキシャル成長、酸化、貼り合わせ熱処
理等の高温プロセスを通すと、多孔質Ｓｉは構造変化を
おこし、陽極化成時は微小孔であったものが孔が凝集し
て孔の拡大が起こる。エピタキシャル層直下の孔の拡大
と多孔質Ｓｉ層と非多孔質のエピタキシャルＳｉ層との
間のひずみにより多孔質Ｓｉ層／エピタキシャルＳｉ層
界面で分離が生ずることになる。このような処理によっ
ても、第１及び第２の層の界面で分離できるようにな
る。

【００６４】更に、イオンが打ち込まれたイオン注入層
には、気泡か生じることはよく知られており、あたかも
多孔質を内部に形成したような構造となる。したがっ
て、この層は、機械的にもろく、さらには、陽極化成の
多孔質と同様に増速酸化や増速エッチングが可能とな
る。従って、イオンを第１及び第２の層の界面に注入す
ることによっても、該界面で分離できるようになる。

【００６５】この時のイオンは限定されるものではな
く、界面に注入損傷層、注入元素の高濃度層（ひずみ
層）あるいはバブル層が形成されれば良い。

【００６６】なお、本発明で言う界面とは、実質的に界
面近傍をも含む領域をさしている。

【００６７】イオン注入については、以下の文献を参照
されたい。

【００６８】特開平５−２１１１２８号公報にイオン注
入によりバブル層を作り、熱処理により結晶再配列と
気泡（バブル）の凝集とを生じさせ、バブル層を介して
はがす方法が提案されている。

【００６９】バルクＳｉ中にヘリウムや水素をイオン注
入し、熱処理を加えると注入された領域に直径数ｎｍ〜
数十ｎｍの微小な空洞（ｍｉｃｒｏ−ｃａｖｉｔｙ）が
〜１０^16-17／ｃｍ³もの密度で形成されることが報告さ
れている。（例えば、A. Van. Veen, C. C. Griffioen,
and J. H. Evans, Mat. Res. Soc. Symp. Proc. 107(1
988, Material Res. Soc. Pittsburgh, Pennsylvania)
p.449）最近はこれら微小空洞群を金属不純物のゲッタ
リングサイトとして利用することが研究されている。

【００７０】V. RaineriとS. U. Campisanoは、バルク
Ｓｉ中にヘリウムイオンを注入、熱処理して空洞群を形
成した後、基板に溝を形成して空洞群の側面を露出し酸
化処理を施した。その結果、空洞群は選択的に酸化され
て埋め込み酸化Ｓｉ層を形成した。すなわち、ＳＯＩ構
造を形成できることが報告されている（V. Raineri,and
S.U. Canpisano, Appl. Phys. Lett. 66 (1995) p.365
4）。

【００７１】さらに本発明の基板の作製方法は、上記方
法で分離された第１の基体は分離面に残留する第１の層
を除去した後、あるいは除去しなくても良ければそのま
ま、さらに表面平坦性が不十分であれば表面平坦化処理
を行うことにより、再び第１の基板、あるいは第２の基
体として、あるいは他の用途の基板として再利用するこ
とが可能である。

【００７２】また、第２の層が移された第２の基体の分
離面は、通常半導体プロセスで使用される研磨、エッチ
ングを用いることなく、水素を含む非酸化性雰囲気での
熱処理によって平滑化できる。この熱処理は条件を選ぶ
ことにより、局所的には原子ステップが表出するほど平
坦にすることができる。

【００７３】以上のとおり、本発明は、第１層と第２層
との界面で基体全面に渡って分離することが出来るた
め、これまで必要とされていた第２の基体上の分離面の
平滑化工程を簡略化することが出来る。エッチングや研
磨は、第２の基体に移設された第２の層の膜厚劣化を招
くことがあるため、このエッチングや研磨工程がなくな
ればさらに第２の層の均一性を向上させることが出来
る。これにより、超高均一性の要求に対しても歩留まり
よくウエハを作製できる。

【００７４】さらに、第１基体の両面に同時に２つの第
２の基板を貼り合わせて、分離及び層の転写を行い、２
つの基板を作製することもできる。

【００７５】第２の層を堆積膜、特にエピタキシャル膜
でバルクＳｉに特有の欠陥を排除することができるた
め、デバイスの歩留まりを向上させることが可能とな
る。現在でも、ＣＰＵ等の高性能素子には、そのような
膜を有するエピタキシャルウエハが使用されている。今
後ウエハの大口径化が進み、高品質結晶の引き上げが難
しくなると言われており、バルクウエハの品質は落ち
る。よって、ますます、エピタキシャルＳｉ膜の必要性
は高まり、貼り合わせＳＯＩでもエピタキシャル膜の需
要は高まるであろう。

【００７６】また、ＳＯＩ基板の半導体層の電気伝導型
や、不純物濃度は、エピタキシャル膜の電気伝導型や、
不純物濃度を制御して任意に設定できる。よって、同じ
第１の基板から多種の電気伝導型や、不純物濃度の半導
体層を持つＳＯＩ基板が得られるので、エピタキシャル
膜を用いると、汎用性が高まる。

【００７７】さらに、特に高濃度埋め込み層をもつＳＯ
Ｉ基板も容易に作成でき、こうした作用は、特開平５−
２１１１２８号公報に所載の様なバルクウエハの最表面
層をイオン注入で剥がす方法では不可能である。

【００７８】また、第１の層及び第２の層がともにエピ
タキシャル層の場合には、第１及び第２の層を形成する
ために基板が消費されることが無いので、第１の基板
は、何度使用しても基板の厚さを減じることなく半永久
的に再使用できる。

【００７９】このように本発明によれば、結晶性の良い
Ｓｉや化合物半導体の非多孔質結晶層を、経済性に優れ
ていて且つ大面積の基板の絶縁性表面上に移し代えるこ
とが可能であり、この際の従来の問題点である格子定
数、熱膨張係数の差によるクラックを十分に抑制し、良
好な結晶性を有する半導体層を基板の絶縁性表面上に形
成することもできる。

【００８０】図２を参照して本発明の基板の作製方法の
うち多孔質層を利用して分離を行う方法の一例について
説明する。

【００８１】図２の（ａ）に示すようにＳｉウエハのよ
うな第１の単結晶基板１１を用意して、主表面に少なく
とも１層の第１の層１２を形成する。図２の（ｂ）に示
すように第１の層１２上に少なくとも１層の第２の層１
３を形成する。第２の層１３は、単結晶Ｓｉ、多結晶Ｓ
ｉ、非晶質Ｓｉ、多孔質表面層を非多孔質化した層、あ
るいは、金属膜、化合物半導体薄膜、超伝導薄膜などの
中から任意に選ばれる。あるいは、これらの層や膜を用
いてＭＯＳＦＥＴ等の素子構造を形成しておいても構わ
ない。多層構造であれば、埋め込み層を持ったＳＯＩに
もなる。さらに、第２の層１３の最表面層にＳｉＯ₂な
どの絶縁層１４を形成しておく。そうすると、貼合わせ
界面の界面準位を活性層から離すことが出来る。図２の
（ｃ）に示すように、第２の基板１５の表面と第１の基
板の層１４の表面とを室温で密着させる。

【００８２】第２の層として単結晶Ｓｉを堆積した場合
には、単結晶Ｓｉの表面には熱酸化等の方法で酸化Ｓｉ
を形成したのち貼り合わせることが好ましい。また、第
２の基板は、Ｓｉ、Ｓｉ基板上に酸化Ｓｉ膜を形成した
もの、石英等の光透過性基板、サファイアなどから選択
することができるが、これに限定されるものではなく、
貼り合わせに供される面が十分に平坦であれば構わな
い。図２の（ｃ）は第２の基板と第１の基板とは第１の
基板の表面に形成された絶縁層１４を介して貼り合わせ
た様子を示してあるが、第２層１３がＳｉでない場合、
あるいは第２の基板がＳｉでない場合には絶縁層１４は
なくてもよい。

【００８３】貼り合わせに際しては第１の基板１１及び
第２の基板１５の何れとも別体である絶縁性の薄板をそ
れらの間にはさみ３枚重ねで貼り合わせることも可能で
ある。

【００８４】この後、貼り合わせ強度を高めるために熱
処理を行う。

【００８５】次に、図２の（ｄ）に示すように第１層１
２と第２層１３との界面で２つの基板を分離する。第１
層１２と第２層１３との界面あるいはその近傍には、あ
らかじめ分層となる潜在的要因を形成しておくことにな
る。分離を規定する要因としては、前述したように陽極
化成条件あるいはその後の熱工程によるによる多孔度や
孔サイズ（ｐｏｒｅｓｉｚｅ）の変化、２種の材料によ
る熱膨張係数の違い、イオン注入による注入元素や欠陥
層や気泡層の導入、が挙げられる。分離する方法として
は、前述したように加圧、引っ張り、剪断、楔、等の外
力をかける方法、超音波を印加する方法、熱をかける方
法、酸化により多孔質Ｓｉを周辺から膨張させ多孔質Ｓ
ｉ内に内圧をかける方法、パルス状に加熱し、熱応力を
かける、あるいは軟化させる方法等があるがこの方法に
限定されるものではない。

【００８６】図２の（ｅ）に示すように、第２層１３の
分離面には第１層１２が残っていない半導体基板が得ら
れる。第２の基板１５上の第２層１３が、平坦に、しか
も均一に薄層化されて、基板全域に形成される。第２の
基板１５と第１の基板１１とを絶縁層１４を介して貼り
合わせて得られた半導体基板は、絶縁分離された電子素
子作製に好適なＳＯＩ基板となる。

【００８７】分離後の第２基板１５の表面即ち第２の層
の分離面に許容できな凸凹が存在している場合には、非
酸化性雰囲気中の熱処理などの表面平滑化処理を行う。

【００８８】第１の基板１１はその上に残留している第
１層１２を必要に応じて除去して、更に必要に応じて表
面平滑化処理を行う。再度、もう一枚のＳＯＩ基板を作
製するための第１の基板１１、あるいは第２の基体１５
として使用する（図２の（ｆ）参照）。

【００８９】図３に示すように、図１や図２に示した工
程を第２の基体を２枚用いることにより第１の基体の両
面に貼り合わせ、そして分離を行い、半導体基板を同時
に２枚作製することもできる。

【００９０】第１の基板２１は残留第１層２２、２３を
必要に応じて除去して、表面が許容できないほど荒れて
いる場合には表面平滑化処理を行った後、再度第１の基
板２１、あるいは第２の基体２８（または２９）として
使用し、更に別のＳＯＩ基板を作製することができる。

【００９１】支持用の基板２８、２９は同一材料でなく
ても良い。非多孔質薄膜２４、２５も同一材料である必
要はない。絶縁層２６、２７はなくてもよい。

【００９２】図４は、本発明による基板の作製方法のう
ち複数の多孔質層を用いて分離を行う方法を示す。

【００９３】図４の（ａ）に示すように第１の基板１０
１の表面に、第１の多孔質層１０２と第１の多孔質層よ
り高多孔度の第２の多孔質層１０３とからなる多孔質領
域１０４を形成する。多孔質領域は非多孔質の基板の表
面部分を多孔質に変化させてもよいし、非多孔質の基板
の表面上に多孔質領域を形成してもよい。そして、第１
の多孔質層１０２より第２の多孔質層１０３を厚くする
ことが好ましい。

【００９４】図４の（ｂ）に示すように、第１の多孔質
１０２を非多孔質の層１０２′非多孔質化する。非多孔
質化の方法としては非酸化性雰囲気中に多孔質層１０２
を配して、それを熱処理する方法がある。非酸化性雰囲
気としては前述したように水素含有雰囲気が望ましく、
熱処理温度は多孔質層構成材料の融点未満であり、具体
例は６００℃以上１４００℃以下、より好ましくは９０
０℃以上１２００℃以下である。熱処理時間は第１の多
孔質層が全て非多孔質化するに充分な時間であり、第１
の多孔質層の多孔度と厚みに応じて適宜選択される。こ
の時、第２の多孔質層１０３は高多孔度であるので、非
多孔質化されない。

【００９５】図４の（ｃ）に示すように、非多孔質化し
た層１０２′の表面側を、第２の基板１０６の表面に対
向させて、両者を、必要に応じて間に別の層１０５を介
して、接合させ、第１及び第２の基板１０１，１０６を
貼り合わせる。

【００９６】別の層１０５は、層１０２′とは異なる材
料で構成されるものである。別の層１０５は、両基板の
貼り合わせ前に、予め層１０２′の表面或いは第２の基
板１０６の表面に形成しておいてもよい。或いは両方１
０２′，１０６の表面にそれぞれ形成しておいて、それ
らを接合させてもよい。

【００９７】更には、層１０２′と第２の基板１０６と
の構成材料が異なる場合には、別の層１０５を省略する
こともできる。

【００９８】図４の（ｄ）に示すように、貼り合わされ
た基板１０１，１０６に外力を加えたり内部応力を生じ
させたりしてそれを分離すると、両基板は貼り合わせ界
面とは異なる第２の多孔質層１０３と非多孔質の層１０
２′の界面で分かれる。この時、第２の多孔質層１０３
の該界面付近は一部崩壊して失なわれてもよい。

【００９９】このように多孔質層１０３を層１０２′の
分離面上に残さずに分離できるので、層１０２′を有す
る第２の基板１０６の選択エッチングや選択研磨は不要
となる。

【０１００】そして、層１０２′を有する第２の基板１
０６は、必要に応じて熱処理を行い層１０２′の分離面
の平滑化を行ってもよい。

【０１０１】

【実施例】

［実施例１］第１の単結晶Ｓｉ基板の表面にＨＦ溶液中
において陽極化成処理を施した。陽極化成条件は以下の
通りであった。先に作る第１の多孔質層の最表面層の形成条件：電流密度：１（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：０．１（ｍｉｎ）多孔質Ｓｉの厚み：０．０２（μｍ）次に作る第２の多孔質層の形成条件：電流密度：５０（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：５（ｓｅｃ）多孔質Ｓｉの厚み：０．１（μｍ）最後に作る第３の多孔質層のを作製条件：電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：１（ｍｉｎ）多孔質Ｓｉの厚み：１（μｍ）この陽極化成により、５０（ｍＡ・ｃｍ^-2）による第１
の多孔質層より厚い第２の多孔質Ｓｉ層の多孔度は他の
多孔質Ｓｉ層の多孔度に比べて大きくなり、構造的に脆
弱な層となる。

【０１０２】この基板を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁表面は
熱酸化膜で覆われた。このウエハをエピタキシ装置の水
素雰囲気中に配置した後、１０４０℃で５分間ベークし
た。この熱処理（ベーキング）により多孔質Ｓｉの表面
孔は埋められた。そして、最表面層即ち電流密度１ｍＡ
・ｃｍ^-2で形成した第１の多孔質Ｓｉ層はＳｉ原子のマ
イグレーションにより、非多孔質化した。

【０１０３】続けて、非多孔質化した表面を有する多孔
質Ｓｉ上にＣＶＤ（Chemical VaporDeposition）法によ
り単結晶Ｓｉを０．３μｍエピタキシャル成長した。
成長条件は以下の通りであった。

【０１０４】ソ−スガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎさらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。

【０１０５】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基板）の表面と、を重ね合わせ、接触させ
た後、１１８０℃５分間熱処理したところ、貼り合わせ
は強固になった。

【０１０６】貼り合わせ基板に外力を加えて分離させた
ところ、多孔度の大きい第２の多孔質層が崩壊し、非多
孔質の層と多孔質の層との界面で分割された。

【０１０７】以上の結果、第２の基板のＳｉ酸化膜上に
０．２μｍの厚みを持った単結晶Ｓｉ層を有するＳＯＩ
基板が形成できた。単結晶Ｓｉ層の表面（分離面）には
多孔質Ｓｉは残留していなかった。形成された単結晶Ｓ
ｉ層の膜厚を面内全面について１００点を測定したとこ
ろ、膜厚の均一性は２０１ｎｍ±４ｎｍであった。

【０１０８】ＳＯＩ表面は荒れているが、太陽電池やマ
イクロメカニクス等表面性を問題にしない応用の場合に
は、このまま使用するのが好ましい。しかし、薄膜トラ
ンジスタ等の表面性に非常に敏感なものへの応用の場合
には、さらに水素中のような非酸化性雰囲気下で１１０
０℃で熱処理を１時間行い表面を平滑化することが必要
である。熱処理後の表面粗さを原子間力顕微鏡で評価し
たところ、５０μｍ角の領域での平均２乗粗さはおよそ
０．２ｎｍで通常市販されているＳｉウエハと同等であ
った。

【０１０９】透過電子顕微鏡による断面観察の結果、エ
ピタキシャル成長による単結晶Ｓｉ層には新たな結晶欠
陥は発生しておらず、良好な結晶性が維持されているこ
とが確認された。

【０１１０】第１の基板上に残っている多孔質Ｓｉは
は、４９％弗酸と３０％過酸化水素水との混合液で攪拌
しながら選択エッチングした。その後、水素アニールを
施して再び第１の基板としてあるいは第２の基板として
利用した。

【０１１１】［実施例２］第１の単結晶Ｓｉ基板の表面
にＨＦ溶液中において陽極化成処理を行った。

【０１１２】陽極化成条件は以下の通りであった。

【０１１３】電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：５（ｍｉｎ）多孔質Ｓｉの厚み：〜５（μｍ）形成された多孔質Ｓｉ層を酸化することなく多孔質Ｓｉ
上にＣＶＤ法により単結晶Ｓｉを０．３μｍエピタキ
シャル成長した。成長条件は以下の通りである。

【０１１４】ソ−スガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎさらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。

【０１１５】該ＳｉＯ₂層表面と別に用意したＳｉ基板
（第２の基板）の表面とを重ね合わせ、接触させた後、
１１８０℃で５分間アニールしたところ、貼り合わせは
強固になった。

【０１１６】貼り合わせウエハに外力を加えて分離させ
たところ、エピタキシャル層直下で剥がれた。

【０１１７】上述したとおり、陽極化成後、多孔質Ｓｉ
層を低温酸化せずにエピタキシャル成長、酸化、貼り合
わせ等の高温熱処理プロセスを通すと、多孔質Ｓｉは構
造変化をおこし、陽極化成時は微小孔であったものが孔
が凝集して孔の拡大が起こる。エピタキシャル層直下の
孔の拡大と、多孔質Ｓｉ層とエピタキシャルＳｉ層との
間のひずみにより、多孔質Ｓｉ層／エピタキシャルＳｉ
層界面で分離が生ずることになる。

【０１１８】以上の結果、第２の基板のＳｉ酸化膜上に
０．２μｍの厚みを持った単結晶Ｓｉ層が形成できた。
単結晶Ｓｉの分離面上には多孔質Ｓｉの残留はなかっ
た。形成された単結晶Ｓｉ層の膜厚を面内全面について
１００点を測定したところ、膜厚の均一性は２０１ｎｍ
±４ｎｍであった。

【０１１９】ＳＯＩ表面は荒れているが、太陽電池やマ
イクロメカニクス等表面性を問題にしない応用の場合に
は、このまま使用するのが好ましい。しかし、ここでは
水素中で１１００℃で熱処理を１時間行った。表面粗さ
を原子間力顕微鏡で評価したところ、５０μｍ角の領域
での平均２乗粗さはおよそ０．２ｎｍで通常市販されて
いるＳｉウエハと同等であった。

【０１２０】透過電子顕微鏡による断面観察の結果、エ
ピタキシャル成長による単結晶Ｓｉ層には新たな結晶欠
陥は発生しておらず、良好な結晶性が維持されているこ
とが確認された。

【０１２１】第１の基板上の多孔質Ｓｉは、４９％弗酸
と３０％過酸化水素水との混合液で攪拌しながら選択エ
ッチング除去した。その後、表面研磨を施して再び第１
の基板としてあるいは第２の基板として再利用できた。

【０１２２】［実施例３］第１の単結晶Ｓｉ基板の表面
をＨＦ溶液中に浸して陽極化成処理を行った。

【０１２３】陽極化成条件は以下の通りであった。

【０１２４】電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：３（ｍｉｎ）多孔質Ｓｉの厚み：３（μｍ）この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁表面は熱酸化膜で覆
われた。多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉを
０．１５μｍエピタキシャル成長した。成長条件は以
下の通りである。

【０１２５】ソ−スガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎさらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ₂層を形成した。

【０１２６】このウエハ表面から投影飛程が多孔質Ｓｉ
／エピタキシャルＳｉ界面付近になるように水素イオン
を注入した。因みにイオン注入される元素は限定される
ものではなく、界面に注入損傷層、注入元素の高濃度層
（ひずみ層）あるいはバブル層等の分離層が形成されれ
ば良い。

【０１２７】第１の基板の該ＳｉＯ₂層表面と、別に用
意したＳｉ基板（第２の基板）の表面と、を重ね合わ
せ、接触させた後、アニールしたところ、貼り合わせは
強固になった。アニール条件は、上記注入損傷層、注入
元素の高濃度層（ひずみ層）あるいはバブル層が拡散し
ない条件で行う。この層が分離層になる。

【０１２８】貼り合わせ基板に外力を加えて分離させた
ところ、多孔質Ｓｉ層／エピタキシャルＳｉ層界面付近
で分離した。

【０１２９】以上の結果、第２の基板のＳｉ酸化膜上に
０．１μｍの厚みを持った単結晶Ｓｉ層が形成できた。
単結晶Ｓｉ層の表面には多孔質Ｓｉは残っていなかっ
た。形成された単結晶Ｓｉ層の膜厚を面内全面について
１００点を測定したところ、膜厚の均一性は１０１ｎｍ
±２ｎｍであった。

【０１３０】さらに水素中で１１００℃で熱処理を１時
間行った後、表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０１３１】透過電子顕微鏡による断面観察の結果、エ
ピタキシャル成長による単結晶Ｓｉ層には新たな結晶欠
陥は発生しておらず、良好な結晶性が維持されているこ
とが確認された。

【０１３２】第１の基板に残っている多孔質Ｓｉは、４
９％弗酸と３０％過酸化水素水との混合液で攪拌しなが
ら選択エッチング除去した。その後、水素アニールを施
して再び第１の基板としてあるいは第２の基板として再
利用できた。

【０１３３】［実施例４］第１の単結晶Ｓｉ基板の表面
層をＨＦ溶液中に浸して陽極化成処理を行った。

【０１３４】陽極化成条件は以下の通りであった。

【０１３５】電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：５（ｍｉｎ）多孔質Ｓｉの厚み：〜５（μｍ）この多孔質Ｓｉ層を有する基板を酸素雰囲気中４００℃
で１時間酸化した。この酸化により多孔質Ｓｉの孔の内
壁表面は熱酸化膜で覆われた。この多孔質Ｓｉ層の表面
側の部分の酸化膜をＨＦ除去した。こうして表面多孔質
Ｓｉ層の孔の内壁は酸化膜で覆われておらず、下方側の
多孔質Ｓｉの孔の内壁のみ酸化されていた。基板を水素
中で１０４０℃で５分間ベークし、多孔質Ｓｉの表面孔
を埋めた。表面孔の埋まった多孔質Ｓｉ上にＣＶＤ法に
より単結晶Ｓｉのｐ^-エピタキシャル層を０．５μｍ
、単結晶Ｓｉのｎ⁺エピタキシャル層を１．０μｍエ
ピタキシャル成長した。成長条件は以下の通りである。

【０１３６】ソ−スガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎさらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。

【０１３７】該ＳｉＯ₂層表面と別に用意したＳｉ基板
（第２の基板）の表面とを重ね合わせ、接触させた後、
１１８０℃で５分間でアニールしたところ、貼り合わせ
は強固になった。

【０１３８】貼り合わせ基板に外力を加えて分離させた
ところ、ｐ^-エピタキシャル層直下で分割された。

【０１３９】多孔質Ｓｉ層の上方へのエピタキシャル成
長工程前で、孔内壁の酸化と酸化膜除去を行い、更に、
Ｈ₂ベークしたため、孔内壁の酸化膜がＨＦで除去され
た多孔質Ｓｉの表面層は、孔の凝集が起こり、孔の側壁
の酸化膜もなく機械強度が弱くなり、非多孔質層の直下
に分離層が形成された。

【０１４０】以上の結果、第２の基板のＳｉ酸化膜上に
ｎ⁺埋込み層を含み１．４μｍの厚みを持った単結晶Ｓ
ｉ層が形成できた。形成された単結晶Ｓｉ層の表面には
多孔質Ｓｉは残っておらず、その膜厚を面内全面につい
て１００点を測定したところ、膜厚の均一性は１．４μ
ｍ±０．０２μｍであった。

【０１４１】さらに水素中で１１００℃で熱処理を１時
間行った後、表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍで通常市販されているＳｉウエハと同等であった。

【０１４２】透過電子顕微鏡による断面観察の結果、エ
ピタキシャル成長による単結晶Ｓｉ層には新たな結晶欠
陥は発生しておらず、良好な結晶性が維持されているこ
とが確認された。

【０１４３】第１の基板に残った多孔質Ｓｉに表面研磨
を施して再び第１の基板としてあるいは第２の基板とし
て再利用できた。

【０１４４】［実施例５］第１の単結晶Ｓｉ基板の表面
をＨＦ溶液中に浸し陽極化成を行った。

【０１４５】陽極化成条件は以下の通りであった。

【０１４６】電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：５（ｍｉｎ）多孔質Ｓｉの厚み：５（μｍ）この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁表面は熱酸化膜で覆
われた。この多孔質Ｓｉの表面付近の酸化膜をＨＦ除去
した。このウエハをエピタキシ装置に入れた後、水素中
で１０４０℃で５分間ベークし、多孔質Ｓｉの表面孔を
埋めた。表面孔の埋まった多孔質Ｓｉ上にＭＯＣＶＤ
（Metal Organic Chemical VaporDeposition）法により
単結晶ＧａＡｓを０．５μｍエピタキシャル成長した。
成長条件は以下の通りである。

【０１４７】ソ−スガス：ＴＭＧ／ＡｓＨ₃／Ｈ₂ ガス圧力：８０Ｔｏｒｒ温度：７００℃ 該ＧａＡｓ層表面と、別に用意したＳｉ基板（第２の基
板）の表面とを重ね合わせ、接触させた後、７００℃で
１時間でアニールしたところ、貼り合わせは強固になっ
た。

【０１４８】貼り合わせ基板に外力を加えて分離させた
ところ、ＧａＡｓエピタキシャル層直下で分割された。

【０１４９】エピタキシャル成長前のＨ₂ベーク工程中
で、ＨＦで孔内壁面の酸化膜が除去された多孔質Ｓｉ表
面層は、孔の凝集が起こり、孔の側壁の酸化膜もなく機
械強度が弱くなり、分離しやすい層が形成された。

【０１５０】以上の結果、Ｓｉ基板上に０．５μｍの厚
みを持った単結晶ＧａＡＳ層が形成できた。形成された
単結晶ＧａＡｓ層の膜厚を面内全面について１００点を
測定したところ、膜厚の均一性は０．５μｍ±０．０１
μｍであった。

【０１５１】表面は荒れており、さらにＳｉの残渣が残
っている可能性があるため、表面タッチポリッシュを行
ったところ、表面粗さは通常市販されているＧａＡｓウ
エハと同等になった。

【０１５２】透過電子顕微鏡による断面観察の結果、エ
ピタキシャル成長による単結晶ＧａＡｓ層には新たな結
晶欠陥は発生しておらず、良好な結晶性が維持されてい
ることが確認された。

【０１５３】第２の基板としては、Ｓｉ基板の代わりに
表面を酸化したＳｉ基板を用いることもできる。また、
Ｓｉ基板あるいはＧａＡｓ層表面に堆積ＳｉＯ₂膜を形
成して後、貼り合せてもよい。この場合には、出来た基
板は絶縁性基板上のＧａＡｓとして使用される。

【０１５４】第１の基板側に残った多孔質Ｓｉは、４９
％弗酸と３０％過酸化水素水との混合液で攪拌しながら
選択エッチング除去した。その後、水素アニールを施し
て再び第１の基板としてあるいは第２の基板として使用
できた。

【０１５５】［実施例６］第１の単結晶Ｓｉ基板上にＣ
ＶＤ法で単結晶Ｇｅを０．０２μｍエピタキシャル成
長した。成長条件は以下の通りである。

【０１５６】ソ−スガス：ＧｅＨ₄／Ｈ₂ ガス流量：０．１／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：７００℃ 成長速度：０．０５μｍ／ｍｉｎさらに、エピタキシャルＧｅ層上にＣＶＤ法により単結
晶Ｓｉを０．５μｍエピタキシャル成長した。成長条件
は以下の通りである。

【０１５７】ソ−スガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０ ℃ 成長速度：０．３ μｍ／ｍｉｎさらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。

【０１５８】該ＳｉＯ₂層表面と別に用意したＳｉ基板
（第２の基板）の表面とを重ね合わせ、接触させた後、
１１８０℃で５分間でアニールしたところ、貼り合わせ
は強固になった。

【０１５９】貼り合わせ基板に外力を加えて分離させた
ところ、エピタキシャルＳｉ／Ｇｅ界面で分割された。

【０１６０】ＳｉとＧｅの格子定数の違いから界面には
欠陥が導入されることが知られている。さらに、両者の
膜厚との関係により片方が超薄膜の場合、そちら側に欠
陥を導入しやすい。したがって、本実施例のような場合
には、Ｇｅ層に欠陥が導入されることになる。このよう
に格子定数の差と欠陥導入によりＳｉ／Ｇｅ界面が弱く
なり、そこから剥がれることになる。

【０１６１】以上の結果、Ｓｉ酸化膜上に０．５μｍの
厚みを持った単結晶Ｓｉ層が形成できた。形成された単
結晶Ｓｉ層の膜厚を面内全面について１００点を測定し
たところ、膜厚の均一性は５０１ｎｍ±１０ｎｍであっ
た。

【０１６２】さらに水素中で１１００℃で熱処理を１時
間行った。水素中熱処理した表面の粗さを原子間力顕微
鏡で評価したところ、５０μｍ角の領域での平均２乗粗
さはおよそ０．２ｎｍで通常市販されているＳｉウエハ
と同等であった。

【０１６３】透過電子顕微鏡による断面観察の結果、エ
ピタキシャル成長による単結晶Ｓｉ層には新たな結晶欠
陥は発生しておらず、良好な結晶性が維持されているこ
とが確認された。

【０１６４】第１の基板は表面研磨を施して残留Ｇｅ層
を除去して再び第１の基板としてあるいは第２の基板と
して利用できた。

【０１６５】［実施例７］第１の単結晶Ｓｉ基板の表面
をＨＦ溶液中に浸して陽極化成を行った。陽極化成条件
は以下の通りであった。先に１度目に作る第１の多孔質
層層は、電流密度：１（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：０．１（ｍｉｎ）多孔質Ｓｉ層の厚み：０．０２（μｍ）さらに、第２の多孔質層は、電流密度：５０（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：５（ｓｅｃ）多孔質Ｓｉの厚み：０．１（μｍ）さらに、第３の多孔質層を作製した。条件は、電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：１（ｍｉｎ）多孔質Ｓｉの厚み：１（μｍ）この陽極化成により、５０（ｍＡ・ｃｍ^-2）による第２
の多孔質Ｓｉ層の多孔度が最も大きくなり、この部分が
構造的に脆弱な層になる。第２の多孔質層の厚さは第１
の多孔質より厚い。

【０１６６】この基板を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁表面は
熱酸化膜で覆われた。この基板をエピタキシ装置に入れ
た後、水素中で１０４０℃で５分間ベークし、多孔質Ｓ
ｉの表面孔を埋めた。結果として、１ｍＡ・ｃｍ^-2で形
成した最表面層である第１の多孔質層は非多孔質化し
た。続けて、非多孔質化した層の上にＣＶＤ法により単
結晶Ｓｉを０．３μｍエピタキシャル成長した。成長条
件は以下の通りである。

【０１６７】ソ−スガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３ μｍ／ｍｉｎさらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。

【０１６８】別に用意した石英基板（第２の基板）の表
面をＮ₂プラズマで処理をし、水洗した後に第１の基板
のＳｉＯ₂層表面と石英基板のプラズマ処理された表面
とを重ね合わせ、接触させた後、４００℃で６０分間ア
ニールしたところ、貼り合わせは強固になった。

【０１６９】この貼り合わせ基板に外力を加えて分離さ
せたところ、非多孔質のＳｉ層直下の多孔度の大きい層
が崩壊した。こうして、２つの基板に分かれた。

【０１７０】多孔質Ｓｉ上のエピタキシャル成長前のＨ
₂ベークで第１の多孔質Ｓｉは非多孔質化したため非多
孔質Ｓｉ層直下の多孔質Ｓｉ層は５０ｍＡ・ｃｍ^-2で作
製した最も多孔度の大きい層になった。

【０１７１】以上の結果、第２の基板のＳｉ酸化膜上に
０．２μｍの厚みを持った非多孔質の単結晶Ｓｉ層が形
成できた。この単結晶Ｓｉ層の表面には多結晶Ｓｉは残
留していなかった。形成された単結晶Ｓｉ層の膜厚を面
内全面について１００点を測定したところ、膜厚の均一
性は２０１ｎｍ±４ｎｍであった。

【０１７２】さらに水素中で１０００℃以下で熱処理を
３時間行った。表面粗さを原子間力顕微鏡で評価したと
ころ、５０μｍ角の領域での平均２乗粗さはおよそ０．
２ｎｍで通常市販されているＳｉウエハと同等であっ
た。

【０１７３】透過電子顕微鏡による断面観察の結果、エ
ピタキシャル成長による単結晶Ｓｉ層には新たな結晶欠
陥は発生しておらず、良好な結晶性が維持されているこ
とが確認された。

【０１７４】第１の基板側に残った多孔質Ｓｉは、４９
％弗酸と３０％過酸化水素水との混合液で攪拌しながら
選択エッチング除去した。その後、水素アニールを施し
て再び第１の基板としてあるいは第２の基板として利用
できた。なお、第３の多孔質層は省略することもでき
る。

【０１７５】［実施例８］第１の単結晶Ｓｉ基板の表面
層をＨＦ溶液中に浸して陽極化成を行った。陽極化成条
件は以下の通りであった。先に、１度目に作る第１の多
孔質層は、電流密度：１（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：０．２５（ｍｉｎ）多孔質Ｓｉの厚み：０．０５（μｍ）さらに、第２の多孔質層は、電流密度：５０（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：５（ｓｅｃ）多孔質Ｓｉの厚み：０．１（μｍ）最後に作る第３の多孔質層は、電流密度：７（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：１（ｍｉｎ）多孔質Ｓｉの厚み：１（μｍ）この陽極化成により、５０ｍＡ・ｃｍ^-2による第２の多
孔質Ｓｉ層の多孔度は最も大きくなり、第１の多孔質層
より第２の多孔質層が厚くなり、構造的に脆弱な層にな
る。

【０１７６】この基板を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁面は熱
酸化膜で覆われた。このウエハを水素ベーク装置に入れ
た後、水素中で１０４０℃で５分間ベークし、多孔質Ｓ
ｉの表面孔を埋めた。結果として、最表面にある第１の
多孔質層（１ｍＡ・ｃｍ^-2で形成した層）は非多孔質化
した。この非多孔質化した層は良質な単結晶層であっ
た。

【０１７７】この後、気相エピタキシャル成長をさせる
ことなく、この非多孔質の単結晶層表面に熱酸化により
２０ｎｍのＳｉＯ₂層を形成した。

【０１７８】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基板）の表面と、を重ね合わせ、接触させ
た後、１１８０℃で５分間でアニールしたところ、貼り
合わせは強固になった。

【０１７９】貼り合わせ基板に外力を加えて分離させた
ところ、最も多孔度の大きい層が崩壊して、２つの基板
は分割された。

【０１８０】多孔質Ｓｉ表面は、熱処理によってＳｉ原
子が動き、その表面孔が埋まる。Ｈ ₂は表面酸化膜を剥
がし、再形成させない働きがある。（N. Sato, et al.,
J. Electrochem. Soc., Vol. 142, No.9, 3116(199
5)）。このＨ₂ベークで第１の多孔質Ｓｉの構成Ｓｉ原
子は孔を埋めるために消費され、したがって最表面層で
ある非多孔質の単結晶Ｓｉ層直下の多孔質Ｓｉ層は５０
ｍＡ・ｃｍ^-2で作製した最も多孔度の大きい第２の多孔
質Ｓｉ層になる。

【０１８１】以上の結果、第２の基板のＳｉ酸化膜上に
４０ｎｍの厚みを持った単結晶Ｓｉ層が形成できた。形
成された単結晶Ｓｉ層の膜厚を面内全面について１００
点を測定したところ、膜厚の均一性は４０ｎｍ±０．８
ｎｍであった。

【０１８２】さらに水素中で１１００℃で熱処理を１時
間行い、表面粗さを原子間力顕微鏡で評価したところ、
５０μｍ角の領域での平均２乗粗さはおよそ０．２ｎｍ
で通常市販されているＳｉウエハと同等であった。

【０１８３】透過電子顕微鏡による断面観察の結果、エ
ピタキシャル成長による単結晶Ｓｉ層には新たな結晶欠
陥は発生しておらず、良好な結晶性が維持されているこ
とが確認された。

【０１８４】第１の基板側に残った多孔質Ｓｉは、４９
％弗酸と３０％過酸化水素水との混合液で攪拌しながら
選択エッチング除去した。その後、水素アニールを施し
て再び第１の基板としてあるいは第２の基板として再利
用できた。なお、第３の多孔質層は省略することもでき
る。

【０１８５】［実施例９］第１の単結晶Ｓｉ基板の表面
をＨＦ溶液中に浸して陽極化成を行った。

【０１８６】陽極化成条件は以下の通りであった。

【０１８７】電流密度：１（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：０．５（ｍｉｎ）多孔質Ｓｉの厚み：０．１（μｍ）この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁面は熱酸化膜で覆わ
れた。このウエハをエピタキシ装置に入れた後、水素中
で１０４０℃、５分間ベークし、多孔質Ｓｉの表面孔を
埋めた。続けて、多孔質Ｓｉ上にＣＶＤ法により単結晶
Ｓｉを０．３μｍエピタキシャル成長させた。成長条
件は以下の通りである。

【０１８８】ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎさらに、このエピタキシャルＳｉ層表面に熱酸化処理に
より２００ｎｍのＳｉＯ₂層を形成した。

【０１８９】該ＳｉＯ₂層表面と、別に用意したＳｉ基
板（第２の基板）の表面と、を重ね合わせ、接触させ
た後、１１８０℃で５分間アニールしたところ、貼り合
わせは強固になった。

【０１９０】貼り合わせ基板に外力を加えて分離させた
ところ、薄い多孔質層で分割された。以上の結果、第２
の基板のＳｉ酸化膜上に０．２μｍの厚みを持った単結
晶Ｓｉ層が形成できた。分離前に非多孔質化されること
なく残った多孔質層は非常に薄いため、分離後には、層
としては残留せず、単結晶Ｓｉ層表面に表面荒れを残し
ただけだった。形成された単結晶Ｓｉ層の膜厚を面内全
面について１００点測定したところ、膜厚の均一性は２
０１ｎｍ±４ｎｍであった。

【０１９１】薄膜トランジスタ等の表面性に非常に敏感
な応用のために、さらに水素中で１１００℃で熱処理を
１時間行った。表面粗さを原子間力顕微鏡で評価したと
ころ、５０μｍ角の領域での平均２乗粗さはおよそ０．
２μｍで通常市販されているＳｉウエハと同等であっ
た。

【０１９２】透過電子顕微鏡による断面観察の結果、エ
ピタキシャル成長による単結晶Ｓｉ層には新たな結晶欠
陥は発生しておらず、良好な結晶性が維持されているこ
とが確認された。

【０１９３】第１の基板側に残った荒れは、エッチング
や研磨を施すことなく水素アニールを施して表面平滑化
処理をし、再び第１の基板としてあるいは第２の基板と
して利用できた。

【０１９４】［実施例１０］第１の単結晶Ｓｉ基板の表
面をＨＦ溶液中に浸して陽極化成を行った。

【０１９５】陽極化成条件は以下の通りであった。

【０１９６】電流密度：１（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：１（ｍｉｎ）多孔質Ｓｉの厚み：０．２（μｍ）この基板の多孔質層の内壁面を酸化させることなく基板
をエピタキシ装置に入れた後、水素中で１０４０℃、５
分間ベークし、多孔質Ｓｉの表面孔を埋めた。続けて、
多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉを０．３μｍ
エピタキシャル成長させた。成長条件は以下の通りで
ある。

【０１９７】ソースガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎさらに、このエピタキシャルＳｉ層表面に熱酸化処理に
より２００ｎｍのＳｉＯ₂層を形成した。

【０１９８】該ＳｉＯ₂層表面と別に用意したＳｉ基板
（第２の基板）の表面とを重ね合わせ、接触させた後、
１１８０℃で５分間でアニールしたところ、貼り合わせ
は強固になった。

【０１９９】貼り合わせ基板を外力を加えて分離させた
ところ、非多孔質化されずに残った多孔質層の薄い部分
で分割された。

【０２００】以上の結果、Ｓｉ酸化膜上に０．２μｍの
厚みを持った単結晶Ｓｉ層が形成できた。エピタキシャ
ル成長前に多孔質Ｓｉの孔内壁面の酸化を行わなかった
ため、エピタキシャル層直下の多孔質Ｓｉは脆くなって
いた。加えて、脆くなった多孔質層は非常に薄いため、
分離後には、層としては残留せず、単結晶Ｓｉ層の表面
荒を残しただけだった。形成された単結晶Ｓｉ層の膜厚
を面内全面について１００点測定したところ、膜厚の均
一性は２０１ｎｍ±４ｎｍであった。

【０２０１】さらに水素中で１１００℃で熱処理を１時
間行った。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
μｍで通常市販されているＳｉウエハと同等であった。

【０２０２】透過電子顕微鏡による断面観察の結果、エ
ピタキシャル成長による単結晶Ｓｉ層には新たな結晶欠
陥は発生しておらず、良好な結晶性が維持されているこ
とが確認された。

【０２０３】第１の基板側に残った荒れは、４９％弗酸
と３０％過酸化水素水との混合液で攪拌しながら表面を
若干エッチングし、その後、水素アニールを施して再び
第１の基板としてあるいは第２の基板として利用でき
た。

【０２０４】［実施例１１］単結晶Ｓｉウエハからなる
第１の基板の表面をＨＦ溶液中に浸して陽極化成処理を
施した。陽極化成条件は以下の通りであった。先に作る第１の多孔質層の最表面層の形成条件：電流密度：１（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：０．１（ｍｉｎ）多孔質の厚み：０．０２（μｍ）次に作る第２の多孔質層の形成条件：電流密度：５０（ｍＡ・ｃｍ^-2）陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１時間：５（ｓｅｃ）多孔質の厚み：０．１（μｍ）この陽極化成により、電流密度５０ｍＡ・ｃｍ^-2による
第２の多孔質層の多孔度は第１の多孔質層より大きくな
り、厚さは厚くなり、構造的に脆弱な層となる。

【０２０５】この基板を酸素雰囲気中に配置し、４００
℃で１時間熱処理した。この熱処理により多孔質Ｓｉの
孔の内壁面は熱酸化膜で覆われた。この基板をエピタキ
シ装置に入れた後、水素中で１０４０℃、５分間ベーク
した。結果として、第１の多孔質層は非多孔質状態化し
て、非多孔質の単結晶Ｓｉ層になり、その直下は第２の
多孔質層になった。

【０２０６】続けて、非多孔質化した単結晶Ｓｉ層上に
ＣＶＤ法により単結晶Ｓｉを０．３μｍエピタキシャ
ル成長した。成長条件は以下の通りである。

【０２０７】ソ−スガス：ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量：０．５／１８０ｌ／ｍｉｎガス圧力：８０Ｔｏｒｒ温度：９５０℃ 成長速度：０．３μｍ／ｍｉｎさらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。

【０２０８】一方、第２の基板として単結晶Ｓｉウエハ
を用意した。

【０２０９】第１の基板上の該ＳｉＯ₂層表面と、第２
の基板のＳｉ表面と、を重ね合わせ、接触させた後、
１１８０℃で５分間アニールしたところ、貼り合わせは
強固になった。

【０２１０】貼り合わされた２つの基板からなる複合部
材としての貼り合わせウエハに外力を加えたところ、多
孔度の大きい第２の多孔質層で分割された。

【０２１１】前述したとおり、エピタキシャル成長前の
Ｈ₂ベークで第１の多孔質Ｓｉの構成原子は孔を埋める
ためにマイグレーションを起こし非多結晶化される。そ
して、エピタキシャル層と一体化して非多孔質の単結晶
Ｓｉ層となる。

【０２１２】以上の結果、Ｓｉ酸化膜上に０．２μｍの
厚みを持った単結晶Ｓｉ層が形成できた。形成された単
結晶Ｓｉ層の膜厚を面内全面について１００点を測定し
たところ、膜厚の均一性は２０１ｎｍ±４ｎｍであっ
た。第２の基板上の非多孔質の単結晶Ｓｉ層表面は荒れ
ていたので、さらに水素中で１１００℃で熱処理を１時
間行った。表面粗さを原子間力顕微鏡で評価したとこ
ろ、５０μｍ角の領域での平均２乗粗さはおよそ０．２
ｎｍであった。

【０２１３】第１の基板側に残った荒れは、４９％弗酸
と３０％過酸化水素水との混合液で攪拌しながら選択エ
ッチングし、その後、水素アニールを施して第１の基板
としてあるいは第２の基板として再利用できるようにし
た。

【０２１４】上述した実施例は第１の基板の両面に各層
を形成し、そこに第２の基板を貼り合わせ、分離するこ
とで、一枚の第１基板から２つのＳＯＩ基板が同時に得
られる。

【０２１５】各実施例においては、貼り合わせ基板分離
後の第１の基板側に残った多孔質Ｓｉ層を除去するのた
めに、研磨、熱処理或いはエッチングが採用される。な
かでもエッチングを用いる場合には、エッチャントとし
て以下に示す選択エッチング液を用いることができる。

【０２１６】弗酸、弗酸＋過酸化水素水弗酸＋アルコール弗酸＋アルコール＋過酸化水素水バッファード弗酸、バッファード弗酸＋過酸化水素水バッファード弗酸＋アルコールバッファード弗酸＋アルコール＋過酸化水素水また、これら以外の一般的なＳｉのエッチング液を用い
ても、多孔質Ｓｉに起因するの膨大な表面積によってあ
る程度選択エッチング出来る。

【０２１７】

【発明の効果】以上説明したとおり、本発明によれば、
第２の基板の分離面上に残留層が実質的に存在しなくな
るので、分離面の選択エッチングや選択研磨が不要とな
り、基板を安価に作製できるようになる。

【図面の簡単な説明】

【図１】本発明による基板の作製方法を説明するための
模式的断面図である。

【図２】本発明による基板の作製方法の別の例を説明す
るための模式的断面図である。

【図３】本発明による基板の作製方法の別の例を説明す
るための模式的断面図である。

【図４】本発明による基板の作製方法の別の例を説明す
るための模式的断面図である。

【図５】第１の従来例の工程を説明するための模式的断
面図である。

【図６】第２の従来例の工程を説明するための模式的断
面図である。

【符号の説明】

１１第１の基板１２第１の層構造１３第２の層構造１４絶縁層（第２の層構造あるいは第２の基板の表面
に形成した層）１５第２の基板２１第１の基板２２第１の層構造２３第１の層構造２４第２の層構造２５第２の層構造２６絶縁層（第２の層構造あるいは第２の基板の表面
に形成した層）２７絶縁層（第２の層構造あるいは第２の基板の表面
に形成した層）２８第２の基板２９第２の基板３１Ｓｉ基板３２多孔質Ｓｉ３３単結晶薄膜３４支持基板３５絶縁層４１Ｓｉ基板４２多孔質Ｓｉ４３単結晶薄膜４４支持基板４５絶縁層

Claims

【特許請求の範囲】

【請求項１】第１の層と、前記第１の層上に隣接して
設けられた第２の層と、を有する第１の基体を用意する
工程と、前記第１の基体と、第２の基体と、を貼り合わせる工程
と、前記第１の基体と前記第２の基体とを分離して、前記第
２の層を前記第２の基体に移す工程と、を含む基板の作製方法において、前記第１及び第２の基体を、前記第１の層と前記第２の
層との界面において、分離することを特徴とする基板の
作製方法。
【請求項２】前記第１の基体の表面に多孔質領域を形
成した後、前記多孔質領域の表面側の部分を非多孔質化
することにより、非多孔質の前記第２の層と、多孔質の
前記第１の層を形成する請求項１記載の基板の作製方
法。
【請求項３】前記第１の分離により露出した表面を、
選択エッチング及び選択研磨のいずれも用いることな
く、非酸化性雰囲気での熱処理により平滑化する請求項
１記載の基板の作製方法。
【請求項４】前記第１の基体の表面に、第１の多孔質
層と、前記第１の多孔質層より高多孔度の第２の多孔質
層と、を形成し、前記第１の多孔質層を非多孔質化して前記第２の層を前
記第２の多孔質層に隣接させて形成する請求項１記載の
基板の作製方法。
【請求項５】前記第１の基体の表面に、多孔質層を形
成し、前記多孔質層を酸化することなく、エピタキシャ
ル成長により前記多孔質層上に非多孔質の前記第２の層
を形成する請求項１記載の基板の作製方法。
【請求項６】前記第１の層と前記第２の層との界面に
イオン打ち込みを行う請求項１記載の基板の作製方法。
【請求項７】前記第１の基体の表面に多孔質層を形成
した後、前記多孔質層の孔壁面を酸化する工程と、前記多孔質層の表面側の酸化膜を除去した後、前記多孔
質層の表面側を非酸化性雰囲気中で熱処理する工程と、
を含む請求項１記載の基板の作製方法。
【請求項８】前記第１の基体の表面に、第１の多孔質
層と、前記第１の多孔質層より高多孔度の第２の多孔質
層と、前記第２の多孔質層より低多孔度の第３の多孔質
層と、を形成する工程と、前記第１の多孔質層を非多孔質化し、前記第２の多孔質
層と非多孔質化した層とを隣接させる工程と、を含む請
求項１記載の基板の作製方法。
【請求項９】前記第１の多孔質層を非多孔質化した
後、エピタキシャル成長を行う工程を含む請求項８記載
の基板の作製方法。
【請求項１０】前記第１の基体の表面に多孔質層を形
成し、前記多孔質層の孔壁面を酸化する工程、酸化された孔壁面を有する前記多孔質層を還元雰囲気中
で熱処理する工程、を含む請求項１記載の基板の作製方法。
【請求項１１】前記熱処理により非多孔質化された表
面上にエピタキシャル成長を行う請求項１０記載の基板
の作製方法。
【請求項１２】前記第１の基体の表面に多孔質層を形
成した後、前記多孔質層を酸化させることなく、非酸化
性雰囲気中で熱処理することにより前記多孔質層の表面
を非多孔質化する工程、前記非多孔質化された表面上にエピタキシャル成長を行
う工程、を含む請求項１記載の基板の作製方法。
【請求項１３】前記第１の基体がＳｉ基体である請求
項１記載の基板の作製方法。
【請求項１４】前記第１の層は多孔質からなる請求項
１記載の基板の作製方法。
【請求項１５】前記第２の層は非多孔質である請求項
１記載の基板の作製方法。
【請求項１６】前記第２の層は非多孔質半導体層とそ
の上部の酸化物層を含む請求項１記載の基板の作製方
法。
【請求項１７】前記第２の層は電気伝導型あるいは不
純物濃度の異なる複数の層からなることを特徴とする請
求項１記載の基板の作製方法。
【請求項１８】前記第２の層形成前に、前記第１の層
の多孔質層の孔の側面を低温で酸化して側壁酸化膜を形
成し前記多孔質層の表面付近の前記側壁酸化膜を前記第
２の層形成前に除去する請求項１記載の基板の作製方
法。
【請求項１９】前記第２の層は多孔質層の少なくとも
表面側の部分を熱処理により非多孔質化した層と前記非
多孔質化した層の表面に形成した酸化膜を含む請求項１
記載の基板の作製方法。
【請求項２０】前記熱処理は水素中で行われる請求項
１９記載の基板の作製方法。
【請求項２１】前記分離した後の第１の基体を再利用
する請求項１記載の基板の作製方法。
【請求項２２】前記分離工程は、加圧、引っ張り、剪
断、楔挿入、熱処理、酸化、波動印加、ワイヤカットで
ある請求項１記載の基板の作製方法。
【請求項２３】前記第２の基体が、少なくとも貼り合
わせる表面が酸化Ｓｉ又はＳｉからなる請求項１記載の
基板の作製方法。
【請求項２４】前記第２の基体が光透過性基体からな
る請求項１記載の基板の作製方法。
【請求項２５】前記第１の多孔質層の厚さは、前記第
２の多孔質層の厚さより薄い請求項４の基板の作製方
法。
【請求項２６】請求項１乃至２５記載の基板の作製方
法により作製されることを特徴とする基板。