JP3754818B2 - 半導体基板の作製方法 - Google Patents
半導体基板の作製方法 Download PDFInfo
- Publication number
- JP3754818B2 JP3754818B2 JP07200698A JP7200698A JP3754818B2 JP 3754818 B2 JP3754818 B2 JP 3754818B2 JP 07200698 A JP07200698 A JP 07200698A JP 7200698 A JP7200698 A JP 7200698A JP 3754818 B2 JP3754818 B2 JP 3754818B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- porous
- substrate
- porosity
- porous layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板の作製方法に関し、更に詳しくは、誘電体分離層あるいは、絶縁物上の単結晶半導体又はＳｉ基板上の単結晶化合物半導体の層に電子デバイス、集積回路を形成するに適した半導体基板の作製方法に関するものである。
【０００２】
【従来の技術】
絶縁物上の単結晶Ｓｉ半導体層の形成は、セミコンダクタ・オン・インシュレーター（ＳＯＩ）技術として広く知られ、通常のＳｉ集積回路を作製するバルクＳｉ基板では到達しえない数々の優位点をＳＯＩ技術を利用したデバイスが有することから多くの研究が成されてきた。すなわち、ＳＯＩ技術を利用することで、
１．誘電体分離が容易で高集積化が可能、
２．対放射線耐性に優れている、
３．浮遊容量が低減され高速化が可能、
４．ウエル工程が省略できる、
５．ラッチアップを防止できる、
６．薄膜化による完全空乏型電界効果トランジスタが可能、
等の優位点が得られる。これらは例えば以下の文献に詳しい。Special Issue:"Single-crystal silicon on non-single-crystal insulators"; edited by G.W.Cullen, Journal of Crystal Growth, Vol.63, No.3, pp.429-590 (1983)
さらに、ここ数年においては、ＳＯＩ基板が、ＭＯＳＦＥＴの高速化、低消費電力化を実現する基板として多くの報告がなされている。（ＩＥＥＥ ＳＯＩ ｃｏｎｆｅｒｅｎｃｅ １９９４） また、ＳＯＩ構造を用いると素子の下部に絶縁層があるので、バルクＳｉウエハ上に素子を形成する場合と比べて、素子分離プロセスが単純化できる結果、デバイスプロセス工程が短縮される。すなわち、高性能化と合わせて、バルクＳｉ上のＭＯＳＦＥＴ、ＩＣに比べて、ウエハコスト、プロセスコストのトータルでの低価格化が期待されている。
【０００３】
なかでも完全空乏型ＭＯＳＦＥＴは駆動力の向上による高速化、低消費電力化が期待されている。ＭＯＳＦＥＴの閾値電圧（Ｖｔｈ）は一般的にはチャネル部の不純物濃度により決定されるが、ＳＯＩを用いた完全空乏型（ＦＤ；Ｆｕｌｌｙ Ｄｅｐｌｅｔｅｄ）ＭＯＳＦＥＴの場合には空乏層厚がＳＯＩの膜厚の影響も受けることになる。したがって、大規模集積回路を歩留まりよく作るためには、ＳＯＩ膜厚の均一性が強く望まれていた。
【０００４】
また、化合物半導体上のデバイスはＳｉでは得られない高い性能、たとえば、高速、発光などの特徴を持っている。現在は、これらのデバイスはほとんどＧａＡｓ等の化合物半導体基板上にエピタキシャル成長をしてその中に作り込まれている。しかし、化合物半導体基板は、高価で、機械的強度が低く、大面積ウエハは作製が困難などの問題点がある。
【０００５】
このようなことから、安価で、機械的強度も高く、大面積ウエハが作製できるＳｉウエハ上に、化合物半導体をヘテロエピタキシャル成長させる試みがなされている。
【０００６】
ＳＯＩ基板の形成に関する研究は１９７０年代頃から盛んであった。初期には、絶縁物であるサファイア基板の上に単結晶Ｓｉをヘテロエピタキシャル成長する方法（ＳＯＳ：Sapphire on Silicon）や、多孔質Ｓｉの酸化による誘電体分離によりＳＯＩ構造を形成する方法（ＦＩＰＯＳ：Fully Isolation by Porous Oxidized Silicon）、酸素イオン注入法がよく研究された。
【０００７】
ＦＩＰＯＳ法は、Ｐ型Ｓｉ単結晶基板表面にＮ型Ｓｉ層を、プロトンのイオン打ち込み、（イマイ他，J.Crystal Growth, Vol.63, 547(1983)），もしくは、エピタキシャル成長とパタ−ニングによって島状に形成し、表面よりＳｉ島を囲むようにＨＦ溶液中の陽極化成法によりＰ型Ｓｉ基板のみを多孔質化したのち、増速酸化によりＮ型Ｓｉ島を誘電体分離する方法である。本方法では、分離されているＳｉ領域は、デバイス工程の前に決定されており、デバイス設計の自由度を制限する場合があるという問題点がある。
【０００８】
酸素イオン注入法は、Ｋ．Ｉｚｕｍｉによって始めて報告されたＳＩＭＯＸと呼ばれる方法である。Ｓｉウエハに酸素イオンを１０17〜１０18／ｃｍ2程度注入したのち、アルゴン・酸素雰囲気中で１３２０℃程度の高温でアニールする。その結果、イオン注入の投影飛程（Ｒｐ）に相当する深さを中心に注入された酸素イオンがＳｉと結合して酸化Ｓｉ層が形成される。その際、酸化Ｓｉ層の上部の酸素イオン注入によりアモルファス化したＳｉ層も再結晶化して、単結晶Ｓｉ層となる。表面のＳｉ層中に含まれる欠陥は従来１０5／ｃｍ2と多かったが、酸素の打ち込み量を４×１０17／ｃｍ2付近にすることで、〜１０2／ｃｍ2まで低減することに成功している。しかしながら、酸化Ｓｉ層の膜質、表面Ｓｉ層の結晶性等を維持できるような注入エネルギー、注入量の範囲が狭いために、表面Ｓｉ層、埋め込み酸化Ｓｉ層（ＢＯＸ；Burried Oxide）の膜厚は特定の値に制限されていた。所望の膜厚の表面Ｓｉ層を得るためには、犠牲酸化、ないしは、エピタキシャル成長することが必要であった。その場合、膜厚の分布には、これらのプロセスによる劣化分が重畳される結果、膜厚均一性が劣化するという問題点がある。
【０００９】
また、ＢＯＸにはパイプと呼ばれる酸化Ｓｉの形成不良領域が存在することが報告されている。この原因のひとつとしては、注入時のダスト等の異物が考えられている。パイプの存在する部分では活性層と支持基板の間のリークによりデバイス特性の劣化が生じてしまう。
【００１０】
ＳＩＭＯＸのイオン注入は前述の通り、通常の半導体プロセスで使用するイオン注入と比べ注入量が多いため、専用の装置が開発されてもなお、注入時間は長い。イオン注入は所定の電流量のイオンビームをラスタースキャンして、あるいは、ビームを拡げて行われるため、ウエハの大面積化に伴い、注入時間の増大が想定される。また、大面積ウエハの高温熱処理では、ウエハ内の温度分布によるスリップの発生などの問題がよりシビアになることが指摘されている。ＳＩＭＯＸでは１３００℃以上というＳｉ半導体プロセスでは通常使用しない高温での熱処理が必須であることから、装置開発、金属汚染、スリップなど克服すべき問題の重要性がさらに大きくなることが懸念されている。
【００１１】
また、上記のような従来のＳＯＩの形成方法とは別に、近年、Ｓｉ単結晶基板を、熱酸化した別のＳｉ単結晶基板に、熱処理又は接着剤を用いて張り合せ、ＳＯＩ構造を形成する方法が注目を浴びている。この方法は、デバイスのための活性層を均一に薄膜化する必要がある。すなわち、数百μｍもの厚さのＳｉ単結晶基板をμｍオ−ダ−かそれ以下に薄膜化する必要がある。この薄膜化には以下のように３種類の方法がある。
【００１２】
１．研磨による薄膜化
２．局所プラズマエッチングによる薄膜化
３．選択エッチングによる薄膜化
方法１の研磨では均一に薄膜化することが困難である。特にサブμｍの薄膜化は、ばらつきが数十％にもなってしまい、この均一化は大きな問題となっている。さらにウエハの大口径化が進めばその困難度は増すばかりである。
【００１３】
方法２は、あらかじめ１〜３μｍ程度まで１の研磨による方法で薄膜化したのち、膜厚分布を全面で多点測定しておいてから、この膜厚分布にもとづいて、直径数ｍｍのＳＦ6などを用いたプラズマをスキャンさせることにより膜厚分布を補正しながらエッチングして、所望の膜厚まで薄膜化する。この方法では膜厚分布を±１０ｎｍ程度にできることが報告されている。しかし、プラズマエッチングの際に基板上異物（パーティクル）があるとこの異物がエッチングマスクとなるために基板上に突起が形成されてしまう。
【００１４】
エッチング直後には表面が荒れているために、プラズマエッチング終了後にタッチポリッシングが必要であるが、ポリッシング量の制御は時間管理によって行われるので、最終膜厚の制御、および、ポリッシングによる膜厚分布の劣化が指摘されている。さらに研磨ではコロイダルシリカ等の研磨剤が直接に活性層になる表面を擦るので、研磨による破砕層の形成、加工歪みの導入も懸念されている。さらにウエハが大面積化された場合にはウエハ面積の増大に比例して、プラズマエッチング時間が増大するため、スループットの著しい低下も懸念される。
【００１５】
方法３は、あらかじめ薄膜化する基板に選択エッチング可能な膜構成をつくり込んでおく方法である。例えば、Ｐ型基板上にボロンを１０19／ｃｍ3以上の濃度に含んだＰ+Ｓｉの薄層とＰ型Ｓｉの薄層をエピタキシャル成長などの方法で積層し、第１の基板とする。これを酸化膜等の絶縁層を介して、第２の基板と貼り合わせたのち、第１の基板の裏面を、研削、研磨で予め薄くしておく。その後、Ｐ型層の選択エッチングで、Ｐ+層を露出、さらにＰ+層の選択エッチングでＰ型層を露出させ、ＳＯＩ構造を完成させるものである。この方法はＭａｓｚａｒａの報告に詳しい（W.P.Maszara, J.Electrochem.Soc., Vol.138, 341(1991)）。
【００１６】
選択エッチングは均一な薄膜化に有効とされているが、次のような問題がある。
・せいぜい１０2程度と選択比が十分でない。
・エッチング後の表面性が悪いため、エッチング後にタッチポリッシュが必要。しかし、その結果、膜厚が減少するとともに、膜厚均一性も劣化しやすい。特にポリッシングは時間によって研磨量を管理するが、研磨速度のばらつきが大きいため、研磨量の制御が困難。したがって、１００ｎｍというような極薄ＳＯＩ層の形成において、特に問題となる。
・イオン注入、高濃度ＢドープＳｉ層上のエピタキシャル成長あるいはヘテロエピタキシャル成長を用いているためＳＯＩ層の結晶性が悪い。また、被貼り合わせ面の表面性も通常のＳｉウエハより劣る。
【００１７】
以上のことは、C. Harendt, et al., J.Elect. Mater. Vol.20, 267 (1991), H. Baumgart, et al., Proceeding of the 1st International Symposium on Semiconductor Wafer Bonding: Science, Technology and Applications, (The Electrochemical Society) Vol.92-7, p.375, C. E. Hunt et al., Proceeding of the 1st International Symposium on Semiconductor Wafer Bonding: Science, Technology and Applications, (The Electrochemical Society) Vol.92-7, p.165に報告されている。
【００１８】
また、選択エッチングの選択性はボロン等の不純物の濃度差とその深さ方向プロファイルの急峻性に大きく依存している。したがって、貼り合わせ強度を高めるための高温のボンディングアニールや結晶性を向上させるために高温のエピタキシャル成長を行ったりすると、不純物濃度の深さ方向分布が拡がり、エッチングの選択性が劣化してしまう。すなわち、エッチングの選択比の向上と結晶性および貼り合わせ強度の向上との両立は困難であった。
【００１９】
最近、米原らはかかる問題点を解決し、膜厚均一性や結晶性に優れ、バッチ処理が可能な貼り合わせＳＯＩを報告した（T. Yonehara et al., Appl. Phys. Letter Vol.64, 2108(1994)）。この方法は、Ｓｉ基板上３１の多孔質層３２を選択エッチングの材料として用いる。多孔質層の上に非多孔質単結晶Ｓｉ層３３をエピタキシャル成長した後、酸化Ｓｉ層（絶縁膜）３５を介して第２の基板３４と貼り合わせる（図５の（ａ））。第１の基板を裏面より研削等の方法で薄層化し、基板全面において多孔質Ｓｉを露出させる（図５の（ｂ））。露出させた多孔質ＳｉはＫＯＨ、ＨＦ＋Ｈ2Ｏ2などの選択エッチング液によりエッチングして除去する（図５の（ｃ））。このとき、多孔質ＳｉのバルクＳｉ（非多孔質単結晶Ｓｉ）に対するエッチングの選択比を１０万倍と十分に高くできるので、あらかじめ多孔質上に成長した非多孔質単結晶Ｓｉ層を膜厚を殆ど減じることなく、第２の基板の上に残し、ＳＯＩ基板を形成することができる。したがって、ＳＯＩの膜厚均一性はエピタキシャル成長時にほぼ決定づけられる。エピタキシャル成長は通常半導体プロセスで使用されるＣＶＤ装置が使用できるので、佐藤らの報告（ＳＳＤＭ９５）によれば、その均一性は例えば１００ｎｍ±２％以内が実現されている。また、エピタキシャルＳｉ層の結晶性も良好で３．５×１０2／ｃｍ2が報告された。
【００２０】
多孔質ＳｉはＵｈｌｉｒ等によって１９５６年に半導体の電解研磨の研究過程において発見された（A.Uhlir, Bell Syst. Tech. J., Vol.35 333(1956)）。多孔質ＳｉはＳｉ基板をＨＦ溶液中で陽極化成（Ａｎｏｄｉｚａｔｉｏｎ）することにより形成することができる。多孔質ＳｉとはさながらスポンジのようにバルクＳｉ中に電解エッチングによって微小な孔が形成されたものであって、陽極化成の条件、Ｓｉの比抵抗によって異なるが、直径数ｎｍ程度の孔が例えば１０11個／ｃｍ2程度の密度で形成されたものである。
【００２１】
ウナガミ等は陽極化成におけるＳｉの溶解反応を研究し、ＨＦ溶液中のＳｉの陽極反応には正孔が必要であり、その反応は、次のようであると報告している（T.Unagami, J. Electrochem. Soc., Vol.127, 476(1980)）。
【００２２】
Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ+ → ＳｉＦ2＋２Ｈ+＋ｎｅ-
ＳｉＦ2＋２ＨＦ → ＳｉＦ4＋Ｈ2
ＳｉＦ4＋２ＨＦ → Ｈ2ＳｉＦ6
または、
Ｓｉ＋４ＨＦ＋（４−λ）ｅ+ → ＳｉＦ4＋４Ｈ+＋λｅ-
ＳｉＦ4＋２ＨＦ → Ｈ2ＳｉＦ6
ここで、ｅ+およびｅ-はそれぞれ正孔と電子を表している。また、ｎおよびλはそれぞれ１原子のＳｉが溶解するために必要な正孔の数であり、ｎ＞２またはλ＞４なる条件が満たされた場合に多孔質Ｓｉが形成されるとしている。
【００２３】
以上のことから、正孔の存在するＰ型Ｓｉは多孔質化されるが、Ｎ型Ｓｉは多孔質化されない。この多孔質化における選択性は長野等および今井によって実証されている（長野、中島、安野、大中、梶原、電子通信学会技術研究報告、Vol.79, SSD79-9549(1979)）、（K. Imai, Solid-State Electronics, Vol.24, 159(1981)）。
【００２４】
従来の方法ではエッチングの選択性は不純物濃度の差とその深さ方向のプロファイルによっていたため、濃度分布を拡げてしまう熱処理の温度（貼り合わせ、エピタキシャル成長、酸化等）は概ね８００℃以下と大きく制約されていた。一方、この方法におけるエッチングは多孔質とバルクという構造の差がエッチングの速度を決めているため、熱処理温度の制約は小さく、１１８０℃程度の熱処理が可能であることが報告されている。例えば貼り合わせ後の熱処理は、ウエハ同士の接着強度を高め、貼り合わせ界面に生じる空隙（ｖｏｉｄ）の数、大きさを減少させることが知られている。また、斯様な構造差にもとづくエッチングでは多孔質Ｓｉ上に付着したパーティクルがあっても、これが膜厚均一性に影響を及ぼさない。
【００２５】
また、ガラスに代表される光透過性基板上には、一般には、その結晶構造の無秩序性から、堆積した薄膜Ｓｉ層は、基板の無秩序性を反映して、非晶質か、良くて多結晶層にしかならず、高性能なデバイスは作製できない。それは、基板の結晶構造が非晶質であることによっており、単に、Ｓｉ層を堆積しても、良質な単結晶層は得られない。
【００２６】
しかしながら、貼り合わせを用いた半導体基板は、必ず２枚のウエハを必要とし、そのうち１枚はほとんど大部分が研磨・エッチング等により無駄に除去され捨てられてしまい、コストアップの要因となるばかりか、限りある地球の資源を無駄使いしてしまうことになりかねない。
【００２７】
貼り合わせを用いるＳＯＩの特徴を活かすためには、品質が十分なＳＯＩ基板を再現性よく作製すると同時にウエハの再使用等による省資源、コストダウンを実現する方法が望まれていた。
【００２８】
貼り合わせ法において消費されてしまう、第１の基板を再利用する方法が最近坂口らによって報告された（特開平０７−３０２８８９号公報）。
【００２９】
彼らは、前述した多孔質Ｓｉを用いる貼り合わせ、エッチバックする方法において、第１の基板を裏面より研削、エッチング等の方法で薄層化して多孔質Ｓｉを露出させる工程に代えて以下のような方法を採用した。
【００３０】
第１のＳｉ基板４１の表面層を多孔質化して多孔質層４２にしたのち、その上に単結晶Ｓｉ層４３を形成し、この単結晶Ｓｉ層４３と第１のＳｉ基板４１とは別の第２のＳｉ基板４４の主面とを絶縁層４５を界して貼り合わせる（図６の（ａ））。この後、貼り合わせたウエハを多孔質層で分割し（図６の（ｂ））、第２のＳｉ基体側の表面に露出した多孔質Ｓｉ層を選択的にエッチングにより除去することで、ＳＯＩ基板を形成するのである（図６の（ｃ））。貼り合わせたウエハの分割は、貼り合わせたウエハに面内に対して
垂直方向にさらに面内に均一に十分な引っ張り力、ないし、圧力を加える、
超音波等の波動エネルギーを印加する、
ウエハ端面に多孔質層を表出させ、多孔質Ｓｉをある程度エッチングし、そこへ剃刀の刃のようなものを挿入する、
ウエハ端面に多孔質層を表出させ、多孔質Ｓｉに水等の液体をしみ込ませた後、貼り合わせウエハ全体を加熱あるいは冷却し液体の膨張させる、
あるいは、
第１（あるいは第２）の基板に対して第２（あるいは第１）の基板に水平方向に力を加える、
等の方法により、多孔質Ｓｉ層を破壊するという方法を用いている。
【００３１】
これらは、いずれも多孔質Ｓｉの機械的強度が多孔度により異なるが、バルクＳｉよりも十分に弱いと考えられることに基づく。たとえば、多孔度が５０％であれば機械的強度はバルクの半分と考えることができる。すなわち、貼り合わせウエハに圧縮、引っ張りあるいは揃断力をかけると、まず多孔質Ｓｉ層が破壊されることになる。また、多孔度を増加させればより弱い力で多孔質層を破壊できる。
【００３２】
ここで、多孔度とは、多孔質層の体積の中で多孔質層の素材に対して、孔が占める体積の割合として定義される。
【００３３】
しかし、特開平０７−３０２８８９号公報に記載の方法では、多孔質層中の剥がれの厚さ方向における位置は規定出来ず、ウエハに層中の剥がれる場所が異なることによって、歩留まりが落ちることがあった。更には、ウエハ面内で剥がした後の多孔質Ｓｉ層の残留部の残厚がばらばらで、高選択エッチングを用いても、高膜厚均一性を目指すＳＯＩの仕様を満たすためには歩留まりが落ちることがあった。
【００３４】
また、特開平８−２１３６４５号公報には多孔質層で分離する方法が記載されているが、 多孔質層の層状の構成については記載されていない。これとは別に、１９９６秋季応用物理学会予稿集ｐ．６７３にソニーの田舎中氏らが電流を途中で変化させて多孔質Ｓｉを作製することが記されている。
【００３５】
【発明が解決しようとする課題】
特開平８−２１３６４５号公報には分離層のどこからでも剥がれる様に書かれており、言い換えれば、剥がれる位置を規定できないということである。この場合、ウエハ面内で残留多孔質Ｓｉ層の厚さがばらばらであり、多孔質Ｓｉをエッチング除去するにしても非多孔質単結晶層である活性層（デバイス層）に対するエッチング速度が０でないならば、活性層を多少なりともエッチングしてしまい層厚の面内ばらつきの原因となり、また残留したまま使用するにしても、剥離位置に依存する表面段差がそのまま残ることになる。また、上記１９９６秋季応用物理学会予稿集ｐ．６７３の方法でも多孔質Ｓｉの中央部で剥がれるとされており、必ず両方の基板側に残留した多孔質Ｓｉ層の残留部を除去する必要がある。
【００３６】
多孔質層のエッチング工程は、良質の貼り合わせＳＯＩ基板を作製する為には、必須の工程と考えられてきた。しかしながら、エッチング工程は、エッチング装置内への基板の搬入や搬出、エッチング装置やエッチャントの管理、エッチング後の洗浄等の実工程以外の付随した工程を要する。エッチング工程を省略することが出来るならば、ＳＯＩ基板の製造時間は大幅に短縮可能である。
【００３７】
従来のエッチング工程全てを省略できなくとも、エッチング時間を大幅に短縮できれば、ＳＯＩ基板の製造時間は短くなり、安価にＳＯＩ基板を提供できることになる。
【００３８】
本発明の目的は、多孔質層の選択エッチング工程を省略乃至短縮し得る半導体基板の作製方法を提供することにある。
【００３９】
本発明の別の目的は、良質のＳＯＩ基板に代表される半導体基板を安価に作製出来る半導体基板の作製方法を提供することにある。
【００４０】
【課題を解決するための手段】
本発明は、多孔度の異なる少なくとも２つの層を含む多孔質領域と、該多孔質領域上の非多孔質層とを有する第１の基体を用意する工程、前記第１の基体と第２の基体とを前記非多孔質層が内側に位置するように貼り合わせる工程、前記第１及び前記第２の基体を分離して、前記非多孔質層を前記第２の基体に移す工程、及び、その後に、前記非多孔質層を有する前記第２の基体を水素を含む雰囲気中で熱処理する工程とを含み、前記第１の基体を用意する工程は、厚さ１μｍ以下の第１の多孔質層と、該第１の多孔質層に隣接し且つ、前記第１の多孔質層より多孔度の高い第２の多孔質層と、前記第１の多孔質層に隣接する前記非多孔質層とを形成する工程を含む。
本発明は、前記第１の多孔質層に隣接する前記非多孔質層を形成する工程は、前記多孔質領域を酸素雰囲気中で熱処理し、多孔質の孔壁を酸化膜で覆った後、前記多孔質領域上に前記非多孔質層を形成する工程であることを特徴とする。
本発明は、前記多孔質の孔壁を酸化膜で覆う工程と前記多孔質領域上に前記非多孔質層を形成する工程との間に前記多孔質領域表面を水素中で熱処理する工程を有することを特徴とする。
【００４１】
【発明の実施の形態】
図１は本発明による半導体基板の作製方法を示す図である。図１の（ａ）に示すように、多孔度が互いに異なる少なくとも２つの層１２，１３を含む多孔質領域１と、前記多孔質領域１の上の非多孔質層１４と、を有する第１の基体２を用意する。１１は基板である。
【００４２】
次に図１の（ｂ）に示すように第１の基体２の非多孔質層１４の表面と、第２の基体３の表面と、を貼り合わせる。１５は非多孔質の絶縁層、１６は基板である。
【００４３】
そして、図１の（ｃ）に示すように、第１の基体２と第２の基体３とを分離して、非多孔質層１４を第２の基体３に移す。
【００４４】
その後、図１の（ｄ）に示すように、第２の基体３の分離面に残留していた多孔質の層１２の残留部１２′を除去又は非多孔質化して、その分離面を平滑化する。
【００４５】
特に図１の（ａ）に示したように第１の基体２を用意する場合には、多孔質領域のうち非多孔質層１４に隣接する第１の多孔質層１２の厚さを１μｍ以下より好ましくは０．５μｍ以下とする。そして、第１の多孔質層１２に隣接する第２の多孔質層１３の多孔度（ＰＳ２）を、第１の多孔質層１２の多孔度（ＰＳ１）より高くする。
【００４６】
非多孔質層１４と高多孔度（ＰＳ２）の第２の多孔質層との間にある低多孔質（ＰＳ１）の第１の多孔質層の厚さを１μｍ以下に薄くすることにより、非多孔質層１４の表面と平行な第１の多孔質層と第２の多孔質層との界面付近で両基体が分離される。
【００４７】
第２の基体に移った非多孔質層表面上に残留する第１の多孔質層の残留部１２′は、低多孔度（ＰＳ１）であり、その厚みが薄く、しかも分離面全面に亘って厚みがほぼ均一になる。そして、第１の多孔質層の残留部１２′は、非酸化性雰囲気中で残留部１２′を熱処理することにより、非多孔質に変質し、下地の非多孔質層１４と一体化し、その表面は平滑化される。このように残留部１２の除去の際に、選択エッチングや選択研磨を全く行わないか、非常に短時間のエッチングで済む。
【００４８】
本発明の第１の多孔質層の多孔度ＰＳ１は、４０％を越えない範囲から選択される。具体的には１％〜４０％である。
【００４９】
より好ましくは、上限が２５％を越えない範囲から選択する。具体的には１％〜２５％である。
【００５０】
本発明の第２の多孔質層の多孔度ＰＳ２は、ＰＳ２＞ＰＳ１の関係を満足するものであればよい。好ましくは２５％より高く、より好ましくは４０％より高くするとよい。具体的には２５％〜９０％より好ましくは４０％〜９０％である。
【００５１】
そして、第２の多孔質層の厚みは、１０ｎｍ以上で１μｍ以下の範囲内から選択し得る。そして、より好ましくは第２の多孔質層の厚さを、第１の多孔質層の厚さより厚くすることが望ましい。
【００５２】
本発明に用いられる第１の基体としては、半導体基板１１の表面を多孔質化した後、その多孔質領域上に非多孔質層を形成したもの、基板１１の上に多孔質層及び非多孔質層を形成したもの、基板の表面を多孔質化した後、多孔質化した領域の表層を非多孔質に戻したもの等が挙げられる。
【００５３】
本発明に用いられる非多孔質層としては、多孔質領域上へのエピタキシャル成長や、多孔質領域の非多孔質化処理の少なくともいずれか一方により形成された半導体が挙げられる。
【００５４】
具体的には、非多孔質単結晶Ｓｉ，ＧａＡｓ，ＩｎＰなどの半導体である。また、これらの薄膜は全面に形成されていることが必須ではなく、パターニング処理により、部分的にエッチングされていてもよい。
【００５５】
そして、非多孔質層の表面側には酸化膜のような絶縁層が形成されていてもよい。
【００５６】
例えば、多孔質領域は、Ｓｉ基板をＨＦ溶液中で陽極化成（Ａｎｏｄｉｚａｔｉｏｎ）することにより形成することができる。多孔質層は１０-1〜１０ｎｍ程度の直径の孔が１０-1〜１０ｎｍ程度の間隔で並んだスポンジのような構造をしている。その密度は、単結晶Ｓｉの密度２．３３ｇ／ｃｍ3に比べて、ＨＦ溶液濃度を５０〜２０％の範囲で変化させたり、アルコール添加比率を変化させたり、電流密度を変化させることで２．１〜０．６ｇ／ｃｍ3の範囲に変化させることができる。また、多孔質化される部分の比抵抗と電気伝導型を予め変調しておけば、これに基づいて多孔度を変更することも可能である。ｐ型においては、同じ陽極化成条件においては、縮退基板（Ｐ+）に比べ、非縮退基板（Ｐ-）は孔径は細くなるものの孔密度が１桁程度増加し、多孔度が高い。すなわち、多孔度はこれらの諸条件を可変することによって制御することが可能である。このように多孔質Ｓｉの密度は単結晶Ｓｉに比べると、半分以下にできるにもかかわらず、単結晶性は維持されており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシャル成長させることも可能である。ただし、１０００℃以上では、内部の孔の再配列が起こり、増速エッチングの特性が損なわれる。このため、多孔質層上のＳｉ層のエピタキシャル成長には、分子線エピタキシャル成長、プラズマＣＶＤ、減圧ＣＶＤ法、光ＣＶＤ、バイアス・スパッタ−法、液相成長法等の低温成長が好適とされている。しかし、あらかじめ酸化等の方法により多孔質層の孔の側壁表面にあらかじめ保護膜を形成しておけば、高温成長も可能である。
【００５７】
そして、多孔質層は、その内部に微細な空隙が大量に形成されるため、体積に比べて表面積が飛躍的に増大する。同時に半導体材料は極薄な壁としてしか存在しない。そのため、その化学エッチング速度は、エッチング液の毛細管現象による染み込みとあいまって、通常の単結晶層のエッチング速度に比べて、著しく増速される。
【００５８】
多孔質領域の機械的強度は多孔度により異なるが、バルクよりも弱いと考えられる。また、多孔度が高いほど機械的強度は弱くなる。すなわち、貼り合わせウエハに圧縮、引っ張りあるいは揃断力をかけると、まず多孔質層が破壊されることになる。また、多孔度を増加させれば、より弱い力で多孔質層を破壊できる。
【００５９】
本発明における多孔質領域の層構造は、表面側からの２層が順に低多孔度の薄層、高多孔度の層である少なくとも２層以上の多孔度の異なる層を有する。表面に低多孔度の多孔質層を配置することによって、多孔質領域上に形成する非多孔質層、特にエピタキシャル層の結晶性と表面ラフネス（surface roughness）が著しく向上する。結晶性は本半導体基板上に形成される電子デバイスの特性はもとより、歩留まりに大きく影響する。例えば、多孔度５０％の多孔質上のエピタキシャルＳｉ層の結晶欠陥が１×１０5／ｃｍ2ある場合、同じ成長条件で多孔度２０％の多孔質上のエピタキシャル層の結晶欠陥は５×１０3／ｃｍ2と１桁半も異なる。また、表面ラフネスを５０μｍ角の領域における原子間力顕微鏡での測定においての平均二乗粗さＲｒｍｓで表すとそれぞれ１．２ｎｍと０．３ｎｍと大きく異なる。なお、表面ラフネスが大きいと貼り合わせ工程において不利である。
【００６０】
表面の低多孔度の第１の多孔質層は概ね１μｍ以下であるが、より好ましくは０．５μｍ以下の厚みであれば、分離工程後の表面平滑化処理によって、残留した層を非多孔質化し、かつ、表面を平滑化することが可能である。この条件の上で、低多孔度の第１の多孔質層の多孔度は４０％以下、より好ましくは２５％以下であれば、エピタキシャル層の結晶品質と表面粗さを両立させることが可能である。
【００６１】
低多孔度の第１の多孔質層直下の高多孔度の第２の多孔質層は上記したような陽極化成の諸条件を制御することによって作製できる。第２の高多孔質層の厚みは、１０ｎｍ以上あれば十分であり、剥離位置を限定する意味から１μｍ以下、より好ましくは０．５μｍ以下であることが望ましい。第２の多孔質層層より下に更に第３の多孔質層を形成しても特に支障はないが、高多孔度層直下の第３の多孔質層の多孔度を高多孔度の第２の多孔質層よりも低くすることにより、剥離位置がより安定化し、分離工程後の表面平滑化処理後の表面ラフネスが向上する。
【００６２】
また、高多孔度の第２の多孔質層は多孔質化処理とイオン注入を併用することによっても形成可能である。
【００６３】
例えば、バルクＳｉ中にヘリウムや水素のイオンを注入し、熱処理を加えると注入された領域に直径数ｎｍ〜数十ｎｍの微小な空洞（ｍｉｃｒｏ−ｃａｖｉｔｙ）が〜１０16-17／ｃｍ3もの密度で形成されることが報告されている（例えば、A. Van Veen, C. C. Griffioen, and J. H. Evans, Mat, Res. Soc. Symp. Poroc. 107 (1988, Material Res. Soc. Pittsburgh,Pennsylvania) p.449）。
【００６４】
最近はこれら微小空洞群を金属不純物のゲッタリングサイトとして利用することも研究されている。
【００６５】
V. RaineriとS. U. Campisanoは、バルクＳｉ中にヘリウムイオンを注入、熱処理して空洞群を形成した後、基板に溝を形成して空洞群の空洞の側面を露出し酸化処理を施した。その結果、空洞群は選択的に酸化されて埋め込み酸化Ｓｉ層を形成した。すなわち、ＳＯＩ構造を形成できることを報告した（V. Raineri, and S. U. Canpisano, Appl. Phys. Lett. 66 (1995) p.3654）。しかしながら、彼らの方法では表面Ｓｉ層と埋め込み酸化Ｓｉ層の厚みは空洞群の形成と酸化時の体積膨張により導入されるストレスの緩和の両方を両立させる点に限定されている上に選択酸化のために溝の形成が必要であり、基板全面にＳＯＩ構造を形成することができなかった。斯様な空洞群の形成は、金属への軽元素の注入に伴う現象として、これら空洞群の膨れ、ないし、剥離現象とともに、核融合炉の第一炉壁に関する研究の一環として報告されてきた。
【００６６】
イオン注入層には、上記のように気泡が生じることはよく知られており、あたかも多孔質を内部に形成したような構造となる。したがって、この層は、機械的にもろく、さらには、陽極化成の多孔質と同様に増速酸化や増速エッチングが可能となる。
【００６７】
イオン注入元素は水素や希ガスに限定されることはなく、界面付近に注入損傷層、注入元素の高濃度層（ひずみ層）あるいはバブル層が形成されれば良い。
【００６８】
陽極化成により形成された多孔質層中に投影飛程が含まれるようにイオン注入を行なえば、投影飛程近傍では多孔質の孔壁中に気泡が形成され、多孔度が高まる。イオン注入は陽極化成による多孔質層形成の前であっても、後であっても構わない。さらには、非多孔質層構造を形成した後であっても構わない。
【００６９】
多孔質層上のエピタキシャル成長工程では、その第１ステップとして多孔質Ｓｉの表面孔を埋めるためのＨ2中のベーキング（熱処理）がエピタキシャル層の高品質化には極めて有効である（N. Sato, et al., J. Electrochem. Soc., Vol.142, No.9, 3116 (1995)）。このＨ2ベークで多孔質の最表面層の構成原子は孔を埋めるために消費される。したがって、Ｈ2ベーク前の最表面が低多孔度の薄層であれば、この水素ベークにおける孔の封止は促進される。この低多孔度の薄層を概ね１μｍ以下、より好ましくは０．５μｍ以下に薄くすれば、エピタキシャル成長後のエピタキシャル層下方近くに多孔度の大きい多孔質層を配することが可能で、これによってエピタキシャル層近傍の多孔質領域中で分離可能であり、かつ、分離後に残留する低多孔度薄層の厚さは１μｍ未満、時には０．５μｍ未満にできるので、後の平滑化処理により平滑化可能である。また、Ｈ2ベークに先立って多孔質領域を形成した基体をＨＦ含有液中に浸すことにより多孔質層の表面近傍の多孔質の孔の側壁の酸化膜を除去しておけば、ＨＦで酸化膜が除されて露出した表面層のうち非多孔質化されなかった部分はこのＨ2ベーク中を含む熱処理工程中で、孔の凝集が起こり、孔の側壁の酸化膜もなく機械強度が弱くなり、分離しやすい層が形成される。
【００７０】
陽極化成後、多孔質層を低温酸化せずにエピタキシャル成長、表面酸化、貼り合わせ熱処理等の高温プロセスを通すと、多孔質層は構造変化をおこし、陽極化成時は微小孔であったものが孔が凝集して孔の拡大が起こる。これを利用するとエピタキシ層直下の孔の拡大と多孔質ＳｉとエピタキシャルＳｉとの間のひずみによりエピタキシャル層の下方近傍での分離を促進することができる。
【００７１】
本発明では、貼り合わせたウエハの高多孔度の第２の多孔質層における分離に引き続いて、転写された非多孔質層の表面上に残留する低多孔度の残留部の平滑化処理を行なう。
【００７２】
平滑化処理としては、非酸化性雰囲気での熱処理、ないしは、真空中での熱処理が好適であるが、これに限定されるものではない。熱処理においては、特に非酸化性雰囲気として水素、ないしは、Ｈｅ、Ｎｅ、Ｎ、Ａｒ、ｋｒ、Ｘｅ等の不活性ガス、あるいは、これらの混合雰囲気が望ましい。真空中での熱処理においては、真空度は１０-7Ｔｏｒｒ以下であることが望ましい。いずれの場合においても、雰囲気内に不純物として残る残留酸素、水分は、表面を酸化して保護膜にして表面の平滑化を阻害するので、低く抑制することが必要である。マイナス９２℃以下の露点を呈する雰囲気にすることが望ましい。
【００７３】
斯様な雰囲気中であれば、表面の凹凸は表面エネルギーを最小化すべく表面原子のマイグレーションによって平滑化される。特に雰囲気中に水素を含めば、その還元作用により、保護膜の形成を抑制し、表面平滑化を促進する。本発明者らは、かかる表面平滑化効果と残留多孔質層の厚みの関係について検討した結果、概ね１μｍ以下、より好ましくは０．５μｍ以下の多孔質層であれば、熱処理によって表面が平滑化され、かつ、平滑化された後の層中に残留孔に起因する空洞が生成されないようにできること、すなわち、非多孔質化できることを知見するに至った。残留多孔質層厚が厚い場合には残留孔が空洞として内部に残ってしまいやすい。熱処理による平坦化においては、主として表面の平滑化は表面原子のマイグレーションにより進行するのであるから、エッチング量は極めて低く抑制される。特に雰囲気中の残留酸素、水分を低く抑制した場合にはエッチング量はほとんど０にできる。
【００７４】
従来報告されていたが如く、長い選択エッチング工程を用いる必要がないため、工程短縮ないし削減の効果はもとより、エッチングの選択比が十分でないような場合に生じる非多孔質層の過剰エッチングによる膜厚均一性の劣化といった問題も生じにくい。よって、非多結晶層としてのエピタキシャルＳｉ膜の均一性は一切劣化することがない。
【００７５】
本発明によれば、特に単結晶多孔質層上に形成した非多結晶としてのエピタキシャルＳｉ膜を分離して選択エッチングをすることなく、別の基板に移設することができる。特にエピタキシャルＳｉ膜には、バルクＳｉに特有の欠陥が伝播しないため、デバイスの歩留まりを向上させることが可能となる。現在でも、ＣＰＵ等の高性能ＬＳＩには、エピタキシャルウエハが使用されている。今後ウエハの大口径化が進み、高品質結晶の引き上げ法による製造が難しくなると言われており、バルクウエハの品質維持には困難が予想される。よって、ますます、エピタキシャルウエハの必要性は高まる。当然、バルクウエハを置き換えんとするＳＯＩ基板においてもエピタキシャル膜の必要性は高まる。
【００７６】
また、非多孔質層の電気伝導型や、不純物濃度は、エピタキシャル成長時の電気伝導型や、不純物濃度を制御して任意に設定できるため、同じ第１の基板から電気伝導型や不純物濃度の異なる多種のＳＯＩ基板を作製することができる。
【００７７】
さらに、電気伝導型や、不純物濃度の異なる多層構造のエピタキシャル膜を形成すれば、元から多層ＳＯＩ基板として、特に高濃度埋め込み層をもつＳＯＩ基板を作製することもできる。
【００７８】
上記広範な多様な作用は、特開平５−２１１１２８の様なバルクウエハの最表面層をイオン注入で剥がして別基板に転写する方法では不可能である。
【００７９】
また、多孔質領域および非多孔質層中の多孔質領域と接する下層部がともにエピタキシャル成長した層の場合には、第１の基板は、何度使用しても基板の厚さを減じることがなく、半永久的に再使用できる。よって、上記高品質化に加えて、特に大口径ウエハでは省資源、コスト面で大変なメリットがある。
【００８０】
また、化合物半導体単結晶は、大口径で結晶性の良好なウエハを得ることは困難、かつ、高価であった。しかし、本方法によれば、多孔質Ｓｉ領域上へのヘテロエピタキシャル成長を利用することにより、結晶性の良好な化合物半導体単結晶膜を大面積基板上に形成することが可能である。
【００８１】
一方、本発明においては、基板を多孔質化させてから、融点以下の温度による熱処理により、多孔質化した基板の表面層を非多孔質単結晶層にすることができる。この場合、シラン等の半導体ソースガスを用いることなく、結晶性の良好な非多孔質単結晶層を多孔質化した基板上の表面に形成できる。さらに、形成した非多結晶単結晶層の表面を酸化してもう一方の基板に貼り合わせたり、又は、表面を酸化したもう一方の基板に非多孔質単結晶層を貼り合わせたり、あるいは、両方の表面を酸化して貼り合わせた後に、高多孔度層より剥離したのち、残留する低多孔度の部分を平滑化すれば、酸化層上に良質な単結晶構造を有する、大面積に渡り均一平坦な、欠陥の著しく少ない単結晶層を形成することができる。
【００８２】
さらに本発明の半導体基板の作製方法は、上記方法で分離された第１のＳｉ基体は残留する多孔質層を除去した後、あるいは除去しなくても良ければそのまま、さらに表面平坦性が不十分であれば表面平坦化処理を行うことにより、再び第１の基板、あるいは次の第２の基板として、あるいは他の用途の基板として再利用することが可能である。この表面平坦化処理は通常半導体プロセスで使用される研磨、エッチング等の方法でもよいが、非酸化性雰囲気での熱処理によっても構わない。非酸化性雰囲気としては特に水素、ないしは、不活性ガス、あるいはこれらの混合ガス雰囲気が好適である。または、真空中での熱処理であっても構わない。この熱処理は条件を選ぶことにより、局所的には原子ステップが表出するほど平坦にすることができる。
【００８３】
また、非多孔質を転写した後の第１の基板を、再度繰り返し第１の基板として用いる場合には、この第１の基板は強度的に使用不可となるまで何度でも再使用することが可能である。
【００８４】
第１の基板はその表面層以外は多孔質化されることなく元のまま保持されているため、第１の基板の両面を共に主面とし、その面にそれぞれ支持基板を貼り合わせることにより、２枚の貼り合わせＳＯＩ基板を同時に１枚の第１の基板から作製することができるので、工程を短縮し、生産性を向上することができる。もちろん、分離された第１の基体は再利用することが可能である。
【００８５】
こうして得られた基板はＳＯＩ構造の大規模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭＯＸの代替足り得る。
【００８６】
第２の基体としては、例えばＳｉ基板、Ｓｉ基板に酸化Ｓｉ膜を形成したものがある。或いは、石英、溶融石英、シリカガラス、ガラス、サファイヤのような光透過性絶縁性基板でもよいし、あるいは、金属基板などでもよく特に限定されるものではない。
【００８７】
図２を参照して本発明の実施の形態について説明する。
【００８８】
図２の（ａ）に示すように第１のＳｉ単結晶基板１１を用意して、主表面上に表面側から低多孔度の第１の多孔質層１２、高多孔度の第２の多孔質層１３を有する少なくとも２層からなる多孔質領域を形成する。層１３は少なくとも１層からなる。多孔質Ｓｉは、Ｓｉ基板をＨＦ溶液中で陽極化成することにより形成することができる。低多孔度薄層の厚みは前述したとおりである。一方、第２の多孔質層である高多孔度層は低多孔度薄層より多孔度が高いことはもちろんのこと、この高多孔度層よりも下層に更に第３の多孔質層がある場合は、この第２の多孔質層の多孔度はこの第３の多孔質層よりも多孔度が高いことが望ましい。換言すると第２の多孔質層の多孔度は多孔質領域中最大の多孔度を有することが望ましい。また、２番目の多孔質層の厚みは、前述したとおりである。
【００８９】
図２の（ｂ）に示すように、多孔質領域１２、１３上に少なくとも１層の非多孔質層１４を形成する。非多孔質層１４は、前述した材料から選ばれ、具体的には、単結晶Ｓｉ、多結晶Ｓｉ、非晶質Ｓｉ、金属膜、化合物半導体薄膜、超伝導薄膜などである。この非多孔質層には、ＭＯＳＦＥＴ等の素子構造を形成しても構わない。多層構造であれば、埋め込み層を持ったＳＯＩにもなる。さらに、最表面層にＳｉＯ2などの絶縁膜１５を形成しておいた方が、貼合わせ界面の界面準位を活性層から離すことが出来るという意味でもよい。
【００９０】
そして、図２の（ｃ）に示すように、第２の基板１６の表面と第１の基板の表面とを室温で密着させる。
【００９１】
図２の（ｃ）は第２の基板と第１の基板とが、絶縁層１５を介して貼り合わされた様子を示してあるが、非多孔質層１４がＳｉでない場合、あるいは第２の基板がＳｉでない場合には絶縁層１５はなくてもよい。
【００９２】
貼り合わせに際しては絶縁性の薄板をはさみ３枚重ねで貼り合わせることも可能である。
【００９３】
次に、図２の（ｄ）に示すように第２の多孔質層１３における第１多孔質層１２側の最表面の薄い層で基板を分離する。分離する方法としては、加圧、引っ張り、剪断、楔、等による外圧をかける方法、超音波を印加する方法、熱をかける方法、酸化により多孔質領域を周辺から膨張させ多孔質領域内に内圧をかける方法、パルス状に加熱し、熱応力をかける方法、あるいは軟化させる方法等があるがこの方法に限定されるものではない。
【００９４】
続いて、第２の基板側の表面に対して第１の多孔質層１４の残留部の非多孔質化作用も伴うその表面の平滑化処理を行なう。平滑化処理は、前述したとおりである。
【００９５】
以上の結果、図２の（ｅ）に示すような半導体基板が得られる。第２の基板１６上に非多孔質層１４、例えば単結晶Ｓｉ薄膜が平坦に、しかも均一に薄層化されて、ウエハ全域に、大面積に形成される。第２の基板と第１の基板とを間に絶縁層１５が介在するように貼り合わせれば、絶縁分離された電子素子作製に好適な半導体基板になる。
【００９６】
第１のＳｉ単結晶基板１１は図２の（ｆ）のように第２の多孔質層の残留部が不要であれば除去して、表面平滑性が許容できないほど荒れている場合には表面平滑化を行った後、再度、第１の基板１１、あるいは第２の基板１６として使用し、図２に示した工程を再び繰り返して、もう１つの半導体基板を作り得る。
【００９７】
図１、２に示した工程を第２の基体を２枚用いることにより第１の基体の両面に基板作製のプロセスを施し、半導体基板を同時に２枚作製することもできる。その様子を図３に示す。
第１の基板１１は、両面上の残留多孔質層１３を不要であれば除去して、表面平坦性が許容できないほど荒れている場合には表面平滑化を行った後、再度、第１の基板１１として利用できる。あるいは２つの第２の基板１６のうち一方としても使用できる。
【００９８】
２つの支持基板１６は、その大きさや材料が同一でなくても良い。
【００９９】
２つの非多孔質層１４は、その大きさや材料が同一でなくてもよい。
【０１００】
絶縁層１５はなくてもよい。
【０１０１】
従来の貼り合わせ基板の作製方法は第１のＳｉ基板を研削やエッチングにより片面から順次除去していく方法を用いているため、第１のＳｉ基板の両面を有効活用し支持基板に貼り合わせることは不可能である。しかし、上記実施例によれば、第１のＳｉ基板はその表面層以外は元のまま保持されているため、第１のＳｉ基板の両面を共に主面とし、その面にそれぞれ支持基板を貼り合わせることにより、２枚の貼り合わせ基板を同時に１枚の第１のＳｉ基板から作製することができるので、工程を短縮し、生産性を向上することができる。もちろん、分離された第１のＳｉ基体は再利用することが可能である。
【０１０２】
例えば、シリコンの場合はＳｉ基板を多孔質化させてから、融点以下の温度により熱処理して、多孔質化したシリコン基板の表面層を非多孔質シリコン単結晶層にすることで、シラン等のシリコン含有ソースガスを用いることなく、結晶性の良好なシリコン単結晶層を多孔質化したシリコン基板上の表面に形成できる。
【０１０３】
図４は、本発明による第１の多孔質層と第２の多孔質層との形成工程と、非多孔質層の形成工程と、分離工程における多孔質領域の様子を模式的に示す。
【０１０４】
図４の（ａ）は孔Ｐ１をもつ低多孔度の層１２ａと、孔Ｐ１より大きな径の孔Ｐ２をもつ高多孔度の第２の多孔質層１３とが基板１１の表面に形成されている様子を模式的に示している。
【０１０５】
図４の（ｂ）は非多孔質層の形成工程として、低多孔度の層１２ａの表面側の部分を熱処理により非多孔質化し、非多孔質層１４を形成した時の様子を模式的に示している。つまり、基板１１の表面には、第２の多孔質層１３、第１の多孔質層１２、非多孔質層１４が積層体が形成されている。
【０１０６】
図４の（ｃ）は、分離後の様子を模式的に示しており、第１の多孔質層１２と第２の多孔質層１３との界面ｉｆ側にある、第２の多孔質層の界面部分が崩壊して分離されている時の様子を示している。
【０１０７】
図４は、本発明の理解を容易にする為に模式的に示しているが、多孔質層の孔の形状や、分離された面の形状はより複雑であることが多い。
【０１０８】
又、非多孔質化の工程（ｂ）の後、エピタキシャル成長等を行って非多孔質層１４の厚さを増大させてもよい。
【０１０９】
【実施例】
［実施例１］
第１の単結晶Ｓｉ基板の表面層をＨＦ溶液中において陽極化成を行った。
【０１１０】
陽極化成条件は以下の通りであった。
【０１１１】
電流密度： ７（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： ｔ（ｍｉｎ）
多孔質Ｓｉの厚み：ｘ（μｍ）
さらに、
電流密度： ５０（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： １０（ｓｅｃ）
多孔質Ｓｉの厚み：０．２（μｍ）
第１の陽極化成の時間ｔを、第１の低多孔度多孔質層厚ｘが0, 0.2, 0.5, 1.0, 1.5μmとなるように、それぞれ0, 0.2, 0.5, 1.0, 1.5minと変えて行った。
【０１１２】
電流密度を５０ｍＡ・ｃｍ-2としたこの陽極化成により、第２の多孔質Ｓｉ層の多孔度は大きくなり、構造的に脆弱な高多孔度薄層が形成された。
【０１１３】
このウエハをエピタキシャル装置に入れた後、水素中に配置して１０６０℃ベークした。この状態でサンプルを取出して走査型電子顕微鏡で観察すると多孔質Ｓｉの表面孔は封止されていることが確認された。結果として、低多孔度薄層の最表面層は孔を埋めるために消費され、非多孔質状態になった。特に、低多孔度の層を１．０μｍ以下の所定層厚に形成し、その後、表面層を非多孔質化して、残りの低多孔質度の層の厚さは０．５μｍ以下になった。引き続いて多孔質Ｓｉ上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉを０．３μｍエピタキシャル成長した。成長条件は以下の通りである。
【０１１４】
ソ−スガス： ＳｉＨ2Ｃｌ2／Ｈ2
ガス流量： ０．２／１８０ ｌ／ｍｉｎ
ガス圧力： ７６０ Ｔｏｒｒ
温度： １０６０ ℃
成長速度： ０．１５ μｍ／ｍｉｎ
さらに、このエピタキシャルＳｉ層表面に熱酸化により２００ｎｍのＳｉＯ2層を形成した。
【０１１５】
前記ＳｉＯ2層表面を別に用意したＳｉ基板（第２の基板）の表面に重ね合わせ、接触させた後、１１８０℃で５分間アニールしたところ、貼り合わせは強固になった。
【０１１６】
貼り合わせウエハを分離させたところ、高多孔度層中の高多孔度層と低多孔度層との界面付近で分割された。そのどの方法でも分離することは可能であった。引き続いて、常圧の水素雰囲気中に基板を設置し、１１００度４時間の熱処理を施した。その結果、第２の基板上に残留していた低多孔度薄層はすべて非多孔質化された。断面を電子顕微鏡で観察したところ、残留する空洞等は確認できなかった。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さは低多孔度層の厚みが0, 0.2, 0.5, 1.0, 1.5μmに対してそれぞれ、およそ0.5, 0.2, 0.2, 0.4, 1.5nmで、1.0μm以下の厚さの低多孔度薄層に対する表面ラフネスは通常市販されているＳｉウエハと同等であった。同様に結晶欠陥密度を測定したところ、積層欠陥密度は低多孔度層の厚みが0, 0.2, 0.5, 1.0, 1.5μmに対してそれぞれ、およそ1×105，6×103，5×103，5×103，5×103／cm2で、低多孔度薄層を導入することによって結晶欠陥密度は激減した。
【０１１７】
こうして、Ｓｉ酸化膜上に低欠陥密度の単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性はそれぞれ２１１ｎｍ±４ｎｍ、４１２ｎｍ±９ｎｍ、６９０ｎｍ±１４ｎｍ、１２０１ｎｍ±２４ｎｍ、１７０７ｎｍ±３４ｎｍ、であった。この単結晶Ｓｉ層は、低多孔度の層が非多孔質化した部分も含むので厚さが異なっている。
【０１１８】
第１のＳｉ基板側に残った荒れは、水素アニール、あるいは表面研磨等の表面処理を施して表面平滑化処理をして後、再び第１の基板としてあるいは第２の基板として使用することができた。この時、多孔質Ｓｉが比較的多く残っている場合には、予め４９％弗酸と３０％過酸化水素水との混合液で攪はんしながら選択エッチングし、その後、水素アニール、あるいは表面研磨等の表面処理を施せば、再び第１の基板としてあるいは第２の基板として使用できる。
【０１１９】
［実施例２］
第１の単結晶Ｓｉウエハの表面層をＨＦ溶液中において陽極化成を行った。
【０１２０】
陽極化成条件は以下の通りであった。
【０１２１】
電流密度： ７（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： ０．１（ｍｉｎ）
第１の多孔質Ｓｉの層厚み：０．１（μｍ）
さらに、
電流密度： ５０（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： ５（ｓｅｃ）
第２の多孔質Ｓｉ層の厚み： ０．１（μｍ）
さらに３層目を作製してもよい。条件は例えば
電流密度： ７（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： １（ｍｉｎ）
第３の多孔質層Ｓｉの厚み：１（μｍ）
この陽極化成により、５０（ｍＡ・ｃｍ-2）による多孔質Ｓｉ層の多孔度は多孔質領域中もっとも大きくなり、構造的に脆弱な高多孔度層が低多孔度薄層の下に形成された。
【０１２２】
このウエハを酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。このウエハを１％のＨＦ水溶液に３０秒程度浸積することで多孔質表面および、表面近傍の孔の内壁に形成された極薄の熱酸化膜を除去した。このウエハを超高真空装置に入れた後、１×１０-9Ｔｏｒｒで１０００℃で５分間ベークした。この状態でサンプルを取出して走査型電子顕微鏡で観察すると多孔質Ｓｉの表面孔を封止されていることが確認された。結果として、低多孔度薄層の最表面層は孔を埋めるために消費され、非多孔質状態になった。この基板をエピタキシャル成長装置に設置し、多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉを１．０μｍエピタキシャル成長した。成長条件は以下の通りである。
【０１２３】
ソ−スガス： ＳｉＨ2Ｃｌ2／Ｈ2
ガス流量： ０．４／１８０ ｌ／ｍｉｎ
ガス圧力： ８０ Ｔｏｒｒ
温度： ９００ ℃
成長速度： ０．１５ μｍ／ｍｉｎ
さらに、このエピタキシャルＳｉ層表面に熱酸化により２００ｎｍのＳｉＯ2層を形成した。
【０１２４】
前記ＳｉＯ2層表面を別に用意したＳｉ基板（第２の基板）の表面に重ね合わせ、接触させた後、１１００℃で１０分間でアニールしたところ、貼り合わせは強固になった。
【０１２５】
貼り合わせウエハを分離させたところ、３層目の化成電流密度が７ｍＡ／ｃｍ2とした方は２層目の高多孔度層の第１の多孔質層と第２の多孔質層との界面付近で分割された。すなわち、２層目の多孔度を多孔質層構造中最大多孔度とすると分割しやすかった。引き続いて、水素雰囲気、５０Ｔｏｒｒの圧力下に第２の基板を設置し、１１００度２時間の熱処理を施した。その結果、第２の基板上の転写されたエピタキシャルＳｉ層表面に残留する低多孔度薄層はすべて非多孔質化された。断面を電子顕微鏡で観察したところ、残留する空洞等は確認できなかった。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．３ｎｍで表面ラフネスは通常市販されているＳｉウエハと同等であった。同様に結晶欠陥密度を測定したところ、積層欠陥密度は ５×１０3／ｃｍ2で、低多孔度薄層を導入することによって結晶欠陥密度は激減した。
【０１２６】
以上の結果、第２の基板のＳｉ酸化膜上に低欠陥密度の単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性はそれぞれ１０１１ｎｍ±２２ｎｍであった。
【０１２７】
酸化膜は、エピタキシャル層表面でなく、第２の基板表面に形成しても、あるいは、その両者に形成しても同様の結果が得られた。
【０１２８】
第２の基板表面に残っていた多孔質Ｓｉは、４９％弗酸と３０％過酸化水素水との混合液で攪はんしながら選択エッチングした。その後、水素アニールの表面処理を施して再び第１の基板としてあるいは第２の基板として使用できるようにした。
【０１２９】
［実施例３］
第１の単結晶Ｓｉ基板の表面層をＨＦ溶液中において陽極化成を行った。
【０１３０】
陽極化成条件は以下の通りであった。
【０１３１】
電流密度： ７（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： ３（ｍｉｎ）
多孔質Ｓｉの厚み：３（μｍ）
この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。このウエハ表面から投影飛程が多孔質Ｓｉ中でかつ表面から０．３μｍ付近になるようにイオン打ち込みした。このイオン注入される元素は限定されることはなく、界面付近に注入損傷層、注入元素の高濃度層（ひずみ層）あるいはバブル層が形成されれば良い。
【０１３２】
多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉを０．１５μｍエピタキシャル成長した。成長条件は以下の通りである。
【０１３３】
ソ−スガス： ＳｉＨ2Ｃｌ2／Ｈ2
ガス流量： ０．５／１８０ ｌ／ｍｉｎ
ガス圧力： ８０ Ｔｏｒｒ
温度： ９００ ℃
成長速度： ０．１５ μｍ／ｍｉｎ
さらに、このエピタキシャルＳｉ層表面に熱酸化により１００ｎｍのＳｉＯ2層を形成した。
【０１３４】
前記ＳｉＯ2層表面と別に用意したＳｉ基板（第２の基板）の表面とを重ね合わせ、接触させた後、アニールしたところ、貼り合わせは強固になった。アニール条件は、上記注入損傷層、注入元素の高濃度層（ひずみ層）あるいはバブル層が拡散しない条件で行う。この状態の断面を電子顕微鏡で観察するとイオン注入した位置の多孔質の多孔度が上昇していることが確認された。すなわち、イオン注入によって後に分離層となる高多孔度層が形成された。
【０１３５】
貼り合わせウエハを分離させたところ、イオン注入によって形成された高多孔度層で分割された。
【０１３６】
引き続いて、Ｈ2をＡｒで希釈した雰囲気中に第２の基板を設置し、１２００度２時間の熱処理を施した。その結果、第２の基板の転写された単結晶Ｓｉ層上に残留する低多孔度薄層はすべて非多孔質化された。断面を電子顕微鏡で観察したところ、残留する空洞等は確認できなかった。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．３ｎｍで表面ラフネスは通常市販されているＳｉウエハと同等であった。同様に結晶欠陥密度を測定したところ、積層欠陥密度は６×１０3／ｃｍ2で、低多孔度薄層を導入することによって結晶欠陥密度は激減した。
【０１３７】
以上の結果、Ｓｉ酸化膜上に低欠陥密度の単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性はそれぞれ３１１ｎｍ±６．２ｎｍであった。
【０１３８】
第１の基板の表面に残っている多結晶Ｓｉは、４９％弗酸と３０％過酸化水素水との混合液で攪はんしながら選択エッチングした。その後、水素アニールの表面処理を第１の基板に施して再び第１の基板としてあるいは第２の基板として使用できるようにした。
【０１３９】
［実施例４］
第１のｐ-単結晶Ｓｉ基板の表面に予めボロンを拡散し、ｐ+層をおよそ０．２μｍの厚さに形成した。
【０１４０】
続いて、この基板の表面層をＨＦ溶液中において陽極化成を行った。
【０１４１】
陽極化成条件は以下の通りであった。
【０１４２】
電流密度： ７（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： ２（ｍｉｎ）
この基板を走査型電子顕微鏡で観察すると表面に多孔度２０％の層がおよそ０．２μｍの厚さ、その下に多孔度５０％の多孔質層がおよそ０．４μｍ形成されていた。
【０１４３】
この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。このウエハをエピタキシ装置に入れた後、水素中で１０６０℃で５分間ベークし、さらにＳｉソースを微小量供給しながら、ベークすることで、多孔質Ｓｉの表面孔を埋めた。表面孔の埋まった多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉをｐ−エピタキシャル層を０．４５μｍ 、ｎ+エピタキシャル層を１．０μｍエピタキシャル成長した。成長条件は以下の通りである。
【０１４４】
ソ−スガス： ＳｉＨ2Ｃｌ2／Ｈ2
ガス流量： ０．５／１８０ ｌ／ｍｉｎ
ガス圧力： ８０ Ｔｏｒｒ
温度： ９００ ℃
成長速度： ０．１５ μｍ／ｍｉｎ
さらに、このエピタキシャルＳｉ層表面に熱酸化により１００ｎｍのＳｉＯ2層を形成した。
【０１４５】
前記ＳｉＯ2層表面と別に用意したＳｉ基板（第２の基板）の表面をＯ2プラズマで処理をし、水洗した後に重ね合わせ、接触させた後、４００℃で６０分間アニールしたところ、貼り合わせは強固になった。
【０１４６】
貼り合わせウエハを分離させたところ、低多孔質層側界面付近の高多孔度層で分割された。
【０１４７】
引き続いて、残留酸素、水分を十分に除去した超高真空装置中に第２の基板を設置し、１×１０-9Ｔｏｒｒの圧力下で９５０度４時間の熱処理を施した。その結果、第２の基板上に残留する低多孔度薄層はすべて非多孔質化された。断面を電子顕微鏡で観察したところ、残留する空洞等は確認できなかった。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．５ｎｍで表面ラフネスは通常市販されているＳｉウエハと同等であった。同様に結晶欠陥密度を測定したところ、積層欠陥密度は６×１０3／ｃｍ2で、低多孔度薄層を導入することによって結晶欠陥密度は激減した。
【０１４８】
以上の結果、第２の基板のＳｉ酸化膜上にｎ+埋込み層を含み１．６μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は１．６μｍ±０．０３μｍであった。
【０１４９】
第１の基板側に残った荒れは、水素アニールの表面処理を施して表面平坦化処理をして後、再び第１の基板としてあるいは第２の基板として使用することができた。多孔質Ｓｉが残っている場合には、４９％弗酸と３０％過酸化水素水との混合液で攪はんしながら選択エッチングし、その後、水素アニール、あるいは表面研磨等の表面処理を施せば、再び第１の基板としてあるいは第２の基板として投入することができる。
【０１５０】
［実施例５］
第１の単結晶Ｓｉ基板の表面層をＨＦ溶液中において陽極化成を行った。
【０１５１】
陽極化成条件は以下の通りであった。
【０１５２】
電流密度： ７（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： ０．１（ｍｉｎ）
多孔質Ｓｉの厚み：０．１（μｍ）
続いて、溶液の濃度を下記の通り変えて、陽極化成を行なった。
【０１５３】
電流密度： ７（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：２：１
時間： １（ｍｉｎ）
多孔質Ｓｉの厚み：０．６（μｍ）
この基板を走査型電子顕微鏡で観察すると第２の化成に相当する高多孔度層が表面からおよそ０．１μｍの深さに形成されていた。
【０１５４】
この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。この多孔質Ｓｉの表面付近の酸化膜をＨＦ除去した。このウエハをエピタキシ装置に入れた後、水素中で１０４０℃で５分間ベークし、多孔質Ｓｉの表面孔を埋めた。表面孔の埋まった多孔質Ｓｉ上にＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により単結晶ＧａＡｓを０．５μｍエピタキシャル成長した。成長条件は以下の通りである。
【０１５５】
ソ−スガス： ＴＭＧ／ＡｓＨ3／Ｈ2
ガス圧力： ８０ Ｔｏｒｒ
温度： ７００ ℃
前記ＧａＡｓ層表面と別に用意したＳｉ基板（第２の基板）の表面とを重ね合わせ、接触させた後、７００℃で１時間でアニールしたところ、貼り合わせは強固になった。
【０１５６】
貼り合わせウエハを分離させたところ、低多孔度層側界面近傍の高多孔度層で分割された。
【０１５７】
以上の結果、第２のＳｉ基板上に０．５μｍの厚みを持った単結晶ＧａＡＳ層が形成できた。形成された単結晶ＧａＡｓ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は０．５μｍ±０．０１μｍであった。
【０１５８】
ＧａＡｓ層の表面は荒れており、さらに多孔質Ｓｉの残さが残っている可能性があったため、表面タッチポリッシュを行った。その結果、通常市販されているＧａＡｓウエハと同等な表面平滑性が得られた。
【０１５９】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０１６０】
第２の基板としては、Ｓｉ基板の代わりに表面を酸化したＳｉ基板を用いることもできる。また、Ｓｉ基板あるいはＧａＡｓ層表面に堆積ＳｉＯ2膜を形成して後、貼り合せてもよい。この場合には、出来た基板は絶縁性基板上のＧａＡｓとして使用される。
【０１６１】
第１の基板側に残った荒れは、水素アニール、あるいは表面研磨等の表面処理を施して表面平坦化処理をすれば、再び第１の基板としてあるいは第２の基板として使用することができる。多孔質Ｓｉが残っている場合には、４９％弗酸と３０％過酸化水素水との混合液で攪はんしながら選択エッチングすればよく、その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として使用できる。
【０１６２】
［実施例６］
第１の単結晶Ｓｉ基板の表面層をＨＦ溶液中において陽極化成を行った。
【０１６３】
陽極化成条件は以下の通りであった。
【０１６４】
電流密度： ７（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： ０．２（ｍｉｎ）
多孔質Ｓｉの厚み：０．２（μｍ）
さらに、
電流密度： ５０（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： １０（ｓｅｃ）
多孔質Ｓｉの厚み：０．２（μｍ）
この陽極化成により、５０（ｍＡ・ｃｍ-2）による多孔質Ｓｉ層の多孔度は大きくなり、構造的に脆弱な高多孔度薄層が形成された。
【０１６５】
このウエハをエピタキシ装置に入れた後、水素中で１０６０℃で５分間ベークした。この状態でサンプルを取出して走査型電子顕微鏡で観察すると多孔質Ｓｉの表面孔を封止されていることが確認された。結果として、低多孔度薄層の最表面は孔を埋めるために消費され、非多孔質状態になった。引き続いて多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉを０．３μｍエピタキシャル成長した。成長条件は以下の通りである。
【０１６６】
ソ−スガス： ＳｉＨ2Ｃｌ2／Ｈ2
ガス流量： ０．２／１８０ ｌ／ｍｉｎ
ガス圧力： ７６０ Ｔｏｒｒ
温度： １０６０ ℃
成長速度： ０．１５ μｍ／ｍｉｎ
さらに、このエピタキシャルＳｉ層表面に熱酸化により２００ｎｍのＳｉＯ2層を形成した。
【０１６７】
前記ＳｉＯ2層表面と別に用意した石英基板（第２の基板）の表面とＮ2プラズマで処理をし、水洗した後に重ね合わせ、接触させた後、４００℃で６０分間でアニールしたところ、貼り合わせは強固になった。
【０１６８】
貼り合わせウエハを分離させたところ、低多孔度層側界面近傍の高多孔度層で分割された。引き続いて８０Ｔｏｒｒの水素雰囲気中に第２の基板を設置し、９５０度６時間の熱処理を施した。その結果、第２の基板上に残留する低多孔度薄層はすべて非多孔質化された。断面を電子顕微鏡で観察したところ、残留する空洞等は確認できなかった。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さは０．４ｎｍで、表面ラフネスは通常市販されているＳｉウエハと同等であった。同様に結晶欠陥密度を測定したところ、積層欠陥密度は５×１０3／ｃｍ2であった。
【０１６９】
以上の結果、第２の基板のＳｉ酸化膜上に低欠陥密度の単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性はそれぞれ４１２ｎｍ±９ｎｍであった。
【０１７０】
第１の基板側に残った荒れは、水素アニール、あるいは表面研磨等の表面処理を施して表面平滑化処理をして後、再び第１の基板としてあるいは第２の基板として用いるすることができる。多孔質Ｓｉが残っている場合には、４９％弗酸と３０％過酸化水素水との混合液で攪はんしながら選択エッチングして、その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として用いることができた。
【０１７１】
［実施例７］
第１の単結晶Ｓｉ基板の表面層をＨＦ溶液中において陽極化成を行った。
【０１７２】
陽極化成条件は以下の通りであった。
【０１７３】
電流密度： １（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： ２（ｍｉｎ）
多孔質Ｓｉの厚み：０．４（μｍ）
さらに、
電流密度： ５０（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： ５（ｓｅｃ）
多孔質Ｓｉの厚み：０．１（μｍ）
さらに３層目を作製してもよい。条件は例えば
電流密度： ７（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： １（ｍｉｎ）
多孔質Ｓｉの厚み：１（μｍ）
この陽極化成により、５０（ｍＡ・ｃｍ-2）による多孔質Ｓｉ層の多孔度は大きくなり、構造的に脆弱な高多孔度層が形成された。
【０１７４】
この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。このウエハを水素ベーク装置に入れた後、水素中で１０４０℃で５分間ベークし、多孔質Ｓｉの表面孔を埋めた。結果として、低多孔度薄層（１ｍＡ・ｃｍ-2で形成した層）の表面近傍は孔を埋めるために消費され、非多孔質状態になった。すなわち、良質な非多孔質単結晶層がおよそ０．０５μｍの厚さで形成された。
【０１７５】
さらに、この非多孔質単結晶層表面に熱酸化により２０ｎｍのＳｉＯ2層を形成した。
【０１７６】
前記ＳｉＯ2層表面と別に用意したＳｉ基板（第２の基板）の表面とを重ね合わせ、接触させた後、１１８０℃で５分間アニールしたところ、貼り合わせは強固になった。
【０１７７】
貼り合わせウエハを分離させたところ、低多孔度層側界面近傍の高多孔度層で分割された。
【０１７８】
引き続いて８０Ｔｏｒｒの水素雰囲気中に基板を設置し、１１００度６時間の熱処理を施した結果、第２の基板の表面に残留する低多孔度層はすべて非多孔質化され単結晶シリコン層と同一化していた。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さは０．４ｎｍで、表面ラフネスは通常市販されているＳｉウエハと同等であった。
【０１７９】
以上の結果、Ｓｉ酸化膜上に４００ｎｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は４０３ｎｍ±８ｎｍであった。
【０１８０】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０１８１】
第１の基板側に残った荒れは、水素アニール、あるいは表面研磨等の表面処理を施して表面平坦化処理をして後、再び第１の基板としてあるいは第２の基板として用いることができる。多孔質Ｓｉが残っている場合には、４９％弗酸と３０％過酸化水素水との混合液で攪はんしながら選択エッチングし、その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として用いることができる。
【０１８２】
図に示したように、第１の基板の両面において、前述した各実施例の方法を実施できる。
【０１８３】
各実施例において、貼り合わせ基板分離後の第１の基板側に残った多孔質Ｓｉ層を除去するのに以下に示す選択エッチング液を用いてもよい。
【０１８４】
弗酸、
弗酸＋過酸化水素水
弗酸＋アルコール
弗酸＋アルコール＋過酸化水素水
バッファード弗酸、
バッファード弗酸＋過酸化水素水
バッファード弗酸＋アルコール
バッファード弗酸＋アルコール＋過酸化水素水
また、一般的なＳｉのエッチング液を用いても、多孔質Ｓｉの膨大な表面積によってある程度選択エッチング出来る。
【０１８５】
以上の各実施例によれば、選択エッチング工程を用いる必要がないため、工程削減の効果はもとより、エッチングの選択比が十分でないような場合に生じる非多孔質層の過剰エッチングによる膜厚均一性の劣化といった問題も生じにくく、第２の基板に転写された膜の均一性は一切劣化することがない。
【０１８６】
そして、各実施例によれば、大面積にわたって多孔質層領域中の高多孔度層と低多孔質層との界面又は前記界面付近の高多孔度層中でウエハ全面に渡って分離することが出来る。このため、分離後には第２の基板側の残留する低多孔度薄層を平滑化すればよいのであって、多孔質層の残留層の研削、研磨、エッチングなどによる除去工程を短縮ないし省略することが出来る。更に、残留層の厚みは多孔質層構造の形成条件によって制御できる。特に熱処理を行なえば、残留する低多孔度薄層は熱処理工程によって、内部に空洞を残留させることなく非多孔質化し、表面も平滑化できる。こうして、膜厚均一性を向上させることが出来る。これは、超高均一性の要求に対しても歩留まりよくウエハを作製できることを意味する。
【０１８７】
また、分離後の第１の基板を次のＳＯＩ基板作製サイクル時に再び第１の基板として用いる場合には、この第１の基板は強度的に使用不可となるまで何度でも再使用することが可能である。
【０１８８】
また、多孔質層構造および非多孔質層構造中の低多孔度薄層構造と接する層がともにエピタキシャル層の場合には、第１の基板は、何度使用しても基板の厚さを減じることなく半永久的に再使用できるため、上記高品質化に加えて、省資源、コスト面で大変なメリットがある。
【０１８９】
ヘテロエピタキシの材料の差による格子定数の違いからその界面あるいはエピタキシャル層には欠陥が導入されることが知られている。さらに、ダブルヘテロエピタキシの場合、両者の膜厚との関係により片方が超薄膜の場合、そちら側に欠陥を導入しやすい。したがって、超薄膜エピタキシャル層上にさらに異種材料をエピタキシャル成長すると超薄膜エピタキシ層に欠陥が導入されることになる。このように格子定数の差と欠陥導入により界面が弱くなり、そこから剥がれることになる。
【０１９０】
【発明の効果】
本発明によれば、多孔質層の選択エッチング工程を省略乃至短縮することができ、ＳＯＩ構造の大規模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭＯＸの代替足り得る安価で高品質の半導体基板の作製方法を提供することができる。
【図面の簡単な説明】
【図１】本発明による半導体基板の作製工程を説明するための模式的断面図である。
【図２】本発明による半導体基板の作製工程の別の例を説明するための模式的断面図である。
【図３】本発明の別の半導体基板の作製工程を説明するための模式的断面図である。
【図４】非多孔質化工程を示す模式的断面図である。
【図５】第１の従来例の工程を説明するための模式的断面図である。
【図６】第２の従来例の工程を説明するための模式的断面図である。
【符号の説明】
１ 多孔質領域
２ 基板
３ 第２の基板
１１ 基板
１２ 低多孔度薄層
１３ 高多孔度層
１４ 非多孔質層
１５ 第２の層構造あるいは第２の基板の表面に形成した層
１６ 第２の基板
３１ 基板
３２ 多孔質層
３３ 非多孔質単結晶層
３４ 支持基板
３５ 絶縁層
４１ 基板
４２ 多孔質
４３ 非多孔質単結晶層
４４ 支持基板
４５ 絶縁層
【発明の属する技術分野】
本発明は、半導体基板の作製方法に関し、更に詳しくは、誘電体分離層あるいは、絶縁物上の単結晶半導体又はＳｉ基板上の単結晶化合物半導体の層に電子デバイス、集積回路を形成するに適した半導体基板の作製方法に関するものである。
【０００２】
【従来の技術】
絶縁物上の単結晶Ｓｉ半導体層の形成は、セミコンダクタ・オン・インシュレーター（ＳＯＩ）技術として広く知られ、通常のＳｉ集積回路を作製するバルクＳｉ基板では到達しえない数々の優位点をＳＯＩ技術を利用したデバイスが有することから多くの研究が成されてきた。すなわち、ＳＯＩ技術を利用することで、
１．誘電体分離が容易で高集積化が可能、
２．対放射線耐性に優れている、
３．浮遊容量が低減され高速化が可能、
４．ウエル工程が省略できる、
５．ラッチアップを防止できる、
６．薄膜化による完全空乏型電界効果トランジスタが可能、
等の優位点が得られる。これらは例えば以下の文献に詳しい。Special Issue:"Single-crystal silicon on non-single-crystal insulators"; edited by G.W.Cullen, Journal of Crystal Growth, Vol.63, No.3, pp.429-590 (1983)
さらに、ここ数年においては、ＳＯＩ基板が、ＭＯＳＦＥＴの高速化、低消費電力化を実現する基板として多くの報告がなされている。（ＩＥＥＥ ＳＯＩ ｃｏｎｆｅｒｅｎｃｅ １９９４） また、ＳＯＩ構造を用いると素子の下部に絶縁層があるので、バルクＳｉウエハ上に素子を形成する場合と比べて、素子分離プロセスが単純化できる結果、デバイスプロセス工程が短縮される。すなわち、高性能化と合わせて、バルクＳｉ上のＭＯＳＦＥＴ、ＩＣに比べて、ウエハコスト、プロセスコストのトータルでの低価格化が期待されている。
【０００３】
なかでも完全空乏型ＭＯＳＦＥＴは駆動力の向上による高速化、低消費電力化が期待されている。ＭＯＳＦＥＴの閾値電圧（Ｖｔｈ）は一般的にはチャネル部の不純物濃度により決定されるが、ＳＯＩを用いた完全空乏型（ＦＤ；Ｆｕｌｌｙ Ｄｅｐｌｅｔｅｄ）ＭＯＳＦＥＴの場合には空乏層厚がＳＯＩの膜厚の影響も受けることになる。したがって、大規模集積回路を歩留まりよく作るためには、ＳＯＩ膜厚の均一性が強く望まれていた。
【０００４】
また、化合物半導体上のデバイスはＳｉでは得られない高い性能、たとえば、高速、発光などの特徴を持っている。現在は、これらのデバイスはほとんどＧａＡｓ等の化合物半導体基板上にエピタキシャル成長をしてその中に作り込まれている。しかし、化合物半導体基板は、高価で、機械的強度が低く、大面積ウエハは作製が困難などの問題点がある。
【０００５】
このようなことから、安価で、機械的強度も高く、大面積ウエハが作製できるＳｉウエハ上に、化合物半導体をヘテロエピタキシャル成長させる試みがなされている。
【０００６】
ＳＯＩ基板の形成に関する研究は１９７０年代頃から盛んであった。初期には、絶縁物であるサファイア基板の上に単結晶Ｓｉをヘテロエピタキシャル成長する方法（ＳＯＳ：Sapphire on Silicon）や、多孔質Ｓｉの酸化による誘電体分離によりＳＯＩ構造を形成する方法（ＦＩＰＯＳ：Fully Isolation by Porous Oxidized Silicon）、酸素イオン注入法がよく研究された。
【０００７】
ＦＩＰＯＳ法は、Ｐ型Ｓｉ単結晶基板表面にＮ型Ｓｉ層を、プロトンのイオン打ち込み、（イマイ他，J.Crystal Growth, Vol.63, 547(1983)），もしくは、エピタキシャル成長とパタ−ニングによって島状に形成し、表面よりＳｉ島を囲むようにＨＦ溶液中の陽極化成法によりＰ型Ｓｉ基板のみを多孔質化したのち、増速酸化によりＮ型Ｓｉ島を誘電体分離する方法である。本方法では、分離されているＳｉ領域は、デバイス工程の前に決定されており、デバイス設計の自由度を制限する場合があるという問題点がある。
【０００８】
酸素イオン注入法は、Ｋ．Ｉｚｕｍｉによって始めて報告されたＳＩＭＯＸと呼ばれる方法である。Ｓｉウエハに酸素イオンを１０17〜１０18／ｃｍ2程度注入したのち、アルゴン・酸素雰囲気中で１３２０℃程度の高温でアニールする。その結果、イオン注入の投影飛程（Ｒｐ）に相当する深さを中心に注入された酸素イオンがＳｉと結合して酸化Ｓｉ層が形成される。その際、酸化Ｓｉ層の上部の酸素イオン注入によりアモルファス化したＳｉ層も再結晶化して、単結晶Ｓｉ層となる。表面のＳｉ層中に含まれる欠陥は従来１０5／ｃｍ2と多かったが、酸素の打ち込み量を４×１０17／ｃｍ2付近にすることで、〜１０2／ｃｍ2まで低減することに成功している。しかしながら、酸化Ｓｉ層の膜質、表面Ｓｉ層の結晶性等を維持できるような注入エネルギー、注入量の範囲が狭いために、表面Ｓｉ層、埋め込み酸化Ｓｉ層（ＢＯＸ；Burried Oxide）の膜厚は特定の値に制限されていた。所望の膜厚の表面Ｓｉ層を得るためには、犠牲酸化、ないしは、エピタキシャル成長することが必要であった。その場合、膜厚の分布には、これらのプロセスによる劣化分が重畳される結果、膜厚均一性が劣化するという問題点がある。
【０００９】
また、ＢＯＸにはパイプと呼ばれる酸化Ｓｉの形成不良領域が存在することが報告されている。この原因のひとつとしては、注入時のダスト等の異物が考えられている。パイプの存在する部分では活性層と支持基板の間のリークによりデバイス特性の劣化が生じてしまう。
【００１０】
ＳＩＭＯＸのイオン注入は前述の通り、通常の半導体プロセスで使用するイオン注入と比べ注入量が多いため、専用の装置が開発されてもなお、注入時間は長い。イオン注入は所定の電流量のイオンビームをラスタースキャンして、あるいは、ビームを拡げて行われるため、ウエハの大面積化に伴い、注入時間の増大が想定される。また、大面積ウエハの高温熱処理では、ウエハ内の温度分布によるスリップの発生などの問題がよりシビアになることが指摘されている。ＳＩＭＯＸでは１３００℃以上というＳｉ半導体プロセスでは通常使用しない高温での熱処理が必須であることから、装置開発、金属汚染、スリップなど克服すべき問題の重要性がさらに大きくなることが懸念されている。
【００１１】
また、上記のような従来のＳＯＩの形成方法とは別に、近年、Ｓｉ単結晶基板を、熱酸化した別のＳｉ単結晶基板に、熱処理又は接着剤を用いて張り合せ、ＳＯＩ構造を形成する方法が注目を浴びている。この方法は、デバイスのための活性層を均一に薄膜化する必要がある。すなわち、数百μｍもの厚さのＳｉ単結晶基板をμｍオ−ダ−かそれ以下に薄膜化する必要がある。この薄膜化には以下のように３種類の方法がある。
【００１２】
１．研磨による薄膜化
２．局所プラズマエッチングによる薄膜化
３．選択エッチングによる薄膜化
方法１の研磨では均一に薄膜化することが困難である。特にサブμｍの薄膜化は、ばらつきが数十％にもなってしまい、この均一化は大きな問題となっている。さらにウエハの大口径化が進めばその困難度は増すばかりである。
【００１３】
方法２は、あらかじめ１〜３μｍ程度まで１の研磨による方法で薄膜化したのち、膜厚分布を全面で多点測定しておいてから、この膜厚分布にもとづいて、直径数ｍｍのＳＦ6などを用いたプラズマをスキャンさせることにより膜厚分布を補正しながらエッチングして、所望の膜厚まで薄膜化する。この方法では膜厚分布を±１０ｎｍ程度にできることが報告されている。しかし、プラズマエッチングの際に基板上異物（パーティクル）があるとこの異物がエッチングマスクとなるために基板上に突起が形成されてしまう。
【００１４】
エッチング直後には表面が荒れているために、プラズマエッチング終了後にタッチポリッシングが必要であるが、ポリッシング量の制御は時間管理によって行われるので、最終膜厚の制御、および、ポリッシングによる膜厚分布の劣化が指摘されている。さらに研磨ではコロイダルシリカ等の研磨剤が直接に活性層になる表面を擦るので、研磨による破砕層の形成、加工歪みの導入も懸念されている。さらにウエハが大面積化された場合にはウエハ面積の増大に比例して、プラズマエッチング時間が増大するため、スループットの著しい低下も懸念される。
【００１５】
方法３は、あらかじめ薄膜化する基板に選択エッチング可能な膜構成をつくり込んでおく方法である。例えば、Ｐ型基板上にボロンを１０19／ｃｍ3以上の濃度に含んだＰ+Ｓｉの薄層とＰ型Ｓｉの薄層をエピタキシャル成長などの方法で積層し、第１の基板とする。これを酸化膜等の絶縁層を介して、第２の基板と貼り合わせたのち、第１の基板の裏面を、研削、研磨で予め薄くしておく。その後、Ｐ型層の選択エッチングで、Ｐ+層を露出、さらにＰ+層の選択エッチングでＰ型層を露出させ、ＳＯＩ構造を完成させるものである。この方法はＭａｓｚａｒａの報告に詳しい（W.P.Maszara, J.Electrochem.Soc., Vol.138, 341(1991)）。
【００１６】
選択エッチングは均一な薄膜化に有効とされているが、次のような問題がある。
・せいぜい１０2程度と選択比が十分でない。
・エッチング後の表面性が悪いため、エッチング後にタッチポリッシュが必要。しかし、その結果、膜厚が減少するとともに、膜厚均一性も劣化しやすい。特にポリッシングは時間によって研磨量を管理するが、研磨速度のばらつきが大きいため、研磨量の制御が困難。したがって、１００ｎｍというような極薄ＳＯＩ層の形成において、特に問題となる。
・イオン注入、高濃度ＢドープＳｉ層上のエピタキシャル成長あるいはヘテロエピタキシャル成長を用いているためＳＯＩ層の結晶性が悪い。また、被貼り合わせ面の表面性も通常のＳｉウエハより劣る。
【００１７】
以上のことは、C. Harendt, et al., J.Elect. Mater. Vol.20, 267 (1991), H. Baumgart, et al., Proceeding of the 1st International Symposium on Semiconductor Wafer Bonding: Science, Technology and Applications, (The Electrochemical Society) Vol.92-7, p.375, C. E. Hunt et al., Proceeding of the 1st International Symposium on Semiconductor Wafer Bonding: Science, Technology and Applications, (The Electrochemical Society) Vol.92-7, p.165に報告されている。
【００１８】
また、選択エッチングの選択性はボロン等の不純物の濃度差とその深さ方向プロファイルの急峻性に大きく依存している。したがって、貼り合わせ強度を高めるための高温のボンディングアニールや結晶性を向上させるために高温のエピタキシャル成長を行ったりすると、不純物濃度の深さ方向分布が拡がり、エッチングの選択性が劣化してしまう。すなわち、エッチングの選択比の向上と結晶性および貼り合わせ強度の向上との両立は困難であった。
【００１９】
最近、米原らはかかる問題点を解決し、膜厚均一性や結晶性に優れ、バッチ処理が可能な貼り合わせＳＯＩを報告した（T. Yonehara et al., Appl. Phys. Letter Vol.64, 2108(1994)）。この方法は、Ｓｉ基板上３１の多孔質層３２を選択エッチングの材料として用いる。多孔質層の上に非多孔質単結晶Ｓｉ層３３をエピタキシャル成長した後、酸化Ｓｉ層（絶縁膜）３５を介して第２の基板３４と貼り合わせる（図５の（ａ））。第１の基板を裏面より研削等の方法で薄層化し、基板全面において多孔質Ｓｉを露出させる（図５の（ｂ））。露出させた多孔質ＳｉはＫＯＨ、ＨＦ＋Ｈ2Ｏ2などの選択エッチング液によりエッチングして除去する（図５の（ｃ））。このとき、多孔質ＳｉのバルクＳｉ（非多孔質単結晶Ｓｉ）に対するエッチングの選択比を１０万倍と十分に高くできるので、あらかじめ多孔質上に成長した非多孔質単結晶Ｓｉ層を膜厚を殆ど減じることなく、第２の基板の上に残し、ＳＯＩ基板を形成することができる。したがって、ＳＯＩの膜厚均一性はエピタキシャル成長時にほぼ決定づけられる。エピタキシャル成長は通常半導体プロセスで使用されるＣＶＤ装置が使用できるので、佐藤らの報告（ＳＳＤＭ９５）によれば、その均一性は例えば１００ｎｍ±２％以内が実現されている。また、エピタキシャルＳｉ層の結晶性も良好で３．５×１０2／ｃｍ2が報告された。
【００２０】
多孔質ＳｉはＵｈｌｉｒ等によって１９５６年に半導体の電解研磨の研究過程において発見された（A.Uhlir, Bell Syst. Tech. J., Vol.35 333(1956)）。多孔質ＳｉはＳｉ基板をＨＦ溶液中で陽極化成（Ａｎｏｄｉｚａｔｉｏｎ）することにより形成することができる。多孔質ＳｉとはさながらスポンジのようにバルクＳｉ中に電解エッチングによって微小な孔が形成されたものであって、陽極化成の条件、Ｓｉの比抵抗によって異なるが、直径数ｎｍ程度の孔が例えば１０11個／ｃｍ2程度の密度で形成されたものである。
【００２１】
ウナガミ等は陽極化成におけるＳｉの溶解反応を研究し、ＨＦ溶液中のＳｉの陽極反応には正孔が必要であり、その反応は、次のようであると報告している（T.Unagami, J. Electrochem. Soc., Vol.127, 476(1980)）。
【００２２】
Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ+ → ＳｉＦ2＋２Ｈ+＋ｎｅ-
ＳｉＦ2＋２ＨＦ → ＳｉＦ4＋Ｈ2
ＳｉＦ4＋２ＨＦ → Ｈ2ＳｉＦ6
または、
Ｓｉ＋４ＨＦ＋（４−λ）ｅ+ → ＳｉＦ4＋４Ｈ+＋λｅ-
ＳｉＦ4＋２ＨＦ → Ｈ2ＳｉＦ6
ここで、ｅ+およびｅ-はそれぞれ正孔と電子を表している。また、ｎおよびλはそれぞれ１原子のＳｉが溶解するために必要な正孔の数であり、ｎ＞２またはλ＞４なる条件が満たされた場合に多孔質Ｓｉが形成されるとしている。
【００２３】
以上のことから、正孔の存在するＰ型Ｓｉは多孔質化されるが、Ｎ型Ｓｉは多孔質化されない。この多孔質化における選択性は長野等および今井によって実証されている（長野、中島、安野、大中、梶原、電子通信学会技術研究報告、Vol.79, SSD79-9549(1979)）、（K. Imai, Solid-State Electronics, Vol.24, 159(1981)）。
【００２４】
従来の方法ではエッチングの選択性は不純物濃度の差とその深さ方向のプロファイルによっていたため、濃度分布を拡げてしまう熱処理の温度（貼り合わせ、エピタキシャル成長、酸化等）は概ね８００℃以下と大きく制約されていた。一方、この方法におけるエッチングは多孔質とバルクという構造の差がエッチングの速度を決めているため、熱処理温度の制約は小さく、１１８０℃程度の熱処理が可能であることが報告されている。例えば貼り合わせ後の熱処理は、ウエハ同士の接着強度を高め、貼り合わせ界面に生じる空隙（ｖｏｉｄ）の数、大きさを減少させることが知られている。また、斯様な構造差にもとづくエッチングでは多孔質Ｓｉ上に付着したパーティクルがあっても、これが膜厚均一性に影響を及ぼさない。
【００２５】
また、ガラスに代表される光透過性基板上には、一般には、その結晶構造の無秩序性から、堆積した薄膜Ｓｉ層は、基板の無秩序性を反映して、非晶質か、良くて多結晶層にしかならず、高性能なデバイスは作製できない。それは、基板の結晶構造が非晶質であることによっており、単に、Ｓｉ層を堆積しても、良質な単結晶層は得られない。
【００２６】
しかしながら、貼り合わせを用いた半導体基板は、必ず２枚のウエハを必要とし、そのうち１枚はほとんど大部分が研磨・エッチング等により無駄に除去され捨てられてしまい、コストアップの要因となるばかりか、限りある地球の資源を無駄使いしてしまうことになりかねない。
【００２７】
貼り合わせを用いるＳＯＩの特徴を活かすためには、品質が十分なＳＯＩ基板を再現性よく作製すると同時にウエハの再使用等による省資源、コストダウンを実現する方法が望まれていた。
【００２８】
貼り合わせ法において消費されてしまう、第１の基板を再利用する方法が最近坂口らによって報告された（特開平０７−３０２８８９号公報）。
【００２９】
彼らは、前述した多孔質Ｓｉを用いる貼り合わせ、エッチバックする方法において、第１の基板を裏面より研削、エッチング等の方法で薄層化して多孔質Ｓｉを露出させる工程に代えて以下のような方法を採用した。
【００３０】
第１のＳｉ基板４１の表面層を多孔質化して多孔質層４２にしたのち、その上に単結晶Ｓｉ層４３を形成し、この単結晶Ｓｉ層４３と第１のＳｉ基板４１とは別の第２のＳｉ基板４４の主面とを絶縁層４５を界して貼り合わせる（図６の（ａ））。この後、貼り合わせたウエハを多孔質層で分割し（図６の（ｂ））、第２のＳｉ基体側の表面に露出した多孔質Ｓｉ層を選択的にエッチングにより除去することで、ＳＯＩ基板を形成するのである（図６の（ｃ））。貼り合わせたウエハの分割は、貼り合わせたウエハに面内に対して
垂直方向にさらに面内に均一に十分な引っ張り力、ないし、圧力を加える、
超音波等の波動エネルギーを印加する、
ウエハ端面に多孔質層を表出させ、多孔質Ｓｉをある程度エッチングし、そこへ剃刀の刃のようなものを挿入する、
ウエハ端面に多孔質層を表出させ、多孔質Ｓｉに水等の液体をしみ込ませた後、貼り合わせウエハ全体を加熱あるいは冷却し液体の膨張させる、
あるいは、
第１（あるいは第２）の基板に対して第２（あるいは第１）の基板に水平方向に力を加える、
等の方法により、多孔質Ｓｉ層を破壊するという方法を用いている。
【００３１】
これらは、いずれも多孔質Ｓｉの機械的強度が多孔度により異なるが、バルクＳｉよりも十分に弱いと考えられることに基づく。たとえば、多孔度が５０％であれば機械的強度はバルクの半分と考えることができる。すなわち、貼り合わせウエハに圧縮、引っ張りあるいは揃断力をかけると、まず多孔質Ｓｉ層が破壊されることになる。また、多孔度を増加させればより弱い力で多孔質層を破壊できる。
【００３２】
ここで、多孔度とは、多孔質層の体積の中で多孔質層の素材に対して、孔が占める体積の割合として定義される。
【００３３】
しかし、特開平０７−３０２８８９号公報に記載の方法では、多孔質層中の剥がれの厚さ方向における位置は規定出来ず、ウエハに層中の剥がれる場所が異なることによって、歩留まりが落ちることがあった。更には、ウエハ面内で剥がした後の多孔質Ｓｉ層の残留部の残厚がばらばらで、高選択エッチングを用いても、高膜厚均一性を目指すＳＯＩの仕様を満たすためには歩留まりが落ちることがあった。
【００３４】
また、特開平８−２１３６４５号公報には多孔質層で分離する方法が記載されているが、 多孔質層の層状の構成については記載されていない。これとは別に、１９９６秋季応用物理学会予稿集ｐ．６７３にソニーの田舎中氏らが電流を途中で変化させて多孔質Ｓｉを作製することが記されている。
【００３５】
【発明が解決しようとする課題】
特開平８−２１３６４５号公報には分離層のどこからでも剥がれる様に書かれており、言い換えれば、剥がれる位置を規定できないということである。この場合、ウエハ面内で残留多孔質Ｓｉ層の厚さがばらばらであり、多孔質Ｓｉをエッチング除去するにしても非多孔質単結晶層である活性層（デバイス層）に対するエッチング速度が０でないならば、活性層を多少なりともエッチングしてしまい層厚の面内ばらつきの原因となり、また残留したまま使用するにしても、剥離位置に依存する表面段差がそのまま残ることになる。また、上記１９９６秋季応用物理学会予稿集ｐ．６７３の方法でも多孔質Ｓｉの中央部で剥がれるとされており、必ず両方の基板側に残留した多孔質Ｓｉ層の残留部を除去する必要がある。
【００３６】
多孔質層のエッチング工程は、良質の貼り合わせＳＯＩ基板を作製する為には、必須の工程と考えられてきた。しかしながら、エッチング工程は、エッチング装置内への基板の搬入や搬出、エッチング装置やエッチャントの管理、エッチング後の洗浄等の実工程以外の付随した工程を要する。エッチング工程を省略することが出来るならば、ＳＯＩ基板の製造時間は大幅に短縮可能である。
【００３７】
従来のエッチング工程全てを省略できなくとも、エッチング時間を大幅に短縮できれば、ＳＯＩ基板の製造時間は短くなり、安価にＳＯＩ基板を提供できることになる。
【００３８】
本発明の目的は、多孔質層の選択エッチング工程を省略乃至短縮し得る半導体基板の作製方法を提供することにある。
【００３９】
本発明の別の目的は、良質のＳＯＩ基板に代表される半導体基板を安価に作製出来る半導体基板の作製方法を提供することにある。
【００４０】
【課題を解決するための手段】
本発明は、多孔度の異なる少なくとも２つの層を含む多孔質領域と、該多孔質領域上の非多孔質層とを有する第１の基体を用意する工程、前記第１の基体と第２の基体とを前記非多孔質層が内側に位置するように貼り合わせる工程、前記第１及び前記第２の基体を分離して、前記非多孔質層を前記第２の基体に移す工程、及び、その後に、前記非多孔質層を有する前記第２の基体を水素を含む雰囲気中で熱処理する工程とを含み、前記第１の基体を用意する工程は、厚さ１μｍ以下の第１の多孔質層と、該第１の多孔質層に隣接し且つ、前記第１の多孔質層より多孔度の高い第２の多孔質層と、前記第１の多孔質層に隣接する前記非多孔質層とを形成する工程を含む。
本発明は、前記第１の多孔質層に隣接する前記非多孔質層を形成する工程は、前記多孔質領域を酸素雰囲気中で熱処理し、多孔質の孔壁を酸化膜で覆った後、前記多孔質領域上に前記非多孔質層を形成する工程であることを特徴とする。
本発明は、前記多孔質の孔壁を酸化膜で覆う工程と前記多孔質領域上に前記非多孔質層を形成する工程との間に前記多孔質領域表面を水素中で熱処理する工程を有することを特徴とする。
【００４１】
【発明の実施の形態】
図１は本発明による半導体基板の作製方法を示す図である。図１の（ａ）に示すように、多孔度が互いに異なる少なくとも２つの層１２，１３を含む多孔質領域１と、前記多孔質領域１の上の非多孔質層１４と、を有する第１の基体２を用意する。１１は基板である。
【００４２】
次に図１の（ｂ）に示すように第１の基体２の非多孔質層１４の表面と、第２の基体３の表面と、を貼り合わせる。１５は非多孔質の絶縁層、１６は基板である。
【００４３】
そして、図１の（ｃ）に示すように、第１の基体２と第２の基体３とを分離して、非多孔質層１４を第２の基体３に移す。
【００４４】
その後、図１の（ｄ）に示すように、第２の基体３の分離面に残留していた多孔質の層１２の残留部１２′を除去又は非多孔質化して、その分離面を平滑化する。
【００４５】
特に図１の（ａ）に示したように第１の基体２を用意する場合には、多孔質領域のうち非多孔質層１４に隣接する第１の多孔質層１２の厚さを１μｍ以下より好ましくは０．５μｍ以下とする。そして、第１の多孔質層１２に隣接する第２の多孔質層１３の多孔度（ＰＳ２）を、第１の多孔質層１２の多孔度（ＰＳ１）より高くする。
【００４６】
非多孔質層１４と高多孔度（ＰＳ２）の第２の多孔質層との間にある低多孔質（ＰＳ１）の第１の多孔質層の厚さを１μｍ以下に薄くすることにより、非多孔質層１４の表面と平行な第１の多孔質層と第２の多孔質層との界面付近で両基体が分離される。
【００４７】
第２の基体に移った非多孔質層表面上に残留する第１の多孔質層の残留部１２′は、低多孔度（ＰＳ１）であり、その厚みが薄く、しかも分離面全面に亘って厚みがほぼ均一になる。そして、第１の多孔質層の残留部１２′は、非酸化性雰囲気中で残留部１２′を熱処理することにより、非多孔質に変質し、下地の非多孔質層１４と一体化し、その表面は平滑化される。このように残留部１２の除去の際に、選択エッチングや選択研磨を全く行わないか、非常に短時間のエッチングで済む。
【００４８】
本発明の第１の多孔質層の多孔度ＰＳ１は、４０％を越えない範囲から選択される。具体的には１％〜４０％である。
【００４９】
より好ましくは、上限が２５％を越えない範囲から選択する。具体的には１％〜２５％である。
【００５０】
本発明の第２の多孔質層の多孔度ＰＳ２は、ＰＳ２＞ＰＳ１の関係を満足するものであればよい。好ましくは２５％より高く、より好ましくは４０％より高くするとよい。具体的には２５％〜９０％より好ましくは４０％〜９０％である。
【００５１】
そして、第２の多孔質層の厚みは、１０ｎｍ以上で１μｍ以下の範囲内から選択し得る。そして、より好ましくは第２の多孔質層の厚さを、第１の多孔質層の厚さより厚くすることが望ましい。
【００５２】
本発明に用いられる第１の基体としては、半導体基板１１の表面を多孔質化した後、その多孔質領域上に非多孔質層を形成したもの、基板１１の上に多孔質層及び非多孔質層を形成したもの、基板の表面を多孔質化した後、多孔質化した領域の表層を非多孔質に戻したもの等が挙げられる。
【００５３】
本発明に用いられる非多孔質層としては、多孔質領域上へのエピタキシャル成長や、多孔質領域の非多孔質化処理の少なくともいずれか一方により形成された半導体が挙げられる。
【００５４】
具体的には、非多孔質単結晶Ｓｉ，ＧａＡｓ，ＩｎＰなどの半導体である。また、これらの薄膜は全面に形成されていることが必須ではなく、パターニング処理により、部分的にエッチングされていてもよい。
【００５５】
そして、非多孔質層の表面側には酸化膜のような絶縁層が形成されていてもよい。
【００５６】
例えば、多孔質領域は、Ｓｉ基板をＨＦ溶液中で陽極化成（Ａｎｏｄｉｚａｔｉｏｎ）することにより形成することができる。多孔質層は１０-1〜１０ｎｍ程度の直径の孔が１０-1〜１０ｎｍ程度の間隔で並んだスポンジのような構造をしている。その密度は、単結晶Ｓｉの密度２．３３ｇ／ｃｍ3に比べて、ＨＦ溶液濃度を５０〜２０％の範囲で変化させたり、アルコール添加比率を変化させたり、電流密度を変化させることで２．１〜０．６ｇ／ｃｍ3の範囲に変化させることができる。また、多孔質化される部分の比抵抗と電気伝導型を予め変調しておけば、これに基づいて多孔度を変更することも可能である。ｐ型においては、同じ陽極化成条件においては、縮退基板（Ｐ+）に比べ、非縮退基板（Ｐ-）は孔径は細くなるものの孔密度が１桁程度増加し、多孔度が高い。すなわち、多孔度はこれらの諸条件を可変することによって制御することが可能である。このように多孔質Ｓｉの密度は単結晶Ｓｉに比べると、半分以下にできるにもかかわらず、単結晶性は維持されており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシャル成長させることも可能である。ただし、１０００℃以上では、内部の孔の再配列が起こり、増速エッチングの特性が損なわれる。このため、多孔質層上のＳｉ層のエピタキシャル成長には、分子線エピタキシャル成長、プラズマＣＶＤ、減圧ＣＶＤ法、光ＣＶＤ、バイアス・スパッタ−法、液相成長法等の低温成長が好適とされている。しかし、あらかじめ酸化等の方法により多孔質層の孔の側壁表面にあらかじめ保護膜を形成しておけば、高温成長も可能である。
【００５７】
そして、多孔質層は、その内部に微細な空隙が大量に形成されるため、体積に比べて表面積が飛躍的に増大する。同時に半導体材料は極薄な壁としてしか存在しない。そのため、その化学エッチング速度は、エッチング液の毛細管現象による染み込みとあいまって、通常の単結晶層のエッチング速度に比べて、著しく増速される。
【００５８】
多孔質領域の機械的強度は多孔度により異なるが、バルクよりも弱いと考えられる。また、多孔度が高いほど機械的強度は弱くなる。すなわち、貼り合わせウエハに圧縮、引っ張りあるいは揃断力をかけると、まず多孔質層が破壊されることになる。また、多孔度を増加させれば、より弱い力で多孔質層を破壊できる。
【００５９】
本発明における多孔質領域の層構造は、表面側からの２層が順に低多孔度の薄層、高多孔度の層である少なくとも２層以上の多孔度の異なる層を有する。表面に低多孔度の多孔質層を配置することによって、多孔質領域上に形成する非多孔質層、特にエピタキシャル層の結晶性と表面ラフネス（surface roughness）が著しく向上する。結晶性は本半導体基板上に形成される電子デバイスの特性はもとより、歩留まりに大きく影響する。例えば、多孔度５０％の多孔質上のエピタキシャルＳｉ層の結晶欠陥が１×１０5／ｃｍ2ある場合、同じ成長条件で多孔度２０％の多孔質上のエピタキシャル層の結晶欠陥は５×１０3／ｃｍ2と１桁半も異なる。また、表面ラフネスを５０μｍ角の領域における原子間力顕微鏡での測定においての平均二乗粗さＲｒｍｓで表すとそれぞれ１．２ｎｍと０．３ｎｍと大きく異なる。なお、表面ラフネスが大きいと貼り合わせ工程において不利である。
【００６０】
表面の低多孔度の第１の多孔質層は概ね１μｍ以下であるが、より好ましくは０．５μｍ以下の厚みであれば、分離工程後の表面平滑化処理によって、残留した層を非多孔質化し、かつ、表面を平滑化することが可能である。この条件の上で、低多孔度の第１の多孔質層の多孔度は４０％以下、より好ましくは２５％以下であれば、エピタキシャル層の結晶品質と表面粗さを両立させることが可能である。
【００６１】
低多孔度の第１の多孔質層直下の高多孔度の第２の多孔質層は上記したような陽極化成の諸条件を制御することによって作製できる。第２の高多孔質層の厚みは、１０ｎｍ以上あれば十分であり、剥離位置を限定する意味から１μｍ以下、より好ましくは０．５μｍ以下であることが望ましい。第２の多孔質層層より下に更に第３の多孔質層を形成しても特に支障はないが、高多孔度層直下の第３の多孔質層の多孔度を高多孔度の第２の多孔質層よりも低くすることにより、剥離位置がより安定化し、分離工程後の表面平滑化処理後の表面ラフネスが向上する。
【００６２】
また、高多孔度の第２の多孔質層は多孔質化処理とイオン注入を併用することによっても形成可能である。
【００６３】
例えば、バルクＳｉ中にヘリウムや水素のイオンを注入し、熱処理を加えると注入された領域に直径数ｎｍ〜数十ｎｍの微小な空洞（ｍｉｃｒｏ−ｃａｖｉｔｙ）が〜１０16-17／ｃｍ3もの密度で形成されることが報告されている（例えば、A. Van Veen, C. C. Griffioen, and J. H. Evans, Mat, Res. Soc. Symp. Poroc. 107 (1988, Material Res. Soc. Pittsburgh,Pennsylvania) p.449）。
【００６４】
最近はこれら微小空洞群を金属不純物のゲッタリングサイトとして利用することも研究されている。
【００６５】
V. RaineriとS. U. Campisanoは、バルクＳｉ中にヘリウムイオンを注入、熱処理して空洞群を形成した後、基板に溝を形成して空洞群の空洞の側面を露出し酸化処理を施した。その結果、空洞群は選択的に酸化されて埋め込み酸化Ｓｉ層を形成した。すなわち、ＳＯＩ構造を形成できることを報告した（V. Raineri, and S. U. Canpisano, Appl. Phys. Lett. 66 (1995) p.3654）。しかしながら、彼らの方法では表面Ｓｉ層と埋め込み酸化Ｓｉ層の厚みは空洞群の形成と酸化時の体積膨張により導入されるストレスの緩和の両方を両立させる点に限定されている上に選択酸化のために溝の形成が必要であり、基板全面にＳＯＩ構造を形成することができなかった。斯様な空洞群の形成は、金属への軽元素の注入に伴う現象として、これら空洞群の膨れ、ないし、剥離現象とともに、核融合炉の第一炉壁に関する研究の一環として報告されてきた。
【００６６】
イオン注入層には、上記のように気泡が生じることはよく知られており、あたかも多孔質を内部に形成したような構造となる。したがって、この層は、機械的にもろく、さらには、陽極化成の多孔質と同様に増速酸化や増速エッチングが可能となる。
【００６７】
イオン注入元素は水素や希ガスに限定されることはなく、界面付近に注入損傷層、注入元素の高濃度層（ひずみ層）あるいはバブル層が形成されれば良い。
【００６８】
陽極化成により形成された多孔質層中に投影飛程が含まれるようにイオン注入を行なえば、投影飛程近傍では多孔質の孔壁中に気泡が形成され、多孔度が高まる。イオン注入は陽極化成による多孔質層形成の前であっても、後であっても構わない。さらには、非多孔質層構造を形成した後であっても構わない。
【００６９】
多孔質層上のエピタキシャル成長工程では、その第１ステップとして多孔質Ｓｉの表面孔を埋めるためのＨ2中のベーキング（熱処理）がエピタキシャル層の高品質化には極めて有効である（N. Sato, et al., J. Electrochem. Soc., Vol.142, No.9, 3116 (1995)）。このＨ2ベークで多孔質の最表面層の構成原子は孔を埋めるために消費される。したがって、Ｈ2ベーク前の最表面が低多孔度の薄層であれば、この水素ベークにおける孔の封止は促進される。この低多孔度の薄層を概ね１μｍ以下、より好ましくは０．５μｍ以下に薄くすれば、エピタキシャル成長後のエピタキシャル層下方近くに多孔度の大きい多孔質層を配することが可能で、これによってエピタキシャル層近傍の多孔質領域中で分離可能であり、かつ、分離後に残留する低多孔度薄層の厚さは１μｍ未満、時には０．５μｍ未満にできるので、後の平滑化処理により平滑化可能である。また、Ｈ2ベークに先立って多孔質領域を形成した基体をＨＦ含有液中に浸すことにより多孔質層の表面近傍の多孔質の孔の側壁の酸化膜を除去しておけば、ＨＦで酸化膜が除されて露出した表面層のうち非多孔質化されなかった部分はこのＨ2ベーク中を含む熱処理工程中で、孔の凝集が起こり、孔の側壁の酸化膜もなく機械強度が弱くなり、分離しやすい層が形成される。
【００７０】
陽極化成後、多孔質層を低温酸化せずにエピタキシャル成長、表面酸化、貼り合わせ熱処理等の高温プロセスを通すと、多孔質層は構造変化をおこし、陽極化成時は微小孔であったものが孔が凝集して孔の拡大が起こる。これを利用するとエピタキシ層直下の孔の拡大と多孔質ＳｉとエピタキシャルＳｉとの間のひずみによりエピタキシャル層の下方近傍での分離を促進することができる。
【００７１】
本発明では、貼り合わせたウエハの高多孔度の第２の多孔質層における分離に引き続いて、転写された非多孔質層の表面上に残留する低多孔度の残留部の平滑化処理を行なう。
【００７２】
平滑化処理としては、非酸化性雰囲気での熱処理、ないしは、真空中での熱処理が好適であるが、これに限定されるものではない。熱処理においては、特に非酸化性雰囲気として水素、ないしは、Ｈｅ、Ｎｅ、Ｎ、Ａｒ、ｋｒ、Ｘｅ等の不活性ガス、あるいは、これらの混合雰囲気が望ましい。真空中での熱処理においては、真空度は１０-7Ｔｏｒｒ以下であることが望ましい。いずれの場合においても、雰囲気内に不純物として残る残留酸素、水分は、表面を酸化して保護膜にして表面の平滑化を阻害するので、低く抑制することが必要である。マイナス９２℃以下の露点を呈する雰囲気にすることが望ましい。
【００７３】
斯様な雰囲気中であれば、表面の凹凸は表面エネルギーを最小化すべく表面原子のマイグレーションによって平滑化される。特に雰囲気中に水素を含めば、その還元作用により、保護膜の形成を抑制し、表面平滑化を促進する。本発明者らは、かかる表面平滑化効果と残留多孔質層の厚みの関係について検討した結果、概ね１μｍ以下、より好ましくは０．５μｍ以下の多孔質層であれば、熱処理によって表面が平滑化され、かつ、平滑化された後の層中に残留孔に起因する空洞が生成されないようにできること、すなわち、非多孔質化できることを知見するに至った。残留多孔質層厚が厚い場合には残留孔が空洞として内部に残ってしまいやすい。熱処理による平坦化においては、主として表面の平滑化は表面原子のマイグレーションにより進行するのであるから、エッチング量は極めて低く抑制される。特に雰囲気中の残留酸素、水分を低く抑制した場合にはエッチング量はほとんど０にできる。
【００７４】
従来報告されていたが如く、長い選択エッチング工程を用いる必要がないため、工程短縮ないし削減の効果はもとより、エッチングの選択比が十分でないような場合に生じる非多孔質層の過剰エッチングによる膜厚均一性の劣化といった問題も生じにくい。よって、非多結晶層としてのエピタキシャルＳｉ膜の均一性は一切劣化することがない。
【００７５】
本発明によれば、特に単結晶多孔質層上に形成した非多結晶としてのエピタキシャルＳｉ膜を分離して選択エッチングをすることなく、別の基板に移設することができる。特にエピタキシャルＳｉ膜には、バルクＳｉに特有の欠陥が伝播しないため、デバイスの歩留まりを向上させることが可能となる。現在でも、ＣＰＵ等の高性能ＬＳＩには、エピタキシャルウエハが使用されている。今後ウエハの大口径化が進み、高品質結晶の引き上げ法による製造が難しくなると言われており、バルクウエハの品質維持には困難が予想される。よって、ますます、エピタキシャルウエハの必要性は高まる。当然、バルクウエハを置き換えんとするＳＯＩ基板においてもエピタキシャル膜の必要性は高まる。
【００７６】
また、非多孔質層の電気伝導型や、不純物濃度は、エピタキシャル成長時の電気伝導型や、不純物濃度を制御して任意に設定できるため、同じ第１の基板から電気伝導型や不純物濃度の異なる多種のＳＯＩ基板を作製することができる。
【００７７】
さらに、電気伝導型や、不純物濃度の異なる多層構造のエピタキシャル膜を形成すれば、元から多層ＳＯＩ基板として、特に高濃度埋め込み層をもつＳＯＩ基板を作製することもできる。
【００７８】
上記広範な多様な作用は、特開平５−２１１１２８の様なバルクウエハの最表面層をイオン注入で剥がして別基板に転写する方法では不可能である。
【００７９】
また、多孔質領域および非多孔質層中の多孔質領域と接する下層部がともにエピタキシャル成長した層の場合には、第１の基板は、何度使用しても基板の厚さを減じることがなく、半永久的に再使用できる。よって、上記高品質化に加えて、特に大口径ウエハでは省資源、コスト面で大変なメリットがある。
【００８０】
また、化合物半導体単結晶は、大口径で結晶性の良好なウエハを得ることは困難、かつ、高価であった。しかし、本方法によれば、多孔質Ｓｉ領域上へのヘテロエピタキシャル成長を利用することにより、結晶性の良好な化合物半導体単結晶膜を大面積基板上に形成することが可能である。
【００８１】
一方、本発明においては、基板を多孔質化させてから、融点以下の温度による熱処理により、多孔質化した基板の表面層を非多孔質単結晶層にすることができる。この場合、シラン等の半導体ソースガスを用いることなく、結晶性の良好な非多孔質単結晶層を多孔質化した基板上の表面に形成できる。さらに、形成した非多結晶単結晶層の表面を酸化してもう一方の基板に貼り合わせたり、又は、表面を酸化したもう一方の基板に非多孔質単結晶層を貼り合わせたり、あるいは、両方の表面を酸化して貼り合わせた後に、高多孔度層より剥離したのち、残留する低多孔度の部分を平滑化すれば、酸化層上に良質な単結晶構造を有する、大面積に渡り均一平坦な、欠陥の著しく少ない単結晶層を形成することができる。
【００８２】
さらに本発明の半導体基板の作製方法は、上記方法で分離された第１のＳｉ基体は残留する多孔質層を除去した後、あるいは除去しなくても良ければそのまま、さらに表面平坦性が不十分であれば表面平坦化処理を行うことにより、再び第１の基板、あるいは次の第２の基板として、あるいは他の用途の基板として再利用することが可能である。この表面平坦化処理は通常半導体プロセスで使用される研磨、エッチング等の方法でもよいが、非酸化性雰囲気での熱処理によっても構わない。非酸化性雰囲気としては特に水素、ないしは、不活性ガス、あるいはこれらの混合ガス雰囲気が好適である。または、真空中での熱処理であっても構わない。この熱処理は条件を選ぶことにより、局所的には原子ステップが表出するほど平坦にすることができる。
【００８３】
また、非多孔質を転写した後の第１の基板を、再度繰り返し第１の基板として用いる場合には、この第１の基板は強度的に使用不可となるまで何度でも再使用することが可能である。
【００８４】
第１の基板はその表面層以外は多孔質化されることなく元のまま保持されているため、第１の基板の両面を共に主面とし、その面にそれぞれ支持基板を貼り合わせることにより、２枚の貼り合わせＳＯＩ基板を同時に１枚の第１の基板から作製することができるので、工程を短縮し、生産性を向上することができる。もちろん、分離された第１の基体は再利用することが可能である。
【００８５】
こうして得られた基板はＳＯＩ構造の大規模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭＯＸの代替足り得る。
【００８６】
第２の基体としては、例えばＳｉ基板、Ｓｉ基板に酸化Ｓｉ膜を形成したものがある。或いは、石英、溶融石英、シリカガラス、ガラス、サファイヤのような光透過性絶縁性基板でもよいし、あるいは、金属基板などでもよく特に限定されるものではない。
【００８７】
図２を参照して本発明の実施の形態について説明する。
【００８８】
図２の（ａ）に示すように第１のＳｉ単結晶基板１１を用意して、主表面上に表面側から低多孔度の第１の多孔質層１２、高多孔度の第２の多孔質層１３を有する少なくとも２層からなる多孔質領域を形成する。層１３は少なくとも１層からなる。多孔質Ｓｉは、Ｓｉ基板をＨＦ溶液中で陽極化成することにより形成することができる。低多孔度薄層の厚みは前述したとおりである。一方、第２の多孔質層である高多孔度層は低多孔度薄層より多孔度が高いことはもちろんのこと、この高多孔度層よりも下層に更に第３の多孔質層がある場合は、この第２の多孔質層の多孔度はこの第３の多孔質層よりも多孔度が高いことが望ましい。換言すると第２の多孔質層の多孔度は多孔質領域中最大の多孔度を有することが望ましい。また、２番目の多孔質層の厚みは、前述したとおりである。
【００８９】
図２の（ｂ）に示すように、多孔質領域１２、１３上に少なくとも１層の非多孔質層１４を形成する。非多孔質層１４は、前述した材料から選ばれ、具体的には、単結晶Ｓｉ、多結晶Ｓｉ、非晶質Ｓｉ、金属膜、化合物半導体薄膜、超伝導薄膜などである。この非多孔質層には、ＭＯＳＦＥＴ等の素子構造を形成しても構わない。多層構造であれば、埋め込み層を持ったＳＯＩにもなる。さらに、最表面層にＳｉＯ2などの絶縁膜１５を形成しておいた方が、貼合わせ界面の界面準位を活性層から離すことが出来るという意味でもよい。
【００９０】
そして、図２の（ｃ）に示すように、第２の基板１６の表面と第１の基板の表面とを室温で密着させる。
【００９１】
図２の（ｃ）は第２の基板と第１の基板とが、絶縁層１５を介して貼り合わされた様子を示してあるが、非多孔質層１４がＳｉでない場合、あるいは第２の基板がＳｉでない場合には絶縁層１５はなくてもよい。
【００９２】
貼り合わせに際しては絶縁性の薄板をはさみ３枚重ねで貼り合わせることも可能である。
【００９３】
次に、図２の（ｄ）に示すように第２の多孔質層１３における第１多孔質層１２側の最表面の薄い層で基板を分離する。分離する方法としては、加圧、引っ張り、剪断、楔、等による外圧をかける方法、超音波を印加する方法、熱をかける方法、酸化により多孔質領域を周辺から膨張させ多孔質領域内に内圧をかける方法、パルス状に加熱し、熱応力をかける方法、あるいは軟化させる方法等があるがこの方法に限定されるものではない。
【００９４】
続いて、第２の基板側の表面に対して第１の多孔質層１４の残留部の非多孔質化作用も伴うその表面の平滑化処理を行なう。平滑化処理は、前述したとおりである。
【００９５】
以上の結果、図２の（ｅ）に示すような半導体基板が得られる。第２の基板１６上に非多孔質層１４、例えば単結晶Ｓｉ薄膜が平坦に、しかも均一に薄層化されて、ウエハ全域に、大面積に形成される。第２の基板と第１の基板とを間に絶縁層１５が介在するように貼り合わせれば、絶縁分離された電子素子作製に好適な半導体基板になる。
【００９６】
第１のＳｉ単結晶基板１１は図２の（ｆ）のように第２の多孔質層の残留部が不要であれば除去して、表面平滑性が許容できないほど荒れている場合には表面平滑化を行った後、再度、第１の基板１１、あるいは第２の基板１６として使用し、図２に示した工程を再び繰り返して、もう１つの半導体基板を作り得る。
【００９７】
図１、２に示した工程を第２の基体を２枚用いることにより第１の基体の両面に基板作製のプロセスを施し、半導体基板を同時に２枚作製することもできる。その様子を図３に示す。
第１の基板１１は、両面上の残留多孔質層１３を不要であれば除去して、表面平坦性が許容できないほど荒れている場合には表面平滑化を行った後、再度、第１の基板１１として利用できる。あるいは２つの第２の基板１６のうち一方としても使用できる。
【００９８】
２つの支持基板１６は、その大きさや材料が同一でなくても良い。
【００９９】
２つの非多孔質層１４は、その大きさや材料が同一でなくてもよい。
【０１００】
絶縁層１５はなくてもよい。
【０１０１】
従来の貼り合わせ基板の作製方法は第１のＳｉ基板を研削やエッチングにより片面から順次除去していく方法を用いているため、第１のＳｉ基板の両面を有効活用し支持基板に貼り合わせることは不可能である。しかし、上記実施例によれば、第１のＳｉ基板はその表面層以外は元のまま保持されているため、第１のＳｉ基板の両面を共に主面とし、その面にそれぞれ支持基板を貼り合わせることにより、２枚の貼り合わせ基板を同時に１枚の第１のＳｉ基板から作製することができるので、工程を短縮し、生産性を向上することができる。もちろん、分離された第１のＳｉ基体は再利用することが可能である。
【０１０２】
例えば、シリコンの場合はＳｉ基板を多孔質化させてから、融点以下の温度により熱処理して、多孔質化したシリコン基板の表面層を非多孔質シリコン単結晶層にすることで、シラン等のシリコン含有ソースガスを用いることなく、結晶性の良好なシリコン単結晶層を多孔質化したシリコン基板上の表面に形成できる。
【０１０３】
図４は、本発明による第１の多孔質層と第２の多孔質層との形成工程と、非多孔質層の形成工程と、分離工程における多孔質領域の様子を模式的に示す。
【０１０４】
図４の（ａ）は孔Ｐ１をもつ低多孔度の層１２ａと、孔Ｐ１より大きな径の孔Ｐ２をもつ高多孔度の第２の多孔質層１３とが基板１１の表面に形成されている様子を模式的に示している。
【０１０５】
図４の（ｂ）は非多孔質層の形成工程として、低多孔度の層１２ａの表面側の部分を熱処理により非多孔質化し、非多孔質層１４を形成した時の様子を模式的に示している。つまり、基板１１の表面には、第２の多孔質層１３、第１の多孔質層１２、非多孔質層１４が積層体が形成されている。
【０１０６】
図４の（ｃ）は、分離後の様子を模式的に示しており、第１の多孔質層１２と第２の多孔質層１３との界面ｉｆ側にある、第２の多孔質層の界面部分が崩壊して分離されている時の様子を示している。
【０１０７】
図４は、本発明の理解を容易にする為に模式的に示しているが、多孔質層の孔の形状や、分離された面の形状はより複雑であることが多い。
【０１０８】
又、非多孔質化の工程（ｂ）の後、エピタキシャル成長等を行って非多孔質層１４の厚さを増大させてもよい。
【０１０９】
【実施例】
［実施例１］
第１の単結晶Ｓｉ基板の表面層をＨＦ溶液中において陽極化成を行った。
【０１１０】
陽極化成条件は以下の通りであった。
【０１１１】
電流密度： ７（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： ｔ（ｍｉｎ）
多孔質Ｓｉの厚み：ｘ（μｍ）
さらに、
電流密度： ５０（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： １０（ｓｅｃ）
多孔質Ｓｉの厚み：０．２（μｍ）
第１の陽極化成の時間ｔを、第１の低多孔度多孔質層厚ｘが0, 0.2, 0.5, 1.0, 1.5μmとなるように、それぞれ0, 0.2, 0.5, 1.0, 1.5minと変えて行った。
【０１１２】
電流密度を５０ｍＡ・ｃｍ-2としたこの陽極化成により、第２の多孔質Ｓｉ層の多孔度は大きくなり、構造的に脆弱な高多孔度薄層が形成された。
【０１１３】
このウエハをエピタキシャル装置に入れた後、水素中に配置して１０６０℃ベークした。この状態でサンプルを取出して走査型電子顕微鏡で観察すると多孔質Ｓｉの表面孔は封止されていることが確認された。結果として、低多孔度薄層の最表面層は孔を埋めるために消費され、非多孔質状態になった。特に、低多孔度の層を１．０μｍ以下の所定層厚に形成し、その後、表面層を非多孔質化して、残りの低多孔質度の層の厚さは０．５μｍ以下になった。引き続いて多孔質Ｓｉ上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により単結晶Ｓｉを０．３μｍエピタキシャル成長した。成長条件は以下の通りである。
【０１１４】
ソ−スガス： ＳｉＨ2Ｃｌ2／Ｈ2
ガス流量： ０．２／１８０ ｌ／ｍｉｎ
ガス圧力： ７６０ Ｔｏｒｒ
温度： １０６０ ℃
成長速度： ０．１５ μｍ／ｍｉｎ
さらに、このエピタキシャルＳｉ層表面に熱酸化により２００ｎｍのＳｉＯ2層を形成した。
【０１１５】
前記ＳｉＯ2層表面を別に用意したＳｉ基板（第２の基板）の表面に重ね合わせ、接触させた後、１１８０℃で５分間アニールしたところ、貼り合わせは強固になった。
【０１１６】
貼り合わせウエハを分離させたところ、高多孔度層中の高多孔度層と低多孔度層との界面付近で分割された。そのどの方法でも分離することは可能であった。引き続いて、常圧の水素雰囲気中に基板を設置し、１１００度４時間の熱処理を施した。その結果、第２の基板上に残留していた低多孔度薄層はすべて非多孔質化された。断面を電子顕微鏡で観察したところ、残留する空洞等は確認できなかった。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さは低多孔度層の厚みが0, 0.2, 0.5, 1.0, 1.5μmに対してそれぞれ、およそ0.5, 0.2, 0.2, 0.4, 1.5nmで、1.0μm以下の厚さの低多孔度薄層に対する表面ラフネスは通常市販されているＳｉウエハと同等であった。同様に結晶欠陥密度を測定したところ、積層欠陥密度は低多孔度層の厚みが0, 0.2, 0.5, 1.0, 1.5μmに対してそれぞれ、およそ1×105，6×103，5×103，5×103，5×103／cm2で、低多孔度薄層を導入することによって結晶欠陥密度は激減した。
【０１１７】
こうして、Ｓｉ酸化膜上に低欠陥密度の単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性はそれぞれ２１１ｎｍ±４ｎｍ、４１２ｎｍ±９ｎｍ、６９０ｎｍ±１４ｎｍ、１２０１ｎｍ±２４ｎｍ、１７０７ｎｍ±３４ｎｍ、であった。この単結晶Ｓｉ層は、低多孔度の層が非多孔質化した部分も含むので厚さが異なっている。
【０１１８】
第１のＳｉ基板側に残った荒れは、水素アニール、あるいは表面研磨等の表面処理を施して表面平滑化処理をして後、再び第１の基板としてあるいは第２の基板として使用することができた。この時、多孔質Ｓｉが比較的多く残っている場合には、予め４９％弗酸と３０％過酸化水素水との混合液で攪はんしながら選択エッチングし、その後、水素アニール、あるいは表面研磨等の表面処理を施せば、再び第１の基板としてあるいは第２の基板として使用できる。
【０１１９】
［実施例２］
第１の単結晶Ｓｉウエハの表面層をＨＦ溶液中において陽極化成を行った。
【０１２０】
陽極化成条件は以下の通りであった。
【０１２１】
電流密度： ７（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： ０．１（ｍｉｎ）
第１の多孔質Ｓｉの層厚み：０．１（μｍ）
さらに、
電流密度： ５０（ｍＡ・ｃｍ-2）
陽極化成溶液：ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： ５（ｓｅｃ）
第２の多孔質Ｓｉ層の厚み： ０．１（μｍ）
さらに３層目を作製してもよい。条件は例えば
電流密度： ７（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： １（ｍｉｎ）
第３の多孔質層Ｓｉの厚み：１（μｍ）
この陽極化成により、５０（ｍＡ・ｃｍ-2）による多孔質Ｓｉ層の多孔度は多孔質領域中もっとも大きくなり、構造的に脆弱な高多孔度層が低多孔度薄層の下に形成された。
【０１２２】
このウエハを酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。このウエハを１％のＨＦ水溶液に３０秒程度浸積することで多孔質表面および、表面近傍の孔の内壁に形成された極薄の熱酸化膜を除去した。このウエハを超高真空装置に入れた後、１×１０-9Ｔｏｒｒで１０００℃で５分間ベークした。この状態でサンプルを取出して走査型電子顕微鏡で観察すると多孔質Ｓｉの表面孔を封止されていることが確認された。結果として、低多孔度薄層の最表面層は孔を埋めるために消費され、非多孔質状態になった。この基板をエピタキシャル成長装置に設置し、多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉを１．０μｍエピタキシャル成長した。成長条件は以下の通りである。
【０１２３】
ソ−スガス： ＳｉＨ2Ｃｌ2／Ｈ2
ガス流量： ０．４／１８０ ｌ／ｍｉｎ
ガス圧力： ８０ Ｔｏｒｒ
温度： ９００ ℃
成長速度： ０．１５ μｍ／ｍｉｎ
さらに、このエピタキシャルＳｉ層表面に熱酸化により２００ｎｍのＳｉＯ2層を形成した。
【０１２４】
前記ＳｉＯ2層表面を別に用意したＳｉ基板（第２の基板）の表面に重ね合わせ、接触させた後、１１００℃で１０分間でアニールしたところ、貼り合わせは強固になった。
【０１２５】
貼り合わせウエハを分離させたところ、３層目の化成電流密度が７ｍＡ／ｃｍ2とした方は２層目の高多孔度層の第１の多孔質層と第２の多孔質層との界面付近で分割された。すなわち、２層目の多孔度を多孔質層構造中最大多孔度とすると分割しやすかった。引き続いて、水素雰囲気、５０Ｔｏｒｒの圧力下に第２の基板を設置し、１１００度２時間の熱処理を施した。その結果、第２の基板上の転写されたエピタキシャルＳｉ層表面に残留する低多孔度薄層はすべて非多孔質化された。断面を電子顕微鏡で観察したところ、残留する空洞等は確認できなかった。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．３ｎｍで表面ラフネスは通常市販されているＳｉウエハと同等であった。同様に結晶欠陥密度を測定したところ、積層欠陥密度は ５×１０3／ｃｍ2で、低多孔度薄層を導入することによって結晶欠陥密度は激減した。
【０１２６】
以上の結果、第２の基板のＳｉ酸化膜上に低欠陥密度の単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性はそれぞれ１０１１ｎｍ±２２ｎｍであった。
【０１２７】
酸化膜は、エピタキシャル層表面でなく、第２の基板表面に形成しても、あるいは、その両者に形成しても同様の結果が得られた。
【０１２８】
第２の基板表面に残っていた多孔質Ｓｉは、４９％弗酸と３０％過酸化水素水との混合液で攪はんしながら選択エッチングした。その後、水素アニールの表面処理を施して再び第１の基板としてあるいは第２の基板として使用できるようにした。
【０１２９】
［実施例３］
第１の単結晶Ｓｉ基板の表面層をＨＦ溶液中において陽極化成を行った。
【０１３０】
陽極化成条件は以下の通りであった。
【０１３１】
電流密度： ７（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： ３（ｍｉｎ）
多孔質Ｓｉの厚み：３（μｍ）
この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。このウエハ表面から投影飛程が多孔質Ｓｉ中でかつ表面から０．３μｍ付近になるようにイオン打ち込みした。このイオン注入される元素は限定されることはなく、界面付近に注入損傷層、注入元素の高濃度層（ひずみ層）あるいはバブル層が形成されれば良い。
【０１３２】
多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉを０．１５μｍエピタキシャル成長した。成長条件は以下の通りである。
【０１３３】
ソ−スガス： ＳｉＨ2Ｃｌ2／Ｈ2
ガス流量： ０．５／１８０ ｌ／ｍｉｎ
ガス圧力： ８０ Ｔｏｒｒ
温度： ９００ ℃
成長速度： ０．１５ μｍ／ｍｉｎ
さらに、このエピタキシャルＳｉ層表面に熱酸化により１００ｎｍのＳｉＯ2層を形成した。
【０１３４】
前記ＳｉＯ2層表面と別に用意したＳｉ基板（第２の基板）の表面とを重ね合わせ、接触させた後、アニールしたところ、貼り合わせは強固になった。アニール条件は、上記注入損傷層、注入元素の高濃度層（ひずみ層）あるいはバブル層が拡散しない条件で行う。この状態の断面を電子顕微鏡で観察するとイオン注入した位置の多孔質の多孔度が上昇していることが確認された。すなわち、イオン注入によって後に分離層となる高多孔度層が形成された。
【０１３５】
貼り合わせウエハを分離させたところ、イオン注入によって形成された高多孔度層で分割された。
【０１３６】
引き続いて、Ｈ2をＡｒで希釈した雰囲気中に第２の基板を設置し、１２００度２時間の熱処理を施した。その結果、第２の基板の転写された単結晶Ｓｉ層上に残留する低多孔度薄層はすべて非多孔質化された。断面を電子顕微鏡で観察したところ、残留する空洞等は確認できなかった。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．３ｎｍで表面ラフネスは通常市販されているＳｉウエハと同等であった。同様に結晶欠陥密度を測定したところ、積層欠陥密度は６×１０3／ｃｍ2で、低多孔度薄層を導入することによって結晶欠陥密度は激減した。
【０１３７】
以上の結果、Ｓｉ酸化膜上に低欠陥密度の単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性はそれぞれ３１１ｎｍ±６．２ｎｍであった。
【０１３８】
第１の基板の表面に残っている多結晶Ｓｉは、４９％弗酸と３０％過酸化水素水との混合液で攪はんしながら選択エッチングした。その後、水素アニールの表面処理を第１の基板に施して再び第１の基板としてあるいは第２の基板として使用できるようにした。
【０１３９】
［実施例４］
第１のｐ-単結晶Ｓｉ基板の表面に予めボロンを拡散し、ｐ+層をおよそ０．２μｍの厚さに形成した。
【０１４０】
続いて、この基板の表面層をＨＦ溶液中において陽極化成を行った。
【０１４１】
陽極化成条件は以下の通りであった。
【０１４２】
電流密度： ７（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： ２（ｍｉｎ）
この基板を走査型電子顕微鏡で観察すると表面に多孔度２０％の層がおよそ０．２μｍの厚さ、その下に多孔度５０％の多孔質層がおよそ０．４μｍ形成されていた。
【０１４３】
この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。このウエハをエピタキシ装置に入れた後、水素中で１０６０℃で５分間ベークし、さらにＳｉソースを微小量供給しながら、ベークすることで、多孔質Ｓｉの表面孔を埋めた。表面孔の埋まった多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉをｐ−エピタキシャル層を０．４５μｍ 、ｎ+エピタキシャル層を１．０μｍエピタキシャル成長した。成長条件は以下の通りである。
【０１４４】
ソ−スガス： ＳｉＨ2Ｃｌ2／Ｈ2
ガス流量： ０．５／１８０ ｌ／ｍｉｎ
ガス圧力： ８０ Ｔｏｒｒ
温度： ９００ ℃
成長速度： ０．１５ μｍ／ｍｉｎ
さらに、このエピタキシャルＳｉ層表面に熱酸化により１００ｎｍのＳｉＯ2層を形成した。
【０１４５】
前記ＳｉＯ2層表面と別に用意したＳｉ基板（第２の基板）の表面をＯ2プラズマで処理をし、水洗した後に重ね合わせ、接触させた後、４００℃で６０分間アニールしたところ、貼り合わせは強固になった。
【０１４６】
貼り合わせウエハを分離させたところ、低多孔質層側界面付近の高多孔度層で分割された。
【０１４７】
引き続いて、残留酸素、水分を十分に除去した超高真空装置中に第２の基板を設置し、１×１０-9Ｔｏｒｒの圧力下で９５０度４時間の熱処理を施した。その結果、第２の基板上に残留する低多孔度薄層はすべて非多孔質化された。断面を電子顕微鏡で観察したところ、残留する空洞等は確認できなかった。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さはおよそ０．５ｎｍで表面ラフネスは通常市販されているＳｉウエハと同等であった。同様に結晶欠陥密度を測定したところ、積層欠陥密度は６×１０3／ｃｍ2で、低多孔度薄層を導入することによって結晶欠陥密度は激減した。
【０１４８】
以上の結果、第２の基板のＳｉ酸化膜上にｎ+埋込み層を含み１．６μｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は１．６μｍ±０．０３μｍであった。
【０１４９】
第１の基板側に残った荒れは、水素アニールの表面処理を施して表面平坦化処理をして後、再び第１の基板としてあるいは第２の基板として使用することができた。多孔質Ｓｉが残っている場合には、４９％弗酸と３０％過酸化水素水との混合液で攪はんしながら選択エッチングし、その後、水素アニール、あるいは表面研磨等の表面処理を施せば、再び第１の基板としてあるいは第２の基板として投入することができる。
【０１５０】
［実施例５］
第１の単結晶Ｓｉ基板の表面層をＨＦ溶液中において陽極化成を行った。
【０１５１】
陽極化成条件は以下の通りであった。
【０１５２】
電流密度： ７（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： ０．１（ｍｉｎ）
多孔質Ｓｉの厚み：０．１（μｍ）
続いて、溶液の濃度を下記の通り変えて、陽極化成を行なった。
【０１５３】
電流密度： ７（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：２：１
時間： １（ｍｉｎ）
多孔質Ｓｉの厚み：０．６（μｍ）
この基板を走査型電子顕微鏡で観察すると第２の化成に相当する高多孔度層が表面からおよそ０．１μｍの深さに形成されていた。
【０１５４】
この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。この多孔質Ｓｉの表面付近の酸化膜をＨＦ除去した。このウエハをエピタキシ装置に入れた後、水素中で１０４０℃で５分間ベークし、多孔質Ｓｉの表面孔を埋めた。表面孔の埋まった多孔質Ｓｉ上にＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により単結晶ＧａＡｓを０．５μｍエピタキシャル成長した。成長条件は以下の通りである。
【０１５５】
ソ−スガス： ＴＭＧ／ＡｓＨ3／Ｈ2
ガス圧力： ８０ Ｔｏｒｒ
温度： ７００ ℃
前記ＧａＡｓ層表面と別に用意したＳｉ基板（第２の基板）の表面とを重ね合わせ、接触させた後、７００℃で１時間でアニールしたところ、貼り合わせは強固になった。
【０１５６】
貼り合わせウエハを分離させたところ、低多孔度層側界面近傍の高多孔度層で分割された。
【０１５７】
以上の結果、第２のＳｉ基板上に０．５μｍの厚みを持った単結晶ＧａＡＳ層が形成できた。形成された単結晶ＧａＡｓ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は０．５μｍ±０．０１μｍであった。
【０１５８】
ＧａＡｓ層の表面は荒れており、さらに多孔質Ｓｉの残さが残っている可能性があったため、表面タッチポリッシュを行った。その結果、通常市販されているＧａＡｓウエハと同等な表面平滑性が得られた。
【０１５９】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０１６０】
第２の基板としては、Ｓｉ基板の代わりに表面を酸化したＳｉ基板を用いることもできる。また、Ｓｉ基板あるいはＧａＡｓ層表面に堆積ＳｉＯ2膜を形成して後、貼り合せてもよい。この場合には、出来た基板は絶縁性基板上のＧａＡｓとして使用される。
【０１６１】
第１の基板側に残った荒れは、水素アニール、あるいは表面研磨等の表面処理を施して表面平坦化処理をすれば、再び第１の基板としてあるいは第２の基板として使用することができる。多孔質Ｓｉが残っている場合には、４９％弗酸と３０％過酸化水素水との混合液で攪はんしながら選択エッチングすればよく、その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として使用できる。
【０１６２】
［実施例６］
第１の単結晶Ｓｉ基板の表面層をＨＦ溶液中において陽極化成を行った。
【０１６３】
陽極化成条件は以下の通りであった。
【０１６４】
電流密度： ７（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： ０．２（ｍｉｎ）
多孔質Ｓｉの厚み：０．２（μｍ）
さらに、
電流密度： ５０（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： １０（ｓｅｃ）
多孔質Ｓｉの厚み：０．２（μｍ）
この陽極化成により、５０（ｍＡ・ｃｍ-2）による多孔質Ｓｉ層の多孔度は大きくなり、構造的に脆弱な高多孔度薄層が形成された。
【０１６５】
このウエハをエピタキシ装置に入れた後、水素中で１０６０℃で５分間ベークした。この状態でサンプルを取出して走査型電子顕微鏡で観察すると多孔質Ｓｉの表面孔を封止されていることが確認された。結果として、低多孔度薄層の最表面は孔を埋めるために消費され、非多孔質状態になった。引き続いて多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉを０．３μｍエピタキシャル成長した。成長条件は以下の通りである。
【０１６６】
ソ−スガス： ＳｉＨ2Ｃｌ2／Ｈ2
ガス流量： ０．２／１８０ ｌ／ｍｉｎ
ガス圧力： ７６０ Ｔｏｒｒ
温度： １０６０ ℃
成長速度： ０．１５ μｍ／ｍｉｎ
さらに、このエピタキシャルＳｉ層表面に熱酸化により２００ｎｍのＳｉＯ2層を形成した。
【０１６７】
前記ＳｉＯ2層表面と別に用意した石英基板（第２の基板）の表面とＮ2プラズマで処理をし、水洗した後に重ね合わせ、接触させた後、４００℃で６０分間でアニールしたところ、貼り合わせは強固になった。
【０１６８】
貼り合わせウエハを分離させたところ、低多孔度層側界面近傍の高多孔度層で分割された。引き続いて８０Ｔｏｒｒの水素雰囲気中に第２の基板を設置し、９５０度６時間の熱処理を施した。その結果、第２の基板上に残留する低多孔度薄層はすべて非多孔質化された。断面を電子顕微鏡で観察したところ、残留する空洞等は確認できなかった。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さは０．４ｎｍで、表面ラフネスは通常市販されているＳｉウエハと同等であった。同様に結晶欠陥密度を測定したところ、積層欠陥密度は５×１０3／ｃｍ2であった。
【０１６９】
以上の結果、第２の基板のＳｉ酸化膜上に低欠陥密度の単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性はそれぞれ４１２ｎｍ±９ｎｍであった。
【０１７０】
第１の基板側に残った荒れは、水素アニール、あるいは表面研磨等の表面処理を施して表面平滑化処理をして後、再び第１の基板としてあるいは第２の基板として用いるすることができる。多孔質Ｓｉが残っている場合には、４９％弗酸と３０％過酸化水素水との混合液で攪はんしながら選択エッチングして、その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として用いることができた。
【０１７１】
［実施例７］
第１の単結晶Ｓｉ基板の表面層をＨＦ溶液中において陽極化成を行った。
【０１７２】
陽極化成条件は以下の通りであった。
【０１７３】
電流密度： １（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： ２（ｍｉｎ）
多孔質Ｓｉの厚み：０．４（μｍ）
さらに、
電流密度： ５０（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： ５（ｓｅｃ）
多孔質Ｓｉの厚み：０．１（μｍ）
さらに３層目を作製してもよい。条件は例えば
電流密度： ７（ｍＡ・ｃｍ-2）
陽極化成溶液： ＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１
時間： １（ｍｉｎ）
多孔質Ｓｉの厚み：１（μｍ）
この陽極化成により、５０（ｍＡ・ｃｍ-2）による多孔質Ｓｉ層の多孔度は大きくなり、構造的に脆弱な高多孔度層が形成された。
【０１７４】
この基板を酸素雰囲気中４００℃で１時間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われた。このウエハを水素ベーク装置に入れた後、水素中で１０４０℃で５分間ベークし、多孔質Ｓｉの表面孔を埋めた。結果として、低多孔度薄層（１ｍＡ・ｃｍ-2で形成した層）の表面近傍は孔を埋めるために消費され、非多孔質状態になった。すなわち、良質な非多孔質単結晶層がおよそ０．０５μｍの厚さで形成された。
【０１７５】
さらに、この非多孔質単結晶層表面に熱酸化により２０ｎｍのＳｉＯ2層を形成した。
【０１７６】
前記ＳｉＯ2層表面と別に用意したＳｉ基板（第２の基板）の表面とを重ね合わせ、接触させた後、１１８０℃で５分間アニールしたところ、貼り合わせは強固になった。
【０１７７】
貼り合わせウエハを分離させたところ、低多孔度層側界面近傍の高多孔度層で分割された。
【０１７８】
引き続いて８０Ｔｏｒｒの水素雰囲気中に基板を設置し、１１００度６時間の熱処理を施した結果、第２の基板の表面に残留する低多孔度層はすべて非多孔質化され単結晶シリコン層と同一化していた。表面粗さを原子間力顕微鏡で評価したところ、５０μｍ角の領域での平均２乗粗さは０．４ｎｍで、表面ラフネスは通常市販されているＳｉウエハと同等であった。
【０１７９】
以上の結果、Ｓｉ酸化膜上に４００ｎｍの厚みを持った単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面内全面について１００点を測定したところ、膜厚の均一性は４０３ｎｍ±８ｎｍであった。
【０１８０】
透過電子顕微鏡による断面観察の結果、Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０１８１】
第１の基板側に残った荒れは、水素アニール、あるいは表面研磨等の表面処理を施して表面平坦化処理をして後、再び第１の基板としてあるいは第２の基板として用いることができる。多孔質Ｓｉが残っている場合には、４９％弗酸と３０％過酸化水素水との混合液で攪はんしながら選択エッチングし、その後、水素アニール、あるいは表面研磨等の表面処理を施して再び第１の基板としてあるいは第２の基板として用いることができる。
【０１８２】
図に示したように、第１の基板の両面において、前述した各実施例の方法を実施できる。
【０１８３】
各実施例において、貼り合わせ基板分離後の第１の基板側に残った多孔質Ｓｉ層を除去するのに以下に示す選択エッチング液を用いてもよい。
【０１８４】
弗酸、
弗酸＋過酸化水素水
弗酸＋アルコール
弗酸＋アルコール＋過酸化水素水
バッファード弗酸、
バッファード弗酸＋過酸化水素水
バッファード弗酸＋アルコール
バッファード弗酸＋アルコール＋過酸化水素水
また、一般的なＳｉのエッチング液を用いても、多孔質Ｓｉの膨大な表面積によってある程度選択エッチング出来る。
【０１８５】
以上の各実施例によれば、選択エッチング工程を用いる必要がないため、工程削減の効果はもとより、エッチングの選択比が十分でないような場合に生じる非多孔質層の過剰エッチングによる膜厚均一性の劣化といった問題も生じにくく、第２の基板に転写された膜の均一性は一切劣化することがない。
【０１８６】
そして、各実施例によれば、大面積にわたって多孔質層領域中の高多孔度層と低多孔質層との界面又は前記界面付近の高多孔度層中でウエハ全面に渡って分離することが出来る。このため、分離後には第２の基板側の残留する低多孔度薄層を平滑化すればよいのであって、多孔質層の残留層の研削、研磨、エッチングなどによる除去工程を短縮ないし省略することが出来る。更に、残留層の厚みは多孔質層構造の形成条件によって制御できる。特に熱処理を行なえば、残留する低多孔度薄層は熱処理工程によって、内部に空洞を残留させることなく非多孔質化し、表面も平滑化できる。こうして、膜厚均一性を向上させることが出来る。これは、超高均一性の要求に対しても歩留まりよくウエハを作製できることを意味する。
【０１８７】
また、分離後の第１の基板を次のＳＯＩ基板作製サイクル時に再び第１の基板として用いる場合には、この第１の基板は強度的に使用不可となるまで何度でも再使用することが可能である。
【０１８８】
また、多孔質層構造および非多孔質層構造中の低多孔度薄層構造と接する層がともにエピタキシャル層の場合には、第１の基板は、何度使用しても基板の厚さを減じることなく半永久的に再使用できるため、上記高品質化に加えて、省資源、コスト面で大変なメリットがある。
【０１８９】
ヘテロエピタキシの材料の差による格子定数の違いからその界面あるいはエピタキシャル層には欠陥が導入されることが知られている。さらに、ダブルヘテロエピタキシの場合、両者の膜厚との関係により片方が超薄膜の場合、そちら側に欠陥を導入しやすい。したがって、超薄膜エピタキシャル層上にさらに異種材料をエピタキシャル成長すると超薄膜エピタキシ層に欠陥が導入されることになる。このように格子定数の差と欠陥導入により界面が弱くなり、そこから剥がれることになる。
【０１９０】
【発明の効果】
本発明によれば、多孔質層の選択エッチング工程を省略乃至短縮することができ、ＳＯＩ構造の大規模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭＯＸの代替足り得る安価で高品質の半導体基板の作製方法を提供することができる。
【図面の簡単な説明】
【図１】本発明による半導体基板の作製工程を説明するための模式的断面図である。
【図２】本発明による半導体基板の作製工程の別の例を説明するための模式的断面図である。
【図３】本発明の別の半導体基板の作製工程を説明するための模式的断面図である。
【図４】非多孔質化工程を示す模式的断面図である。
【図５】第１の従来例の工程を説明するための模式的断面図である。
【図６】第２の従来例の工程を説明するための模式的断面図である。
【符号の説明】
１ 多孔質領域
２ 基板
３ 第２の基板
１１ 基板
１２ 低多孔度薄層
１３ 高多孔度層
１４ 非多孔質層
１５ 第２の層構造あるいは第２の基板の表面に形成した層
１６ 第２の基板
３１ 基板
３２ 多孔質層
３３ 非多孔質単結晶層
３４ 支持基板
３５ 絶縁層
４１ 基板
４２ 多孔質
４３ 非多孔質単結晶層
４４ 支持基板
４５ 絶縁層
Claims (3)
- 多孔度の異なる少なくとも２つの層を含む多孔質領域と、該多孔質領域上の非多孔質層とを有する第１の基体を用意する工程、
前記第１の基体と第２の基体とを前記非多孔質層が内側に位置するように貼り合わせる工程、
前記第１及び前記第２の基体を分離して、前記非多孔質層を前記第２の基体に移す工程、及び、その後に、
前記非多孔質層を有する前記第２の基体を水素を含む雰囲気中で熱処理する工程とを含み、
前記第１の基体を用意する工程は、厚さ１μｍ以下の第１の多孔質層と、該第１の多孔質層に隣接し且つ、前記第１の多孔質層より多孔度の高い第２の多孔質層と、前記第１の多孔質層に隣接する前記非多孔質層とを形成する工程を含むことを特徴とする半導体基板の作製方法。 - 前記第１の多孔質層に隣接する前記非多孔質層を形成する工程は、前記多孔質領域を酸素雰囲気中で熱処理し、多孔質の孔壁を酸化膜で覆った後、前記多孔質領域上に前記非多孔質層を形成する工程であることを特徴とする請求項１記載の半導体基板の作製方法。
- 前記多孔質の孔壁を酸化膜で覆う工程と前記多孔質領域上に前記非多孔質層を形成する工程との間に前記多孔質領域表面を水素中で熱処理する工程を有することを特徴とする請求項２記載の半導体基板の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07200698A JP3754818B2 (ja) | 1997-03-27 | 1998-03-20 | 半導体基板の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-75545 | 1997-03-27 | ||
| JP7554597 | 1997-03-27 | ||
| JP07200698A JP3754818B2 (ja) | 1997-03-27 | 1998-03-20 | 半導体基板の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10326882A JPH10326882A (ja) | 1998-12-08 |
| JP3754818B2 true JP3754818B2 (ja) | 2006-03-15 |
Family
ID=26413135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07200698A Expired - Fee Related JP3754818B2 (ja) | 1997-03-27 | 1998-03-20 | 半導体基板の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3754818B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000223683A (ja) | 1999-02-02 | 2000-08-11 | Canon Inc | 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにｓｏｉ基板の製造方法 |
| JP2001015721A (ja) * | 1999-04-30 | 2001-01-19 | Canon Inc | 複合部材の分離方法及び薄膜の製造方法 |
| EP1132952B1 (en) * | 2000-03-10 | 2016-11-23 | Imec | Method for the formation and lift-off of porous silicon layers |
| JP4817324B2 (ja) * | 2007-02-05 | 2011-11-16 | Ｏｋｉセミコンダクタ株式会社 | 半導体素子の製造方法 |
| SG170089A1 (en) * | 2007-10-29 | 2011-04-29 | Semiconductor Energy Lab | Formation method of single crystal semiconductor layer, formation method of crystalline semiconductor layer, formation method of polycrystalline layer, and method for manufacturing semiconductor device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1132223C (zh) * | 1995-10-06 | 2003-12-24 | 佳能株式会社 | 半导体衬底及其制造方法 |
| JP3893645B2 (ja) * | 1996-03-18 | 2007-03-14 | ソニー株式会社 | 薄膜半導体装置およびｉｃカードの製造方法 |
| JPH10135500A (ja) * | 1996-03-18 | 1998-05-22 | Sony Corp | 薄膜半導体、太陽電池および発光素子の製造方法 |
| JP4420475B2 (ja) * | 1996-09-04 | 2010-02-24 | ソニー株式会社 | 薄膜半導体の製造方法 |
| JP3522482B2 (ja) * | 1997-02-24 | 2004-04-26 | 三菱住友シリコン株式会社 | Ｓｏｉ基板の製造方法 |
| JP4161380B2 (ja) * | 1997-03-25 | 2008-10-08 | ソニー株式会社 | 薄膜半導体および半導体装置の製造方法 |
| JP3963030B2 (ja) * | 1997-03-26 | 2007-08-22 | ソニー株式会社 | 薄膜半導体の製造方法 |
-
1998
- 1998-03-20 JP JP07200698A patent/JP3754818B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10326882A (ja) | 1998-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100260832B1 (ko) | 반도체기판 및 반도체기판의 제조방법 | |
| CA2233096C (en) | Substrate and production method thereof | |
| JP3352340B2 (ja) | 半導体基体とその製造方法 | |
| US6054363A (en) | Method of manufacturing semiconductor article | |
| JP3293736B2 (ja) | 半導体基板の作製方法および貼り合わせ基体 | |
| EP0843345B1 (en) | Method of manufacturing a semiconductor article | |
| US20030087503A1 (en) | Process for production of semiconductor substrate | |
| KR100279756B1 (ko) | 반도체 물품의 제조방법 | |
| CA2233132C (en) | Semiconductor substrate and process for producing same | |
| JP3697052B2 (ja) | 基板の製造方法及び半導体膜の製造方法 | |
| JP3754818B2 (ja) | 半導体基板の作製方法 | |
| JP3293767B2 (ja) | 半導体部材の製造方法 | |
| JP2002118242A (ja) | 半導体部材の製造方法 | |
| JP3293766B2 (ja) | 半導体部材の製造方法 | |
| JP2002289818A (ja) | 半導体基板の作製方法 | |
| JP2001291851A (ja) | 半導体部材の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041015 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050628 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051219 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |