JP2008130884A - Soq基板およびsoq基板の製造方法 - Google Patents

Soq基板およびsoq基板の製造方法 Download PDF

Info

Publication number
JP2008130884A
JP2008130884A JP2006315363A JP2006315363A JP2008130884A JP 2008130884 A JP2008130884 A JP 2008130884A JP 2006315363 A JP2006315363 A JP 2006315363A JP 2006315363 A JP2006315363 A JP 2006315363A JP 2008130884 A JP2008130884 A JP 2008130884A
Authority
JP
Japan
Prior art keywords
substrate
soq
film
silicon
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006315363A
Other languages
English (en)
Other versions
JP5249511B2 (ja
Inventor
Shoji Akiyama
昌次 秋山
Yoshihiro Kubota
芳宏 久保田
Atsuo Ito
厚雄 伊藤
Koichi Tanaka
好一 田中
Makoto Kawai
信 川合
Yuuji Tobisaka
優二 飛坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2006315363A priority Critical patent/JP5249511B2/ja
Priority to US11/984,184 priority patent/US7790571B2/en
Priority to EP07022103.1A priority patent/EP1926139B1/en
Priority to CN2007101864843A priority patent/CN101188190B/zh
Publication of JP2008130884A publication Critical patent/JP2008130884A/ja
Application granted granted Critical
Publication of JP5249511B2 publication Critical patent/JP5249511B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】SOQ基板の製造プロセスの低温化により、SOQ膜の面荒れの抑制および高品質SOQ基板の提供を可能とすること
【解決手段】単結晶Si基板10の表面に酸化膜11を介して水素イオンを注入して単結晶Si基板10の表面近傍の所定の深さ(平均イオン注入深さL)に均一なイオン注入層12を形成し、これらの基板の接合面にプラズマ処理やオゾン処理を施す。単結晶Si基板10と石英基板20を貼り合わせた状態で外部衝撃を付与して単結晶シリコンのバルク14からシリコン膜13を機械的に剥離して石英基板20上に酸化膜11を介して設けられたSOQ膜13が得られる。このSOQ膜表面の更なる平滑化のために、石英のガラス転移温度以下の1000℃以下の温度で水素熱処理が施される。剥離直後の表面粗さがRMS平均値約5nmのサンプルに水素熱処理を施した後のSOQ膜の表面粗さはRMS平均値で0.3nm以下と良好である。
【選択図】図1

Description

本発明は、石英基板上にシリコン膜を有するSOQ基板およびその製造方法に関する。
石英基板上にシリコン薄膜を有するSOQ基板(Silicon on Quartz)は、光学デバイス、例えばTFT液晶モニタ製造用デバイスなどへの応用が期待されているSOI基板であり、通常のSOI基板とは異なった用途をもつ基板として近年注目を浴びている。このようなSOQ基板を得るために、SOI層形成用のシリコン基板とハンドリング用基板である石英基板という異種材料基板同士を貼り合わせて石英基板上にシリコン薄膜を形成する方法が提案されている。
従来より、2枚の基板を貼り合わせてSOI基板を製造する方法として、貼り合せ面側に水素イオンを注入したシリコン基板とハンドリング用基板とを貼り合わせ、概ね500℃以上の熱処理を施して注入水素イオンの濃度が最も高い領域からシリコン薄膜を熱剥離させるというSOITEC法(SmartCut法)が知られており、この方法は、水素イオンの注入で形成された「水素ブリスタ」と呼ばれる高密度の「気泡」を加熱により「成長」させ、この「気泡成長」を利用してシリコン薄膜を剥離するというメカニズムを基礎としている(例えば、特許文献1や非特許文献1)。
しかしながら、上述のSOITEC法をSOQ基板の製造方法とする際には以下のような問題が生じる。SOITEC法では、シリコン基板と支持基板(絶縁基板)を貼り合わせた後に500℃以上の温度で水素イオン注入界面に沿って熱的剥離を行うが、シリコン基板と石英基板のような熱膨張係数の異なる基板同士を貼り合わせた状態で500℃以上の熱処理を施すと、両基板の熱膨張係数の差異に起因する熱歪が生じ、この熱歪により接合面の剥離やひび割れ等を発生させ易い。このため、比較的低温のプロセスでシリコン薄膜の剥離を完了することが望ましいが、一般に、シリコン基板と石英基板の貼り合わせ面の全面にわたって接合状態を良好なものとして十分な接合強度をもたせるためには、両基板を貼り合わせた状態で比較的高温の熱処理を施す必要がある。
つまり、シリコン基板と石英基板を貼り合せることでSOQ基板を作製する場合には、両基板の熱膨張係数差によって生じる熱歪に起因した接合面の剥離やひび割れ等を回避するために求められる低温プロセス化への要求と、貼り合わせ面の全面で良好な接合状態とするために必要とされる比較的高温での熱処理とは、互いに矛盾する関係となってしまうという問題があり、SOITEC法ではこの問題を解決することができない。
また、500℃以上の温度で熱的剥離を行うと、この剥離の際にSOI層の表面荒れが生じる。非特許文献2によれば、1μm×1μmの極めて狭い領域でさえ、Peak to Valley(PV値)で65nm程度の高低差が発生するとされている。このような荒れた表面を平坦化する手法としては、鏡面研磨による方法、あるいは、アルゴン等の雰囲気ガス中で高温(1100乃至1200℃程度)熱処理を施す方法などがあるが、石英のガラス転移温度が1050乃至1090℃であることを考慮すると、後者の高温熱処理により平坦化する方法はSOQ基板の製造方法としては適用できない。
そこで、前者の方法(鏡面研磨法)により平坦化することとなるが、上述の表面荒れの程度(1μm×1μmの領域のPV値で65nm程度)から想定すると、SOQ基板表面全面で考えた場合には100nm以上の高低差が発生していると考えられる。したがって、例えばCMP研磨を施す場合には、研磨代として100nm以上が求められることとなるが、このレベルの研磨代では基板の中心と周辺とでの研磨条件の微妙な差異が顕著に現れてきて、SOQ基板全面において均一なSOQ層の厚みを確保することが困難となる。
また、水素熱処理により表面のシリコンの再配列を促して鏡面を得る方法が知られているが(例えば、非特許文献3)、この平坦化処理も1040℃(減圧下)乃至1150℃(常圧下)といった高温での熱処理が必要であるため、SOQ基板の製造プロセスへの適応は難しい。
特許第3048201号公報 A. J. Auberton-Herve et al., "SMART CUT TECHNOLOGY: INDUSTRIAL STATUS of SOI WAFER PRODUCTION and NEW MATERIAL DEVELOPMENTS" (Electrochemical Society Proceedings Volume 99-3 (1999) p.93-106). UCS半導体基盤技術研究会監修「SOIの科学」(Realize社)第二章参照(2000年) Sato et. al., "Hydrogen Annealed Silicon-on-Insulator", Appl. Phys. Lett. 65, pp.1924-1926 (1994)
本発明は、このような問題に鑑みてなされたものであり、その目的とするところは、剥離直後のSOQ膜の面荒れを抑制し、且つ、比較的低温(1000℃以下)の水素熱処理でのSOQ膜の鏡面化を実現することにある。
本発明は、このような課題を解決するために、請求項1に記載の発明は、SOQ基板の製造方法であって、シリコン基板の主面に水素イオン注入層を形成するイオン注入工程と、石英基板と前記シリコン基板の少なくとも一方の主面に活性化処理を施す表面処理工程と、前記石英基板と前記シリコン基板の主面同士を貼り合わせる工程と、前記貼り合せ基板の前記シリコン基板からシリコン薄膜を加熱なしに機械的剥離して前記石英基板の主面上にシリコン膜を形成する剥離工程と、前記シリコン膜に1000℃以下の温度で水素熱処理を施す工程とを備えている。
好ましくは、前記水素熱処理時の温度範囲は800℃以上であり(請求項2)、前記水素熱処理の雰囲気中の水素濃度は0.5%以上である(請求項3)。
前記活性化処理はプラズマ処理又はオゾン処理の少なくとも一方で実行することができ(請求項4)、前記貼り合わせる工程の後で前記剥離工程の前に前記石英基板と前記シリコン基板を貼り合わせた状態で350℃以下の温度で熱処理する工程を備えるようにしてもよい(請求項5)。
前記シリコン基板は主面にシリコン酸化膜を有するものとすることができ(請求項6)、前記シリコン酸化膜の厚みは例えば0.2μm以上である(請求項7)。
本発明によりSOQ基板の製造プロセスの低温化が図られるため、従来法のような比較的高温領域での剥離が不要となって剥離直後のSOQ膜の面荒れが抑制され、SOQ基板全面において均一なSOQ膜の厚みを確保することが可能となることに加え、一貫して低温プロセスであるために転写欠陥やスリップ転位の発生が抑制されて高品質のSOQ基板を得ることが可能となる。
以下に、本発明のSOQ基板の製造方法を実施例により説明する。
図1は、本発明のSOQ基板の製造方法のプロセス例を説明するための図である。なお、本実施例では、シリコン基板の表面に予め酸化膜が設けられているが、当該酸化膜は必須のものではなく、酸化膜を設けていない一般のシリコン基板でもよい。
図1(A)に図示されたシリコン基板10は一般には単結晶Si基板であり、ハンドル基板は石英基板20である。ここで、単結晶Si基板10は、例えば、CZ法(チョクラルスキ法)により育成された一般に市販されているSi基板であり、その導電型や比抵抗率などの電気特性値や結晶方位や結晶径は、本発明の方法で製造されるSOQ基板が供されるデバイスの設計値やプロセスあるいは製造されるデバイスの表示面積などに依存して適宜選択される。なお、上述したように、この単結晶Si基板10の表面(貼り合せ面)には、例えば熱酸化などのよって予め酸化膜11が形成されている。
貼り合わされる単結晶Si基板10および石英基板20の直径は同一であり、後のデバイス形成プロセスの便宜のため、石英基板20にも単結晶Si基板10に設けられているオリエンテーション・フラット(OF)と同様のOFを設けておき、これらのOF同士を一致させて貼り合わせるようにすると好都合である。
先ず、単結晶Si基板10の表面に酸化膜11を介して水素イオンを注入する(図1(B))。このイオン注入面が後の「接合面(貼り合せ面)」となる。水素イオン注入により、単結晶Si基板10の表面近傍の所定の深さ(平均イオン注入深さL)に均一なイオン注入層12が形成され、単結晶Si基板10の表面領域での平均イオン注入深さLに対応する領域には、当該領域に局在する「微小気泡層」が形成される(図4(C))。
水素のイオン注入時のドーズ量は、SOQ基板の仕様等に応じて、例えば1×1016〜4×1017atoms/cm2の範囲で適当な値が選択される。なお、SmartCut法でSOI基板を作製する場合には、水素イオンのドーズ量が1×1017atoms/cm2を越えるとその後に得られるSOI層の表面荒れが生じるとされ、7×1016atoms/cm2程度のドーズ量に設定するのが一般的である。しかし、本発明者らの検討によれば、従来法において生じるとされていた上記イオン注入条件で生じるSOI層の表面荒れの原因は、水素イオンのドーズ量そのものではなく、シリコン薄膜を剥離してSOI層を得るために採用されている比較的高温(例えば500℃)の熱処理工程にあることが明らかとなった。
上述したように、SmartCut法でSOI基板を作製する際には、シリコン基板の貼り合せ面側に水素イオンを注入して「水素ブリスタ」と呼ばれる「気泡」を高密度で発生させ、比較的高温の熱処理により生じる「水素ブリスタ」の「気泡成長」を利用してシリコン薄膜を熱剥離している。ここで、「気泡成長」は水素原子の拡散現象に他ならないから、高ドーズ条件で形成されることとなる極めて高密度の「気泡」が「成長」する過程においては水素原子の拡散が顕著に生じていることとなる。そして、このような原子拡散現象がSOI層の表面荒れを生じさせることとなるとの解釈が可能である。
したがって、本発明のようにシリコン薄膜を低温剥離する場合には、当該剥離処理工程中での水素原子の拡散は著しく抑制されることとなるため、高いドーズ量の水素イオン注入を施したとしてもSOI層の表面荒れを生じさせることはない。本発明者らは種々のドーズ量で水素イオン注入を施してSOI層の表面荒れへの影響を調査したが、高々350℃程度の低温熱処理でシリコン薄膜の剥離を実行する限り、少なくとも4×1017atoms/cm2までのドーズ量での表面荒れは認められなかった。
イオン注入層12の単結晶Si基板10表面(酸化膜11との界面)からの深さ(平均イオン注入深さL)はイオン注入時の加速電圧により制御され、どの程度の厚さのSOQ層を剥離させるかに依存して決定されるが、例えば、平均イオン注入深さLを0.5μm以下とし、加速電圧50〜100KeVなどとする。なお、Si結晶中へのイオン注入プロセスにおいて注入イオンのチャネリング抑制のために通常行われているように、単結晶Si基板10のイオン注入面に予め酸化膜等の絶縁膜を形成させておき、この絶縁膜を通してイオン注入を施すようにしてもよい。
このようにしてイオン注入層12を形成した単結晶Si基板10と石英基板20のそれぞれの接合面に、表面清浄化や表面活性化などを目的としたプラズマ処理やオゾン処理を施す(図1(D))。なお、このような表面処理は、接合面となる表面の有機物除去や表面上のOH基を増大させて表面活性化を図るなどの目的で行われるものであり、単結晶Si基板10と石英基板20の双方の接合面に処理を施す必要は必ずしもなく、何れか一方の接合面にのみ施すこととしてもよい。
この表面処理をプラズマ処理により実行する場合には、予めRCA洗浄等を施した表面清浄な単結晶Si基板および/または石英基板を真空チャンバ内の試料ステージに載置し、当該真空チャンバ内にプラズマ用ガスを所定の真空度となるように導入する。なお、ここで用いられるプラズマ用ガス種としては、酸素ガス、水素ガス、アルゴンガス、またはこれらの混合ガス、あるいは水素ガスとヘリウムガスの混合ガスなどがある。プラズマ用ガスの導入後、100W程度の電力の高周波プラズマを発生させ、プラズマ処理される単結晶Si基板および/または石英基板の表面に5〜10秒程度の処理を施して終了する。
表面処理をオゾン処理で実行する場合には、表面清浄な単結晶Si基板および/または石英基板を酸素含有の雰囲気とされたチャンバ内の試料ステージに載置し、当該チャンバ内に窒素ガスやアルゴンガスなどのプラズマ用ガスを導入した後に所定の電力の高周波プラズマを発生させ、当該プラズマにより雰囲気中の酸素をオゾンに変換させ、処理される単結晶Si基板および/または石英基板の表面に所定の時間の処理が施される。
このような表面処理が施された単結晶Si基板10と石英基板20の表面を接合面として密着させて貼り合わせる(図1(E))。上述したように、単結晶Si基板10と石英基板20の少なくとも一方の表面(接合面)は、プラズマ処理やオゾン処理などにより表面処理が施されて活性化しているために、室温で密着(貼り合せ)した状態でも後工程での機械的剥離や機械研磨に十分耐え得るレベルの接合強度を得ることができる。
なお、図1(E)の貼り合わせ工程に続いて、単結晶Si基板10と石英基板20とを貼り合わせた状態で350℃以下の温度で熱処理する工程を設けるようにしてもよい。この熱処理工程は、単結晶シリコン基板10に形成された酸化膜11と石英基板20との接合強度を高めるという効果を得ることを主な目的とするものである。
この熱処理温度が350℃以下に設定されている主な理由は、上述した「水素ブリスタ」の発生を防ぐことに加え、単結晶シリコンと石英との熱膨張係数差と当該熱膨張係数差に起因する歪量、およびこの歪量と単結晶シリコン基板10ならびに石英基板20の厚みを考慮したことによる。
単結晶Si基板10と石英基板20の厚みが概ね同程度である場合、単結晶シリコンの熱膨張係数(2.33×10-6)と石英の熱膨張係数(0.6×10-6)の間に大きな差異があるために、350℃を超える温度で熱処理を施した場合には、両基板間の剛性差に起因して、熱歪によるクラックや接合面における剥離などが生じたり、極端な場合には単結晶シリコン基板や石英基板が割れてしまうということが生じ得る。このような観点から、熱処理温度の上限を350℃と選択している。
なお、この熱処理には、水素イオンの注入量によっては、単結晶Si基板10と石英基板20の両基板間の熱膨張係数差に起因する熱応力を生じさせてイオン注入層12内のシリコン原子の化学結合を弱化させるという副次的な効果も期待できる。
図1(B)で図示した水素イオンの注入を比較的高ドーズ量8×1016〜4×1017atoms/cm2で実行した場合には、イオン注入層12内にはSi−H結合や不対結合手を有するSi原子が高密度で発生している。基板を貼り合わされた状態で熱処理が施されると、シリコン結晶が石英よりも大きな熱膨張係数をもつことに起因して、貼り合せ基板の全面において両基板間に大きな応力が発生する。
イオン注入層12内の平均イオン注入深さLに対応する領域に局在する「微小気泡層」には不対結合手をもつSi原子や高密度のSi−H結合が発生して原子結合状態は局所的に脆弱化された状態にあるから、この状態のイオン注入層12に上述した基板間熱膨張係数差に起因する応力が付加されると、もともと脆弱な状態の化学結合は容易に切断されることとなってイオン注入層12内のシリコン原子の化学結合は著しく弱化することとなる。しかも、350℃以下という温度はシリコン結晶中での水素原子の拡散が顕著には生じない程度の低温であるから、従来法で問題とされていたSOQ膜の表面荒れが生じることもない。
このような処理に続いて、貼り合わされた基板に何らかの手法により外部衝撃を付与して単結晶シリコンのバルク14からシリコン膜13を機械的に剥離して、石英基板20上に酸化膜11を介して設けられたSOQ膜が得られる(図1(F))。なお、シリコン薄膜の剥離のための外部からの衝撃付与の手法としては種々のものがあり得るが、この剥離は加熱なしに実行される。
このようにして得られたSOQ膜の剥離後の表面の10μm×10μmの領域を原子間力顕微鏡(AFM)で測定したところ、RMSの平均値は5nm以下と良好であった。また、SOQ膜の基板面内バラつき(PV)は4nm以下であった。このような比較的平滑な剥離面が得られる理由は、従来の熱剥離とは剥離メカニズムが異なるためである。
このSOQ膜表面の更なる平滑化のために、石英のガラス転移温度以下の1000℃以下の温度で水素熱処理が施される(図1G)。なお、この水素熱処理は、水素イオンの注入ダメージの回復効果も奏する。この水素熱処理時の温度条件としては800乃至1000℃の範囲とし、その雰囲気中の水素濃度を0.5%以上とすることが好ましい。
剥離直後の表面粗さがRMS平均値約5nmのサンプルに上記水素熱処理を施した後のSOQ膜の表面粗さをAFM測定(測定領域10μm×10μm)したところ、RMSの平均値は0.3nm以下と良好であった。
本実施例は、シリコン基板10の主面に酸化膜を設ける場合の厚みについて検討した例である。
図2は、本発明のSOQ基板の製造方法で用いられる単結晶Si基板の貼り合わせ面の様子の概要を説明するための断面図(図2(A))、および剥離して得られたシリコン膜を備えたSOQ基板の断面概略図(図2(B))である。
図2(A)に図示されているように、単結晶Si基板10の一方主面(貼り合わせ面)には膜厚toxのシリコンの酸化膜11が設けられており、基板表面近傍には水素のイオン注入層12が平均イオン注入深さLで形成されている。本実施例においては、石英基板と貼り合わせた後のシリコン薄膜の剥離工程中での転写欠陥やスリップ転位の発生を抑制するために、酸化膜11の膜厚toxを0.2μm以上に設定している。
単結晶Si基板10と石英基板20とを貼り合わせた後の剥離工程では、図2(A)中に符号12で示した平均イオン注入深さLの位置でシリコン薄膜の剥離が生じ、このシリコン薄膜が石英基板20上に酸化膜11を介して転写されてSOQ膜13となる(図2(B))。
ところが、石英基板20の貼り合わせ面は理想的な完全平坦面というわけではなく、微視的なラフネスを有していたり、貼り合わせ面上に微小なパーティクル等が付着していたりするために表面凹凸が生じている状態にある。このような貼り合わせ面をもつ石英基板20と単結晶Si基板10とを接合させると、石英基板20の表面凹凸等を反映して貼り合わせ面内で局所的な「隙間」が生じ、その結果として局所的に歪が集中し易い領域が発生する。
従来法であれば、接合強度を高めるための「本接合」工程で比較的高温の熱処理が施され、この熱処理工程中で石英基板20面と酸化膜11との接合面におけるSiとOの原子再配列が局所的に生じて歪集中は緩和される傾向にあるが、本発明のように一貫した低温プロセスでSOQ基板を作製する場合にはこのような原子再配列に基づく局所的歪緩和を生じさせる熱エネルギが外部から付与されることはないから、単結晶Si基板10と石英基板20とを貼り合わせ、外部から衝撃を付与するなどしてシリコン薄膜を剥離すると、石英基板20の表面凹凸等を反映した局所的な歪集中によってスリップ転位や転写不良などの欠陥が生じるといった不都合が生じる。
本発明のSOQ基板の製造方法では、シリコン基板と石英基板との間の熱膨張係数差に起因する熱歪(熱応力)の発生を抑えることを目的として低温プロセスを採用するため、従来法のような両基板の接合強度向上を目的とした比較的高温での熱処理を採用せず、その代わりに、酸化膜11の膜厚toxを0.2μm以上と厚く設定することで単結晶シリコン基板側から剥離される薄膜に十分な機械的強度をもたせ、かつ比較的厚膜の酸化膜に歪を吸収・緩和させることで、剥離工程中での転写欠陥の発生を抑制している。
本発明において酸化膜11の膜厚toxを0.2μm以上に設定する主な理由は、単結晶Si基板側から剥離される薄膜(すなわち、酸化膜とシリコン膜)の総厚を厚くして機械的強度を高めることおよび酸化膜に歪を吸収・緩和させることで剥離工程での「転写欠陥」の発生を抑制するためである。なお、本発明において選択される0.2μm以上という酸化膜の厚みは、貼り合わせ界面から発生する転写欠陥やスリップ転位等をシリコン薄膜にまで到達させないために有効なものとして経験的に得られた値である。
シリコン膜を剥離して石英基板上に転写する際に単結晶Si基板側から剥離される薄膜の機械的強度は、厚みtSi(=L)のシリコン薄膜と厚みtoxの酸化膜の合計膜厚に依存するから、シリコン薄膜と酸化膜の合計膜厚(tSi+tox)が厚いほど、ボイドなどの「転写欠陥」の剥離工程での発生を抑制することができる。
例えば、酸化膜11の厚みが0.1μm程度と薄い場合には、この酸化膜11と石英基板20の貼り合わせ面との間にパーティクルが介在等して貼り合わせ面内で局所的な「隙間」が生じた場合に、当該領域で局所的に歪が集中し易いためにこれを基点として転写欠陥やスリップ転位が発生し易いが、酸化膜11の厚みを0.2μm以上とした場合には、歪が酸化膜11中で緩和されてその上に設けられるシリコン膜(SOQ膜)への応力負荷が軽減されることとなる。
貼り合わせ基板としてシリコン基板同士が選択されたSOI基板の場合には、SOI層となる酸化膜の厚みは一般に0.1μm程度とされるが、SOQ基板においては、ハンドリング用基板としてSi−O結合からなる石英基板が用いられるから、単結晶シリコン基板の一方主面に設けられるSi−O結合からなる酸化膜が0.2μm以上と厚くても何ら不都合は生じない。なお、このような酸化膜11は単結晶シリコン基板の表面を熱酸化することで高品質の膜を容易に得ることができる。
また、本発明者らの行った実験によれば、単結晶Si基板に設ける酸化膜11の膜厚(tox)がSOQ膜の厚み(すなわち、Lでありtsiでもある)の2倍以上(2L≦tox)となるように選択した場合にも、剥離工程中での欠陥発生が効果的に抑制可能であるとの結果を得た。この場合も、貼り合わせ面内で局所的に生じた歪がSOQ膜の2倍以上(2L≦tox)の厚みの酸化膜により緩和され、その上に設けられるシリコン膜(SOQ膜)への応力負荷が軽減されるものと考えられる。
したがって、石英基板と貼り合わせる単結晶Si基板として、酸化膜の膜厚(tox)と水素のイオン注入層の平均イオン注入深さLが2L≦toxの関係を満足する基板を用いることとしてもよい。
本発明は、SOQ基板の製造プロセスの低温化、SOQ膜の面荒れの抑制、高品質SOQ基板の提供を可能とする。
本発明のSOQ基板の製造方法のプロセス例を説明するための図である。 本発明のSOQ基板の製造方法で用いられる単結晶Si基板の貼り合わせ面の様子の概要を説明するための断面図(A)、および剥離して得られたシリコン膜を備えたSOQ基板の断面概略図(B)である。
符号の説明
10 シリコン基板
11 酸化膜
12 イオン注入層
13 シリコン膜
14 単結晶シリコンのバルク
20 石英基板

Claims (8)

  1. シリコン基板の主面に水素イオン注入層を形成するイオン注入工程と、石英基板と前記シリコン基板の少なくとも一方の主面に活性化処理を施す表面処理工程と、前記石英基板と前記シリコン基板の主面同士を貼り合わせる工程と、前記貼り合せ基板の前記シリコン基板からシリコン薄膜を加熱なしに機械的剥離して前記石英基板の主面上にシリコン膜を形成する剥離工程と、前記シリコン膜に1000℃以下の温度で水素熱処理を施す工程とを備えていることを特徴とするSOQ基板の製造方法。
  2. 前記水素熱処理時の温度範囲が800℃以上である請求項1に記載のSOQ基板の製造方法。
  3. 前記水素熱処理の雰囲気中の水素濃度が0.5%以上である請求項1又は2に記載のSOQ基板の製造方法。
  4. 前記活性化処理がプラズマ処理又はオゾン処理の少なくとも一方で実行される
    請求項1乃至3の何れか1項に記載のSOQ基板の製造方法。
  5. 前記貼り合わせる工程の後で前記剥離工程の前に、前記石英基板と前記シリコン基板を貼り合わせた状態で350℃以下の温度で熱処理する工程を備えている請求項1乃至4の何れか1項に記載のSOQ基板の製造方法。
  6. 前記シリコン基板は主面にシリコン酸化膜を有するものである請求項1乃至5の何れか1項に記載のSOQ基板の製造方法。
  7. 前記シリコン酸化膜の厚みが0.2μm以上である請求項6に記載のSOQ基板の製造方法。
  8. 請求項1乃至7の何れか1項に記載の方法で得られたSOQ基板であって、前記シリコン膜の表面の粗さがRMSで0.3nm以下であることを特徴とするSOQ基板。
JP2006315363A 2006-11-22 2006-11-22 Soq基板およびsoq基板の製造方法 Active JP5249511B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006315363A JP5249511B2 (ja) 2006-11-22 2006-11-22 Soq基板およびsoq基板の製造方法
US11/984,184 US7790571B2 (en) 2006-11-22 2007-11-14 SOQ substrate and method of manufacturing SOQ substrate
EP07022103.1A EP1926139B1 (en) 2006-11-22 2007-11-14 SOQ substrate and method of manufacturing SOQ substrate
CN2007101864843A CN101188190B (zh) 2006-11-22 2007-11-22 Soq基板以及soq基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006315363A JP5249511B2 (ja) 2006-11-22 2006-11-22 Soq基板およびsoq基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008130884A true JP2008130884A (ja) 2008-06-05
JP5249511B2 JP5249511B2 (ja) 2013-07-31

Family

ID=39155509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006315363A Active JP5249511B2 (ja) 2006-11-22 2006-11-22 Soq基板およびsoq基板の製造方法

Country Status (4)

Country Link
US (1) US7790571B2 (ja)
EP (1) EP1926139B1 (ja)
JP (1) JP5249511B2 (ja)
CN (1) CN101188190B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146902A (ja) * 2011-01-14 2012-08-02 Mitsubishi Electric Corp 平面導波路型レーザ装置およびその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5143477B2 (ja) 2007-05-31 2013-02-13 信越化学工業株式会社 Soiウエーハの製造方法
JP4967842B2 (ja) * 2007-06-18 2012-07-04 セイコーエプソン株式会社 シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス
JP5248838B2 (ja) * 2007-10-25 2013-07-31 信越化学工業株式会社 半導体基板の製造方法
US7820527B2 (en) * 2008-02-20 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Cleave initiation using varying ion implant dose
CN102259829A (zh) * 2011-07-04 2011-11-30 上海先进半导体制造股份有限公司 隔离腔体及其制造方法
CN106489187B (zh) * 2014-07-10 2019-10-25 株式会社希克斯 半导体基板和半导体基板的制造方法
US20210216020A1 (en) * 2020-01-15 2021-07-15 Board Of Regents, The Univerity Of Texas System Rapid large-scale fabrication of metasurfaces with complex unit cells
JP7466961B1 (ja) 2023-05-29 2024-04-15 大 西田 連結具及び施工方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326883A (ja) * 1997-03-26 1998-12-08 Canon Inc 基板及びその作製方法
JPH1145840A (ja) * 1997-03-27 1999-02-16 Canon Inc 複合部材の分離方法、分離された部材、分離装置、半導体基体の作製方法および半導体基体
JPH11274018A (ja) * 1998-10-09 1999-10-08 Canon Inc 複合部材の分離方法および半導体基体の作製方法
JP2001291851A (ja) * 1996-11-15 2001-10-19 Canon Inc 半導体部材の製造方法
JP2004247610A (ja) * 2003-02-14 2004-09-02 Canon Inc 基板の製造方法
JP2005101630A (ja) * 1996-12-18 2005-04-14 Canon Inc 半導体部材の製造方法
JP2006210900A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57149301A (en) 1981-03-11 1982-09-14 Daiichi Togyo Kk Novel polysaccharide having coagulating property
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
CA2194653A1 (en) * 1997-01-08 1998-07-08 Junichi Matsushita Hydrogen heat treatment method of silicon wafers using a high-purity inert substitution gas
US6413874B1 (en) * 1997-12-26 2002-07-02 Canon Kabushiki Kaisha Method and apparatus for etching a semiconductor article and method of preparing a semiconductor article by using the same
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3395661B2 (ja) * 1998-07-07 2003-04-14 信越半導体株式会社 Soiウエーハの製造方法
AU6905000A (en) * 1999-08-10 2001-03-05 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
KR100730806B1 (ko) * 1999-10-14 2007-06-20 신에쯔 한도타이 가부시키가이샤 Soi웨이퍼의 제조방법 및 soi 웨이퍼
US7094667B1 (en) * 2000-12-28 2006-08-22 Bower Robert W Smooth thin film layers produced by low temperature hydrogen ion cut
JP2004063730A (ja) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法
EP2293326A3 (en) * 2004-06-10 2012-01-25 S.O.I.TEC Silicon on Insulator Technologies S.A. Method for manufacturing a SOI wafer
FR2881573B1 (fr) * 2005-01-31 2008-07-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291851A (ja) * 1996-11-15 2001-10-19 Canon Inc 半導体部材の製造方法
JP2005101630A (ja) * 1996-12-18 2005-04-14 Canon Inc 半導体部材の製造方法
JPH10326883A (ja) * 1997-03-26 1998-12-08 Canon Inc 基板及びその作製方法
JPH1145840A (ja) * 1997-03-27 1999-02-16 Canon Inc 複合部材の分離方法、分離された部材、分離装置、半導体基体の作製方法および半導体基体
JPH11274018A (ja) * 1998-10-09 1999-10-08 Canon Inc 複合部材の分離方法および半導体基体の作製方法
JP2004247610A (ja) * 2003-02-14 2004-09-02 Canon Inc 基板の製造方法
JP2006210900A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146902A (ja) * 2011-01-14 2012-08-02 Mitsubishi Electric Corp 平面導波路型レーザ装置およびその製造方法

Also Published As

Publication number Publication date
EP1926139B1 (en) 2013-10-23
CN101188190B (zh) 2012-08-08
US7790571B2 (en) 2010-09-07
JP5249511B2 (ja) 2013-07-31
EP1926139A2 (en) 2008-05-28
EP1926139A3 (en) 2011-05-04
US20080119028A1 (en) 2008-05-22
CN101188190A (zh) 2008-05-28

Similar Documents

Publication Publication Date Title
JP5249511B2 (ja) Soq基板およびsoq基板の製造方法
JP2007220782A (ja) Soi基板およびsoi基板の製造方法
JP2008153411A (ja) Soi基板の製造方法
US7977209B2 (en) Method for manufacturing SOI substrate
JP6070954B2 (ja) 補剛層を有するガラス上半導体基板及びその作製プロセス
JP5284576B2 (ja) 半導体基板の製造方法
TWI545614B (zh) 低溫下分離半導體層之方法
WO2007072632A1 (ja) Soi基板およびsoi基板の製造方法
TW200931507A (en) Semiconductor wafer re-use in an exfoliation process using heat treatment
JP2006210899A (ja) Soiウエーハの製造方法及びsoiウェーハ
KR101384845B1 (ko) 반도체 기판의 제조 방법
WO2003079447A1 (fr) Procede de production de plaquettes par collage
JP5064693B2 (ja) Soi基板の製造方法
JP4720163B2 (ja) Soiウェーハの製造方法
JP4720164B2 (ja) Soiウェーハの製造方法
JP5019852B2 (ja) 歪シリコン基板の製造方法
JP2016508291A (ja) 多層半導体デバイス作製時の低温層転写方法
JP2008263010A (ja) Soi基板の製造方法
WO2010137683A1 (ja) Soi基板の製造方法
JP2009295667A (ja) 貼り合わせウェーハの製造方法
JP2009246320A (ja) Soi基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130131

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130412

R150 Certificate of patent or registration of utility model

Ref document number: 5249511

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3