CN106489187B - 半导体基板和半导体基板的制造方法 - Google Patents

半导体基板和半导体基板的制造方法 Download PDF

Info

Publication number
CN106489187B
CN106489187B CN201580037757.0A CN201580037757A CN106489187B CN 106489187 B CN106489187 B CN 106489187B CN 201580037757 A CN201580037757 A CN 201580037757A CN 106489187 B CN106489187 B CN 106489187B
Authority
CN
China
Prior art keywords
semiconductor layer
impurity
semiconductor substrate
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580037757.0A
Other languages
English (en)
Other versions
CN106489187A (zh
Inventor
今冈功
小林元树
内田英次
八木邦明
河原孝光
八田直记
南章行
坂田丰和
牧野友厚
加藤光治
Original Assignee
Kiyo Katashi
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kiyo Katashi filed Critical Kiyo Katashi
Publication of CN106489187A publication Critical patent/CN106489187A/zh
Application granted granted Critical
Publication of CN106489187B publication Critical patent/CN106489187B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种能够提高具备彼此相接的第1和第2半导体层的半导体基板电特性的半导体基板制造方法等。具备照射工序，其在真空中对第1半导体层的表面照射第1杂质，并且在真空中对第2半导体层的表面照射第1杂质。具备接合工序，其在进行了照射工序的真空中，将第1半导体层的表面和第2半导体层的表面接合，生成具有接合界面的半导体基板。具备热处理工序，其对接合工序中所生成的半导体基板进行热处理。第1杂质为不使第1半导体层和第2半导体层产生载流子的非活性的杂质。热处理以第1半导体层和第2半导体层中所含的第1杂质的深度方向的浓度分布的幅度与实施热处理前相比实施后变窄的方式进行。

Description

半导体基板和半导体基板的制造方法
技术领域
本申请主张基于在2014年7月10日申请的日本专利申请第2014－142353号和在2014年8月29日申请的日本专利申请第2014－189416号的优先权。该申请的全部内容作为参考援引于本说明书中。本说明书中，公开了涉及半导体基板的制造方法等的技术，能够提高具备彼此相接的第1和第2半导体层的半导体基板的电特性。
背景技术
在日本特表2004－503942号公报中公开了一种在多晶碳化硅上具有单晶碳化硅的活性层的基板的制造方法。该制造方法中，在多晶碳化硅支承体上蒸镀非晶材料层(非晶硅)。然后，将多晶碳化硅支承体和单晶碳化硅基板叠合，通过直接键合进行一体化。应予说明，作为相关的技术，已知非专利文献1的技术。
非专利文献1：JOURNAL OF APPLIED PHYSICS 113,203512(2013)Fast atombeam-activated n-Si/n-GaAs wafer bonding with high interfacial transparencyand electrical conductivity(S.Essig,O.Moutanabbir,Wekkeli,Nahme,Oliva,W.Bett,and F.Dimroth)
发明内容
在基板彼此的接合界面，有时产生非欧姆导电特性。于是，在制作以横切接合界面的方式形成电流路径的器件的情况下，对器件特性造成影响，故不优选。
本说明书中公开了一种半导体基板的制造方法。该半导体基板的制造方法是具备第1半导体层和与第1半导体层相接的第2半导体层的半导体基板的制造方法。该半导体基板的制造方法具备照射工序，所述照射工序是在真空中对第1半导体层的表面照射1种以上的第1杂质，并且在真空中对第2半导体层的表面照射1种以上的第1杂质。另外，具备接合工序，所述接合工序是在进行了照射工序的真空中，将第1半导体层的表面和第2半导体层的表面接合，生成具有接合界面的半导体基板。另外，具备热处理工序，所述热处理工序是对接合工序中所生成的半导体基板进行热处理。第1杂质为不使第1半导体层和第2半导体层产生载流子的非活性的杂质。热处理以第1半导体层和第2半导体层中所含的第1杂质的深度方向的浓度分布的幅度与实施热处理前相比实施后变窄的方式进行。
通过照射工序，在第1半导体层的表面附近和第2半导体层的表面附近打入第1杂质。于是，由于所打入的第1杂质存在于第1半导体层与第2半导体层的接合界面附近，从而有时在横切接合界面的电流路径产生非欧姆导电特性。上述方法能够使第1半导体层和第2半导体层中所含的第1杂质的深度方向的浓度分布的幅度变窄。由此，在横切接合界面的电流路径上，能够缩短第1杂质存在的路径的距离，因此，能够抑制非欧姆导电特性的显现。
根据本说明书中所公开的技术，能够提供一种使具备彼此相接的第1和第2半导体层的半导体基板的电特性提高的技术。
附图说明
图1是表示接合基板的制造方法的流程图。
图2是接合基板的立体图。
图3是接合基板的照射工序的说明图。
图4是接合基板的热处理工序前的接合界面附近的部分放大图。
图5是V－V部分的截面图。
图6是接合基板的热处理工序后的接合界面附近的部分放大图。
图7是VII－VII部分的截面图。
图8是电子势垒的说明图。
图9是表示界面特性的测量结果的图。
图10是表示包含剥离工序的接合基板的制造方法的图。
具体实施方式
以下，记载本说明书中公开的实施例的几个技术特征。应予说明，以下记载的事项各自单独具有技术上的有用性。
(特征1)热处理可以以第1半导体层和第2半导体层内的第1杂质的面内方向的浓度不均与实施热处理前相比实施后变大的方式进行。第1杂质的浓度低的区域能够抑制非欧姆导电特性。而且，上述方法能够在接合界面的面内使第1杂质的浓度高的区域和低的区域混合存在地形成。由此，能够抑制横切接合界面的电流路径的非欧姆导电特性的显现。
(特征2)使第1半导体层和第2半导体层产生载流子的第2杂质可以在第1半导体层和第2半导体层内存在于第1杂质存在的区域。上述方法能够在第1杂质存在的区域产生载流子。由此，能够抑制横切接合界面的电流路径的非欧姆导电特性的显现。
(特征3)可以进一步具备将第2杂质从第1半导体层的表面和第2半导体层的表面导入的第1杂质导入工序。第1杂质导入工序可以比接合工序更靠前地进行。上述方法能够使向第1半导体层的第2杂质的导入条件和向第2半导体层的第2杂质的导入条件不同。即，第1半导体层和第2半导体层能够分别适当地控制第2杂质的掺杂量。
(特征4)第1杂质导入工序可以使用热扩散法。热扩散法在其原理上能够在第1和第2半导体层的表面使第2杂质的浓度最大。由此，能够使第2杂质以高浓度存在于接合界面的附近区域。
(特征5)照射工序可以对第1半导体层的表面和第2半导体层的表面进一步照射第2杂质。由此，通过打入第2杂质的工序，也能够将第1半导体层的表面和第2半导体层的表面活性化。
(特征6)可以进一步具备从通过接合工序生成的半导体基板的第1半导体层的与接合界面相反侧的面注入第2杂质的第2杂质导入工序。
第2杂质导入工序中，第2杂质的至少一部分可以越过接合界面地注入于第2半导体层。上述方法能够以第2杂质的至少一部分通过接合界面的方式打入第2杂质。由此，能够使接合界面的附近产生载流子。
(特征7)第1杂质的第1和第2半导体层内的存在范围可以包含在第2杂质的第1和第2半导体层内的存在范围内。由此，可以使载流子存在于第1杂质存在的区域。
(特征8)第1半导体层和第2半导体层可以为使第1半导体层和第2半导体层产生载流子的第2杂质同样地扩散的半导体层。由此，能够使第1杂质存在的区域产生载流子。
(特征9)第1半导体层和第2半导体层的组合可以为3C－SiC单晶、4H－SiC单晶、6H－SiC单晶、SiC多晶中的任意2个的组合。
(特征10)热处理工序中进行的热处理的最高温度可以为1500℃以上。
(特征11)第1杂质可以包含氩(Ar)、氖(Ne)、氙(Xe)中的任一者。
(特征12)第2杂质可以包含氮(N)、磷(P)中的任一者。
实施例
＜接合基板的构成＞
图2示出本实施例的接合基板10的立体图。接合基板10呈大致圆盘状地形成。接合基板10具备配置于下侧的支承基板11和贴合于支承基板11的上表面的单晶层13。单晶层13例如可以利用化合物半导体(例：6H－SiC、4H－SiC、GaN、AlN)的单晶形成。另外，例如可以利用单元素半导体(例：Si、C)的单晶形成。
支承基板11可以使用各种材料。支承基板11优选对用于单晶层13的各种热工艺具有耐性。另外，支承基板11优选为与单晶层13的热膨胀系数之差小的材料。例如，单晶层13使用SiC时，支承基板11可以使用单晶SiC、多晶SiC、单晶Si、多晶Si、蓝宝石、GaN、碳等。多晶SiC中可以混合存在各种多型、面方位的SiC晶体。上述各种多型、面方位混合存在的多晶SiC能够在不进行精确的温度控制的情况下制造，因此，能够减少制造支承基板11的成本。支承基板11的厚度TT1只要以可得到能够耐受后工序加工的机械强度的方式决定即可。例如支承基板11的直径为100(mm)时，厚度TT1可以为100(μm)左右。
＜接合基板的制造方法＞
使用图1和图3对本实施例的接合基板10的制造方法进行说明。本实施例中，作为例子，对支承基板11为多晶SiC、单晶层13为单晶4H－SiC的情况进行说明。
首先，准备支承基板11和单晶层13。将支承基板11和单晶层13的表面平坦化。平坦化可以通过磨削、切削进行，也可以通过CMP法进行。
步骤S1中，进行杂质导入工序。杂质导入工序中，对杂质的离子进行加速，打入支承基板11的表面和单晶层13的表面。杂质为使支承基板11和单晶层13产生载流子的元素。作为杂质的一个例子，可以举出磷(P)、砷(As)、硼(B)、氮(N)等。应予说明，优选使用成为n型载流子的杂质(例：氮(N)、磷(P)、砷(As))。杂质导入工序中，以在支承基板11、单晶层13的表面杂质浓度达到最大的方式设定加速能量、入射角度等各种参数。另外，也可以以接合界面的杂质浓度为1×1019/cm3以上(优选为1×1020cm3以上)的方式设定各种参数。例如，通过使用较低的加速能量(数十keV以下)进行极浅的打入，从而以杂质浓度在表面达到最大的方式进行控制。另外，例如可以通过使用改变加速能量进行多次打入的多级打入，以杂质浓度在表面达到最大的方式进行控制。
另外，可以使向支承基板11的表面的打入条件和向单晶层13的表面的打入条件不同。离子打入中，相对于晶轴的打入角度对杂质浓度分布造成大的影响。因此，对具有各种晶轴的多晶的支承基板11和具有单一晶轴的单晶层13，有时不适合使用相同的打入条件。
步骤S2中，进行照射工序。照射工序是对支承基板11的表面进行改性而形成非晶层11b，并且对单晶层13的表面进行改性而形成非晶层13b的工序。非晶层是指成为原子不具有晶体结构这样的规则性的状态的层。
如图3所示，将单晶层13和支承基板11设置于腔室101内。接着，进行单晶层13与支承基板11的相对位置的对位。以后述的接合工序中两基板能够以正确的位置关系接触的方式进行对位。接着，使腔室101内成为真空状态。腔室101内的真空度例如为1×10－4～1×10－6(Pa)左右。
接着，在支承基板11的表面11a和单晶层13的表面13a使用FAB枪(高速原子束：Fast Atom Beam)102照射氩的中性原子束。对表面11a的整个面和表面13a的整个面均匀地照射氩的中性原子束。例如，可以一边使氩的中性原子束以具有重叠部分的方式进行扫描一边对表面11a和表面13a的整个面进行照射。由此，能够除去表面11a和13a的氧化膜、吸附层而露出键合端。将该状态称为活性状态。另外，照射工序为在真空中的处理，因此，表面11a和13a能够不被氧化等而保持活性状态。另外，照射工序中，能够将表面11a和13a的晶体结构在距表面一定的深度破坏。其结果，能够在基板表面形成含有Si和C的非晶层11b和13b。另外，非晶层11b和13b成为打入有氩原子的状态。应予说明，半导体中，非活性的氩对载流子没有贡献，因此，可以为必要最小限的打入量。
步骤S3中，进行接合工序。接合工序中，使支承基板11的表面11a和单晶层13的表面13a在腔室101内、在真空中接触。由此，存在于活性状态的表面的键合端彼此结合，能够将支承基板11和单晶层13接合。
步骤S4中，进行热处理工序。热处理工序中，在非晶层11b和13b接触的状态下对支承基板11和单晶层13进行热处理。热处理工序使用炉子实施。热处理工序可以在腔室101内在减压下进行，也可以在腔室101以外的其它炉内进行。
热处理工序中，将支承基板11和单晶层13加热至规定温度。规定温度可以根据接合基板10的材料来决定。例如，使用SiC时，可以加热至1500℃以上(优选为1700℃左右)。由此，能够使非晶层11b和13b具有流动性。有时在非晶层11b与13b的接触面形成有空间。非晶层11b、13b的表面粗糙度越大，所形成的空间的体积越大。在此，通过进行热处理工序，能够使形成非晶层11b和13b的原子流动，因此，能够填埋形成于非晶层11b与13b的接触面的空间。
另外，通过热处理工序，能够使非晶层11b和13b从原子排列没有规则性的状态向原子排列具有规则性的状态进行再结晶化。再结晶化完成时，非晶层11b和13b消失，形成单晶层13和支承基板11直接接合的接合基板10。
认为上述再结晶化从结晶附近进行到贴合界面。该再结晶化的过程中，成为载流子的原子(氮、磷等)被引入到SiC结晶内，但非活性原子的氩原子不被引入到SiC结晶内。因此，伴随再结晶化的进行，氩原子从结晶区域被排斥。再结晶化完成时，非晶层11b和13b消失，形成支承基板11和单晶层13直接接合的接合基板10。但是，预测在再结晶化的过程中，成为载流子的原子(氮、磷等)在结晶内分散，氩在界面偏析。
另外，通过热处理工序，支承基板11和单晶层13的贴合变牢固。另外，通过热处理工序，成为n型载流子的原子(例：氮、磷)成为高浓度n型载流子。
＜氩的浓度分布＞
使用图4～图7对热处理工序的前后的氩的浓度分布的变化进行详细地说明。应予说明，图4和图6中，以空心的圆圈模拟地表示氩原子，以黑色的圆圈模拟地表示磷原子。另外，图4和图6中，模拟地呈网眼状地记载SiC多晶的晶界。另外，图5和图7中，为了使图面简单易懂，仅示出氩原子(空白的圆圈)。图4(A)是热处理工序(步骤S4)前的接合基板10的接合界面附近的部分放大图。图4(B)是磷的浓度分布。图4(C)是氩的浓度分布。图4(B)和图4(C)中，纵轴表示距接合界面12的距离，横轴表示杂质浓度。即，图4(B)表示图4(A)的黑色的圆圈的分布，图4(C)表示图4(A)的空白的圆圈的分布。图5是图4的V－V部分的截面图。即，图5是从与接合基板10垂直的方向观察非晶层11b的表面的图。图6(A)是热处理工序后的与图4(A)相同部分的部分放大图。图6(B)是磷的浓度分布。图6(C)是氩的浓度分布。图7是热处理工序后的与图5相同部分的截面图。
对热处理工序前的氩的浓度分布进行说明。如图4(A)所示，接合基板10中，将支承基板11的表面破坏而形成的非晶层11b和将单晶层13的表面破坏而形成的非晶层13b接触。如图4(A)所示，通过步骤S2的照射工序在非晶层11b和13b内注入氩原子。在热处理工序前，氩原子的深度方向(即，图4(A)的上下方向)的浓度分布P1(参照图4(C))为遵循高斯分布的状态。因此，非晶层11b和13b中，是氩原子在其深度方向整体分散的状态。另外，如图5所示，在热处理工序前，观察非晶层11b的表面时的氩原子的面内浓度分布均匀。换言之，在热处理工序前，氩原子的面内密度是一定的。这是因为步骤S2中，对支承基板11的表面和单晶层13的表面均匀地照射氩的中性原子束所致。
接着，对热处理工序后的氩的浓度分布进行说明。热处理工序(步骤S4)中，通过使用炉子的热处理对接合基板10整体进行加热。
对非晶层11b和13b进行热处理时，能够使非晶层11b和13b从原子排列没有规则性的状态向原子排列具有规则性的状态进行再结晶化。非晶层13b的再结晶化以从非晶层13b与单晶层13的界面F1(参照图4(A))向非晶层13b的内部侧(即，图4(A)的下侧。参照箭头Y1)，成为模仿单晶层13的晶体结构(单晶SiC)的原子排列的方式进行。另外，非晶层11b的再结晶化以从非晶层11b与支承基板11的界面F2(参照图4(A))向非晶层11b的内部侧(即，图4(A)的上侧。参照箭头Y2)，成为模仿支承基板11的晶体结构(多晶SiC)的原子排列的方式进行。因此，再结晶化完成时，如图6(A)所示，非晶层11b和13b消失，形成单晶层13和支承基板11直接接合的接合基板10。非晶层11b和13b成为一体而进行再结晶化，因此，能够使单晶层13和支承基板11通过共价键牢固地接合。
另外，氩为不被引入到SiC的晶格的原子。因此，氩原子随着非晶层13b的再结晶化进行而迁移到未进行再结晶化的区域。即，向图4(A)的箭头Y1方向迁移。而且，若氩原子到达接合界面12的附近的区域，则被固定于接合界面12的附近的区域。同样地，非晶层11b内的氩原子未被引入到结晶内部，因此，伴随非晶层11b的再结晶化进行而迁移到未进行再结晶化的区域。即，向图4(A)的箭头Y2方向迁移。而且，若氩原子到达接合界面12的附近的区域，则被固定于接合界面12的附近的区域。其结果，非晶层11b和13b的再结晶化完成时，如图6(A)所示，氩原子在支承基板11与单晶层13的接合界面12的附近凝聚。
因此，热处理工序后的氩的浓度分布成为浓度分布P11(参照图6(C))。而且，热处理工序后的浓度分布P11(参照图6(C))的幅度W2与热处理工序前的浓度分布P1(参照图4(C))的幅度W1相比，变小。即，通过实施本说明书中记载的热处理工序(步骤S4)，能够使支承基板11和单晶层13中所含的氩的深度方向的浓度分布的幅度变窄。
另外，图7示出对热处理工序后的支承基板11的表面进行观察时的氩原子的面内浓度分布。可知因氩原子迁移到面内方向并部分地凝聚，形成岛状、线状的凝聚部分。即，通过实施本说明书中所记载的热处理工序(步骤S4)，能够使支承基板11和单晶层13内的氩的面内方向的浓度不均比热处理工序前(参照图5)大。
＜氩浓度分布的分析＞
对通过本说明书中所记载的接合方法制作的接合基板10的支承基板11与单晶层13的接合界面附近的氩浓度分布进行了分析。分析中所使用的接合基板10中，支承基板11为多晶SiC，单晶层13为单晶的4H－SiC。杂质导入工序(步骤S1)中，以10(keV)的入射能量在60(sec)间照射磷原子。照射工序(步骤S2)中，以1.8(keV)的入射能量在60(sec)间照射氩原子。热处理工序(步骤S4)中，最高温度为1700℃。另外，在热处理工序的前后测定横切接合界面12的电流路径的电特性，结果发现在热处理工序后，能够抑制非欧姆导电特性的显现。
对本接合基板进行了基于能量分散型X射线光谱法(EDX)的氩浓度分析。元素分析装置为NORAN制的VOYAGERIII M3100。射束直径约为1纳米，考虑到试样中的射束的扩展，本分析的空间分辨率为2纳米。另外，幅度W1和W2可以通过测定打入的氩的90％存在的区域的幅度来求得。
热处理工序前的浓度分布P1的幅度W1约为4纳米。另外，热处理工序后的浓度分布P11的幅度W2约为作为本分析的空间分辨率的2纳米。即，可知通过使氩的浓度分布的幅度缩窄至约2纳米以下，能够抑制非欧姆导电特性的显现。
另外，对氩的面内方向的浓度不均进行了测定。在接合界面12附近部的截面(参照图6(A))，改变位置对接合界面12的氩的浓度测定足够的数量。测定范围约为200纳米。而且，作为测定的氩浓度的不均，求出最大值与最小值的浓度比(最大值/最小值)。另外，在热处理工序的前后，测定浓度差。在热处理工序前，浓度不均为1.3～1.5。与此相对，在热处理工序后，浓度不均增加至9.1。即，发现通过使氩浓度的最小值与最大值的浓度比所示的浓度不均约为2倍以上(优选约为9倍以上)，能够抑制非欧姆导电特性的显现。
＜效果＞
照射工序(步骤S2)中，在支承基板11的表面附近和单晶层13的表面附近打入氩。于是，对于通过接合工序(步骤S3)生成的接合基板10，在接合界面12的附近存在具有浓度分布P1(参照图4(C))的氩。若氩存在于接合界面12的附近，则有时在横切接合界面12的电流路径产生非欧姆导电特性。在此，通过实施本说明书中所记载的热处理工序(步骤S4)，能够使氩的浓度分布的幅度从幅度W1(图4(C)参照)向幅度W2(图6(C)参照)变窄。由此，在横切接合界面12的电流路径上，能够缩短氩存在的路径的距离。另外，通过使起因于由氩集中于界面附近而产生缺陷的能级的存在区域变窄，还可得到容易产生由高浓度n型层诱发的隧道现象的效果。其结果，能够抑制非欧姆导电特性的显现。
通过实施本说明书中所记载的热处理工序(步骤S4)，如图6所示，能够以氩的浓度分布P11的存在范围(参照图6(C))包含在磷的浓度分布P12的存在范围(参照图6(B))内的方式进行控制。通过本申请申请人等的实验等，发现若在氩的周围存在磷等产生载流子的杂质，则在横切接合界面12的电流路径上，能够抑制非欧姆导电特性的显现。该现象的模型尚未明确。但是，认为是以下的模型：在接合界面12形成能量势垒和因氩的存在而产生的能级，因此，显现非欧姆导电特性。因此，通过使接合界面12的附近产生载流子，减小能量势垒的幅度，从而能够得到隧道效应。即，能够通过高浓度n型载流子对非欧姆导电特性产生之处进行抑制。由此，能够抑制非欧姆导电特性的显现。
而且，本发明能够赋予以下的效果。通过实施本说明书中所记载的热处理工序(步骤S4)，使氩原子迁移到面内方向并部分地凝聚，由此能够形成岛状、线状的凝聚部分(参照图7)。由此，能够在接合界面12的面内以混合存在的形式形成氩的浓度高的区域(即，凝聚部分)和低区域(例：图7的区域A1)。氩的浓度低的区域能够抑制非欧姆导电特性。因此，通过使氩的浓度低的区域混合存在，能够在横切接合界面12的电流路径整体中抑制非欧姆导电特性的显现。即，可以使用氩的浓度低的区域作为用于抑制非欧姆导电特性的显现的电流路径。
从其它方面对通过本说明书中所公开的技术得到的效果进行说明。作为在接合界面12产生非欧姆特性的电特性的原因，可以举出因半导体层彼此的带隙电压幅度之差而产生的非欧姆特性的电特性。如图8所示，认为量子力学上存在电子势垒。图8的事例中，示出支承基板11为n型的3C面方位主体的SiC多晶、禁带电位幅度为2.2V的情况。另外，示出单晶层13为4H面方位的SiC单晶、禁带电位幅度为3.2V的情况。认为由于4H与3C的禁带的电位幅度之差、因存在于界面的氩而产生的能级、接合界面的不匹配等，在接合界面12和其附近区域产生这样的电位势垒。而且，本说明书中所公开的技术中能够通过FAB枪而在必然存在的非活性的氩等杂质的界面附近存在区域，使产生n型高浓度载流子的杂质(例：磷、氮)存在。由此，能够诱发隧道现象而产生非欧姆特性的改善。另外，通过在照射氩的真空室内，在氩照射之前或之后照射磷、氮这样的极简单的工序流程，能够产生n型高浓度载流子。
图9示出实际的界面特性的测量结果。测定对象为通过本说明书中记载的接合方法接合的4H－SiC单晶层23(对应于单晶层13)和多晶SiC基板24(对应于支承基板11)。4H－SiC单晶层23具备表面电极21。多晶SiC基板24具备背面电极22。图9是表面电极21与背面电极22之间的V－I曲线。由图9可知，可得到欧姆导电特性。
以上，对本发明的实施例详细地进行了说明，但这些仅为例示，并不限定权利要求范围。权利要求范围中记载的技术包含对以上例示的具体例进行各种变形、变更的情况。
＜第1变形例＞
杂质导入工序可以在接合工序(步骤S3)之后进行。此时，只要将杂质的离子从单晶层13的与接合界面12相反侧的面侧(即，图4(A)的箭头Y3侧)打入即可。杂质导入工序中，只要以打入的杂质的至少一部分越过接合界面12而注入于支承基板11的方式设定加速能量、入射角度等各种的参数即可。另外，只要以在接合界面12附近杂质浓度达到最大的方式设定与打入有关的各种参数即可。例如，可以通过使用改变加速能量进行多次打的多级打入，以杂质浓度在接合界面12附近达到最大的方式进行控制。
＜第2变形例＞
使支承基板11和单晶层13产生载流子的杂质并不限于通过杂质导入工序导入的形态。通过使用预先导入有杂质的支承基板11和单晶层13，可以省略杂质导入工序。本实施方式中，只要使用高浓度地掺杂有氮、磷等的n型的支承基板11和单晶层13即可。另外，预先掺杂于基板的杂质的浓度只要为杂质导入工序中导入的接合界面的杂质浓度以上即可。本实施方式中，使用掺杂有1×1019/cm3以上的氮或磷的n型的支承基板11和单晶层13即可。
另外，可以对预先掺杂有杂质的支承基板11和单晶层13进行杂质导入工序。对此时的具体的事例进行说明。准备掺杂有氮、磷等的n型的支承基板11和单晶层13。若从杂质导入工序(步骤S1)实施至热处理工序(步骤S4)，则可得到图6所示那样的浓度分布。成为n型载流子的杂质(例：氮、磷)的浓度分布P12(参照图6(B))的幅度从接合界面12到两侧分别为4纳米。另外，氩的浓度分布P11的幅度从接合界面12到两侧分别为2纳米。此时，只要n型载流子的浓度为例如1020/cm3以上，则即使在接合界面12具有电子势垒，也能够充分地得到隧道效应。另外，作为非活性的杂质的氩在作为n型半导体的支承基板11和单晶层13中形成晶体缺陷的能级。由于缺陷能级作为载流子的寿命扼杀剂起作用，因此，载流子的迁移率降低。在此，通过在氩的存在范围存在成为n型载流子的杂质(例：氮、磷)，能够缓和晶体缺陷的能级的影响。另外，因界面不匹配所致的界面能级的影响也能够通过成为n型载流子的杂质的存在而得到缓和。
＜第3变形例＞
照射工序(步骤S2)中，将表面活性化的方法并不限于照射氩的中性原子束的方法。也可以为不易被引入到半导体的晶格且通过FAB枪的照射将半导体层的表面活性化的效力高的杂质。另外，也可以为不易成为载流子且通过FAB枪的照射将半导体层的表面活性化的效力高的杂质。例如可以照射氖(Ne)、氙(Xe)等稀有气体的原子束。另外，例如也可以为注入He、氢、Ar、Si、C等的原子或分子或离子等的方法。另外，照射工序(步骤S2)中，也可以照射产生载流子的杂质原子的离子。本说明书的实施例中，照射工序中，可以进一步照射氮、磷等的离子。应予说明，照射工序中，优选照射氮。由此，还能够使将支承基板11和单晶层13的表面活性化的处理作为将氮、磷等打入支承基板11和单晶层13的处理发挥作用。因此，可以省略杂质导入工序(步骤S1)，能够实现工序数的削减。另外，用于将表面活性化的装置并不限于FAB枪，可以使用离子枪等各种装置。
＜第4变形例＞
杂质导入工序(步骤S1)中使用的方法并不限于离子打入。例如可以使用热扩散法。热扩散法具有在使磷等杂质高浓度地存在于支承基板11、单晶层13的表面的基础上进行加热这样的原理。因此，能够在支承基板11、单晶层13的表面使磷等的杂质浓度最大化。另外，与使用离子打入法的情况相比，能够使杂质的浓度分布的幅度变窄。由此，能够形成具有与能够通过隧道效应穿过的能量势垒的幅度(数纳米左右)对应的幅度的杂质的浓度分布。应予说明，导入杂质的半导体材料为SiC时，杂质导入工序中可以使用热扩散法。SiC的杂质的热扩散系数非常小，因此，优选在1700～2000℃左右的高温下进行热扩散。由此，能够进行可显现隧道效应的数纳米左右的扩散。
＜第5变形例＞
如图1所示，可以在杂质导入工序(步骤S1)之前进行蚀刻工序(步骤S0)。蚀刻工序的内容可以与上述的照射工序(步骤S2)的内容同样。即，蚀刻工序中，在真空状态的腔室101内设置支承基板11和单晶层13。然后，对支承基板11和单晶层13的表面照射氩的中性原子束。由此，能够将支承基板11和单晶层13的表面有力地蚀刻，因此，能够可靠地除去氧化膜等。然后，在腔室101进行杂质导入工序(步骤S1)和照射工序(步骤S2)即可。作为蚀刻工序的条件的一个例子，可以举出以1.8(keV)的入射能量在10(sec)间照射氩原子的条件。
＜第6变形例＞
杂质导入工序中，可以将成为n型载流子的杂质仅打入于单晶层13的表面，不打入于支承基板11的表面。例如，支承基板11为进行有低电阻化处理的多晶SiC时，可以省略将成为n型载流子的杂质向支承基板11的表面打入。作为低电阻化处理的多晶SiC的一个例子，可以举出预先导入有杂质的多晶SiC。
＜第7变形例＞
也可以将本说明书中记载的制造流程应用于被称为Smart cut(注册商标)的方法。使用图10进行说明。
图10(A)是表示支承基板11和单晶层13的接合前的状态的截面图。单晶层13在接合面的深度0.5μm的位置预先形成有氢注入层28。图10(B)中，实施至本说明书中记载的接合工序(步骤3)。图10(C)中，实施本说明书中记载的热处理工序(步骤4)。由此，通过加热至1000℃以上的高温度状态，能够以氢注入层28分离单晶层13。其结果，能够形成支承基板11上接合了0.5μm的厚度的薄单晶层131的结构。应予说明，单晶层13可以进行再利用。图10(D)中，在薄的单晶层131上外延生长必要厚度的SiC单晶层。由此，形成外延层132。该外延层132成为各种元件的形成区域。为了形成各种元件所需的外延层132的厚度大致为10μm。
＜其它变形例＞
单晶层13并不限于4H－SiC的单晶。可以使用3C－SiC、6H－SiC等各种多型的单晶SiC作为单晶层13。
支承基板11所使用的材料并不限于多晶SiC。只要是对应用于单晶层13的各种热工艺具有耐性的材料，就可以是任何材料。
本说明书或附图中说明的技术要素以单独或通过各种组合来发挥技术上的有用性，并不限定于申请时权利要求所记载的组合。另外，本说明书或附图例示的技术能够同时实现多个目的，而实现其中一个目的本身具有技术上的有用性。
单晶层13为第1半导体层的一个例子。支承基板11为第2半导体层的一个例子。氩为第1杂质的一个例子。氮和磷为第2杂质的一个例子。
符号说明
10：接合基板、11：支承基板、12：接合界面、13：单晶层、101：腔室、102：FAB枪、P1和P2和P11和P12：浓度分布

Claims (19)

1.一种半导体基板的制造方法，是具备第1半导体层和与所述第1半导体层相接的第2半导体层的半导体基板的制造方法，其特征在于，具备如下工序：
照射工序，在真空中对所述第1半导体层的表面照射1种以上的第1杂质，并且在真空中对所述第2半导体层的表面照射所述1种以上的第1杂质；
接合工序，在进行了所述照射工序的真空中，将所述第1半导体层的表面和所述第2半导体层的表面接合，生成具有接合界面的半导体基板；以及
热处理工序，对所述接合工序中所生成的所述半导体基板进行热处理，
所述第1杂质为不使所述第1半导体层和所述第2半导体层产生载流子的非活性的杂质，
所述热处理以所述第1半导体层和所述第2半导体层的所述接合界面的附近的区域进行再结晶化的方式进行，
所述接合界面的附近的区域所含的所述第1杂质的深度方向的浓度分布的幅度与实施所述热处理前相比实施后变窄。
2.根据权利要求1所述的半导体基板的制造方法,其特征在于，所述热处理以所述接合界面的附近的区域内的所述第1杂质的面内方向的浓度不均与实施所述热处理前相比实施后变大的方式进行。
3.根据权利要求1所述的半导体基板的制造方法，其特征在于，使所述第1半导体层和第2半导体层产生载流子的第2杂质存在于所述第1半导体层和所述第2半导体层内的所述第1杂质存在的区域。
4.根据权利要求3所述的半导体基板的制造方法，其特征在于，进一步具备对所述第1半导体层的表面和所述第2半导体层的表面的至少一方导入所述第2杂质的第1杂质导入工序，
所述第1杂质导入工序在所述接合工序更之前进行。
5.根据权利要求4所述的半导体基板的制造方法，其特征在于，所述第1杂质导入工序使用热扩散法。
6.根据权利要求3所述的半导体基板的制造方法，其特征在于，所述照射工序是还对所述第1半导体层的表面和所述第2半导体层的表面的至少一方照射所述第2杂质。
7.根据权利要求6所述的半导体基板的制造方法，其特征在于，进一步具备从通过所述接合工序生成的所述半导体基板的所述第1半导体层的与所述接合界面相反侧的面注入所述第2杂质的第2杂质导入工序，
所述第2杂质导入工序中，所述第2杂质的至少一部分越过所述接合界面而注入到所述第2半导体层。
8.根据权利要求3所述的半导体基板的制造方法，其特征在于，所述第1杂质在所述第1和所述第2半导体层内的存在范围包含在所述第2杂质在所述第1和所述第2半导体层内的存在范围内。
9.根据权利要求1所述的半导体基板的制造方法，其特征在于，所述第1半导体层和所述第2半导体层是使所述第1半导体层和第2半导体层产生载流子的第2杂质同样地扩散的半导体层。
10.根据权利要求1所述的半导体基板的制造方法，其特征在于，所述第1半导体层和所述第2半导体层的组合为3C－SiC单晶、4H－SiC单晶、6H－SiC单晶、SiC多晶中的任意2个的组合。
11.根据权利要求10所述的半导体基板的制造方法，其特征在于，所述热处理工序中进行的热处理的最高温度为1500℃以上。
12.根据权利要求1所述的半导体基板的制造方法，其特征在于，所述第1杂质包含氩Ar、氖Ne、氙Xe中的任一者。
13.根据权利要求3所述的半导体基板的制造方法，其特征在于，所述第2杂质包含氮(N)、磷(P)中的至少任一者。
14.一种半导体基板，是具备第1半导体层和与所述第1半导体层相接的第2半导体层的半导体基板，其特征在于，
在所述第1半导体层和所述第2半导体层导入有不使所述第1半导体层和所述第2半导体层产生载流子的非活性的第1杂质以及使所述第1半导体层和第2半导体层产生载流子的第2杂质，
所述第2杂质分布的区域距所述第1半导体层和所述第2半导体层的界面的深度比所述第1杂质分布的区域距所述界面的深度更大，
在所述第1杂质分布的区域内且距所述界面2纳米以内的区域存在所述第1杂质的90％以上。
15.根据权利要求14所述的半导体基板，其特征在于，所述第1半导体层和所述第2半导体层的界面内的所述第1杂质的面内方向的浓度的、以200纳米的测定范围测定的最大值与最小值的浓度比为2倍以上。
16.根据权利要求15所述的半导体基板，其特征在于，具备所述第1杂质在面内方向凝聚的区域，
通过所述凝聚产生所述第1杂质的面内方向的浓度的最小值与最大值之差。
17.根据权利要求14所述的半导体基板，其特征在于，所述第2杂质包含氮N、磷P中的至少任一者。
18.根据权利要求14所述的半导体基板，其特征在于，所述第1半导体层和所述第2半导体层的组合为3C－SiC单晶、4H－SiC单晶、6H－SiC单晶、SiC多晶中的任意2个的组合。
19.根据权利要求14所述的半导体基板，其特征在于，所述第1杂质包含氩Ar、氖Ne、氙Xe中的任一者。
CN201580037757.0A 2014-07-10 2015-07-09 半导体基板和半导体基板的制造方法 Active CN106489187B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014142353 2014-07-10
JP2014-142353 2014-07-10
JP2014189416 2014-08-29
JP2014-189416 2014-08-29
PCT/JP2015/069792 WO2016006663A1 (ja) 2014-07-10 2015-07-09 半導体基板および半導体基板の製造方法

Publications (2)

Publication Number Publication Date
CN106489187A CN106489187A (zh) 2017-03-08
CN106489187B true CN106489187B (zh) 2019-10-25

Family

ID=55064291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580037757.0A Active CN106489187B (zh) 2014-07-10 2015-07-09 半导体基板和半导体基板的制造方法

Country Status (6)

Country Link
US (1) US9773678B2 (zh)
EP (1) EP3168862B1 (zh)
JP (1) JP6206786B2 (zh)
KR (1) KR101938755B1 (zh)
CN (1) CN106489187B (zh)
WO (1) WO2016006663A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10065395B2 (en) * 2013-05-31 2018-09-04 Kyocera Corporation Composite substrate and method for manufacturing same
CN105814694B (zh) 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP6387375B2 (ja) * 2016-07-19 2018-09-05 株式会社サイコックス 半導体基板
DE102019114328B4 (de) 2018-05-31 2022-03-03 Rohm Co. Ltd Halbleitersubstratstruktur und leistungshalbleitervorrichtung
FR3099637B1 (fr) 2019-08-01 2021-07-09 Soitec Silicon On Insulator procédé de fabrication d’unE structure composite comprenant une couche mince en Sic monocristallin sur un substrat support en sic polycristallin
DE112020003654T5 (de) 2019-08-01 2022-04-21 Rohm Co., Ltd. Halbleitersubstrat, Halbleitervorrichtung und Verfahren zur Herstellung
WO2021105576A1 (fr) 2019-11-29 2021-06-03 Soitec Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR3103962B1 (fr) 2019-11-29 2021-11-05 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin
FR3108775B1 (fr) 2020-03-27 2022-02-18 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR3108774B1 (fr) 2020-03-27 2022-02-18 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR3112240B1 (fr) 2020-07-06 2022-06-03 Soitec Silicon On Insulator Structure semi-conductrice comprenant une interface de collage electriquement conductrice, et procede de fabrication associe
FR3117666B1 (fr) 2020-12-15 2022-10-28 Commissariat Energie Atomique Procede de fabrication d’une structure semi-conductrice comprenant une zone d’interface incluant des agglomerats
CN116761911A (zh) 2021-02-01 2023-09-15 罗姆股份有限公司 SiC外延片的制造装置和SiC外延片的制造方法
DE202022101103U1 (de) * 2021-03-01 2022-05-20 Umicore Verbundhalbleiter-Schichtstruktur
FR3127627A1 (fr) 2021-09-29 2023-03-31 Soitec Procédé de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
CN114864529A (zh) * 2022-05-18 2022-08-05 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制造方法与应用
JP7359399B1 (ja) * 2022-08-29 2023-10-11 株式会社サイコックス 半導体基板および半導体基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101188190A (zh) * 2006-11-22 2008-05-28 信越化学工业株式会社 Soq基板以及soq基板的制造方法
WO2009080177A1 (en) * 2007-12-21 2009-07-02 Siltronic Ag Method of manufacturing semiconductor substrate
CN102263012A (zh) * 2010-05-26 2011-11-30 兵库县 表面处理方法以及表面处理装置
WO2014024611A1 (ja) * 2012-08-09 2014-02-13 富士電機株式会社 半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231073A (ja) * 1994-02-17 1995-08-29 Canon Inc 半導体基板及びその製造方法
IT1268123B1 (it) * 1994-10-13 1997-02-20 Sgs Thomson Microelectronics Fetta di materiale semiconduttore per la fabbricazione di dispositivi integrati e procedimento per la sua fabbricazione.
JP2791429B2 (ja) * 1996-09-18 1998-08-27 工業技術院長 シリコンウェハーの常温接合法
US6153495A (en) * 1998-03-09 2000-11-28 Intersil Corporation Advanced methods for making semiconductor devices by low temperature direct bonding
US6194290B1 (en) * 1998-03-09 2001-02-27 Intersil Corporation Methods for making semiconductor devices by low temperature direct bonding
FR2810448B1 (fr) * 2000-06-16 2003-09-19 Soitec Silicon On Insulator Procede de fabrication de substrats et substrats obtenus par ce procede
US7883628B2 (en) * 2001-07-04 2011-02-08 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
JP3881562B2 (ja) * 2002-02-22 2007-02-14 三井造船株式会社 ＳｉＣモニタウェハ製造方法
US7285473B2 (en) * 2005-01-07 2007-10-23 International Business Machines Corporation Method for fabricating low-defect-density changed orientation Si
FR2890489B1 (fr) * 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
FR2898430B1 (fr) * 2006-03-13 2008-06-06 Soitec Silicon On Insulator Procede de realisation d'une structure comprenant au moins une couche mince en materiau amorphe obtenue par epitaxie sur un substrat support et structure obtenue suivant ledit procede
JP5663150B2 (ja) * 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5667743B2 (ja) 2008-09-29 2015-02-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
EP2282332B1 (en) * 2009-08-04 2012-06-27 S.O.I. TEC Silicon Method for fabricating a semiconductor substrate
JP5625470B2 (ja) 2010-05-10 2014-11-19 セイコーエプソン株式会社 接合方法
FR2978603B1 (fr) * 2011-07-28 2013-08-23 Soitec Silicon On Insulator Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support
KR102115631B1 (ko) * 2012-10-15 2020-05-26 신에쓰 가가꾸 고교 가부시끼가이샤 나노카본막의 제작 방법 및 나노카본막
US8951896B2 (en) * 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
JP6305751B2 (ja) * 2013-12-16 2018-04-04 新日本無線株式会社 ショットキーダイオードとその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101188190A (zh) * 2006-11-22 2008-05-28 信越化学工业株式会社 Soq基板以及soq基板的制造方法
WO2009080177A1 (en) * 2007-12-21 2009-07-02 Siltronic Ag Method of manufacturing semiconductor substrate
CN102263012A (zh) * 2010-05-26 2011-11-30 兵库县 表面处理方法以及表面处理装置
WO2014024611A1 (ja) * 2012-08-09 2014-02-13 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2016006663A1 (ja) 2017-04-27
KR101938755B1 (ko) 2019-01-15
WO2016006663A1 (ja) 2016-01-14
EP3168862B1 (en) 2022-07-06
US9773678B2 (en) 2017-09-26
KR20170028428A (ko) 2017-03-13
JP6206786B2 (ja) 2017-10-04
US20170213735A1 (en) 2017-07-27
EP3168862A1 (en) 2017-05-17
EP3168862A4 (en) 2018-06-20
CN106489187A (zh) 2017-03-08

Similar Documents

Publication Publication Date Title
CN106489187B (zh) 半导体基板和半导体基板的制造方法
KR102035122B1 (ko) 반도체 기판
KR102082191B1 (ko) 에피택셜 웨이퍼, 접합 웨이퍼 및 이들의 제조 방법
CN104781918B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
Motayed et al. Fabrication of GaN-based nanoscale device structures utilizing focused ion beam induced Pt deposition
CN108140561A (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
Scappucci et al. New avenues to an old material: controlled nanoscale doping of germanium
CN103534791A (zh) 半导体外延晶片的制造方法、半导体外延晶片及固体摄像元件的制造方法
CN106062937B (zh) 外延晶片的制造方法和外延晶片
JP7061747B2 (ja) 半導体基板、半導体素子、及び半導体基板の製造方法
CN109196622A (zh) 深结电子器件及其制造方法
CN108352327A (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
CN104779280A (zh) 氮化物半导体外延晶圆和氮化物半导体器件
CN106030762A (zh) 闪光灯退火用半导体基板、退火基板、半导体装置、以及半导体装置的制造方法
RU2615099C1 (ru) Способ выращивания эпитаксиальной пленки дисилицида европия на кремнии
JP2016063198A (ja) 貼合せＳｉＣウェーハの製造方法及び貼合せＳｉＣウェーハ
Taiwo et al. Evaluating suitability of green laser annealing in developing phosphorous-doped silicon for semiconductor devices
Loubet et al. Optimization of SiC: P Raised Source Drain Epitaxy for Planar 20nm Fully Depleted SOI MOSFET Structures
Johnson Atomic Scale Characterization of Point Defects in the Ultra-Wide Band Gap Semiconductor β-Ga2O3
JP2023068782A (ja) 半導体基板とその製造方法
CN118156288A (zh) 碳化硅基板及使用它的碳化硅半导体装置
Storasta et al. Enhanced Annealing of the Main Lifetime Limiting Defect in Thick 4H-SiC Layers
CN105016328A (zh) 一种在碳化硅衬底上生长p型石墨烯的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20171013

Address after: Tokyo, Japan, Japan

Applicant after: SICOXS CORP.

Address before: Aichi

Applicant before: Toyoda Automatic Loom Works, Ltd.

Applicant before: SICOXS CORP.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant