JP2023068782A - 半導体基板とその製造方法 - Google Patents

半導体基板とその製造方法 Download PDF

Info

Publication number
JP2023068782A
JP2023068782A JP2021180098A JP2021180098A JP2023068782A JP 2023068782 A JP2023068782 A JP 2023068782A JP 2021180098 A JP2021180098 A JP 2021180098A JP 2021180098 A JP2021180098 A JP 2021180098A JP 2023068782 A JP2023068782 A JP 2023068782A
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
layer
semiconductor substrate
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021180098A
Other languages
English (en)
Inventor
邦明 八木
Kuniaki Yagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sicoxs Corp
Original Assignee
Sicoxs Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sicoxs Corp filed Critical Sicoxs Corp
Priority to JP2021180098A priority Critical patent/JP2023068782A/ja
Publication of JP2023068782A publication Critical patent/JP2023068782A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

【課題】互いに接している第1の半導体層(第1層)と第2の半導体層(第2層)を備え、電気特性と量産性の向上が図れる半導体基板(接合基板)と製造方法を提供する。【解決手段】第1層表面と第2層表面に真空中で不純物を照射する照射工程、照射工程が行われた真空中で第1層の照射面と第2層の照射面を接合して接合界面を有する半導体基板を生成する接合工程、該半導体基板を熱処理して第1層および第2層の接合界面を再結晶化させる熱処理工程を備える半導体基板の製造方法において、第1層と第2層がイオン性を有する共有結合型の2元系化合物半導体結晶で構成され、第1層と第2層を構成する2元素の内、電気陰性度の高い方の元素が優先的に露出している各層の表面を照射工程の照射面に設定し、かつ、照射工程で照射する不純物が第1層と第2層にキャリアを発生させない不活性な不純物(Ar等)であることを特徴とする。【選択図】図2

Description

本発明は、互いに接している第1の半導体層と第2の半導体層を備え、例えば炭化珪素(以下、SiCと略称する)半導体デバイス等に使用される半導体基板に係り、特に、半導体基板の電気特性を向上させることが可能でかつ量産性の向上も図れる半導体基板とその製造方法の改良に関する。
特許文献1には、多結晶SiCで構成される支持体上に単結晶SiCの活性層を有する半導体基板の製造方法が開示されている。この製造方法では、多結晶SiCの支持体上に非晶質材料層(非晶質シリコン)が蒸着される。そして、この非晶質材料層(非晶質シリコン)を介して多結晶SiCの支持体と単結晶SiCが重ね合わされ、直接ボンディング(特許文献1の段落0098参照)により一体化されて上記半導体基板が得られる。
尚、関連する技術として、非特許文献1の技術が知られている。
しかし、特許文献1の方法で製造された半導体基板においては、多結晶SiCで構成される支持体(第1の半導体層)と単結晶SiC(第2の半導体層)との接合界面で非オーミックな導電特性が発生することがあり、接合界面を横切るように電流経路が形成される半導体デバイスを作成する場合、デバイス特性に影響を及ぼす問題があった。
この問題を解決するため、特許文献2においては、第1の半導体層と第2の半導体層との接合界面で非オーミックな導電特性が発生し難い半導体基板の製造方法を提案している。
すなわち、特許文献2で提案された半導体基板の製造方法は、
第1の半導体層(例えば多結晶SiC)の表面に真空中で第1の不純物を照射すると共に、第2の半導体層(例えば単結晶SiC)の表面に真空中で上記第1の不純物を照射する照射工程と、
照射工程が行われた真空中において第1の半導体層の照射面と第2の半導体層の照射面とを接合し、接合界面を有する半導体基板を生成する接合工程と、
上記接合工程で生成された半導体基板を熱処理する熱処理工程、
を備え、かつ、
上記第1の不純物は、第1の半導体層および第2の半導体層にキャリアを発生させない不活性な不純物(例えばアルゴン)であり、
上記熱処理は、第1の半導体層および第2の半導体層の接合界面を再結晶化させるように行われ、
第1の半導体層および第2の半導体層に含まれている第1の不純物の深さ方向の濃度プロファイルの幅が、上記熱処理の実施前に較べて実施後の方が狭くなるようにしたことを特徴とする方法であった。
そして、特許文献2で提案された半導体基板の製造方法によれば、上記照射工程により打ち込まれた第1および第2の半導体層に含まれる「第1の不純物」の深さ方向の濃度プロファイルの幅を、上記熱処理工程の熱処理により狭くすることができるため、接合界面を横切る電流経路上において「第1の不純物」が存在する経路の距離を短縮させることが可能となり、この結果、非オーミックな導電特性の発現を抑制できるとされている。
特表2004-503942号公報(請求項1、5、14、17、段落0098参照) 特許第6206786号公報(請求項1、3、請求項11~13、段落0005、段落0032、段落0048参照)
JOURNAL OF APPLIED PHYSICS 113, 203512 (2013) Fast atom beam-activated n-Si/n-GaAs wafer bonding with high interfacial transparency and electrical conductivity (S. Essig, O. Moutanabbir, Wekkeli, Nahme, Oliva, W. Bett, and F. Dimroth)
しかしながら、特許文献2の製造方法において非オーミックな導電特性の発現を確実に抑制させるためには、第1および第2の半導体層にキャリアを発生させる窒素、リン等の「第2の不純物」が、第1および第2の半導体層内の「第1の不純物」が存在する領域に存在している必要があるとされている。すなわち、特許文献2の製造方法では、アルゴン(第1の不純物)の周囲にリン等のキャリアを発生させる不純物(第2の不純物)を存在させると、接合界面を横切る電流経路上において非オーミックな導電特性の発現を抑制することができる(特許文献2の段落0048参照)と記載されている。
このように特許文献2の製造方法において、接合界面の非オーミックな導電特性の発現を確実に抑制させるには、第2の半導体層(例えば単結晶SiC)の表面近傍に意図的に高濃度でキャリアを発生させる窒素、リン等の「第2の不純物」をドーピングする必要があり、更に、「第2の不純物」を活性化させるための高温熱処理(1500℃以上、好ましくは1700℃程度)が必要(特許文献2の段落0032参照)となるため、半導体基板の量産性に劣る問題が依然として存在した。
本発明はこのような問題点に着目してなされたもので、その課題とするところは、半導体基板の電気特性を向上させることが可能でかつ量産性の向上も図れる半導体基板とその製造方法を提供することにある。
そこで、互いに接している第1と第2の半導体層を備える半導体基板の電気特性と量産性の向上が図れる方法について本発明者が鋭意研究を行ったところ、電気陰性度の高い元素が優先的に露出した半導体層の表面同士を接合させることにより、意図的に接合界面にキャリアとなる高濃度の「第2の不純物」をドーピングすることなく、接合界面の非オーミックな導電特性の発現を抑制できることを見出すに至った。具体的には、第1と第2の半導体層がイオン性を有する共有結合型の2元系化合物半導体結晶で構成される場合、上記第1と第2の半導体層を構成する2元素の内、電気陰性度の低い方の元素が優先的に露出した各半導体層の表面同士、電気陰性度の高い方の元素が優先的に露出した各半導体層の表面同士、および、電気陰性度の低い方の元素が優先的に露出した半導体層の表面と電気陰性度の高い方の元素が優先的に露出した半導体層の表面を接合させた3種類の半導体基板についてその接合界面における導電性を本発明者が調べた結果、電気陰性度の高い方の元素が優先的に露出した各半導体層の表面同士を接合させた半導体基板についてのみオーミックな導電特性が得られることを見出すに至った。
本発明は本発明者による上記実験と技術的知見に基づき完成されたものである。
すなわち、本発明に係る第一の発明は、
第1の半導体層と、該第1の半導体層と接している第2の半導体層を備える半導体基板において、
上記第1の半導体層および第2の半導体層がイオン性を有する共有結合型の2元系化合物半導体結晶で構成され、
かつ、上記第1の半導体層および第2の半導体層を構成する2元素の内、電気陰性度の高い方の元素が優先的に露出している各半導体層の表面同士が接している構造を有することを特徴とする。
また、本発明に係る第二の発明は、
第一の発明に記載の半導体基板において、
上記第1の半導体層および第2の半導体層を構成する2元素の電気陰性度差が0.7以上であることを特徴とし、
第三の発明は、
第一の発明または第二の発明に記載の半導体基板において、
上記第1の半導体層および第2の半導体層を構成する2元素の内、電気陰性度の高い方の元素が各半導体層の表面に90%以上露出していることを特徴とし、
第四の発明は、
第一の発明~第三の発明のいずれかに記載の半導体基板において、
上記第1の半導体層および第2の半導体層の組み合わせが、3C-SiC、4H-SiC、6H-SiCから選択される同種若しくは異種の組み合わせであることを特徴とする。
次に、本発明に係る第五の発明は、
第1の半導体層と、該第1の半導体層と接している第2の半導体層を備える半導体基板の製造方法であって、
上記第1の半導体層の表面に真空中で1種類以上の不純物を照射すると共に、上記第2の半導体層の表面に真空中で1種類以上の上記不純物を照射する照射工程と、
上記照射工程が行われた真空中において、上記第1の半導体層の照射面と上記第2の半導体層の照射面とを接合し、接合界面を有する半導体基板を生成する接合工程と、
上記接合工程で生成された半導体基板を熱処理し、上記第1の半導体層および第2の半導体層の上記接合界面を再結晶化させる熱処理工程、
を備える半導体基板の製造方法において、
上記第1の半導体層および第2の半導体層がイオン性を有する共有結合型の2元系化合物半導体結晶で構成され、
上記第1の半導体層および第2の半導体層を構成する2元素の内、電気陰性度の高い方の元素が優先的に露出している各半導体層の表面を、上記照射工程における不純物の照射面に設定し、かつ、
上記照射工程で照射する不純物が第1の半導体層および第2の半導体層にキャリアを発生させない不活性な不純物であることを特徴とする。
また、本発明に係る第六の発明は、
第五の発明に記載の半導体基板の製造方法において、
上記第1の半導体層および第2の半導体層を構成する2元素の電気陰性度差が0.7以上であることを特徴とし、
第七の発明は、
第五の発明または第六の発明に記載の半導体基板の製造方法において、
上記第1の半導体層および第2の半導体層を構成する2元素の内、電気陰性度の高い方の元素が各半導体層の表面に90%以上露出していることを特徴とし、
第八の発明は、
第五の発明~第七の発明のいずれかに記載の半導体基板の製造方法において、
上記第1の半導体層および第2の半導体層の組み合わせが、3C-SiC、4H-SiC、6H-SiCから選択される同種若しくは異種の組み合わせであることを特徴とし、
第九の発明は、
第五の発明~第八の発明のいずれかに記載の半導体基板の製造方法において、
上記照射工程の不純物が、アルゴン(Ar)、ネオン(Ne)、キセノン(Xe)のいずれかを含むことを特徴とし、
また、第十の発明は、
第五の発明~第九の発明のいずれかに記載の半導体基板の製造方法において、
上記熱処理工程で行われる熱処理の最高温度が1000℃~1200℃であることを特徴とするものである。
本発明に係る半導体基板によれば、
第1の半導体層と第2の半導体層がイオン性を有する共有結合型の2元系化合物半導体結晶で構成され、かつ、上記第1と第2の半導体層を構成する2元素の内、電気陰性度の高い方の元素が優先的に露出する半導体層の表面同士が接している構造を有するため、
接合界面にキャリアとなる高濃度の窒素やリン等を意図的にドーピングすることなく、接合界面の非オーミックな導電特性の発現を抑制することが可能となる。
従って、電気特性と量産性の向上が図れる半導体基板とその製造方法を提供できる効果を有する。
本発明に係る半導体基板の概略斜視図。 本発明に係る半導体基板の製造方法を示す工程図。 六方晶系の結晶構造を有する単結晶4H-SiCに係る(000-1)C面と(0001)Si面の説明図。 本発明に係る半導体基板の製造方法の照射工程を示す説明図。 界面特性の計測結果を示すグラフ図。 界面特性の計測がなされた半導体基板の構成説明図。 剥離工程を含む本発明に係る半導体基板の製造方法を示す説明図。
以下、本発明の実施形態について詳細に説明する。
1.半導体基板
本発明に係る半導体基板は、第1の半導体層と該第1の半導体層と接している第2の半導体層を備える半導体基板であって、
上記第1の半導体層および第2の半導体層がイオン性を有する共有結合型の2元系化合物半導体結晶で構成され、かつ、
上記第1の半導体層および第2の半導体層を構成する2元素の内、電気陰性度の高い方の元素が優先的に露出している各半導体層の表面同士が接している構造を有することを特徴とするものである。
(1)本実施形態に係る半導体基板
以下、図面を用いて本実施形態に係る半導体基板を具体的に説明する。
本実施形態に係る半導体基板10は、図1に示すように略円盤形状を有しており、下側に配置された支持基板(第1の半導体層)11と、該支持基板11の上面に接合された単結晶層(第2の半導体層)13を備えている。
(2)本実施形態に係る半導体基板の構成材料
上記支持基板11並びに単結晶層13は、イオン性を有する共有結合型の2元系化合物半導体結晶で構成され、製造過程で適用される各種熱プロセスに対する耐性を有することが好ましく、更に、支持基板11は単結晶層13との熱膨張率の差が小さい材料であることが好ましい。
上記単結晶層13として、単結晶3C-SiC、単結晶4H-SiC、単結晶6H-SiC、単結晶GaN、単結晶AlN等が例示され、単結晶層13に単結晶SiCが適用された場合、支持基板11として、単結晶SiC(単結晶3C-SiC、単結晶4H-SiC、単結晶6H-SiC)、多結晶SiC(多結晶3C-SiC、多結晶4H-SiC、多結晶6H-SiC)、GaN、AlN等が例示され、かつ、上記多結晶SiCには、様々なポリタイプや面方位のSiCが混在していてもよいが、下記理由から、多結晶SiCを構成する2元素の内、電気陰性度の高い方の元素が優先的に表面に露出していることを要する。
そして、本実施形態に係る半導体基板10において、上記支持基板(第1の半導体層)11および単結晶層(第2の半導体層)13を構成する2元素の内、電気陰性度の高い方の元素が優先的に露出している半導体層の表面同士が接している構造を有している。
尚、第1の半導体層および第2の半導体層を構成する2元素の電気陰性度差は、SiCにおいてC(電気陰性度:2.5)-Si(電気陰性度:1.8)=0.7、GaNにおいてN(電気陰性度:3.0)-Ga(電気陰性度:1.6)=1.4、AlNにおいてN(電気陰性度:3.0)-Al(電気陰性度:1.5)=1.5から、0.7以上であることが好ましく、また、第1の半導体層および第2の半導体層を構成する2元素の内、電気陰性度の高い方の元素が各半導体層の表面に90%以上露出していることが好ましい。
(3)支持基板(第1の半導体層)11の厚さ
上記支持基板(第1の半導体層)11の厚さについては、後工程の加工に耐えることができる機械的強度が得られるように定めればよく、例えば、支持基板11の直径が100(mm)である場合、支持基板11の厚さは100(μm)程度である。
2.半導体基板の製造方法
第1の半導体層と該第1の半導体層と接している第2の半導体層を備える本発明に係る半導体基板の製造方法は、
上記第1の半導体層の表面に真空中で1種類以上の不純物を照射すると共に、上記第2の半導体層の表面に真空中で1種類以上の上記不純物を照射する照射工程と、
上記照射工程が行われた真空中において、上記第1の半導体層の照射面と上記第2の半導体層の照射面とを接合し、接合界面を有する半導体基板を生成する接合工程と、
上記接合工程で生成された半導体基板を熱処理し、上記第1の半導体層および第2の半導体層の上記接合界面を再結晶化させる熱処理工程、
を備える半導体基板の製造方法であって、
上記第1の半導体層および第2の半導体層がイオン性を有する共有結合型の2元系化合物半導体結晶で構成され、
上記第1の半導体層および第2の半導体層を構成する2元素の内、電気陰性度の高い方の元素が優先的に露出している各半導体層の表面を、上記照射工程における不純物の照射面に設定し、かつ、
上記照射工程で照射する不純物が第1の半導体層および第2の半導体層にキャリアを発生させない不活性な不純物であることを特徴とする。
(1)本実施形態に係る半導体基板の製造方法
以下、図2および図3を用いて本実施形態に係る半導体基板の製造方法を説明する。
尚、本実施形態において、支持基板(第1の半導体層)11は単結晶4H-SiCで構成され、単結晶層(第2の半導体層)13も単結晶4H-SiCで構成されている。
(2)ステップS1
ステップS1において支持基板11および単結晶層13を準備する。
支持基板11および単結晶層13の表面は平坦化されている。平坦化は、研削や切削によって行われてもよいし、CMP法によって行われてもよい。
(3)ステップS2
ステップS2において照射工程が行われる。
照射工程は、上記支持基板(単結晶4H-SiC)11および単結晶層(単結晶4H-SiC)13を構成する2元素の内、電気陰性度の高い方の元素(C)が優先的に露出している単結晶4H-SiCの表面を照射面に設定する。すなわち、図3に示す六方晶系の結晶構造を有する単結晶4H-SiCに係る(000-1)C面を照射面に設定する。
そして、照射工程は、図4に示すように支持基板(単結晶4H-SiC)11の表面11aを改質して非晶質層11bを形成すると共に、単結晶層(単結晶4H-SiC)13の表面13aも改質して非晶質層13bを形成する工程である。非晶質層とは、原子が結晶構造のような規則性を持たない状態となっている層のことを意味する。
具体的には、図4に示すように単結晶層13と支持基板11をチャンバー101内にセットする。次に、単結晶層13と支持基板11との相対位置の位置合わせを行う。位置合わせは、後述する接合工程で単結晶層13と支持基板11が正しい位置関係で接触できるように行われる。次に、チャンバー101内を真空状態にする。チャンバー101内の真空度は、例えば、1×10-4~1×10-6(Pa)程度であってもよい。
次に、支持基板(単結晶4H-SiC)11の表面11a[図3に示す単結晶4H-SiCに係る(000-1)C面]、および、単結晶層(単結晶4H-SiC)13の表面13a[図3に示す単結晶4H-SiCに係る(000-1)C面]にFABガン(高速原子ビーム:Fast Atom Beam)102を用いて、アルゴンの中性原子ビームを照射する。アルゴンの中性原子ビームは、上記表面11aの全面および表面13aの全面に均一に照射される。例えば、アルゴンの中性原子ビームを、オーバーラップ部分を有するように走査させながら、表面11aおよび表面13aの全面に照射してもよい。これにより、表面11aおよび13aの酸化膜や吸着層が除去されて結合手を表出させることができる。この状態を活性状態と呼ぶ。
また、照射工程は真空中での処理であるため、上記表面11aおよび13aは酸化等されず活性状態を保持することができる。また、照射工程において、表面11aおよび13aの結晶構造を表面から一定の深さで破壊することができる。この結果、単結晶層13と支持基板11の各表面11aおよび13aに、SiとCを含んでいる非晶質層11bおよび13bを形成することができる。また、非晶質層11bおよび13bには、アルゴン原子が打ち込まれている状態となる。尚、支持基板(第1の半導体層)11と単結晶層(第2の半導体層)13中において不活性なアルゴンはキャリアに貢献しないため、必要最小限の打ち込み量にしてもよい。
(4)ステップS3
ステップS3において接合工程が行われる。
接合工程では、支持基板(単結晶4H-SiC)11の表面11a[図3に示す単結晶4H-SiCに係る(000-1)C面]と、単結晶層(単結晶4H-SiC)13の表面13a[図3に示す単結晶4H-SiCに係る(000-1)C面]とを、チャンバー101内において真空中で接触させる。
これにより、活性状態の表面に存在する結合手同士が結びつき、支持基板(第1の半導体層)11と単結晶層(第2の半導体層)13とを接合することができる。
(5)ステップS4
ステップS4において熱処理工程が行われる。
熱処理工程では、支持基板(第1の半導体層)11の非晶質層11bと単結晶層(第2の半導体層)13の非晶質層13bが接触している状態で、支持基板(第1の半導体層)11および単結晶層(第2の半導体層)13を熱処理する。
熱処理工程はファーネスを用いて実施される。尚、熱処理工程は、チャンバー101内において減圧下で実施されてもよいし、チャンバー101以外の他の炉内において実施されてもよい。
熱処理工程では、支持基板(第1の半導体層)11および単結晶層(第2の半導体層)13が所定温度に加熱される。所定温度は、支持基板(第1の半導体層)11および単結晶層(第2の半導体層)13を構成する材料に応じて決定してもよい。例えば、SiCを用いる場合、熱処理の最高温度が1000℃~1200℃となるように加熱してもよい。これにより、支持基板(第1の半導体層)11の非晶質層11bと単結晶層(第2の半導体層)13の非晶質層13bに流動性を持たせることができる。上記非晶質層11bと非晶質層13bとの接触面には、空間が形成される場合がある。形成される空間の体積は、非晶質層11bや非晶質層13bの表面粗さが大きくなる程大きくなる。そこで、熱処理工程を行なうことにより、非晶質層11bおよび非晶質層13bを形成している原子を流動させることができるため、非晶質層11bと非晶質層13bとの接触面に形成されている空間を埋めることができる。
また、熱処理工程により、上記非晶質層11bと非晶質層13bを、原子配列に規則性がない状態から原子配列に規則性を有する状態へ再結晶化させることができる。再結晶化が完了すると、非晶質層11bおよび非晶質層13bが消滅し、支持基板(第1の半導体層)11と単結晶層(第2の半導体層)が直接接合している本実施形態に係る半導体基板10が形成される。
3.非オーミックな導電特性の発現が抑制される効果
(1)本実施形態に係る半導体基板10は、支持基板11と単結晶層13を構成する材料がイオン性を有する共有結合型の2元系化合物半導体結晶(単結晶4H-SiC)で構成され、かつ、支持基板11と単結晶層13を構成する2元素(SiとC)の内、電気陰性度の高い方の元素(C)が優先的に露出する支持基板11と単結晶層13の表面[図3に示す単結晶4H-SiCの(000-1)C面]同士が接する構造を有しているため、
接合界面にキャリアとなる高濃度の窒素やリン等を意図的にドーピングすることなく、接合界面の非オーミックな導電特性の発現を抑制できる効果を有する。
(2)上記効果が得られる技術的理由
上記効果が得られる理由について本発明者は以下のように推論している。
(2-1)イオン性を有する共有結合型の2元系化合物半導体結晶内では、電気陰性度の違いにより、電気陰性度の高い元素の方に電子が引き寄せられた形で電気的な中性状態が形成されている。
(2-2)但し、このような2元系化合物半導体結晶の表面では、結合が切れているため電気的な中性状態が崩れており、相対的に電気陰性度の高い元素が正、電気陰性度の低い元素が負に帯電する。
(2-3)そして、正に帯電した元素が優先的に露出した支持基板(第1の半導体層)と単結晶層(第2の半導体層)の表面同士を接することで電子が引き寄せられ、接面に対して垂直方向の電子伝導が促進して、界面の電気抵抗が低減される。
(2-4)2元系化合物半導体結晶がSiCの場合について具体的に説明する。
(2-4-1)SiC化合物半導体結晶内では、4つのSi元素と結合しているC元素に電子が集まり、電気的な中性状態が保たれている。
(2-4-2)図3に示した(000-1)C面単結晶SiCの最表面では、C元素が一つのSi元素とのみ結合して電気的な中性状態が崩れており、引き寄せる電子が少ないため、最表面に限ってC元素の周りは正に帯電する。
(2-4-3)そして、正に帯電した元素が優先的に露出した支持基板(単結晶4H-SiC)と単結晶層(単結晶4H-SiC)の表面[図3に示した単結晶4H-SiCの(000-1)C面]同士を接することで電子が引き寄せられ、接面に対して垂直方向の電子伝導が促進して、界面の電気抵抗が低減される。
4.界面特性の計測
(1)上記ステップS1~ステップS4を経て製造された半導体基板における界面特性の計測を行った。
測定対象は、C元素が優先的に表面に露出した単結晶4H-SiC層23(図1の単結晶層13に対応)とC元素が優先的に表面に露出した単結晶SiC基板24(図1の支持基板11に対応)の表面同士を接合した図6に示す半導体基板である。
また、上記単結晶4H-SiC層23には表面電極21が設けられ、単結晶SiC基板24には、裏面電極22が設けられている。
(2)図5のグラフ図は、計測結果を示しており、表面電極21と裏面電極22の間におけるV-I曲線である。
そして、図5のグラフ図から確認されるように、この半導体基板においてはオーミックな導電特性が得られていることが分かる。
5.変形例
以上、本発明の実施形態について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
[第1変形例]
本発明において、第1の半導体層と第2の半導体層との接合界面にキャリアとなる高濃度の窒素やリン等をドーピングする必要性はないが、キャリアとなる不純物が存在していてもよい。
このような場合、半導体基板を構成する支持基板11および単結晶層13として、窒素やリン等が1×1018cm-3以上の高濃度にドープされたn型の支持基板11および単結晶層13を用いればよい。
[第2変形例]
上記照射工程(ステップS2)において、表面を活性化する方法は、アルゴンの中性原子ビームを照射する方法に限られない。半導体の格子に取り込まれ難い不純物であって、FABガンにおける照射で半導体層の表面を活性化する効力が高い不純物であってもよい。また、キャリアになり難い不純物であって、FABガンにおける照射で半導体層の表面を活性化する効力が高い不純物であってもよい。例えば、ネオン(Ne)、キセノン(Xe)等の希ガスの原子ビームを照射してもよい。
[第3変形例]
本明細書に記載した製造フローを、スマートカット(登録商標)と呼ばれる手法に適用することも可能である。図7(A)~(D)を用いて説明する。
図7(A)は、支持基板(第1の半導体層)11と単結晶層(第2の半導体層)131の接合前の状態を示す断面図である。単結晶層131は、接合面の深さ0.5μmの位置に、予め水素注入層28が形成されている。
図7(B)において、本明細書に記載の接合工程(ステップS3)までを実施する。図7(C)において、本明細書に記載の熱処理工程(ステップS4)を実施する。これにより、1000℃以上の高温度状態に加熱することで、単結晶層131を水素注入層28で分離させることができる。その結果、支持基板(第1の半導体層)11上に、0.5μmの厚さの薄い単結晶層13を接合した構造を形成することができる。尚、単結晶層131は再利用することができる。
図7(D)において、薄い単結晶層13の上に、必要な厚さの単結晶SiC層をエピタキシャル成長させる。これにより、エピタキシャル層14が形成される。このエピタキシャル層14が、各種の素子の形成領域となる。各種素子の形成のために必要なエピタキシャル層14の厚さは、概ね10μmである。
[その他の変形例]
単結晶層13は上述した単結晶4H-SiCに限られない。単結晶3C-SiC、単結晶6H-SiC、様々なポリタイプの単結晶SiC、単結晶GaN、単結晶AlN等を単結晶層13として用いることができる。
本発明の半導体基板によれば電気特性と量産性の向上が図れるため、炭化珪素半導体デバイス等に用いられる産業上の利用可能性を有している。
10 半導体基板
11 支持基板
11a 表面
11b 非晶質層
13 単結晶層
13a 表面
13b 非晶質層
14 エピタキシャル層
21 表面電極
22 裏面電極
23 単結晶4H-SiC層(単結晶層13に対応)
24 単結晶SiC基板(支持基板11に対応)
28 水素注入層
101 チャンバー
102 FABガン
131 単結晶層(第2の半導体層)

Claims (10)

  1. 第1の半導体層と、該第1の半導体層と接している第2の半導体層を備える半導体基板において、
    上記第1の半導体層および第2の半導体層がイオン性を有する共有結合型の2元系化合物半導体結晶で構成され、
    かつ、上記第1の半導体層および第2の半導体層を構成する2元素の内、電気陰性度の高い方の元素が優先的に露出している各半導体層の表面同士が接している構造を有することを特徴とする半導体基板。
  2. 上記第1の半導体層および第2の半導体層を構成する2元素の電気陰性度差が0.7以上であることを特徴とする請求項1に記載の半導体基板。
  3. 上記第1の半導体層および第2の半導体層を構成する2元素の内、電気陰性度の高い方の元素が各半導体層の表面に90%以上露出していることを特徴とする請求項1または2に記載の半導体基板。
  4. 上記第1の半導体層および第2の半導体層の組み合わせが、3C-SiC、4H-SiC、6H-SiCから選択される同種若しくは異種の組み合わせであることを特徴とする請求項1~3のいずれかに記載の半導体基板。
  5. 第1の半導体層と、該第1の半導体層と接している第2の半導体層を備える半導体基板の製造方法であって、
    上記第1の半導体層の表面に真空中で1種類以上の不純物を照射すると共に、上記第2の半導体層の表面に真空中で1種類以上の上記不純物を照射する照射工程と、
    上記照射工程が行われた真空中において、上記第1の半導体層の照射面と上記第2の半導体層の照射面とを接合し、接合界面を有する半導体基板を生成する接合工程と、
    上記接合工程で生成された半導体基板を熱処理し、上記第1の半導体層および第2の半導体層の上記接合界面を再結晶化させる熱処理工程、
    を備える半導体基板の製造方法において、
    上記第1の半導体層および第2の半導体層がイオン性を有する共有結合型の2元系化合物半導体結晶で構成され、
    上記第1の半導体層および第2の半導体層を構成する2元素の内、電気陰性度の高い方の元素が優先的に露出している各半導体層の表面を、上記照射工程における不純物の照射面に設定し、かつ、
    上記照射工程で照射する不純物が第1の半導体層および第2の半導体層にキャリアを発生させない不活性な不純物であることを特徴とする半導体基板の製造方法。
  6. 上記第1の半導体層および第2の半導体層を構成する2元素の電気陰性度差が0.7以上であることを特徴とする請求項5に記載の半導体基板の製造方法。
  7. 上記第1の半導体層および第2の半導体層を構成する2元素の内、電気陰性度の高い方の元素が各半導体層の表面に90%以上露出していることを特徴とする請求項5または6に記載の半導体基板の製造方法。
  8. 上記第1の半導体層および第2の半導体層の組み合わせが、3C-SiC、4H-SiC、6H-SiCから選択される同種若しくは異種の組み合わせであることを特徴とする請求項5~7のいずれかに記載の半導体基板の製造方法。
  9. 上記照射工程の不純物が、アルゴン(Ar)、ネオン(Ne)、キセノン(Xe)のいずれかを含むことを特徴とする請求項5~8のいずれかに記載の半導体基板の製造方法。
  10. 上記熱処理工程で行われる熱処理の最高温度が1000℃~1200℃であることを特徴とする請求項5~9のいずれかに記載の半導体基板の製造方法。
JP2021180098A 2021-11-04 2021-11-04 半導体基板とその製造方法 Pending JP2023068782A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021180098A JP2023068782A (ja) 2021-11-04 2021-11-04 半導体基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021180098A JP2023068782A (ja) 2021-11-04 2021-11-04 半導体基板とその製造方法

Publications (1)

Publication Number Publication Date
JP2023068782A true JP2023068782A (ja) 2023-05-18

Family

ID=86328100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021180098A Pending JP2023068782A (ja) 2021-11-04 2021-11-04 半導体基板とその製造方法

Country Status (1)

Country Link
JP (1) JP2023068782A (ja)

Similar Documents

Publication Publication Date Title
JP6206786B2 (ja) 半導体基板および半導体基板の製造方法
KR102109292B1 (ko) 다결정 SiC 기판 및 그 제조방법
WO2010131573A1 (ja) 絶縁ゲート型バイポーラトランジスタ
JP6218773B2 (ja) 半導体装置およびその製造方法
JP5011493B2 (ja) 炭化珪素半導体素子の製造方法
JP4879507B2 (ja) バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
WO2011142158A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011118101A1 (ja) 半導体装置およびその製造方法
CN110565066B (zh) 一种共掺杂金刚石及制备方法与半导体材料、装置
JPWO2011052321A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
WO2010131571A1 (ja) 半導体装置
WO2011092893A1 (ja) 炭化珪素基板の製造方法
JPWO2011077797A1 (ja) 炭化珪素基板
JPWO2012127748A1 (ja) 炭化珪素基板
JP2015220321A (ja) 半導体基板の製造方法および半導体基板
JP2023068782A (ja) 半導体基板とその製造方法
JP2011256053A (ja) 複合基板およびその製造方法
WO2011152089A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243617A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2007027630A (ja) バイポーラ型半導体装置およびその製造方法
JP7359399B1 (ja) 半導体基板および半導体基板の製造方法
JP2011243771A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011086660A (ja) 炭化珪素基板の製造方法および炭化珪素基板
JP2024121436A (ja) SiC半導体装置用基板、SiC接合基板、SiC多結晶基板およびSiC多結晶基板の製造方法
WO2008015765A1 (fr) Dispositif a semi-conducteurs bipolaire et son procédé de production

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240920