WO2011092893A1 - 炭化珪素基板の製造方法 - Google Patents

炭化珪素基板の製造方法 Download PDF

Info

Publication number
WO2011092893A1
WO2011092893A1 PCT/JP2010/066754 JP2010066754W WO2011092893A1 WO 2011092893 A1 WO2011092893 A1 WO 2011092893A1 JP 2010066754 W JP2010066754 W JP 2010066754W WO 2011092893 A1 WO2011092893 A1 WO 2011092893A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
silicon carbide
manufacturing
sic
main surface
Prior art date
Application number
PCT/JP2010/066754
Other languages
English (en)
French (fr)
Inventor
信 佐々木
真 原田
太郎 西口
恭子 沖田
博揮 井上
靖生 並川
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to CA2753709A priority Critical patent/CA2753709A1/en
Priority to US13/202,437 priority patent/US20110306181A1/en
Priority to CN2010800150668A priority patent/CN102379025A/zh
Priority to JP2011536643A priority patent/JPWO2011092893A1/ja
Publication of WO2011092893A1 publication Critical patent/WO2011092893A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Definitions

  • the present invention relates to a method for manufacturing a silicon carbide substrate, and more particularly to a method for manufacturing a silicon carbide substrate that can reduce the manufacturing cost of a semiconductor device using the silicon carbide substrate.
  • silicon carbide (SiC) is being adopted as a material constituting a semiconductor device in order to enable a semiconductor device to have a high breakdown voltage, low loss, and use in a high temperature environment.
  • Silicon carbide is a wide band gap semiconductor having a larger band gap than silicon that has been widely used as a material for forming semiconductor devices. Therefore, by adopting silicon carbide as a material constituting the semiconductor device, it is possible to achieve a high breakdown voltage and a low on-resistance of the semiconductor device.
  • a semiconductor device that employs silicon carbide as a material has an advantage that a decrease in characteristics when used in a high temperature environment is small as compared with a semiconductor device that employs silicon as a material.
  • silicon carbide does not have a liquid phase at normal pressure.
  • the crystal growth temperature is as high as 2000 ° C. or higher, and it is difficult to control the growth conditions and stabilize the growth conditions. Therefore, it is difficult to increase the diameter of silicon carbide single crystal while maintaining high quality, and it is not easy to obtain a high-quality silicon carbide substrate having a large diameter.
  • due to the difficulty in manufacturing a large-diameter silicon carbide substrate not only the manufacturing cost of the silicon carbide substrate increases, but also when manufacturing a semiconductor device using the silicon carbide substrate, one batch There is a problem that the number of per-manufactured products decreases and the manufacturing cost of semiconductor devices increases. Further, it is considered that the manufacturing cost of the semiconductor device can be reduced by effectively using the silicon carbide single crystal having a high manufacturing cost as the substrate.
  • an object of the present invention is to provide a method for manufacturing a silicon carbide substrate that can reduce the manufacturing cost of a semiconductor device using the silicon carbide substrate.
  • a method for manufacturing a silicon carbide substrate according to the present invention includes a step of preparing a base substrate made of silicon carbide and a SiC substrate made of single crystal silicon carbide, and the main surfaces of the base substrate and the SiC substrate are in contact with each other.
  • the step of manufacturing the laminated substrate by stacking the step of heating the laminated substrate to bond the base substrate and the SiC substrate to form the bonded substrate, and the temperature between the base substrate and the SiC substrate.
  • the SiC substrate made of single crystal silicon carbide is bonded so as to come into contact with the main surface of the base substrate made of silicon carbide.
  • a base substrate made of low-quality silicon carbide crystal having a high defect density is processed into the predetermined shape and size, and a high-quality but desired shape or the like is not realized on the base substrate.
  • a silicon single crystal can be arranged as a SiC substrate. Since the silicon carbide substrate thus obtained is unified in a predetermined shape and size, the semiconductor device can be manufactured efficiently. Moreover, since the silicon carbide substrate obtained in this way can manufacture a semiconductor device using a high-quality SiC substrate, a silicon carbide single crystal can be used effectively.
  • the method for manufacturing a silicon carbide substrate of the present invention it is possible to provide a method for manufacturing a silicon carbide substrate that can reduce the manufacturing cost of a semiconductor device using the silicon carbide substrate.
  • voids may be formed at the interface between the base substrate and the SiC substrate due to warpage of the SiC substrate or the base substrate.
  • the voids act as a resistance component and increase the resistivity of the substrate. Therefore, a problem that the on-resistance of the manufactured semiconductor device increases may occur.
  • a bonded substrate having such voids is used as a silicon carbide substrate as it is, there is a problem that the strength of the substrate is lowered due to the presence of the voids, and cracks and the like are likely to occur during handling.
  • a temperature difference is further formed between the base substrate and the SiC substrate.
  • a step of discharging the voids formed at the interface between the base substrate and the SiC substrate in the step of manufacturing the bonded substrate by heating the bonded substrate is provided.
  • one of the base substrate and the SiC substrate that is heated to a higher temperature than the other substrate in the step of discharging the void to the outside is opposite to the other substrate. You may further provide the process of planarizing a main surface.
  • the void existing in the bonding substrate moves to the side heated to a high temperature among the base substrate and the SiC substrate and is discharged to the outside. Therefore, the flatness of the main surface on the side heated to a high temperature decreases due to the discharge of voids.
  • the flattening can be performed, for example, by polishing the main surface.
  • the bonding substrate in the step of discharging the voids to the outside, the bonding substrate may be heated so that the temperature of the base substrate is higher than the temperature of the SiC substrate.
  • the voids are discharged from the base substrate side. Therefore, when used in the manufacture of a semiconductor device, the main surface on the SiC substrate side, which is the side on which the active region is formed by the formation of an epitaxial growth layer or the introduction of impurities, etc. It is suppressed that flatness falls by discharge
  • the main surface of the base substrate opposite to the SiC substrate may be heated to a temperature range of 1500 ° C. or more and 3000 ° C. or less.
  • the heating temperature is set to 1500 ° C. or higher, the moving speed of the void increases, and the void can be discharged efficiently.
  • the heating temperature is set to 3000 ° C. or lower, it is possible to suppress the occurrence of damage such as etching in the SiC substrate.
  • a plurality of SiC substrates are prepared in the step of preparing the base substrate and the SiC substrate, and the plurality of SiC substrates are arranged in a plan view in the step of manufacturing the laminated substrate.
  • the base substrate and the SiC substrate may be stacked such that their main surfaces are in contact with each other.
  • the base substrate and the SiC substrate are stacked so that their main surfaces are in contact with each other.
  • a silicon carbide substrate that can be handled as a large-diameter substrate having a high-quality SiC layer can be obtained.
  • the manufacturing process of the semiconductor device can be made efficient.
  • adjacent SiC substrates among the plurality of SiC substrates are arranged in contact with each other. More specifically, for example, the plurality of SiC substrates are preferably spread in a matrix as viewed in a plan view.
  • an off angle of the main surface opposite to the base substrate of the SiC substrate with respect to the ⁇ 0001 ⁇ plane is 50 ° or more and 65 ° or less.
  • a laminated substrate may be produced.
  • Hexagonal single crystal silicon carbide can be produced in a ⁇ 0001> direction to efficiently produce a high quality single crystal. And from the silicon carbide single crystal grown in the ⁇ 0001> direction, a silicon carbide substrate having a ⁇ 0001 ⁇ plane as a main surface can be efficiently collected. On the other hand, there may be a case where a high-performance semiconductor device can be manufactured by using a silicon carbide substrate having a main surface with an off angle with respect to the plane orientation ⁇ 0001 ⁇ of 50 ° to 65 °.
  • a silicon carbide substrate used for manufacturing a MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • a MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • An epitaxial growth layer is formed on the main surface, and an oxide film, an electrode, and the like are formed on the epitaxial growth layer, thereby obtaining a MOSFET.
  • a channel region is formed in a region including the interface between the epitaxial growth layer and the oxide film.
  • the off-angle of the main surface of the substrate with respect to the ⁇ 0001 ⁇ plane is about 8 °, so that the interface between the epitaxial growth layer and the oxide film in which the channel region is formed Many interface states are formed in the vicinity, hindering carrier travel, and channel mobility is lowered.
  • the multilayer substrate is manufactured such that the off-angle of the main surface of the SiC substrate opposite to the base substrate with respect to the ⁇ 0001 ⁇ plane is 50 ° or more and 65 ° or less.
  • the off-angle with respect to the ⁇ 0001 ⁇ plane of the main surface of the silicon carbide substrate to be manufactured is 50 ° or more and 65 ° or less, so that a MOSFET with reduced formation of the interface state and reduced on-resistance is manufactured. can do.
  • the angle formed between the off orientation of the main surface opposite to the base substrate of the SiC substrate and the ⁇ 1-100> direction is 5 ° or less.
  • the ⁇ 1-100> direction is a typical off orientation in the silicon carbide substrate. Then, by setting the variation in off orientation due to the variation in slicing in the substrate manufacturing process to 5 ° or less, the formation of an epitaxially grown layer on the silicon carbide substrate can be facilitated.
  • the off-angle with respect to the ⁇ 03-38 ⁇ plane in the ⁇ 1-100> direction of the main surface opposite to the base substrate of the SiC substrate is ⁇
  • the laminated substrate may be manufactured so as to be 3 ° or more and 5 ° or less.
  • the channel mobility when a MOSFET is manufactured using a silicon carbide substrate can be further improved.
  • the off angle with respect to the plane orientation ⁇ 03-38 ⁇ is set to ⁇ 3 ° or more and + 5 ° or less.
  • the channel mobility is particularly high within this range. Is based on the obtained.
  • the “off angle with respect to the ⁇ 03-38 ⁇ plane in the ⁇ 1-100> direction” is an orthogonal projection of the normal of the principal surface to the plane extending in the ⁇ 1-100> direction and the ⁇ 0001> direction, This is an angle formed with the normal of the ⁇ 03-38 ⁇ plane, and its sign is positive when the orthographic projection approaches parallel to the ⁇ 1-100> direction, and the orthographic projection is in the ⁇ 0001> direction. The case of approaching parallel to is negative.
  • the surface orientation of the main surface is more preferably ⁇ 03-38 ⁇ , and the surface orientation of the main surface is more preferably ⁇ 03-38 ⁇ .
  • the surface orientation of the main surface is substantially ⁇ 03-38 ⁇ , taking into account the processing accuracy of the substrate, etc., the substrate is within an off-angle range where the surface orientation can be substantially regarded as ⁇ 03-38 ⁇ .
  • the off-angle range is, for example, a range where the off-angle is ⁇ 2 ° with respect to ⁇ 03-38 ⁇ .
  • the angle formed between the off orientation of the main surface of the SiC substrate opposite to the base substrate and the ⁇ 11-20> direction is 5 ° or less.
  • the ⁇ 11-20> direction is a typical off orientation in the silicon carbide substrate, similarly to the ⁇ 1-100> direction. Then, by setting the variation in the off orientation due to the variation in the slice processing in the substrate manufacturing process to ⁇ 5 °, it is possible to facilitate the formation of the epitaxial growth layer on the SiC substrate.
  • the silicon carbide substrate manufacturing method may further include a step of polishing the main surface of the SiC substrate corresponding to the main surface of the SiC substrate opposite to the base substrate.
  • a semiconductor device including the high-quality epitaxially grown layer as an active layer can be manufactured. That is, by adopting such a process, it is possible to obtain a silicon carbide substrate capable of manufacturing a high-quality semiconductor device including an epitaxially grown layer formed on the SiC substrate.
  • the main surface of the SiC substrate may be polished after the base substrate and the SiC substrate are joined, or the main surface of the SiC substrate to be the main surface opposite to the base substrate is previously polished. As a result, it may be performed before the base substrate and the SiC substrate are joined.
  • the step of manufacturing the bonded substrate is performed by polishing the main surfaces of the base substrate and the SiC substrate that should face each other in the step of manufacturing the bonded substrate before the step of manufacturing the bonded substrate. It may be implemented without doing.
  • the manufacturing cost of the silicon carbide substrate can be reduced.
  • the main surfaces of the base substrate and the SiC substrate that should face each other in the step of manufacturing the bonded substrate may not be polished as described above.
  • the step of fabricating the bonded substrate is performed after the step of removing the damaged layer by, for example, etching. It is preferable.
  • the laminated substrate in the step of manufacturing the bonded substrate, may be heated under a pressure higher than 10 ⁇ 1 Pa and lower than 10 4 Pa.
  • the method for manufacturing a silicon carbide substrate of the present invention it is possible to provide a method for manufacturing a silicon carbide substrate that can reduce the manufacturing cost of a semiconductor device using the silicon carbide substrate. it can.
  • FIG. 3 is a flowchart showing an outline of a method for manufacturing a silicon carbide substrate in the first embodiment.
  • 3 is a schematic cross sectional view for illustrating the method for manufacturing the silicon carbide substrate in the first embodiment.
  • FIG. 3 is a schematic cross sectional view for illustrating the method for manufacturing the silicon carbide substrate in the first embodiment.
  • FIG. 4 is a schematic partial cross-sectional view showing an enlarged periphery of a void in FIG. 3.
  • 3 is a schematic cross sectional view for illustrating the method for manufacturing the silicon carbide substrate in the first embodiment.
  • FIG. 1 is a schematic cross sectional view showing a structure of a silicon carbide substrate in a first embodiment.
  • FIG. 1 is a schematic cross sectional view showing a structure of a silicon carbide substrate in a first embodiment.
  • FIG. 11 is a schematic cross sectional view for illustrating the method for manufacturing the silicon carbide substrate in the second embodiment.
  • FIG. 11 is a schematic cross sectional view for illustrating the method for manufacturing the silicon carbide substrate in the second embodiment.
  • FIG. 6 is a schematic cross sectional view showing a structure of a silicon carbide substrate in a second embodiment.
  • FIG. 6 is a schematic cross sectional view showing a structure of a silicon carbide substrate in a second embodiment. It is a schematic sectional drawing which shows the structure of vertical MOSFET. It is a flowchart which shows the outline of the manufacturing method of vertical MOSFET.
  • Embodiment 1 which is one embodiment of the present invention will be described with reference to FIGS.
  • a substrate preparation step is first performed as a step (S10).
  • step (S10) referring to FIG. 2, for example, base substrate 10 made of single crystal silicon carbide and SiC substrate 20 made of single crystal silicon carbide are prepared.
  • main surface 20A of SiC substrate 20 is the main surface of the silicon carbide substrate obtained by this manufacturing method (see FIGS. 6 and 7 to be described later), and accordingly, SiC according to the surface orientation of the desired main surface.
  • the plane orientation of the main surface 20A of the substrate 20 is selected.
  • SiC substrate 20 whose main surface is a ⁇ 03-38 ⁇ plane is prepared.
  • the base substrate 10 for example, a substrate having an impurity density higher than 2 ⁇ 10 19 cm ⁇ 3 may be employed.
  • SiC substrate 20 for example, a substrate having an impurity density larger than 5 ⁇ 10 18 cm ⁇ 3 and smaller than 2 ⁇ 10 19 cm ⁇ 3 can be employed.
  • the base substrate 10 is not limited to a single crystal but may be prepared from a polycrystalline, amorphous or sintered body.
  • step (S20) a stacking step is performed as a step (S20).
  • step (S20) referring to FIG. 2, base substrate 10 and SiC substrate 20 are stacked such that their main surfaces 10A and 20B are in contact with each other, and laminated substrate 2 is manufactured.
  • a joining step is performed as a step (S30).
  • the base substrate 10 and the SiC substrate 20 are bonded together by heating the laminated substrate 2.
  • the bonded substrate 3 is obtained with reference to FIG.
  • the laminated substrate 2 may be heated under a pressure higher than 10 ⁇ 1 Pa and lower than 10 4 Pa.
  • the atmosphere during heating in the step (S30) may be an inert gas atmosphere.
  • the said atmosphere is an inert gas atmosphere containing at least 1 selected from the group which consists of argon, helium, and nitrogen.
  • the laminated substrate 2 may be heated in an atmosphere obtained by reducing the atmospheric pressure. Thereby, the manufacturing cost of silicon carbide substrate 1 can be reduced.
  • step (S10) it is difficult to prepare a substrate having a complete planar shape without deformation such as warpage. Therefore, in the laminated substrate 2 manufactured in the step (S20), the base substrate 10 and the SiC substrate 20 are not in a completely intimate contact state over the entire surface, and there are regions that are in contact with and regions that are not in contact. There are many cases. As a result, in step (S30), void 30 is formed in the vicinity of bonding interface 15 between base substrate 10 and SiC substrate 20.
  • step (S40) bonding substrate 3 is heated so that a temperature difference is formed between base substrate 10 and SiC substrate 20. Specifically, for example, the bonding substrate 3 is heated so that the temperature of the base substrate 10 becomes higher than the temperature of the SiC substrate 20.
  • void 30 in the void 30, after silicon carbide constituting the region along the inner wall 30 ⁇ / b> A of the base substrate 10 on the higher temperature side sublimates and moves along the arrow ⁇ . Then, it reaches the inner wall 30B on the SiC substrate 20 side which is the low temperature side and solidifies. Thereby, as shown in FIG. 5, the void 30 moves to the base substrate 10 side. By maintaining this state, as shown in FIG. 6, void 30 reaches main surface 10B of base substrate 10 opposite to SiC substrate 20, and is discharged to the outside.
  • the time required for discharging the void 30 depends on various conditions such as the thickness of the substrate and the moving speed of the void, for example, when the thickness of the base substrate 10 is 500 ⁇ m, it is about 1 hour to 48 hours.
  • silicon carbide substrate 1 in the present embodiment shown in FIG. 6 is completed.
  • either base substrate 10 or SiC substrate 20 may be heated to a higher temperature.
  • the bonding substrate 3 is heated so that the temperature on the base substrate 10 side becomes higher than the temperature on the SiC substrate 20 side.
  • the bonding substrate 3 can be heated, for example, in a crucible made of graphite, or made of graphite and having a surface coated with tantalum carbide, or on a susceptor. At this time, the moving speed of the void 30 increases as the atmospheric pressure decreases. Therefore, from the viewpoint of improving production efficiency, it is desirable to reduce the pressure of the atmosphere, and specifically it is desirable that the pressure be less than atmospheric pressure. Moreover, a noble gas (argon etc.), nitrogen, etc. are employable as the atmosphere at the time of a heating.
  • the silicon carbide substrate 1 can have a desired shape and size by selecting the shape of the base substrate 10 and the like, which can contribute to the efficiency of manufacturing the semiconductor device. Further, in silicon carbide substrate 1 manufactured by such a process, a semiconductor device is manufactured using SiC substrate 20 made of a high-quality silicon carbide single crystal that has not been used since it cannot be processed into a desired shape or the like. Therefore, a silicon carbide single crystal can be used effectively. As a result, according to the method for manufacturing silicon carbide substrate 1 in the present embodiment, silicon carbide substrate 1 capable of reducing the manufacturing cost of a semiconductor device using the silicon carbide substrate can be manufactured.
  • the void 30 formed in the vicinity of the bonding interface 15 between the base substrate 10 and the SiC substrate 20 is discharged to the outside in the step (S40). Therefore, voids 30 in silicon carbide substrate 1 are reduced, and an increase in substrate resistivity and a decrease in substrate strength due to the presence of voids 30 are suppressed.
  • a planarization step is performed as a step (S50).
  • the main surface 10B opposite to the SiC substrate 20 of the base substrate 10 heated to a higher temperature than the SiC substrate 20 in the step (S40) is planarized by, for example, polishing. More specifically, referring to FIG. 6, surface layer region 10 ⁇ / b> C including main surface 10 ⁇ / b> B in which unevenness caused by discharge of void 30 remains in base substrate 10 is removed by polishing.
  • this step (S50) is not an essential step, by performing this, referring to FIG. 7, carbonization in which the flatness of main surface 10B on the side where void 30 is discharged in base substrate 10 is ensured is ensured. A silicon substrate 1 is obtained.
  • the main surface 10B of the base substrate 10 on the side opposite to the SiC substrate 20 is preferably heated to a temperature range of 1500 ° C. or more and 3000 ° C. or less.
  • the heating temperature By setting the heating temperature to 1500 ° C. or higher, the moving speed of the void 30 is increased, and the discharge of the void 30 can be achieved efficiently.
  • the heating temperature By setting the heating temperature to 3000 ° C. or lower, it is possible to suppress the occurrence of damage such as etching in SiC substrate 20.
  • main surface 20A of SiC substrate 20 may have an off angle of 50 ° to 65 ° with respect to the ⁇ 0001 ⁇ plane.
  • main surface 20A of SiC substrate 20 may be a ⁇ 0001 ⁇ plane.
  • the angle formed between the off orientation of main surface 20A of SiC substrate 20 and the ⁇ 1-100> direction may be 5 ° or less.
  • the ⁇ 1-100> direction is a typical off orientation in a silicon carbide substrate. Then, by making the variation in the off orientation due to the variation in the slice processing in the substrate manufacturing process 5 ° or less, the formation of the epitaxial growth layer on the silicon carbide substrate 1 (on the main surface 20A) is facilitated. be able to.
  • the off angle of main surface 20A of SiC substrate 20 with respect to the ⁇ 03-38 ⁇ plane in the ⁇ 1-100> direction is -3 ° or more and 5 ° or less.
  • the angle formed between the off orientation of main surface 20A of SiC substrate 20 and the ⁇ 11-20> direction may be 5 ° or less.
  • ⁇ 11-20> is also a typical off orientation in a silicon carbide substrate. Then, by setting the variation in the off orientation due to the variation in slicing in the substrate manufacturing process to ⁇ 5 °, on the silicon carbide substrate 1 manufactured by the method for manufacturing the silicon carbide substrate of the present embodiment (mainly The formation of an epitaxial growth layer on the surface 20A) can be facilitated.
  • the step of polishing the main surface of SiC substrate 20 corresponding to main surface 20A on the opposite side of base substrate 10 of SiC substrate 20 in the laminated substrate is performed. Furthermore, you may provide. This makes it possible to form a high quality epitaxial growth layer on the main surface 20A. As a result, it is possible to manufacture a semiconductor device including the high-quality epitaxially grown layer as an active layer, for example. That is, by adopting such a process, silicon carbide substrate 1 capable of manufacturing a high-quality semiconductor device including an epitaxial layer formed on SiC substrate 20 can be obtained.
  • the step of performing the polishing may be performed before the bonding of the base substrate 10 and the SiC substrate 20 after the step (S10), or may be performed after the bonding.
  • step (S30) may be performed without polishing the main surfaces of base substrate 10 and SiC substrate 20 that are to face each other. Thereby, the manufacturing cost of silicon carbide substrate 1 can be reduced.
  • a step of removing the damaged layer by etching is performed. S30) may be performed.
  • Embodiment 2 which is another embodiment of the present invention will be described.
  • the method for manufacturing the silicon carbide substrate in the second embodiment is performed basically in the same manner as in the first embodiment.
  • the method for manufacturing the silicon carbide substrate in the second embodiment is different from that in the first embodiment in the arrangement of the SiC substrate.
  • a substrate preparation step is first performed as a step (S10), as in the case of the first embodiment.
  • step (S10) base substrate 10 and SiC substrate 20 are prepared.
  • a plurality of SiC substrates 20 are prepared in the present embodiment.
  • a lamination process is performed as a process (S20).
  • the plurality of SiC substrates 20 prepared in step (S10) are in contact with main surface 10A of base substrate 10 in a state where they are arranged in a plan view. Arranged. That is, a plurality of SiC substrates 20 are arranged along the main surface 10 ⁇ / b> A of the base substrate 10. At this time, the plurality of SiC substrates 20 may be arranged in a matrix so that adjacent SiC substrates 20 on base substrate 10 are in contact with each other. On the other hand, SiC substrates 20 may be arranged at intervals. At this time, the interval is preferably 100 ⁇ m or less, and more preferably 10 ⁇ m or less.
  • a joining process is implemented as a process (S30), and junction board 3 is obtained (refer to Drawing 9).
  • void 30 is formed in the vicinity of bonding interface 15 between base substrate 10 and SiC substrate 20.
  • void 31 is also formed in the vicinity of bonding interface 25 between SiC substrates 20.
  • a void discharging step is performed as a step (S40).
  • void 30 formed in the vicinity of bonding interface 15 reaches main surface 10B of base substrate 10 opposite to SiC substrate 20, and is discharged to the outside.
  • void 31 formed in the vicinity of bonding interface 25 between SiC substrates 20 reaches main surface 10B and is discharged to the outside.
  • a step (S50) is further performed in the same manner as in the first embodiment, and the unevenness caused by the discharge of the voids 30 and 31 remains in the base substrate 10.
  • the surface layer region 10C including the surface 10B is removed by polishing. Thereby, referring to FIG. 11, silicon carbide substrate 1 is obtained in which flatness of main surface 10 ⁇ / b> B on the side where voids 30 and 31 are discharged from base substrate 10 is ensured.
  • a semiconductor device 101 according to the present invention is a vertical DiMOSFET (Double Implanted MOSFET), and includes a substrate 102, a buffer layer 121, a breakdown voltage holding layer 122, a p region 123, an n + region 124, and a p +.
  • a region 125, an oxide film 126, a source electrode 111 and an upper source electrode 127, a gate electrode 110, and a drain electrode 112 formed on the back side of the substrate 102 are provided.
  • buffer layer 121 made of silicon carbide is formed on the surface of substrate 102 made of silicon carbide of n-type conductivity.
  • substrate 102 a silicon carbide substrate manufactured by the method for manufacturing a silicon carbide substrate of the present invention including silicon carbide substrate 1 described in the first and second embodiments is employed.
  • buffer layer 121 is formed on SiC substrate 20 of silicon carbide substrate 1.
  • Buffer layer 121 has n-type conductivity, and its thickness is, for example, 0.5 ⁇ m. Further, the density of the n-type conductive impurity in the buffer layer 121 can be set to 5 ⁇ 10 17 cm ⁇ 3 , for example.
  • a breakdown voltage holding layer 122 is formed on the buffer layer 121.
  • the breakdown voltage holding layer 122 is made of silicon carbide of n-type conductivity, and has a thickness of 10 ⁇ m, for example. Further, as the density of the n-type conductive impurity in the breakdown voltage holding layer 122, for example, a value of 5 ⁇ 10 15 cm ⁇ 3 can be used.
  • p regions 123 having a p-type conductivity are formed at intervals. Inside the p region 123, an n + region 124 is formed in the surface layer of the p region 123. A p + region 125 is formed at a position adjacent to the n + region 124. From the n + region 124 in one p region 123 to the p region 123, the breakdown voltage holding layer 122 exposed between the two p regions 123, the other p region 123, and the n + region 124 in the other p region 123. An oxide film 126 is formed so as to extend to. A gate electrode 110 is formed on the oxide film 126.
  • a source electrode 111 is formed on the n + region 124 and the p + region 125.
  • An upper source electrode 127 is formed on the source electrode 111.
  • a drain electrode 112 is formed on the back surface of the substrate 102 which is the surface opposite to the surface on which the buffer layer 121 is formed.
  • the silicon carbide substrate of the present invention such as the silicon carbide substrate 1 described in the first and second embodiments is employed as the substrate 102.
  • the silicon carbide substrate of the present invention can reduce the manufacturing cost of the semiconductor device using the silicon carbide substrate, reduce the resistivity, and improve the strength. It is manufactured by a method for manufacturing a silicon substrate. Therefore, the semiconductor device 101 is a semiconductor device in which the manufacturing cost is reduced and the on-resistance is reduced.
  • a substrate preparation step (S110) is performed.
  • substrate 102 (see FIG. 14) made of silicon carbide having a ⁇ 03-38 ⁇ plane as a main surface is prepared.
  • silicon carbide substrate 1 of the present invention including silicon carbide substrate 1 manufactured by the manufacturing method described in the first or second embodiment is prepared.
  • this substrate 102 for example, a substrate having an n-type conductivity and a substrate resistance of 0.02 ⁇ cm may be used.
  • an epitaxial layer forming step (S120) is performed. Specifically, the buffer layer 121 is formed on the surface of the substrate 102. Buffer layer 121 is formed on main surface 20A of SiC substrate 20 of silicon carbide substrate 1 employed as substrate 102 (see FIGS. 6, 7, 10, and 11). Buffer layer 121 is formed of an n-type silicon carbide, and an epitaxial layer having a thickness of 0.5 ⁇ m, for example, is formed. As the density of the conductive impurities in the buffer layer 121, for example, a value of 5 ⁇ 10 17 cm ⁇ 3 can be used. Then, a breakdown voltage holding layer 122 is formed on the buffer layer 121 as shown in FIG.
  • breakdown voltage holding layer 122 a layer made of silicon carbide of n-type conductivity is formed by an epitaxial growth method.
  • a thickness of the breakdown voltage holding layer 122 for example, a value of 10 ⁇ m can be used.
  • a value of 5 ⁇ 10 15 cm ⁇ 3 can be used.
  • an injection step (S130) is performed as shown in FIG. Specifically, by using an oxide film formed by photolithography and etching as a mask, an impurity having a conductivity type of p type is implanted into the breakdown voltage holding layer 122, thereby forming the p region 123 as shown in FIG. Form. Further, after removing the used oxide film, an oxide film having a new pattern is formed again by photolithography and etching. Then, by using the oxide film as a mask, an n-type conductive impurity is implanted into a predetermined region, thereby forming an n + region 124. Further, the p + region 125 is formed by injecting a p-type conductive impurity in the same manner. As a result, a structure as shown in FIG. 15 is obtained.
  • activation annealing is performed.
  • this activation annealing treatment for example, argon gas is used as an atmospheric gas, and conditions such as a heating temperature of 1700 ° C. and a heating time of 30 minutes can be used.
  • a gate insulating film formation step (S140) is performed as shown in FIG. Specifically, as illustrated in FIG. 16, an oxide film 126 is formed so as to cover the breakdown voltage holding layer 122, the p region 123, the n + region 124, and the p + region 125.
  • a condition for forming this oxide film 126 for example, dry oxidation (thermal oxidation) may be performed.
  • dry oxidation thermal oxidation
  • conditions for this dry oxidation conditions such as a heating temperature of 1200 ° C. and a heating time of 30 minutes can be used.
  • a nitrogen annealing step (S150) is performed as shown in FIG. Specifically, the annealing process is performed using nitrogen monoxide (NO) as the atmosphere gas.
  • NO nitrogen monoxide
  • the heating temperature is 1100 ° C. and the heating time is 120 minutes.
  • nitrogen atoms are introduced near the interface between the oxide film 126 and the underlying breakdown voltage holding layer 122, the p region 123, the n + region 124, and the p + region 125.
  • annealing using nitrogen monoxide as an atmospheric gas annealing using nitrogen monoxide as an atmospheric gas.
  • argon (Ar) gas which is an inert gas may be performed.
  • argon gas may be used as the atmosphere gas
  • the heating temperature may be 1100 ° C. and the heating time may be 60 minutes.
  • an electrode formation step (S160) is performed as shown in FIG. Specifically, a resist film having a pattern is formed on the oxide film 126 by using a photolithography method. Using the resist film as a mask, portions of the oxide film located on n + region 124 and p + region 125 are removed by etching. Thereafter, a conductor film such as a metal is formed so as to be in contact with n + region 124 and p + region 125 on the resist film and inside the opening formed in oxide film 126. Thereafter, by removing the resist film, the conductor film located on the resist film is removed (lifted off).
  • nickel (Ni) can be used as the conductor.
  • a source electrode 111 and a drain electrode 112 can be obtained as shown in FIG.
  • an argon (Ar) gas that is an inert gas is used as the atmosphere gas, and a heat treatment (alloying treatment) is performed with a heating temperature of 950 ° C. and a heating time of 2 minutes.
  • an upper source electrode 127 (see FIG. 12) is formed on the source electrode 111. Further, a drain electrode 112 (see FIG. 12) is formed on the back surface of the substrate 102. Further, the gate electrode 110 (see FIG. 12) is formed on the oxide film 126. In this way, the semiconductor device 101 shown in FIG. 12 can be obtained. That is, semiconductor device 101 is manufactured by forming an epitaxial layer and an electrode on SiC substrate 20 of silicon carbide substrate 1.
  • a vertical MOSFET has been described as an example of a semiconductor device that can be manufactured using a silicon carbide substrate manufactured by the method for manufacturing a silicon carbide substrate of the present invention.
  • the device is not limited to this.
  • various semiconductor devices such as JFET (Junction Field Effect Transistor), IGBT (Insulated Gate Bipolar Transistor), and Schottky barrier diode can be manufactured using the silicon carbide substrate of the present invention. It is.
  • JFET Joint Field Effect Transistor
  • IGBT Insulated Gate Bipolar Transistor
  • Schottky barrier diode can be manufactured using the silicon carbide substrate of the present invention. It is.
  • the case where a semiconductor device is manufactured by forming an epitaxial layer functioning as an active layer on a silicon carbide substrate having a ⁇ 03-38 ⁇ plane as a main surface has been described.
  • the crystal plane that can be used as the main surface is not limited to this, and any crystal plane according to the application including the (0001) plane can be used as
  • a silicon carbide substrate capable of reducing the manufacturing cost of a semiconductor device using the silicon carbide substrate can be manufactured. That is, the silicon carbide substrate according to the present invention is manufactured by the above-described method for manufacturing a silicon carbide substrate of the present invention. Further, as described in Embodiment Mode 3, a semiconductor device can be manufactured using the silicon carbide substrate of the present invention. That is, in the semiconductor device of the present invention, the epitaxial growth layer as the active layer is formed on the silicon carbide substrate manufactured by the method for manufacturing the silicon carbide substrate of the present invention.
  • the epitaxial growth layer as an active layer is formed in the semiconductor device of this invention on the silicon carbide substrate of the said invention. More specifically, the semiconductor device of the present invention includes the silicon carbide substrate of the present invention, an epitaxial growth layer formed on the silicon carbide substrate, and an electrode formed on the epitaxial growth layer.
  • the method for manufacturing a silicon carbide substrate of the present invention can be particularly advantageously applied to a method for manufacturing a silicon carbide substrate that is required to improve the manufacturing efficiency of a semiconductor device by being used for manufacturing a semiconductor device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

　炭化珪素基板の製造方法は、炭化珪素からなるベース基板（１０）と単結晶炭化珪素からなるＳｉＣ基板（２０）とを準備する工程と、ベース基板（１０）とＳｉＣ基板（２０）とを互いの主面（１０Ａ，２０Ｂ）同士が接触するように積み重ねることにより、積層基板を作製する工程と、積層基板を加熱することにより、ベース基板（１０）とＳｉＣ基板（２０）とを接合して接合基板（３）を作製する工程と、ベース基板（１０）とＳｉＣ基板（２０）との間に温度差が形成されるように接合基板（３）を加熱することにより、接合基板（３）を作製する工程においてベース基板（１０）とＳｉＣ基板（２０）との接合界面（１５）に形成されたボイド（３０）を外部に排出する工程とを備えている。

Description

炭化珪素基板の製造方法
　本発明は炭化珪素基板の製造方法に関し、より特定的には、炭化珪素基板を用いた半導体装置の製造コストの低減を可能とする炭化珪素基板の製造方法に関するものである。
　近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素（ＳｉＣ）の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
　このような状況の下、半導体装置の製造に用いられる炭化珪素結晶および炭化珪素基板の製造方法については、種々の検討がなされ、様々なアイデアが提案されている（たとえば、Ｍ．Ｎａｋａｂａｙａｓｈｉ，　ｅｔ　ａｌ．、“Ｇｒｏｗｔｈ　ｏｆ　Ｃｒａｃｋ‐ｆｒｅｅ　１００ｍｍ－ｄｉａｍｅｔｅｒ　４Ｈ‐ＳｉＣ　Ｃｒｙｓｔａｌｓ　ｗｉｔｈ　Ｌｏｗ　Ｍｉｃｒｏｐｉｐｅ　Ｄｅｎｓｉｔｉｅｓ、Ｍａｔｅｒ．　Ｓｃｉ．　Ｆｏｒｕｍ，ｖｏｌｓ．６００‐６０３、２００９年、ｐ．３－６（非特許文献１）参照）。
Ｍ．Ｎａｋａｂａｙａｓｈｉ，　ｅｔ　ａｌ．、"Ｇｒｏｗｔｈ　ｏｆ　Ｃｒａｃｋ‐ｆｒｅｅ　１００ｍｍ－ｄｉａｍｅｔｅｒ　４Ｈ‐ＳｉＣ　Ｃｒｙｓｔａｌｓ　ｗｉｔｈ　Ｌｏｗ　Ｍｉｃｒｏｐｉｐｅ　Ｄｅｎｓｉｔｉｅｓ、Ｍａｔｅｒ．　Ｓｃｉ．　Ｆｏｒｕｍ，ｖｏｌｓ．６００‐６０３、２００９年、ｐ．３－６
　しかし、炭化珪素は常圧で液相を持たない。また、結晶成長温度が２０００℃以上と非常に高く、成長条件の制御や、その安定化が困難である。そのため、炭化珪素単結晶は、高品質を維持しつつ大口径化することが困難であり、大口径の高品質な炭化珪素基板を得ることは容易ではない。そして、大口径の炭化珪素基板の作製が困難であることに起因して、炭化珪素基板の製造コストが上昇するだけでなく、当該炭化珪素基板を用いて半導体装置を製造するに際しては、１バッチあたりの生産個数が少なくなり、半導体装置の製造コストが高くなるという問題があった。また、製造コストの高い炭化珪素単結晶を基板として有効に利用することにより、半導体装置の製造コストを低減できるものと考えられる。
　そこで、本発明の目的は、炭化珪素基板を用いた半導体装置の製造コストの低減を可能とする炭化珪素基板の製造方法を提供することである。
　本発明に従った炭化珪素基板の製造方法は、炭化珪素からなるベース基板と単結晶炭化珪素からなるＳｉＣ基板とを準備する工程と、ベース基板とＳｉＣ基板とを互いの主面同士が接触するように積み重ねることにより、積層基板を作製する工程と、積層基板を加熱することにより、ベース基板とＳｉＣ基板とを接合して接合基板を作製する工程と、ベース基板とＳｉＣ基板との間に温度差が形成されるように接合基板を加熱することにより、接合基板を作製する工程においてベース基板とＳｉＣ基板との界面に形成されたボイドを外部に排出する工程とを備えている。
　上述のように、高品質な炭化珪素単結晶は、大口径化が困難である。一方、炭化珪素基板を用いた半導体装置の製造プロセスにおいて効率よく製造を行なうためには、所定の形状および大きさに統一された基板が必要である。そのため、高品質な炭化珪素単結晶（たとえば欠陥密度が小さい炭化珪素単結晶）が得られた場合でも、切断等によって所定の形状等に加工できない領域は、有効に利用されない可能性がある。
　これに対し、本発明の炭化珪素基板の製造方法では、炭化珪素からなるベース基板の主面上に接触するように単結晶炭化珪素からなるＳｉＣ基板が接合される。そのため、たとえば欠陥密度が大きく、低品質な炭化珪素結晶からなるベース基板を上記所定の形状および大きさに加工し、当該ベース基板上に高品質であるものの所望の形状等が実現されていない炭化珪素単結晶をＳｉＣ基板として配置することができる。このようにして得られた炭化珪素基板は、所定の形状および大きさに統一されているため半導体装置の製造を効率化できる。また、このようにして得られた炭化珪素基板は、高品質なＳｉＣ基板を使用して半導体装置を製造することが可能であるため、炭化珪素単結晶を有効に利用することができる。
　以上のように、本発明の炭化珪素基板の製造方法によれば、炭化珪素基板を用いた半導体装置の製造コストの低減を可能とする炭化珪素基板の製造方法を提供することができる。
　さらに、ＳｉＣ基板とベース基板とを接合して接合基板を作製すると、ＳｉＣ基板やベース基板の反りなどに起因して、ベース基板とＳｉＣ基板との界面にボイドが形成されるおそれがある。このようなボイドが存在する接合基板をそのまま炭化珪素基板として半導体装置の製造に使用した場合、ボイドが抵抗成分としてはたらき、基板の抵抗率を上昇させる。そのため、製造される半導体装置のオン抵抗が上昇するという問題が発生し得る。また、このようなボイドが存在する接合基板をそのまま炭化珪素基板として使用すると、当該ボイドの存在により基板の強度が低下し、取り扱い時において割れなどが発生しやすくなるという問題もある。これに対し、本発明の炭化珪素基板の製造方法は、ＳｉＣ基板とベース基板とを接合して接合基板を形成した後、さらにベース基板とＳｉＣ基板との間に温度差が形成されるように接合基板を加熱することにより、接合基板を作製する工程においてベース基板とＳｉＣ基板との界面に形成されたボイドを外部に排出する工程を備えている。これにより、炭化珪素基板内のボイドが減少し、ボイドの存在に伴う上記問題の発生が抑制される。
　上記炭化珪素基板の製造方法においては、ベース基板およびＳｉＣ基板のうち、ボイドを外部に排出する工程において他方の基板に比べて高温に加熱された一方の基板の、他方の基板とは反対側の主面を平坦化する工程をさらに備えていてもよい。
　接合基板に存在するボイドは、ボイドを外部に排出する工程においてベース基板およびＳｉＣ基板のうち高温に加熱される側に移動して外部に排出される。そのため、高温に加熱される側の主面は、ボイドの排出によって平坦性が低下する。これに対し、上記主面を平坦化する工程を備えることにより、平坦性が劣化した上記主面の平坦性を所望のレベルまで向上させることができる。ここで、上記平坦化は、たとえば上記主面を研磨により実施することができる。
　上記炭化珪素基板の製造方法においては、ボイドを外部に排出する工程では、ベース基板の温度がＳｉＣ基板の温度よりも高くなるように接合基板が加熱されてもよい。
　これにより、ボイドがベース基板側から排出されるため、半導体装置の製造に用いられた場合にエピタキシャル成長層の形成や不純物の導入などによって活性領域が形成される側であるＳｉＣ基板側の主面の平坦性が、ボイドの排出によって低下することが抑制される。
　上記炭化珪素基板の製造方法においては、上記ボイドを外部に排出する工程では、ベース基板の、ＳｉＣ基板とは反対側の主面は１５００℃以上３０００℃以下の温度域に加熱されてもよい。
　加熱温度を１５００℃以上とすることによりボイドの移動速度が大きくなり、ボイドの排出を効率よく達成することができる。一方、加熱温度を３０００℃以下とすることにより、ＳｉＣ基板におけるエッチングなどの損傷の発生を抑制することができる。
　上記炭化珪素基板の製造方法においては、ベース基板とＳｉＣ基板とを準備する工程では、複数のＳｉＣ基板が準備され、積層基板を作製する工程では、複数のＳｉＣ基板が平面的に見て並べて配置された状態で、ベース基板とＳｉＣ基板とが互いの主面同士が接触するように積み重ねられてもよい。
　上述のように、高品質な炭化珪素単結晶は、大口径化が困難である。これに対し、高品質な炭化珪素単結晶から採取した複数のＳｉＣ基板が平面的に見て並べて配置された状態で、ベース基板とＳｉＣ基板とが互いの主面同士が接触するように積み重ねられて接合されることにより、高品質なＳｉＣ層を有する大口径な基板として取り扱うことが可能な炭化珪素基板を得ることができる。そして、この炭化珪素基板を用いることにより、半導体装置の製造プロセスを効率化することができる。なお、半導体装置の製造プロセスを効率化するためには、上記複数のＳｉＣ基板のうち互いに隣り合うＳｉＣ基板は、互いに接触して配置されていることが好ましい。より具体的には、たとえば上記複数のＳｉＣ基板は、平面的に見てマトリックス状に敷き詰められていることが好ましい。
　上記炭化珪素基板の製造方法においては、積層基板を作製する工程では、ＳｉＣ基板のベース基板とは反対側の主面の、｛０００１｝面に対するオフ角が５０°以上６５°以下となるように積層基板が作製されてもよい。
　六方晶の単結晶炭化珪素は、＜０００１＞方向に成長させることにより、高品質な単結晶を効率よく作製することができる。そして、＜０００１＞方向に成長させた炭化珪素単結晶からは、｛０００１｝面を主面とする炭化珪素基板を効率よく採取することができる。一方、面方位｛０００１｝に対するオフ角が５０°以上６５°以下である主面を有する炭化珪素基板を用いることにより、高性能な半導体装置を製造できる場合がある。
　具体的には、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ；酸化膜電界効果トランジスタ）の作製に用いられる炭化珪素基板は、面方位｛０００１｝に対するオフ角が８°程度である主面を有していることが一般的である。そして、当該主面上にエピタキシャル成長層が形成されるとともに、当該エピタキシャル成長層上に酸化膜、電極などが形成され、ＭＯＳＦＥＴが得られる。このＭＯＳＦＥＴにおいては、エピタキシャル成長層と酸化膜との界面を含む領域にチャネル領域が形成される。しかし、このような構造を有するＭＯＳＦＥＴにおいては、基板の主面の｛０００１｝面に対するオフ角が８°程度であることに起因して、チャネル領域が形成されるエピタキシャル成長層と酸化膜との界面付近において多くの界面準位が形成され、キャリアの走行の妨げとなって、チャネル移動度が低下する。
　これに対し、上記積層基板を作製する工程において、ＳｉＣ基板のベース基板とは反対側の主面の、｛０００１｝面に対するオフ角が５０°以上６５°以下となるように積層基板を作製することにより、製造される炭化珪素基板の主面の｛０００１｝面に対するオフ角が５０°以上６５°以下となるため、上記界面準位の形成が低減され、オン抵抗が低減されたＭＯＳＦＥＴを作製することができる。
　上記炭化珪素基板の製造方法においては、積層基板を作製する工程では、ＳｉＣ基板のベース基板とは反対側の主面のオフ方位と＜１－１００＞方向とのなす角が５°以下となるように積層基板が作製されてもよい。
　＜１－１００＞方向は、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを５°以下とすることにより、炭化珪素基板上へのエピタキシャル成長層の形成などを容易にすることができる。
　上記炭化珪素基板の製造方法においては、積層基板を作製する工程では、ＳｉＣ基板のベース基板とは反対側の主面の、＜１－１００＞方向における｛０３－３８｝面に対するオフ角が－３°以上５°以下となるように積層基板が作製されてもよい。
　これにより、炭化珪素基板を用いてＭＯＳＦＥＴを作製した場合におけるチャネル移動度を、より一層向上させることができる。ここで、面方位{０３－３８}に対するオフ角を－３°以上＋５°以下としたのは、チャネル移動度と当該オフ角との関係を調査した結果、この範囲内で特に高いチャネル移動度が得られたことに基づいている。
　また、「＜１－１００＞方向における{０３－３８}面に対するオフ角」とは、＜１－１００＞方向および＜０００１＞方向の張る平面への上記主面の法線の正射影と、{０３－３８}面の法線とのなす角度であり、その符号は、上記正射影が＜１－１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。
　なお、上記主面の面方位は、実質的に{０３－３８}であることがより好ましく、上記主面の面方位は{０３－３８}であることがさらに好ましい。ここで、主面の面方位が実質的に{０３－３８}であるとは、基板の加工精度などを考慮して実質的に面方位が{０３－３８}とみなせるオフ角の範囲に基板の主面の面方位が含まれていることを意味し、この場合のオフ角の範囲はたとえば{０３－３８}に対してオフ角が±２°の範囲である。これにより、上述したチャネル移動度をより一層向上させることができる。
　上記炭化珪素基板の製造方法においては、積層基板を作製する工程では、ＳｉＣ基板のベース基板とは反対側の主面のオフ方位と＜１１－２０＞方向とのなす角が５°以下となるように積層基板が作製されてもよい。
　＜１１－２０＞方向は、上記＜１－１００＞方向と同様に、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを±５°とすることにより、ＳｉＣ基板上へのエピタキシャル成長層の形成などを容易にすることができる。
　上記炭化珪素基板の製造方法においては、ＳｉＣ基板の、ベース基板とは反対側の主面に対応するＳｉＣ基板の主面を研磨する工程をさらに備えていてもよい。
　これにより、ＳｉＣ基板の、ベース基板とは反対側の主面上に高品質なエピタキシャル成長層を形成することが可能となる。その結果、高品質な当該エピタキシャル成長層をたとえば活性層として含む半導体装置を製造することができる。すなわち、このような工程を採用することにより、上記ＳｉＣ基板上に形成されたエピタキシャル成長層を含む高品質な半導体装置を製造することが可能な炭化珪素基板を得ることができる。ここで、当該ＳｉＣ基板の主面の研磨は、ベース基板とＳｉＣ基板との接合後に実施されてもよいし、ベース基板とは反対側の主面となるべきＳｉＣ基板の主面を予め研磨することにより、ベース基板とＳｉＣ基板との接合前に実施されてもよい。
　上記炭化珪素基板の製造方法においては、接合基板を作製する工程は、接合基板を作製する工程よりも前に、接合基板を作製する工程において互いに対向すべきベース基板およびＳｉＣ基板の主面を研磨することなく実施されてもよい。
　これにより、炭化珪素基板の製造コストを低減することができる。ここで、接合基板を作製する工程において互いに対向すべきベース基板およびＳｉＣ基板の主面は、上述のように研磨されなくてもよい。しかし、基板作製時におけるスライスなどにより形成された表面付近のダメージ層を除去する観点から、たとえばエッチングによって当該ダメージ層が除去される工程が実施された後に上記接合基板を作製する工程が実施されることが好ましい。
　上記炭化珪素基板の製造方法においては、接合基板を作製する工程では、１０－１Ｐａよりも高く１０４Ｐａよりも低い圧力下において積層基板が加熱されてもよい。これにより、簡素な装置により上記接合を実施することが可能になるとともに比較的短時間で接合を実施するための雰囲気を得ることが可能となり、炭化珪素基板の製造コストを低減することができる。
　以上の説明から明らかなように、本発明の炭化珪素基板の製造方法によれば、炭化珪素基板を用いた半導体装置の製造コストの低減を可能とする炭化珪素基板の製造方法を提供することができる。
実施の形態１における炭化珪素基板の製造方法の概略を示すフローチャートである。 実施の形態１における炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態１における炭化珪素基板の製造方法を説明するための概略断面図である。 図３のボイド周辺を拡大して示す概略部分断面図である。 実施の形態１における炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態１における炭化珪素基板の構造を示す概略断面図である。 実施の形態１における炭化珪素基板の構造を示す概略断面図である。 実施の形態２における炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態２における炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態２における炭化珪素基板の構造を示す概略断面図である。 実施の形態２における炭化珪素基板の構造を示す概略断面図である。 縦型ＭＯＳＦＥＴの構造を示す概略断面図である。 縦型ＭＯＳＦＥＴの製造方法の概略を示すフローチャートである。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
　以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
　（実施の形態１）
　まず、図１～図７を参照して、本発明の一実施の形態である実施の形態１について説明する。図１を参照して、本実施の形態における炭化珪素基板の製造方法においては、まず、工程（Ｓ１０）として基板準備工程が実施される。この工程（Ｓ１０）では、図２を参照して、たとえば単結晶炭化珪素からなるベース基板１０および単結晶炭化珪素からなるＳｉＣ基板２０が準備される。
　このとき、ＳｉＣ基板２０の主面２０Ａは、この製造方法により得られる炭化珪素基板の主面となることから（後述の図６、図７参照）、所望の主面の面方位に合わせてＳｉＣ基板２０の主面２０Ａの面方位を選択する。ここでは、たとえば主面が｛０３－３８｝面であるＳｉＣ基板２０が準備される。また、ベース基板１０としては、たとえば不純物密度が２×１０１９ｃｍ－３よりも大きい基板が採用されてもよい。そして、ＳｉＣ基板２０としては、たとえば不純物密度が５×１０１８ｃｍ－３よりも大きく２×１０１９ｃｍ－３よりも小さい基板を採用することができる。なお、ベース基板１０としては単結晶からなるものに限られず、多結晶、アモルファスあるいは焼結体からなるものが準備されてもよい。
　次に、工程（Ｓ２０）として、積層工程が実施される。この工程（Ｓ２０）では、図２を参照して、ベース基板１０とＳｉＣ基板２０とが、互いの主面１０Ａ，２０Ｂが接触するように積み重ねられ、積層基板２が作製される。
　次に、工程（Ｓ３０）として、接合工程が実施される。この工程（Ｓ３０）では、上記積層基板２が加熱されることにより、ベース基板１０とＳｉＣ基板２０とが接合される。これにより、図３を参照して、接合基板３が得られる。この工程（Ｓ３０）では、１０－１Ｐａよりも高く１０４Ｐａよりも低い圧力下において上記積層基板２が加熱されてもよい。これにより、簡素な装置により接合を実施することが可能になるとともに比較的短時間で接合を実施するための雰囲気を得ることが可能となり、炭化珪素基板１の製造コストを低減することができる。また、工程（Ｓ３０）における加熱時の雰囲気は、不活性ガス雰囲気であってもよい。そして、当該雰囲気に不活性ガス雰囲気を採用する場合、当該雰囲気は、アルゴン、ヘリウムおよび窒素からなる群から選択される少なくとも１つを含む不活性ガス雰囲気であることが好ましい。一方、この工程（Ｓ３０）では、大気雰囲気を減圧することにより得られた雰囲気中において上記積層基板２が加熱されてもよい。これにより、炭化珪素基板１の製造コストを低減することができる。
　ここで、工程（Ｓ１０）において準備されるベース基板１０およびＳｉＣ基板２０として、反りなどの変形のない完全な平面形状を有する基板を準備することは困難である。そのため、工程（Ｓ２０）において作製される積層基板２においては、ベース基板１０とＳｉＣ基板２０とが全面にわたって完全に密着した状態ではなく、接触している領域と接触していない領域とが存在する場合が多い。その結果、工程（Ｓ３０）においては、ベース基板１０とＳｉＣ基板２０との接合界面１５付近にボイド３０が形成される。
　次に、工程（Ｓ４０）としてボイド排出工程が実施される。この工程（Ｓ４０）では、ベース基板１０とＳｉＣ基板２０との間に温度差が形成されるように接合基板３が加熱される。具体的には、たとえばベース基板１０の温度がＳｉＣ基板２０の温度よりも高くなるように、上記接合基板３が加熱される。
　このとき、図４を参照して、ボイド３０の内部においては、温度の高い側であるベース基板１０の内壁３０Ａに沿った領域を構成する炭化珪素が昇華し、矢印αに沿って移動した後、温度が低い側であるＳｉＣ基板２０側の内壁３０Ｂに到達して固化する。これにより、図５に示すように、ボイド３０がベース基板１０側に移動する。そして、この状態を維持することにより、図６に示すようにボイド３０がベース基板１０のＳｉＣ基板２０とは反対側の主面１０Ｂに到達し、外部に排出される。ボイド３０の排出に要する時間は、基板の厚み、ボイドの移動速度など種々の条件に依存するが、たとえばベース基板１０の厚みが５００μｍの場合、１時間以上４８時間以下程度である。以上の手順により、図６に示す本実施の形態における炭化珪素基板１が完成する。このとき、ベース基板１０およびＳｉＣ基板２０のいずれの方が高温になるように加熱してもよいが、本実施の形態においては、ボイド３０がＳｉＣ基板２０の品質に与える影響を抑制する観点から、ボイド３０をベース基板１０側に移動させる目的で、ベース基板１０側の温度がＳｉＣ基板２０側の温度よりも高くなるように接合基板３が加熱される。また、この接合基板３の加熱は、たとえばグラファイトからなる、またはグラファイトからなり表面がタンタルカーバイドでコーティングされた坩堝内、あるいはサセプタ上において実施することができる。このとき、雰囲気の圧力が低いほど、ボイド３０の移動速度が大きくなる。そのため、生産効率向上の観点からは、雰囲気の圧力を小さくすることが望ましく、具体的には大気圧未満とすることが望ましい。また、加熱時の雰囲気は、希ガス（アルゴンなど）や窒素などを採用することができる。
　ここで、上記プロセスによれば、炭化珪素基板１は、ベース基板１０の形状等の選択により所望の形状および大きさとすることができるため、半導体装置の製造の効率化に寄与することができる。また、このようなプロセスで製造される炭化珪素基板１では、従来所望の形状等に加工できないため利用されていなかった高品質な炭化珪素単結晶からなるＳｉＣ基板２０を利用して半導体装置を製造することが可能であるため、炭化珪素単結晶を有効に利用することができる。その結果、本実施の形態における炭化珪素基板１の製造方法によれば、炭化珪素基板を用いた半導体装置の製造コストの低減を可能とする炭化珪素基板１を製造することができる。
　さらに、上記プロセスによれば、ベース基板１０とＳｉＣ基板２０との接合界面１５付近に形成されたボイド３０が工程（Ｓ４０）において外部に排出される。そのため、炭化珪素基板１内のボイド３０が減少し、ボイド３０の存在に伴う基板の抵抗率の上昇、基板の強度低下などが抑制される。
　さらに、本実施の形態においては、工程（Ｓ５０）として平坦化工程が実施される。この工程（Ｓ５０）では、上記工程（Ｓ４０）においてＳｉＣ基板２０に比べて高温に加熱されたベース基板１０の、ＳｉＣ基板２０とは反対側の主面１０Ｂが、たとえば研磨により平坦化される。より具体的には、図６を参照して、ベース基板１０においてボイド３０の排出によって生じた凹凸が残存している主面１０Ｂを含む表層領域１０Ｃが研磨により除去される。この工程（Ｓ５０）は必須の工程ではないが、これを実施することにより、図７を参照して、ベース基板１０においてボイド３０が排出される側の主面１０Ｂの平坦性が確保された炭化珪素基板１が得られる。
　ここで、上記工程（Ｓ４０）では、ベース基板１０の、ＳｉＣ基板２０とは反対側の主面１０Ｂは１５００℃以上３０００℃以下の温度域に加熱されることが好ましい。加熱温度を１５００℃以上とすることによりボイド３０の移動速度が高くなり、ボイド３０の排出を効率よく達成することができる。一方、加熱温度を３０００℃以下とすることにより、ＳｉＣ基板２０におけるエッチングなどの損傷の発生を抑制することができる。
　また、ＳｉＣ基板２０の主面２０Ａは、｛０００１｝面に対するオフ角が５０°以上６５°以下となっていてもよい。これにより、製造される炭化珪素基板１を用いてＭＯＳＦＥＴを作製すると、チャネル領域における界面準位の形成が低減され、オン抵抗が低減されたＭＯＳＦＥＴを得ることができる。一方、製造の容易性を考慮して、ＳｉＣ基板２０の主面２０Ａは、｛０００１｝面であってもよい。
　また、ＳｉＣ基板２０の主面２０Ａのオフ方位と＜１－１００＞方向とのなす角は５°以下となっていてもよい。＜１－１００＞方向は、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを５°以下とすることにより、炭化珪素基板１上（主面２０Ａ上）へのエピタキシャル成長層の形成などを容易にすることができる。
　さらに、ＳｉＣ基板２０の主面２０Ａの、＜１－１００＞方向における｛０３－３８｝面に対するオフ角は－３°以上５°以下とすることが好ましい。これにより、製造される炭化珪素基板１を用いてＭＯＳＦＥＴを作製した場合におけるチャネル移動度を、より一層向上させることができる。
　一方、ＳｉＣ基板２０の主面２０Ａのオフ方位と＜１１－２０＞方向とのなす角は５°以下となっていてもよい。
　＜１１－２０＞も、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを±５°とすることにより、本実施の形態の炭化珪素基板の製造方法により製造される炭化珪素基板１上（主面２０Ａ上）へのエピタキシャル成長層の形成などを容易にすることができる。
　また、本実施の形態における炭化珪素基板１の製造方法においては、積層基板におけるＳｉＣ基板２０の、ベース基板１０とは反対側の主面２０Ａに対応するＳｉＣ基板２０の主面を研磨する工程をさらに備えていてもよい。これにより、主面２０Ａ上に高品質なエピタキシャル成長層を形成することが可能となる。その結果、高品質な当該エピタキシャル成長層をたとえば活性層として含む半導体装置を製造することが可能となる。すなわち、このような工程を採用することにより、ＳｉＣ基板２０上に形成されたエピタキシャル層を含む高品質な半導体装置を製造することが可能な炭化珪素基板１を得ることができる。ここで、当該研磨を行なう工程は、工程（Ｓ１０）の後であればベース基板１０とＳｉＣ基板２０との接合の前に実施してもよいし、接合後に実施してもよい。
　さらに、本実施の形態における炭化珪素基板１の製造方法においては、互いに対向すべきベース基板１０およびＳｉＣ基板２０の主面を研磨することなく工程（Ｓ３０）が実施されてもよい。これにより、炭化珪素基板１の製造コストを低減することができる。また、ベース基板１０およびＳｉＣ基板２０の作製時におけるスライスなどにより形成された表面付近のダメージ層を除去する観点から、たとえばエッチングによって当該ダメージ層が除去される工程が実施された上で、工程（Ｓ３０）が実施されてもよい。
　（実施の形態２）
　次に、本発明の他の実施の形態である実施の形態２について説明する。実施の形態２における炭化珪素基板の製造方法は、基本的には実施の形態１の場合と同様に実施される。しかし、実施の形態２における炭化珪素基板の製造方法は、ＳｉＣ基板の配置において実施の形態１の場合とは異なっている。
　実施の形態２における炭化珪素基板の製造方法では、図１を参照して、実施の形態１の場合と同様に、まず工程（Ｓ１０）として基板準備工程が実施される。この工程（Ｓ１０）では、ベース基板１０およびＳｉＣ基板２０が準備される。このとき、本実施の形態においては、ＳｉＣ基板２０が複数準備される。
　次に、工程（Ｓ２０）として積層工程が実施される。この工程（Ｓ２０）では、図８を参照して、工程（Ｓ１０）において準備された複数のＳｉＣ基板２０が平面的に見て並べて配置された状態で、ベース基板１０の主面１０Ａに接触して配置される。すなわち、ＳｉＣ基板２０は、ベース基板１０の主面１０Ａに沿って複数並べて配置されている。このとき、複数のＳｉＣ基板２０は、ベース基板１０上において隣接するＳｉＣ基板２０同士が互いに接触するように、マトリックス状に配置されてもよい。一方、ＳｉＣ基板２０同士は互いに間隔をおいて配置されてもよい。このとき、当該間隔は、１００μｍ以下とすることが好ましく、１０μｍ以下とすることがより好ましい。
　そして、実施の形態１の場合と同様に、工程（Ｓ３０）として接合工程が実施され、接合基板３が得られる（図９参照）。このとき、実施の形態１の場合と同様に、ベース基板１０とＳｉＣ基板２０との接合界面１５付近にボイド３０が形成される。また、本実施の形態においては、ＳｉＣ基板２０同士の接合界面２５付近にもボイド３１が形成される。
　次に、実施の形態１の場合と同様に、工程（Ｓ４０）としてボイド排出工程が実施される。これにより、図１０に示すように、接合界面１５付近に形成されたボイド３０がベース基板１０のＳｉＣ基板２０とは反対側の主面１０Ｂに到達し、外部に排出される。また、ＳｉＣ基板２０同士の接合界面２５付近に形成されたボイド３１も、同様に主面１０Ｂに到達し、外部に排出される。以上の手順により、図１０に示す本実施の形態の炭化珪素基板１が完成する。この炭化珪素基板１によれば、複数のＳｉＣ基板２０が用いられることにより大口径化が容易となっているため、炭化珪素基板を用いた半導体装置の製造コストが一層低減される。
　また、図１０および図１１を参照して、実施の形態１の場合と同様にさらに工程（Ｓ５０）が実施され、ベース基板１０においてボイド３０，３１の排出によって生じた凹凸が残存している主面１０Ｂを含む表層領域１０Ｃが研磨により除去される。これにより、図１１を参照して、ベース基板１０においてボイド３０，３１が排出される側の主面１０Ｂの平坦性が確保された炭化珪素基板１が得られる。
　（実施の形態３）
　次に、上記本発明の炭化珪素基板の製造方法により製造された本発明の炭化珪素基板を用いて作製される半導体装置の一例を実施の形態３として説明する。図１２を参照して、本発明による半導体装置１０１は、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ　Ｉｍｐｌａｎｔｅｄ　ＭＯＳＦＥＴ）であって、基板１０２、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５、酸化膜１２６、ソース電極１１１および上部ソース電極１２７、ゲート電極１１０および基板１０２の裏面側に形成されたドレイン電極１１２を備える。具体的には、導電型がｎ型の炭化珪素からなる基板１０２の表面上に、炭化珪素からなるバッファ層１２１が形成されている。基板１０２としては、上記実施の形態１および２において説明した炭化珪素基板１を含む本発明の炭化珪素基板の製造方法により製造された炭化珪素基板が採用される。そして、上記実施の形態１または２の炭化珪素基板１が採用される場合、バッファ層１２１は、炭化珪素基板１のＳｉＣ基板２０上に形成される。バッファ層１２１は導電型がｎ型であり、その厚みはたとえば０．５μｍである。また、バッファ層１２１におけるｎ型の導電性不純物の密度はたとえば５×１０１７ｃｍ－３とすることができる。このバッファ層１２１上には耐圧保持層１２２が形成されている。この耐圧保持層１２２は、導電型がｎ型の炭化珪素からなり、たとえばその厚みは１０μｍである。また、耐圧保持層１２２におけるｎ型の導電性不純物の密度としては、たとえば５×１０１５ｃｍ－３という値を用いることができる。
　この耐圧保持層１２２の表面には、導電型がｐ型であるｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部においては、ｐ領域１２３の表面層にｎ＋領域１２４が形成されている。また、このｎ＋領域１２４に隣接する位置には、ｐ＋領域１２５が形成されている。一方のｐ領域１２３におけるｎ＋領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ＋領域１２４上にまで延在するように、酸化膜１２６が形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ＋領域１２４およびｐ＋領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。そして、基板１０２において、バッファ層１２１が形成された側の表面とは反対側の面である裏面にドレイン電極１１２が形成されている。
　本実施の形態における半導体装置１０１においては、基板１０２として上記実施の形態１および２において説明した炭化珪素基板１などの本発明の炭化珪素基板が採用される。ここで、上述のように、本発明の炭化珪素基板は、炭化珪素基板を用いた半導体装置の製造コストを低減可能であるとともに、抵抗率を低減し、かつ強度を向上させることが可能な炭化珪素基板の製造方法により製造されている。そのため、半導体装置１０１は、製造コストが低減されるとともに、オン抵抗が低減された半導体装置となっている。
　次に、図１３～図１７を参照して、図１２に示した半導体装置１０１の製造方法を説明する。図１３を参照して、まず、基板準備工程（Ｓ１１０）を実施する。ここでは、たとえば｛０３－３８｝面が主面となった炭化珪素からなる基板１０２（図１４参照）を準備する。この基板１０２としては、上記実施の形態１または２において説明した製造方法により製造された炭化珪素基板１を含む上記本発明の炭化珪素基板１が準備される。
　また、この基板１０２（図１４参照）としては、たとえば導電型がｎ型であり、基板抵抗が０．０２Ωｃｍといった基板を用いてもよい。
　次に、図１３に示すように、エピタキシャル層形成工程（Ｓ１２０）を実施する。具体的には、基板１０２の表面上にバッファ層１２１を形成する。このバッファ層１２１は、基板１０２として採用される炭化珪素基板１のＳｉＣ基板２０の主面２０Ａ上（図６、図７、図１０、図１１参照）に形成される。バッファ層１２１としては、導電型がｎ型の炭化珪素からなり、たとえばその厚みが０．５μｍのエピタキシャル層を形成する。バッファ層１２１における導電型不純物の密度は、たとえば５×１０１７ｃｍ－３といった値を用いることができる。そして、このバッファ層１２１上に、図１４に示すように耐圧保持層１２２を形成する。この耐圧保持層１２２としては、導電型がｎ型の炭化珪素からなる層をエピタキシャル成長法によって形成する。この耐圧保持層１２２の厚みとしては、たとえば１０μｍといった値を用いることができる。また、この耐圧保持層１２２におけるｎ型の導電性不純物の密度としては、たとえば５×１０１５ｃｍ－３といった値を用いることができる。
　次に、図１３に示すように注入工程（Ｓ１３０）を実施する。具体的には、フォトリソグラフィおよびエッチングを用いて形成した酸化膜をマスクとして用いて、導電型がｐ型の不純物を耐圧保持層１２２に注入することにより、図１５に示すようにｐ領域１２３を形成する。また、用いた酸化膜を除去した後、再度新たなパターンを有する酸化膜を、フォトリソグラフィおよびエッチングを用いて形成する。そして、当該酸化膜をマスクとして、ｎ型の導電性不純物を所定の領域に注入することにより、ｎ＋領域１２４を形成する。また、同様の手法により、導電型がｐ型の導電性不純物を注入することにより、ｐ＋領域１２５を形成する。その結果、図１５に示すような構造を得る。
　このような注入工程の後、活性化アニール処理を行なう。この活性化アニール処理としては、たとえばアルゴンガスを雰囲気ガスとして用いて、加熱温度１７００℃、加熱時間３０分といった条件を用いることができる。
　次に、図１３に示すようにゲート絶縁膜形成工程（Ｓ１４０）を実施する。具体的には、図１６に示すように、耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５上を覆うように酸化膜１２６を形成する。この酸化膜１２６を形成するための条件としては、たとえばドライ酸化（熱酸化）を行なってもよい。このドライ酸化の条件としては、加熱温度を１２００℃、加熱時間を３０分といった条件を用いることができる。
　その後、図１３に示すように窒素アニール工程（Ｓ１５０）を実施する。具体的には、雰囲気ガスを一酸化窒素（ＮＯ）として、アニール処理を行なう。アニール処理の温度条件としては、たとえば加熱温度を１１００℃、加熱時間を１２０分とする。この結果、酸化膜１２６と下層の耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５との間の界面近傍に窒素原子が導入される。また、この一酸化窒素を雰囲気ガスとして用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニールを行なってもよい。具体的には、アルゴンガスを雰囲気ガスとして用いて、加熱温度を１１００℃、加熱時間を６０分といった条件を用いてもよい。
　次に、図１３に示すように電極形成工程（Ｓ１６０）を実施する。具体的には、酸化膜１２６上にフォトリソグラフィ法を用いてパターンを有するレジスト膜を形成する。当該レジスト膜をマスクとして用いて、ｎ＋領域１２４およびｐ＋領域１２５上に位置する酸化膜の部分をエッチングにより除去する。この後、レジスト膜上および当該酸化膜１２６において形成された開口部内部においてｎ＋領域１２４およびｐ＋領域１２５と接触するように、金属などの導電体膜を形成する。その後、レジスト膜を除去することにより、当該レジスト膜上に位置していた導電体膜を除去（リフトオフ）する。ここで、導電体としては、たとえばニッケル（Ｎｉ）を用いることができる。この結果、図１７に示すように、ソース電極１１１およびドレイン電極１１２を得ることができる。なお、ここでアロイ化のための熱処理を行なうことが好ましい。具体的には、たとえば雰囲気ガスとして不活性ガスであるアルゴン（Ａｒ）ガスを用い、加熱温度を９５０℃、加熱時間を２分といった熱処理（アロイ化処理）を行なう。
　その後、ソース電極１１１上に上部ソース電極１２７（図１２参照）を形成する。また、基板１０２の裏面上にドレイン電極１１２（図１２参照）を形成する。また、酸化膜１２６上にゲート電極１１０（図１２参照）を形成する。このようにして、図１２に示す半導体装置１０１を得ることができる。つまり、半導体装置１０１は、炭化珪素基板１のＳｉＣ基板２０上にエピタキシャル層および電極を形成することにより作製される。
　なお、上記実施の形態３においては、本発明の炭化珪素基板の製造方法により製造された炭化珪素基板を用いて作製可能な半導体装置の一例として、縦型ＭＯＳＦＥＴに関して説明したが、作製可能な半導体装置はこれに限られない。たとえばＪＦＥＴ（Ｊｕｎｃｔｉｏｎ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ；接合型電界効果トランジスタ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ；絶縁ゲートバイポーラトランジスタ）、ショットキーバリアダイオードなど、種々の半導体装置が本発明の炭化珪素基板を用いて作製可能である。また、上記実施の形態３においては、｛０３－３８｝面を主面とする炭化珪素基板上に活性層として機能するエピタキシャル層を形成して半導体装置が作製される場合について説明したが、上記主面として採用可能な結晶面はこれに限られず、（０００１）面を含めて用途に応じた任意の結晶面を上記主面として採用することができる。
　上述のように、本発明の炭化珪素基板の製造方法によれば、炭化珪素基板を用いた半導体装置の製造コストの低減を可能とする炭化珪素基板を製造することができる。すなわち、本発明に従った炭化珪素基板は、上記本発明の炭化珪素基板の製造方法により製造されている。また、上記実施の形態３において説明したように、本発明の炭化珪素基板を用いて半導体装置を作製することができる。すなわち、本発明の半導体装置は、上記本発明の炭化珪素基板の製造方法により製造された炭化珪素基板上に活性層としてのエピタキシャル成長層が形成されている。別の観点から説明すると、本発明の半導体装置は、上記本発明の炭化珪素基板上に活性層としてのエピタキシャル成長層が形成されている。より具体的には、本発明の半導体装置は、上記本発明の炭化珪素基板と、当該炭化珪素基板上に形成されたエピタキシャル成長層と、当該エピタキシャル成長層上に形成された電極とを備えている。
　今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
　本発明の炭化珪素基板の製造方法は、半導体装置の製造に使用することにより半導体装置の製造効率を向上させることが求められる炭化珪素基板の製造方法に、特に有利に適用され得る。
　１　炭化珪素基板、２　積層基板、３　接合基板、１０　ベース基板、１０Ａ，１０Ｂ　主面、１０Ｃ　表層領域、１５　接合界面、２０　ＳｉＣ基板、２０Ａ，２０Ｂ　主面、２５　接合界面、３０，３１　ボイド、３０Ａ，３０Ｂ　内壁、１０１　半導体装置、１０２　基板、１１０　ゲート電極、１１１　ソース電極、１１２　ドレイン電極、１２１　バッファ層、１２２　耐圧保持層、１２３　ｐ領域、１２４　ｎ＋領域、１２５　ｐ＋領域、１２６　酸化膜、１２７　上部ソース電極。

Claims (12)

  1. 　炭化珪素からなるベース基板（１０）と単結晶炭化珪素からなるＳｉＣ基板（２０）とを準備する工程と、
    　前記ベース基板（１０）と前記ＳｉＣ基板（２０）とを互いの主面同士が接触するように積み重ねることにより、積層基板（２）を作製する工程と、
    　前記積層基板（２）を加熱することにより、前記ベース基板（１０）と前記ＳｉＣ基板（２０）とを接合して接合基板（３）を作製する工程と、
    　前記ベース基板（１０）と前記ＳｉＣ基板（２０）との間に温度差が形成されるように前記接合基板（３）を加熱することにより、前記接合基板（３）を作製する工程において前記ベース基板（１０）と前記ＳｉＣ基板（２０）との界面（１５）に形成されたボイド（３０）を外部に排出する工程とを備えた、炭化珪素基板（１）の製造方法。
  2. 　前記ベース基板（１０）および前記ＳｉＣ基板（２０）のうち、前記ボイド（３０）を外部に排出する工程において他方の基板（２０）に比べて高温に加熱された一方の基板（１０）の、前記他方の基板（２０）とは反対側の主面（１０Ｂ）を平坦化する工程をさらに備えた、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  3. 　前記ボイド（３０）を外部に排出する工程では、前記ベース基板（１０）の温度が前記ＳｉＣ基板（２０）の温度よりも高くなるように前記接合基板（３）が加熱される、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  4. 　前記ボイド（３０）を外部に排出する工程では、前記ベース基板（１０）の、前記ＳｉＣ基板（２０）とは反対側の主面（１０Ｂ）は１５００℃以上３０００℃以下の温度域に加熱される、請求の範囲第３項に記載の炭化珪素基板（１）の製造方法。
  5. 　前記ベース基板（１０）と前記ＳｉＣ基板（２０）とを準備する工程では、複数の前記ＳｉＣ基板（２０）が準備され、
    　前記積層基板（２）を作製する工程では、複数の前記ＳｉＣ基板（２０）が平面的に見て並べて配置された状態で、前記ベース基板（１０）と前記ＳｉＣ基板（２０）とが互いの主面同士が接触するように積み重ねられる、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  6. 　前記積層基板（２）を作製する工程では、前記ＳｉＣ基板（２０）の前記ベース基板（１０）とは反対側の主面（２０Ａ）の、｛０００１｝面に対するオフ角が５０°以上６５°以下となるように前記積層基板（２）が作製される、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  7. 　前記積層基板（２）を作製する工程では、前記ＳｉＣ基板（２０）の前記ベース基板（１０）とは反対側の主面（２０Ａ）のオフ方位と＜１－１００＞方向とのなす角が５°以下となるように前記積層基板（２）が作製される、請求の範囲第６項に記載の炭化珪素基板（１）の製造方法。
  8. 　前記積層基板（２）を作製する工程では、前記ＳｉＣ基板（２０）の前記ベース基板（１０）とは反対側の主面（２０Ａ）の、＜１－１００＞方向における｛０３－３８｝面に対するオフ角が－３°以上５°以下となるように前記積層基板（２）が作製される、請求の範囲第７項に記載の炭化珪素基板（１）の製造方法。
  9. 　前記積層基板（２）を作製する工程では、前記ＳｉＣ基板（２０）の前記ベース基板（１０）とは反対側の主面（２０Ａ）のオフ方位と＜１１－２０＞方向とのなす角が５°以下となるように前記積層基板（２）が作製される、請求の範囲第６項に記載の炭化珪素基板（１）の製造方法。
  10. 　前記ＳｉＣ基板（２０）の、前記ベース基板（１０）とは反対側の主面（２０Ａ）に対応する前記ＳｉＣ基板（２０）の主面（２０Ａ）を研磨する工程をさらに備えた、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  11. 　前記接合基板（３）を作製する工程は、前記接合基板（３）を作製する工程よりも前に、前記接合基板（３）を作製する工程において互いに対向すべき前記ベース基板（１０）および前記ＳｉＣ基板（２０）の主面を研磨することなく実施される、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  12. 　前記接合基板（３）を作製する工程では、１０－１Ｐａよりも高く１０４Ｐａよりも低い圧力下において前記積層基板（２）が加熱される、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
PCT/JP2010/066754 2010-01-26 2010-09-28 炭化珪素基板の製造方法 WO2011092893A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CA2753709A CA2753709A1 (en) 2010-01-26 2010-09-28 Method of manufacturing silicon carbide substrate
US13/202,437 US20110306181A1 (en) 2010-01-26 2010-09-28 Method of manufacturing silicon carbide substrate
CN2010800150668A CN102379025A (zh) 2010-01-26 2010-09-28 制造碳化硅衬底的方法
JP2011536643A JPWO2011092893A1 (ja) 2010-01-26 2010-09-28 炭化珪素基板の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-014242 2010-01-26
JP2010014242 2010-01-26

Publications (1)

Publication Number Publication Date
WO2011092893A1 true WO2011092893A1 (ja) 2011-08-04

Family

ID=44318895

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/066754 WO2011092893A1 (ja) 2010-01-26 2010-09-28 炭化珪素基板の製造方法

Country Status (7)

Country Link
US (1) US20110306181A1 (ja)
JP (1) JPWO2011092893A1 (ja)
KR (1) KR20110120335A (ja)
CN (1) CN102379025A (ja)
CA (1) CA2753709A1 (ja)
TW (1) TW201128710A (ja)
WO (1) WO2011092893A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017114694A (ja) * 2015-12-21 2017-06-29 信越化学工業株式会社 化合物半導体積層基板及びその製造方法、並びに半導体素子
CN114959899A (zh) * 2022-04-13 2022-08-30 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011254051A (ja) * 2010-06-04 2011-12-15 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP5447206B2 (ja) * 2010-06-15 2014-03-19 住友電気工業株式会社 炭化珪素単結晶の製造方法および炭化珪素基板
JP6696499B2 (ja) * 2015-11-24 2020-05-20 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN106783851B (zh) * 2017-01-19 2023-12-29 江苏紫峰知识产权服务有限公司 集成肖特基二极管的SiCJFET器件及其制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1129397A (ja) * 1997-07-04 1999-02-02 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣおよびその製造方法
JPH11292698A (ja) * 1998-04-13 1999-10-26 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣおよびその製造方法
JP2000001399A (ja) * 1998-06-10 2000-01-07 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣおよびその製造方法
JP2000044398A (ja) * 1998-05-29 2000-02-15 Toyota Central Res & Dev Lab Inc 炭化珪素単結晶の製造方法及びそれによって得られた炭化珪素単結晶
JP2000109393A (ja) * 1998-10-08 2000-04-18 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣ
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2002179498A (ja) * 2000-12-12 2002-06-26 Denso Corp 炭化珪素単結晶の製造方法
JP2008235776A (ja) * 2007-03-23 2008-10-02 Sumco Corp 貼り合わせウェーハの製造方法
JP2009272619A (ja) * 2008-04-10 2009-11-19 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5728631A (en) * 1995-09-29 1998-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a low capacitance dielectric layer
JPWO2006114999A1 (ja) * 2005-04-18 2008-12-18 国立大学法人京都大学 化合物半導体装置及び化合物半導体製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1129397A (ja) * 1997-07-04 1999-02-02 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣおよびその製造方法
JPH11292698A (ja) * 1998-04-13 1999-10-26 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣおよびその製造方法
JP2000044398A (ja) * 1998-05-29 2000-02-15 Toyota Central Res & Dev Lab Inc 炭化珪素単結晶の製造方法及びそれによって得られた炭化珪素単結晶
JP2000001399A (ja) * 1998-06-10 2000-01-07 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣおよびその製造方法
JP2000109393A (ja) * 1998-10-08 2000-04-18 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣ
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2002179498A (ja) * 2000-12-12 2002-06-26 Denso Corp 炭化珪素単結晶の製造方法
JP2008235776A (ja) * 2007-03-23 2008-10-02 Sumco Corp 貼り合わせウェーハの製造方法
JP2009272619A (ja) * 2008-04-10 2009-11-19 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M. NAKABAYASHI ET AL.: "Growth of Crack-free 100 mm-diameter 4H-SiC Crystals with Low Micropipe Densities", MATER. SCI. FORUM, vol. 600-603, 2009, pages 3 - 6

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017114694A (ja) * 2015-12-21 2017-06-29 信越化学工業株式会社 化合物半導体積層基板及びその製造方法、並びに半導体素子
CN114959899A (zh) * 2022-04-13 2022-08-30 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制备方法

Also Published As

Publication number Publication date
TW201128710A (en) 2011-08-16
CA2753709A1 (en) 2011-08-04
KR20110120335A (ko) 2011-11-03
US20110306181A1 (en) 2011-12-15
CN102379025A (zh) 2012-03-14
JPWO2011092893A1 (ja) 2013-05-30

Similar Documents

Publication Publication Date Title
JP5344037B2 (ja) 炭化珪素基板および半導体装置
WO2011046020A1 (ja) 炭化珪素基板の製造方法、炭化珪素基板および半導体装置
JP2011243770A (ja) 炭化珪素基板、半導体装置、炭化珪素基板の製造方法
WO2011142158A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011096109A1 (ja) 炭化珪素基板の製造方法
WO2011052321A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
JP5928335B2 (ja) 炭化珪素基板の製造方法および半導体装置の製造方法
WO2011052320A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
WO2011092893A1 (ja) 炭化珪素基板の製造方法
WO2010131571A1 (ja) 半導体装置
WO2011077797A1 (ja) 炭化珪素基板
WO2012127748A1 (ja) 炭化珪素基板
JP2011243618A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011152089A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243617A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243771A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011086660A (ja) 炭化珪素基板の製造方法および炭化珪素基板
JP2011243640A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011086734A1 (ja) 炭化珪素基板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080015066.8

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 13202437

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2753709

Country of ref document: CA

Ref document number: 2011536643

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2010844650

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10844650

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20117022056

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE