JP5928335B2 - 炭化珪素基板の製造方法および半導体装置の製造方法 - Google Patents

炭化珪素基板の製造方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP5928335B2
JP5928335B2 JP2012526396A JP2012526396A JP5928335B2 JP 5928335 B2 JP5928335 B2 JP 5928335B2 JP 2012526396 A JP2012526396 A JP 2012526396A JP 2012526396 A JP2012526396 A JP 2012526396A JP 5928335 B2 JP5928335 B2 JP 5928335B2
Authority
JP
Japan
Prior art keywords
silicon carbide
substrate
carbide substrate
plane
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012526396A
Other languages
English (en)
Other versions
JPWO2012014645A1 (ja
Inventor
佐々木　信
信 佐々木
原田　真
真 原田
里美 伊藤
里美 伊藤
恭子 沖田
恭子 沖田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2012014645A1 publication Critical patent/JPWO2012014645A1/ja
Application granted granted Critical
Publication of JP5928335B2 publication Critical patent/JP5928335B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Description

本発明は炭化珪素基板および半導体装置ならびにこれらの製造方法に関し、より特定的には、炭化珪素基板を含む半導体装置の特性を安定させることが可能な炭化珪素基板および半導体装置ならびにこれらの製造方法に関するものである。
近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
このような状況の下、半導体装置の製造に用いられる炭化珪素結晶および炭化珪素基板の製造方法については、種々の検討がなされ、様々なアイデアが提案されている（たとえば、特開２００２−２８０５３１号公報（特許文献１）参照）。
特開２００２−２８０５３１号公報
しかし、半導体装置に対しては、たとえばチャネル移動度の向上など、さらなる特性の向上が求められている。また、特性の向上ばかりでなく、製品間における当該特性のばらつきが小さいことも、半導体装置においては重要である。
そこで、本発明の目的は、半導体装置のチャネル移動度の向上と特性の安定とを両立させることが可能な炭化珪素基板および半導体装置ならびにこれらの製造方法を提供することである。
本発明に従った炭化珪素基板は、炭化珪素からなり、＜０１−１０＞方向および＜０００１＞方向を含む平面への正射影において、少なくとも一方の主面の法線と｛０３−３８｝面の法線とのなす角が０．５°以下である。
本発明者は、半導体装置のチャネル移動度の向上と特性の安定との両立について詳細な検討を行なった。その結果、以下のような知見を得て本発明に想到した。
すなわち、炭化珪素基板を用いて半導体装置が作製される場合、当該炭化珪素基板上にエピタキシャル成長層が形成され、さらにエピタキシャル成長層上に電極が形成される。ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの製造においては、エピタキシャル成長層上に酸化膜などの絶縁膜が形成され、当該絶縁膜上にゲート電極が形成される。そして、エピタキシャル成長層においてゲート電極直下の絶縁膜と接する領域がチャネル領域となる。
ここで、炭化珪素基板の少なくとも一方の主面を、当該炭化珪素基板を構成する炭化珪素の｛０３−３８｝面に近い面とし、当該主面上にエピタキシャル成長層を形成して上記ＭＯＳＦＥＴやＩＧＢＴなどの半導体装置を作製すると、上記チャネル領域は｛０３−３８｝面に近い面を含むように形成される。そして、このようにすることにより、半導体装置のチャネル移動度を向上させることができる。
さらに、本発明者は、｛０３−３８｝面に近い主面を有する炭化珪素基板を用いて半導体装置を作製した場合、当該半導体装置の特性のばらつきが大きくなる傾向があり、その原因が上記主面の｛０３−３８｝面からのずれにあることを見出した。
より具体的には、半導体装置の製造においては、上記エピタキシャル成長層にキャリアを生成させるための不純物が導入される。しかし、不純物の導入が正常に行なわれた場合でも、上記主面の面方位が｛０３−３８｝面から特定の面内、具体的には＜０１−１０＞方向および＜０００１＞方向を含む平面内において僅かにずれただけで、生成するキャリアの密度が大きくばらつくことが分かった。そして、＜０１−１０＞方向および＜０００１＞方向を含む平面への正射影において、上記主面の法線と｛０３−３８｝面の法線とのなす角を０．５°以下とすることにより、キャリア濃度のばらつきを十分に抑え、半導体装置の特性のばらつきを抑制できることが明らかとなった。
このように、本発明の炭化珪素基板においては、＜０１−１０＞方向および＜０００１＞方向を含む平面への正射影において、少なくとも一方の主面の法線と｛０３−３８｝面の法線とのなす角が０．５°以下であることにより、これを用いて製造される半導体装置のチャネル移動度が向上するとともに、キャリア濃度のばらつきを十分に抑えることができる。その結果、本発明の炭化珪素基板によれば、半導体装置のチャネル移動度の向上と特性の安定とを両立させることが可能な炭化珪素基板を提供することができる。
上記炭化珪素基板においては、＜−２１１０＞方向および＜０００１＞方向を含む平面への正射影において、上記一方の主面の法線と｛０３−３８｝面の法線とのなす角が１０°以下であってもよい。
＜０１−１０＞方向および＜０００１＞方向を含む平面内におけるずれに比べると影響は小さいものの、＜−２１１０＞方向および＜０００１＞方向を含む平面におけるずれによっても、生成するキャリアの密度がばらつく。そして、＜−２１１０＞方向および＜０００１＞方向を含む平面内におけるずれを１０°以下とすることにより、キャリア濃度のばらつきを一層抑制することができる。
上記炭化珪素基板は、５０．８ｍｍ以上の直径を有していてもよい。これにより、当該炭化珪素基板を用いた半導体装置の製造効率が向上する。
上記炭化珪素基板は、ベース層と、ベース層上に形成された単結晶炭化珪素層とを備え、上記一方の主面は、単結晶炭化珪素層の、ベース層の側とは反対側の表面であってもよい。
このようにすることにより、たとえばベース層として安価なベース基板、具体的には欠陥密度の大きい単結晶炭化珪素からなる基板や多結晶炭化珪素基板、あるいは金属からなるベース基板を準備し、このベース基板上に良質な炭化珪素単結晶からなる基板を配置することにより、炭化珪素基板を比較的安価に製造することができる。特に、炭化珪素基板は大口径化の困難であるため、たとえばベース基板上に良質であるものの大きさが小さい単結晶炭化珪素基板を平面的に見て複数並べて配置し、ベース層上に単結晶炭化珪素層がベース層の主面に沿って複数並べて配置された炭化珪素基板を作製することにより、安価で、かつ大口径な炭化珪素基板を得ることができる。
上記炭化珪素基板においては、上記一方の主面上に形成されたエピタキシャル成長層をさらに備えていてもよい。これにより、当該炭化珪素基板を用いた半導体装置の製造が容易となる。なお、上記エピタキシャル成長層は、半導体装置におけるバッファ層、耐圧保持層（ドリフト層）などとして利用することができる。
本発明に従った半導体装置は、上記エピタキシャル成長層を含む炭化珪素基板と、当該エピタキシャル成長層上に形成された電極とを備えている。本発明の半導体装置によれば、上記本発明の炭化珪素基板を含んでいることにより、チャネル移動度の向上と特性の安定とを両立させることが可能な半導体装置を提供することができる。
本発明に従った炭化珪素基板の製造方法は、炭化珪素からなるインゴットを準備する工程と、インゴットから基板を採取する工程と、採取された基板における少なくとも一方の主面の法線と｛０３−３８｝面の法線とのなす角が、＜０１−１０＞方向および＜０００１＞方向を含む平面への正射影において０．５°以下であることを確認する工程とを備えている。
これにより、上記本発明の炭化珪素基板を確実に製造することができる。なお、インゴットからの基板の採取は、たとえば少なくとも一方の主面が｛０３−３８｝面に近い面となるようにインゴットをスライスすることにより達成することができる。また、採取された基板における少なくとも一方の主面の法線と｛０３−３８｝面の法線とのなす角の確認は、たとえばＸ線回折法を利用して実施することができる。
上記炭化珪素基板の製造方法においては、採取された基板における上記一方の主面の法線と｛０３−３８｝面の法線とのなす角が、＜−２１１０＞方向および＜０００１＞方向を含む平面への正射影において１０°以下であることを確認する工程をさらに備えていてもよい。これにより、半導体装置におけるキャリア濃度のばらつきを抑制することが可能な炭化珪素基板をより確実に製造することができる。なお、上記一方の主面の法線と｛０３−３８｝面の法線とのなす角が、上記＜０１−１０＞方向および＜０００１＞方向を含む平面への正射影において０．５°以下であることを確認する工程と＜−２１１０＞方向および＜０００１＞方向を含む平面への正射影において１０°以下であることを確認する工程とは、別々に実施されてもよいし、同時に実施されてもよい。
上記炭化珪素基板の製造方法においては、上記基板は５０．８ｍｍ以上の直径を有していてもよい。これにより、当該炭化珪素基板を用いた半導体装置の製造効率を向上させることが可能な炭化珪素基板を製造することができる。
上記炭化珪素基板の製造方法においては、採取された上記基板を別途準備されたベース基板上に配置する工程と、ベース基板と上記基板とを接合する工程とをさらに備えていてもよい。
これにより、ベース層と、ベース層上に形成された単結晶炭化珪素層とを備え、上記一方の主面は、単結晶炭化珪素層の、ベース層の側とは反対側の表面である上記炭化珪素基板を製造することができる。
上記炭化珪素基板の製造方法においては、上記一方の主面上にエピタキシャル成長層を形成する工程をさらに備えていてもよい。これにより、当該炭化珪素基板を用いた半導体装置の製造が容易な炭化珪素基板を製造することができる。
本発明に従った半導体装置の製造方法は、エピタキシャル成長層を形成する工程を含む上記本発明の炭化珪素基板の製造方法により炭化珪素基板を準備する工程と、エピタキシャル成長層上に電極を形成する工程とを備えている。これにより、特性の安定した上記本発明の半導体装置を製造することができる。
なお、炭化珪素基板の外周から２ｍｍ以内の領域は、通常半導体装置の製造には用いられない。そのため、上記一方の主面の法線と｛０３−３８｝面の法線とのなす角の条件は、外周から２ｍｍ以内の領域を除いた領域において達成されていればよい。
以上の説明から明らかなように、本発明の炭化珪素基板および半導体装置ならびにこれらの製造方法によれば、半導体装置のチャネル移動度の向上と特性の安定とを両立させることが可能な炭化珪素基板および半導体装置ならびにこれらの製造方法を提供することができる。
炭化珪素基板の構造を示す概略断面図である。 炭化珪素基板の構造を示す概略断面図である。 炭化珪素基板の製造方法の概略を示すフローチャートである。 縦型ＭＯＳＦＥＴの構造を示す概略断面図である。 縦型ＭＯＳＦＥＴの製造方法の概略を示すフローチャートである。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 実施の形態３における炭化珪素基板の構造を示す概略断面図である。 実施の形態３における炭化珪素基板の製造方法の概略を示すフローチャートである。 ｛０３−３８｝面からのずれ角とキャリア濃度のずれとの関係を示す図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
（実施の形態１）
まず、本発明の一実施の形態である実施の形態１について説明する。図１を参照して、本実施の形態における炭化珪素基板１は、炭化珪素からなり、＜０１−１０＞方向および＜０００１＞方向を含む平面への正射影において、一方の主面１Ａの法線と｛０３−３８｝面の法線とのなす角が０．５°以下である。
このように、炭化珪素基板１の主面１Ａを、当該炭化珪素基板を構成する炭化珪素の｛０３−３８｝面に近い面とし、当該主面１Ａ上にエピタキシャル成長層を形成してＭＯＳＦＥＴやＩＧＢＴなどの半導体装置を作製すると、チャネル領域は｛０３−３８｝面に近い面を含むように形成される。その結果、半導体装置のチャネル移動度を向上させることができる。
また、＜０１−１０＞方向および＜０００１＞方向を含む平面への正射影において、上記主面１Ａの法線と｛０３−３８｝面の法線とのなす角が０．５°以下であることにより、これを用いて製造される半導体装置のキャリア濃度のばらつきを十分に抑えることができる。その結果、本実施の形態における炭化珪素基板１は、半導体装置のチャネル移動度の向上と特性の安定とを両立させることが可能な炭化珪素基板となっている。
さらに、本実施の形態における炭化珪素基板１においては、＜−２１１０＞方向および＜０００１＞方向を含む平面への正射影において、上記主面１Ａの法線と｛０３−３８｝面の法線とのなす角が１０°以下であることが好ましい。
上述のように、＜０１−１０＞方向および＜０００１＞方向を含む平面内におけるずれは、キャリア濃度のばらつき（ずれ）に及ぼす影響が非常に大きい。これに比べて影響は小さいものの、上記平面に垂直な＜−２１１０＞方向および＜０００１＞方向を含む平面におけるずれによっても、生成するキャリアの密度がばらつく。そして、＜−２１１０＞方向および＜０００１＞方向を含む平面内におけるずれを１０°以下とすることにより、キャリア濃度のばらつきを一層抑制することができる。
また、上記本実施の形態における炭化珪素基板１は、５０．８ｍｍ以上の直径を有していることが好ましい。このように口径の大きい炭化珪素基板１を用いることにより、半導体装置の製造効率を向上させることができる。
また、図２を参照して、本実施の形態においては、上記主面１Ａ上にエピタキシャル成長層２０を形成することにより、エピタキシャル成長層２０を含む炭化珪素基板２の形態を採用してもよい。この場合、エピタキシャル成長層２０の主面２Ａにおいても上記所定の面への正射影における主面２Ａの法線と｛０３−３８｝面の法線とのなす角が上記条件を満たす範囲となる。その結果、この炭化珪素基板２を用いて半導体装置を作製した場合でも、当該半導体装置におけるキャリア濃度のばらつき（ずれ）を抑制することができる。
次に、本実施の形態における炭化珪素基板の製造方法について説明する。図３を参照して、まず工程（Ｓ１０）としてインゴット準備工程が実施される。この工程（Ｓ１０）においては、炭化珪素からなるインゴットが準備される。具体的には、たとえば（０００１）面を主面とする種基板を準備し、当該主面上に炭化珪素単結晶を［０００１］方向に成長させることにより、炭化珪素からなるインゴットを作製することができる。
次に、工程（Ｓ２０）としてスライス工程が実施される。この工程（Ｓ２０）では工程（Ｓ１０）において準備されたインゴットがスライスされることにより、基板が採取される。具体的には、たとえば上述のように（０００１）面を主面とする種基板を準備し、［０００１］方向に成長させてインゴットを準備した場合、インゴットの｛０００１｝面に対して所定の角度だけ傾いた面でインゴットをスライスすることにより、主面が｛０３−３８｝面に近い基板が採取される。このとき、採取される基板の直径を５０．８ｍｍ以上とすることにより、本実施の形態における炭化珪素基板の製造方法によって得られる炭化珪素基板を用いた半導体装置の製造効率を向上させることができる。
次に、工程（Ｓ３０）として研磨工程が実施される。この工程（Ｓ３０）では、工程（Ｓ２０）において採取された基板の主面が研磨され、平坦化される。
次に、工程（Ｓ４０）として面方位確認工程が実施される。この工程（Ｓ４０）では、採取された基板における少なくとも一方の主面の法線と｛０３−３８｝面の法線とのなす角（ずれ角）が、＜０１−１０＞方向および＜０００１＞方向を含む平面への正射影において０．５°以下であることが確認される。具体的には、炭化珪素単結晶の｛０３−３８｝面は禁制面であるため、たとえば（１−１０２）面を回折面として用いてＸ線回折法により基板の主面の面方位を確認することができる。ここで、Ｃｕ（銅）をターゲットとしたＸ線回折装置を採用した場合、（１−１０２）面と｛０３−３８｝面とは７．４°の角度をなすため、これを考慮して上記ずれ角を算出することができる。
また、工程（Ｓ４０）においては、採取された基板の主面の法線と｛０３−３８｝面の法線とのなす角が、＜−２１１０＞方向および＜０００１＞方向を含む平面への正射影において１０°以下であることも確認されることが好ましい。上記基板の主面の法線と｛０３−３８｝面の法線とのなす角との確認は、一方ずつ実施されてもよいし、同時に実施されてもよい。
そして、上記工程（Ｓ４０）の結果、上記角度の条件が満たさなかったものが除外され、上記条件を満たしたもののみが製品とされる。以上の手順により、本実施の形態における炭化珪素基板の製造方法が完了し、上記本実施の形態における炭化珪素基板１が得られる。
さらに、工程（Ｓ５０）としてエピタキシャル成長工程が実施されてもよい。この工程（Ｓ５０）では、工程（Ｓ４０）において得られた炭化珪素基板１の一方の主面１Ａ上にエピタキシャル成長層２０が形成される（図１および図２参照）。これにより、エピタキシャル成長層２０を含む本実施の形態における炭化珪素基板２が得られる。
（実施の形態２）
次に、上記本発明の炭化珪素基板を用いて作製される半導体装置の一例を実施の形態２として説明する。図４を参照して、本実施の形態における半導体装置１０１は、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔｅｄ ＭＯＳＦＥＴ）であって、基板１０２、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５、酸化膜１２６、ソース電極１１１および上部ソース電極１２７、ゲート電極１１０および基板１０２の裏面側に形成されたドレイン電極１１２を備える。具体的には、導電型がｎ型の炭化珪素からなる基板１０２の表面上に、炭化珪素からなるバッファ層１２１が形成されている。基板１０２としては、上記実施の形態１において説明した炭化珪素基板１を含む本発明の炭化珪素基板が採用される。そして、上記実施の形態１の炭化珪素基板１が採用される場合、バッファ層１２１は、炭化珪素基板１の主面１Ａ上に形成される。バッファ層１２１は導電型がｎ型であり、その厚みはたとえば０．５μｍである。また、バッファ層１２１におけるｎ型の導電性不純物の濃度はたとえば５×１０１７ｃｍ−３とすることができる。このバッファ層１２１上には耐圧保持層１２２が形成されている。この耐圧保持層１２２は、導電型がｎ型の炭化珪素からなり、たとえばその厚みは１０μｍである。また、耐圧保持層１２２におけるｎ型の導電性不純物の濃度としては、たとえば５×１０１５ｃｍ−３という値を用いることができる。
この耐圧保持層１２２の表面には、導電型がｐ型であるｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部においては、ｐ領域１２３の表面層にｎ＋領域１２４が形成されている。また、このｎ＋領域１２４に隣接する位置には、ｐ＋領域１２５が形成されている。一方のｐ領域１２３におけるｎ＋領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ＋領域１２４上にまで延在するように、酸化膜１２６が形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ＋領域１２４およびｐ＋領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。そして、基板１０２において、バッファ層１２１が形成された側の表面とは反対側の面である裏面にドレイン電極１１２が形成されている。
本実施の形態における半導体装置１０１においては、基板１０２として上記実施の形態１において説明した炭化珪素基板１を含む本発明の炭化珪素基板が採用される。すなわち、半導体装置１０１は、炭化珪素基板としての基板１０２と、基板１０２上に形成されたエピタキシャル成長層としてのバッファ層１２１および耐圧保持層１２２と、耐圧保持層１２２上に形成されたソース電極１１１およびゲート電極１１０とを備えている。そして、当該基板１０２は、本発明の炭化珪素基板である。
ここで、上述のように、本発明の炭化珪素基板は、半導体装置のチャネル移動度の向上と特性の安定とを両立させることが可能な炭化珪素基板となっている。そのため、半導体装置１０１は、高いチャネル移動度を備えつつ特性の安定した半導体装置となっている。より具体的には、基板１０２の主面が｛０３−３８｝面に近い面であるため、エピタキシャル成長層である耐圧保持層１２２の主面１２２Ａは｛０３−３８｝面に近い面となっている。その結果、チャネル領域（ｐ領域１２３においてゲート電極１１０直下の酸化膜１２６に接する領域）における移動度が高くなっている。また、基板１０２の主面における｛０３−３８｝面からのずれが適切に抑制されているため、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５などにおけるキャリア濃度のばらつき（ずれ）が十分に抑制されている。その結果、半導体装置１０１は、閾値電圧、耐圧などの特性が安定したＭＯＳＦＥＴとなっている。
次に、図５〜図９を参照して、図４に示した半導体装置１０１の製造方法を説明する。図５を参照して、まず、炭化珪素基板準備工程（Ｓ１１０）を実施する。ここでは、炭化珪素からなる基板１０２（図６参照）を準備する。この基板１０２としては、上記実施の形態１において説明した炭化珪素基板１を含む上記本発明の炭化珪素基板が準備される。
また、この基板１０２（図６参照）としては、たとえば導電型がｎ型であり、基板抵抗が０．０２Ωｃｍといった基板を用いてもよい。
次に、図５に示すように、エピタキシャル層形成工程（Ｓ１２０）を実施する。具体的には、基板１０２の表面上にバッファ層１２１を形成する。このバッファ層１２１は、基板１０２として採用される炭化珪素基板１の主面１Ａ上（図１参照）に形成される。バッファ層１２１としては、導電型がｎ型の炭化珪素からなり、たとえばその厚みが０．５μｍのエピタキシャル層を形成する。バッファ層１２１における導電型不純物の密度は、たとえば５×１０１７ｃｍ−３といった値を用いることができる。そして、このバッファ層１２１上に、図６に示すように耐圧保持層１２２を形成する。この耐圧保持層１２２としては、導電型がｎ型の炭化珪素からなる層をエピタキシャル成長法によって形成する。この耐圧保持層１２２の厚みとしては、たとえば１０μｍといった値を用いることができる。また、この耐圧保持層１２２におけるｎ型の導電性不純物の密度としては、たとえば５×１０１５ｃｍ−３といった値を用いることができる。
次に、図５に示すように注入工程（Ｓ１３０）を実施する。具体的には、フォトリソグラフィおよびエッチングを用いて形成した酸化膜をマスクとして用いて、導電型がｐ型の不純物を耐圧保持層１２２に注入することにより、図７に示すようにｐ領域１２３を形成する。また、用いた酸化膜を除去した後、再度新たなパターンを有する酸化膜を、フォトリソグラフィおよびエッチングを用いて形成する。そして、当該酸化膜をマスクとして、ｎ型の導電性不純物を所定の領域に注入することにより、ｎ＋領域１２４を形成する。また、同様の手法により、導電型がｐ型の導電性不純物を注入することにより、ｐ＋領域１２５を形成する。その結果、図７に示すような構造を得る。
このような注入工程の後、活性化アニール処理を行なう。この活性化アニール処理としては、たとえばアルゴンガスを雰囲気ガスとして用いて、加熱温度１７００℃、加熱時間３０分といった条件を用いることができる。ここで、基板１０２の主面における｛０３−３８｝面からのずれが適切に抑制されているため、活性化が十分に達成され、ねらい値に近いキャリア濃度を得ることができる。
次に、図５に示すようにゲート絶縁膜形成工程（Ｓ１４０）を実施する。具体的には、図８に示すように、耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５上を覆うように酸化膜１２６を形成する。この酸化膜１２６を形成するための条件としては、たとえばドライ酸化（熱酸化）を行なってもよい。このドライ酸化の条件としては、加熱温度を１２００℃、加熱時間を３０分といった条件を用いることができる。
その後、図５に示すように窒素アニール工程（Ｓ１５０）を実施する。具体的には、雰囲気ガスを一酸化窒素（ＮＯ）として、アニール処理を行なう。アニール処理の温度条件としては、たとえば加熱温度を１１００℃、加熱時間を１２０分とする。この結果、酸化膜１２６と下層の耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５との間の界面近傍に窒素原子が導入される。また、この一酸化窒素を雰囲気ガスとして用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニールを行なってもよい。具体的には、アルゴンガスを雰囲気ガスとして用いて、加熱温度を１１００℃、加熱時間を６０分といった条件を用いてもよい。
次に、図５に示すように電極形成工程（Ｓ１６０）を実施する。具体的には、酸化膜１２６上にフォトリソグラフィ法を用いてパターンを有するレジスト膜を形成する。当該レジスト膜をマスクとして用いて、ｎ＋領域１２４およびｐ＋領域１２５上に位置する酸化膜の部分をエッチングにより除去する。この後、レジスト膜上および当該酸化膜１２６において形成された開口部内部においてｎ＋領域１２４およびｐ＋領域１２５と接触するように、金属などの導電体膜を形成する。その後、レジスト膜を除去することにより、当該レジスト膜上に位置していた導電体膜を除去（リフトオフ）する。ここで、導電体としては、たとえばニッケル（Ｎｉ）を用いることができる。この結果、図９に示すように、ソース電極１１１を得ることができる。なお、ここでアロイ化のための熱処理を行なうことが好ましい。具体的には、たとえば雰囲気ガスとして不活性ガスであるアルゴン（Ａｒ）ガスを用い、加熱温度を９５０℃、加熱時間を２分といった熱処理（アロイ化処理）を行なう。
その後、ソース電極１１１上に上部ソース電極１２７（図４参照）を形成する。また、酸化膜１２６上にゲート電極１１０（図４参照）を形成する。また、ドレイン電極１１２を形成する（図４参照）。このようにして、図４に示す半導体装置１０１を得ることができる。
なお、上記実施の形態２においては、本発明の炭化珪素基板を用いて作製可能な半導体装置の一例として、縦型ＭＯＳＦＥＴに関して説明したが、作製可能な半導体装置はこれに限られない。たとえばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ；絶縁ゲートバイポーラトランジスタ）など、他の半導体装置が本発明の炭化珪素基板を用いて作製可能である。
また、上記｛０３−３８｝面は（０−３３−８）面であることが好ましい。これにより、炭化珪素基板を用いてＭＯＳＦＥＴ等を作製した場合におけるチャネル移動度を、より一層向上させることができる。ここで、六方晶の単結晶炭化珪素の（０００１）面はシリコン面、（０００−１）面はカーボン面と定義される。つまり、上記｛０３−３８｝面はカーボン面側の面であることが好ましい。
なお、パワーデバイスへの適用を考慮すると、炭化珪素基板を構成する炭化珪素のポリタイプは４Ｈ型であることが好ましい。
（実施の形態３）
次に、本発明に係る炭化珪素基板の他の実施の形態である実施の形態３について説明する。実施の形態３における炭化珪素基板は、基本的には実施の形態１の炭化珪素基板と同様の構成を有し、同様の効果を奏する。しかし、図１０および図１を参照して、実施の形態３における炭化珪素基板は、ベース層１１および単結晶炭化珪素層１２を備えている点において、実施の形態１の場合とは異なっている。
具体的には、図１０を参照して、実施の形態３における炭化珪素基板１は、ベース層１１と、ベース層１１上に形成された単結晶炭化珪素層１２とを備えている。そして、単結晶炭化珪素層１２の、ベース層１１の側とは反対側の主面１２Ａが、上記実施の形態１における主面１Ａに対応する。
本実施の形態における炭化珪素基板１においては、ベース層１１として安価なベース基板、たとえば欠陥密度の大きい単結晶炭化珪素からなる基板や多結晶炭化珪素基板、あるいは金属からなるベース基板を採用し、ベース層１１上に良質な炭化珪素単結晶からなる基板を配置して単結晶炭化珪素層１２とされている。そのため、本実施の形態における炭化珪素基板１は、製造コストが抑制された炭化珪素基板となっている。また、本実施の形態の炭化珪素基板１は、大口径のベース層１１上に、複数の単結晶炭化珪素層１２が平面的に見て並べて配置された構造を有している。その結果、本実施の形態における炭化珪素基板１は、製造コストが抑制され、かつ大口径な炭化珪素基板となっている。
次に、本実施の形態における炭化珪素基板の製造方法について説明する。図１１を参照して、本実施の形態における炭化珪素基板の製造方法では、まず実施の形態１の場合と同様に工程（Ｓ１０）および（Ｓ２０）が実施される。その後、工程（Ｓ２１）として単結晶基板成形工程が実施される。この工程（Ｓ２１）では、工程（Ｓ１０）〜（Ｓ２０）の結果得られた基板が、図１０に示す単結晶炭化珪素層１２を構成するのに適した形状に成形される。具体的には、たとえば工程（Ｓ１０）〜（Ｓ２０）の結果得られた基板が成形されることにより、複数の矩形の基板が準備される。
次に、工程（Ｓ２２）として貼り合せ工程が実施される。この工程（Ｓ２２）では、別途準備されたベース基板上に、工程（Ｓ２１）において作製された複数の基板が平面的に見て並べて、たとえばマトリックス状に配置される。その後、所定の温度に加熱する処理が実施されることにより、ベース基板と工程（Ｓ２１）において作製された基板とが接合されて一体化し、図１０に示すように、ベース層１１上に複数の単結晶炭化珪素層１２が平面的に見て並べて配置された構造体が得られる。
その後、工程（Ｓ３０）〜（Ｓ４０）が上記実施の形態と同様に実施されることにより、図１０に示す実施の形態３における炭化珪素基板１が完成する。さらに、実施の形態１の場合と同様に、工程（Ｓ５０）を実施することにより、単結晶炭化珪素層１２上にエピタキシャル成長層を形成してもよい。
なお、上記実施の形態３においては、ベース層１１と単結晶炭化珪素層１２とが加熱により直接接合されて形成される場合について説明したが、これらは接着剤等の中間層を介して接合されてもよい。
（実施例１）
炭化珪素基板の主面の｛０３−３８｝面からのずれ角と、炭化珪素基板上に形成されたエピタキシャル成長層におけるキャリア濃度のずれとの関係を調査する実験を行なった。
まず、＜０１−１０＞方向および＜０００１＞方向を含む平面への正射影において、主面の法線と｛０３−３８｝面の法線とのなす角が異なる複数の炭化珪素基板を準備した。その後、当該主面上に１×１０１６ｃｍ−３のキャリア濃度となるように不純物を導入したエピタキシャル成長層を形成し、試料とした。その後、各試料のエピタキシャル成長層におけるキャリア濃度を測定し、上記ねらい値（１×１０１６ｃｍ−３）からのずれを算出した。実験結果を図１２に示す。図１２において、横軸は＜０１−１０＞方向および＜０００１＞方向を含む平面への正射影において、主面の法線と｛０３−３８｝面の法線とのなす角（ずれ角）、縦軸はキャリア濃度のねらい値（１×１０１６ｃｍ−３）からのずれの比率（キャリア濃度のずれ）を示している。
図１２を参照して、ずれ角が小さくなるに従ってキャリア濃度のずれは急激に減少している。そして、ずれ角を０．５°以下とすることにより、キャリア濃度のずれを十分に抑制できることが確認される。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明の炭化珪素基板および半導体装置ならびにこれらの製造方法は、炭化珪素基板を含む半導体装置の特性を安定させることが求められる炭化珪素基板および半導体装置ならびにこれらの製造方法に、特に有利に適用され得る。
１，２ 炭化珪素基板、１Ａ，２Ａ 主面、１１ ベース層、１２ 単結晶炭化珪素層、１２Ａ 主面、２０ エピタキシャル成長層、１０１ 半導体装置、１０２ 基板、１１０ ゲート電極、１１１ ソース電極、１１２ ドレイン電極、１２１ バッファ層、１２２ 耐圧保持層、１２３ ｐ領域、１２４ ｎ＋領域、１２５ ｐ＋領域、１２６ 酸化膜、１２７ 上部ソース電極。

Claims (6)

  1. 炭化珪素からなるインゴットを準備する工程と、
    前記インゴットから基板を採取する工程と、
    採取された前記基板における少なくとも一方の主面の法線と｛０３−３８｝面の法線とのなす角が、＜０１−１０＞方向および＜０００１＞方向を含む平面への正射影において０．５°以下であることを確認する工程とを備え、
    採取された前記基板における前記一方の主面の法線と｛０３−３８｝面の法線とのなす角が、＜−２１１０＞方向および＜０００１＞方向を含む平面への正射影において１０°以下であることを確認する工程をさらに備えた、炭化珪素基板の製造方法。
  2. 前記基板は５０．８ｍｍ以上の直径を有する、請求項１に記載の炭化珪素基板の製造方法。
  3. 採取された前記基板を別途準備されたベース基板上に配置する工程と、
    前記ベース基板と前記基板とを接合する工程とをさらに備えた、請求項１に記載の炭化珪素基板の製造方法。
  4. 前記一方の主面上にエピタキシャル成長層を形成する工程をさらに備えた、請求項１に記載の炭化珪素基板の製造方法。
  5. 前記確認する工程において０．５°以下であるという条件を満たさない前記基板を除外する工程を備えた、請求項１に記載の炭化珪素基板の製造方法。
  6. 請求項４に記載の炭化珪素基板の製造方法により炭化珪素基板を準備する工程と、
    前記エピタキシャル成長層上に電極を形成する工程とを備えた、半導体装置の製造方法。
JP2012526396A 2010-07-29 2011-07-06 炭化珪素基板の製造方法および半導体装置の製造方法 Expired - Fee Related JP5928335B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010170346 2010-07-29
JP2010170346 2010-07-29
PCT/JP2011/065470 WO2012014645A1 (ja) 2010-07-29 2011-07-06 炭化珪素基板および半導体装置ならびにこれらの製造方法

Publications (2)

Publication Number Publication Date
JPWO2012014645A1 JPWO2012014645A1 (ja) 2013-09-12
JP5928335B2 true JP5928335B2 (ja) 2016-06-01

Family

ID=45529863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012526396A Expired - Fee Related JP5928335B2 (ja) 2010-07-29 2011-07-06 炭化珪素基板の製造方法および半導体装置の製造方法

Country Status (6)

Country Link
US (1) US8969103B2 (ja)
JP (1) JP5928335B2 (ja)
CN (1) CN102959709B (ja)
DE (1) DE112011102528T5 (ja)
TW (1) TW201205803A (ja)
WO (1) WO2012014645A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5870898B2 (ja) * 2012-10-17 2016-03-01 住友電気工業株式会社 炭化珪素半導体装置
US9911838B2 (en) 2012-10-26 2018-03-06 Ixys Corporation IGBT die structure with auxiliary P well terminal
US8686513B1 (en) * 2012-10-26 2014-04-01 Ixys Corporation IGBT assembly having circuitry for injecting/extracting current into/from an auxiliary P well
JP6070155B2 (ja) * 2012-12-18 2017-02-01 住友電気工業株式会社 炭化珪素半導体装置
JP2015013762A (ja) * 2013-07-03 2015-01-22 住友電気工業株式会社 炭化珪素単結晶の製造方法および炭化珪素単結晶基板
US20150236151A1 (en) * 2014-02-18 2015-08-20 General Electric Company Silicon carbide semiconductor devices, and methods for manufacturing thereof
TWI698912B (zh) * 2018-09-03 2020-07-11 環球晶圓股份有限公司 磊晶基板及其製造方法
DE102019135490A1 (de) 2019-12-20 2021-06-24 Infineon Technologies Ag Ionenstrahl-implantationsverfahren und halbleitervorrichtung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2007027630A (ja) * 2005-07-21 2007-02-01 Kansai Electric Power Co Inc:The バイポーラ型半導体装置およびその製造方法
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP2009187966A (ja) * 2008-02-01 2009-08-20 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2010041021A (ja) * 2008-07-07 2010-02-18 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4843854B2 (ja) * 2001-03-05 2011-12-21 住友電気工業株式会社 Ｍｏｓデバイス
JP4802380B2 (ja) 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
JP5017768B2 (ja) 2004-05-31 2012-09-05 富士電機株式会社 炭化珪素半導体素子
JP5504597B2 (ja) * 2007-12-11 2014-05-28 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2007027630A (ja) * 2005-07-21 2007-02-01 Kansai Electric Power Co Inc:The バイポーラ型半導体装置およびその製造方法
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP2009187966A (ja) * 2008-02-01 2009-08-20 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2010041021A (ja) * 2008-07-07 2010-02-18 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPWO2012014645A1 (ja) 2013-09-12
US8969103B2 (en) 2015-03-03
TW201205803A (en) 2012-02-01
US20130109110A1 (en) 2013-05-02
DE112011102528T5 (de) 2013-06-27
WO2012014645A1 (ja) 2012-02-02
CN102959709B (zh) 2016-05-18
CN102959709A (zh) 2013-03-06

Similar Documents

Publication Publication Date Title
JP5928335B2 (ja) 炭化珪素基板の製造方法および半導体装置の製造方法
JP5344037B2 (ja) 炭化珪素基板および半導体装置
WO2011046021A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
WO2011142158A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011092893A1 (ja) 炭化珪素基板の製造方法
JP2013053049A (ja) 炭化珪素基板、炭化珪素基板の製造方法、および半導体装置の製造方法
WO2011152089A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP5810894B2 (ja) 半導体基板
JP2011243617A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP6299827B2 (ja) 半導体基板
US9583571B2 (en) Dislocation in SiC semiconductor substrate
JP5967280B2 (ja) 半導体基板
JP5810893B2 (ja) 半導体基板
JP2011243771A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011086660A (ja) 炭化珪素基板の製造方法および炭化珪素基板
JP6008030B2 (ja) 半導体基板
JP6132058B2 (ja) 半導体基板
WO2011086734A1 (ja) 炭化珪素基板の製造方法
JP6132059B2 (ja) 半導体基板
JP5967281B2 (ja) 半導体基板
JP5810892B2 (ja) 半導体基板
JP2011210864A (ja) 半導体基板
JP2011088809A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160201

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160411

R150 Certificate of patent or registration of utility model

Ref document number: 5928335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees