以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
また、結晶面および方向を表わす場合に、本来であれば所要の数字の上にバーを付した表現をするべきであるが、表現手段に制約があるため、本発明においては、所要の数字の上にバーを付す表現の代わりに、所要の数字の前に「−」を付して表現するものとする。また、本発明において、個別方位は[]で、集合方位は<>で、個別面は()で、集合面は{}でそれぞれ表わすものとする。
<実施の形態1>
図1に、本発明の炭化ケイ素半導体装置の一例である縦型DiMOSFET(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)の一例の模式的な断面図を示す。
図1に示す炭化ケイ素半導体装置1は、たとえばn型でポリタイプが4H−SiCの炭化ケイ素からなる基板11と、基板11の表面11a上に形成されたn型の炭化ケイ素からなる半導体層12と、半導体層12の表面12a内に形成されたp型領域である第2導電型不純物拡散層14と、第2導電型不純物拡散層14の表面内(半導体層12の表面12a内でもある)に形成されたn型領域である第1導電型不純物拡散層15と、半導体層12の表面12aに接するようにして形成された絶縁膜13と、半導体層12の表面12aの絶縁膜13の形成領域以外の領域に形成されたソース電極16と、絶縁膜13の表面上に形成されたゲート電極17と、基板11の裏面に形成されたドレイン電極18とを備えている。
ここで、半導体層12が形成される基板11の表面11aは、{0001}面に対して50°以上65°以下の範囲内で傾いている結晶面となっている。
また、半導体層12としては、たとえば、基板11よりもn型不純物濃度の高いn型の炭化ケイ素からなる層などを用いることができる。また、半導体層12の表面12aも{0001}面に対して50°以上65°以下の範囲内で傾いている結晶面となっている。
また、絶縁膜13としては、たとえば、ドライ酸化(熱酸化)などによって形成された酸化膜などを用いることができる。なお、絶縁膜13は、1層の構造のものに限られず、2層以上の構造のものであってもよい。
また、第2導電型不純物拡散層14としては、たとえば、半導体層12の表面12a内に第2導電型不純物としてのp型不純物を拡散させることによって形成したp型領域などを用いることができる。ここで、第2導電型不純物としてのp型不純物としては、たとえばアルミニウム、ボロンなどを用いることができる。また、第2導電型不純物拡散層14の表面内における第1導電型不純物拡散層15の形成領域以外の領域の少なくとも一部に第2導電型不純物拡散層14よりも高濃度の第2導電型不純物としてのp型不純物を含むp+型領域が形成されていてもよい。
また、第1導電型不純物拡散層15としては、たとえば、半導体層12の表面12a内に第1導電型不純物としてのn型不純物を拡散させることによって形成したn型領域などを用いることができる。また、第1導電型不純物拡散層15中の第1導電型不純物としてのn型不純物濃度は、半導体層12中の第1導電型不純物としてのn型不純物濃度よりも高くすることができる。ここで、第1導電型不純物としてのn型不純物としては、たとえば窒素、リンなどを用いることができる。
また、ソース電極16、ゲート電極17およびドレイン電極18はそれぞれ、たとえば、従来から公知の金属などを用いることができる。
また、図1に示す炭化ケイ素半導体装置1においては、半導体層12と絶縁膜13との界面から10nm以内の領域における窒素濃度の最大値は1×1021cm-3以上となっている。ここで、半導体層12と絶縁膜13との界面から10nm以内の領域とは、半導体層12と絶縁膜13との界面からその界面に対して垂直に半導体層12側に10nmだけ進向した領域と、半導体層12と絶縁膜13との界面からその界面に対して垂直に絶縁膜13側に10nmだけ進向した領域とを足し合わせた領域である。
図2に、図1に示す炭化ケイ素半導体装置1をゲート電極17側から見た模式的な平面図を示す。ここで、ソース電極16の表面およびゲート電極17の表面はそれぞれ<−2110>方向にストライプ状に伸びるようにして形成されており、<−2110>方向に直交する方向にソース電極16とゲート電極17とが交互に配列されている。また、2つのソース電極16の間に1つのゲート電極17が配置され、ソース電極16とゲート電極17との間の間隙から絶縁膜13の表面が露出している。このように、ソース電極16の表面がストライプ状である場合には、後述するように半導体層12の表面12a内において<−2110>方向に直交する方向±10°の範囲内にチャネル方向を形成しやすい傾向にある。なお、本発明において、チャネル方向とは、半導体層12の表面12a内においてキャリアが移動する方向を意味する。
ここで、上記構成の炭化ケイ素半導体装置1のチャネル方向は、半導体層12の表面12a内において<−2110>方向に直交する方向±10°の範囲内に含まれるように形成される。
以下、上記構成の炭化ケイ素半導体装置1の製造方法の一例について説明する。まず、図3の模式的断面図に示すように、{0001}面に対して50°以上65°以下の範囲内で傾いている結晶面からなる表面11aを有する炭化ケイ素(4H−SiC)からなる基板11を準備する。
ここで、上記の表面11aを有する基板11は、たとえば、図4の模式的斜視図に示すように、[0001]方向(c軸方向)に結晶成長して{0001}面が露出したn型の炭化ケイ素結晶インゴッド10を{0001}面に対する角度α°が50°以上65°以下となる方向にスライスして、{0001}面に対して50°以上65°以下の角度で傾いている結晶面(図4の斜線部分)を露出させることなどにより形成することができる。
また、{0001}面に対して50°以上65°以下の範囲内で傾いている基板11の表面11aは、たとえば、図5の模式的断面図に示すように、{03−38}面に対して±5°の範囲内で傾いている結晶面でもあることが好ましい。基板11の表面11aが{03−38}面に対して±5°の範囲内で傾いている結晶面である場合には、炭化ケイ素半導体装置1のチャネル移動度などの電気的特性が向上する傾向にある。また、炭化ケイ素半導体装置1のチャネル移動度などの電気的特性をさらに向上させる観点からは、基板11の表面11aが{03−38}面に対して±3°の範囲内で傾いている結晶面であることがより好ましく、基板11の表面11aが{03−38}面であることが最も好ましい。なお、{03−38}面に対して±5°の範囲内で傾いている結晶面および{03−38}面に対して±3°の範囲内で傾いている結晶面にはそれぞれ{03−38}面が含まれることは言うまでもない。
次に、図6の模式的断面図に示すように、基板11の表面11a上に半導体層12を形成する。
ここで、半導体層12は、たとえば、基板11の表面11a上に、基板11よりも高濃度のn型不純物を有するn型の炭化ケイ素からなる半導体層12をエピタキシャル成長させることなどにより形成することができる。上記のエピタキシャル成長により半導体層12を形成した場合には、基板11の表面11aの結晶面を半導体層12の表面12aに引き継がせることができるため、半導体層12の表面12aを{0001}面に対して50°以上65°以下の範囲内で傾いている結晶面とすることができる。
また、上記と同様の理由により、半導体層12の表面12aは、{03−38}面に対して±5°の範囲内で傾いている結晶面であることが好ましく、{03−38}面に対して±3°の範囲内で傾いている結晶面であることがより好ましく、{03−38}面であることが最も好ましい。なお、ここでも、{03−38}面に対して±5°の範囲内で傾いている結晶面および{03−38}面に対して±3°の範囲内で傾いている結晶面にはそれぞれ{03−38}面が含まれることは言うまでもない。
次に、図7の模式的平面図に示すように、半導体層12の表面12a内において<−2110>方向に直交する方向を調査する。
ここで、半導体層12の表面12a内における<−2110>方向に直交する方向は、たとえば、半導体層12に含まれる欠陥に基づいて調査することが可能である。すなわち、炭化ケイ素半導体装置1の製造工程においては、半導体層12の一定の箇所に欠陥が形成されることがあるため、半導体層12の一定の箇所に形成される欠陥の位置を基準とすることにより、半導体層12の表面12a内において<−2110>方向に直交する方向を特定することができる。また、半導体層12の表面モフォロジーに基づいても半導体層12の表面12a内において<−2110>方向に直交する方向を特定することができる。
次に、図8の模式的断面図に示すように、半導体層12の表面12a内に第2導電型不純物拡散層14を形成する。この例においては、第2導電型不純物拡散層14は、<−2110>方向に伸びるストライプ状に形成されるが、この形状に限定されるものではない。
ここで、第2導電型不純物拡散層14は、たとえば、半導体層12の表面12a内の第2導電型不純物拡散層14の形成領域以外の領域にイオン注入防止マスクを設置した後に、第2導電型不純物としてのp型不純物のイオンを半導体層12の表面12aにイオン注入することなどにより形成することができる。なお、イオン注入防止マスクとしては、たとえば、フォトリソグラフィおよびエッチングを用いてパターンニングされた酸化膜などを用いることができる。
次に、図9の模式的断面図に示すように、上記のように形成された第2導電型不純物拡散層14の表面内に第1導電型不純物拡散層15を形成する。この例においては、第1導電型不純物拡散層15も、<−2110>方向に伸びるストライプ状に形成されるが、この形状に限定されるものではない。
ここで、第1導電型不純物拡散層15は、たとえば、半導体層12の表面12a内の第1導電型不純物拡散層15の形成領域以外の領域にイオン注入防止マスクを設置した後に、第1導電型不純物としてのn型不純物のイオンを半導体層12の表面12aにイオン注入することなどにより形成することができる。なお、イオン注入防止マスクとしては、ここでも、たとえば、フォトリソグラフィおよびエッチングを用いてパターンニングされた酸化膜などを用いることができる。
次に、上記のように第2導電型不純物拡散層14および第1導電型不純物拡散層15の形成後の半導体層12について活性化アニール処理を行なう。これにより、上記でイオン注入された第2導電型不純物拡散層14中の第2導電型不純物としてのp型不純物および第1導電型不純物拡散層15中の第1導電型不純物としてのn型不純物を活性化させることができる。
ここで、活性化アニール処理は、たとえばアルゴンガスの雰囲気中で、第2導電型不純物拡散層14および第1導電型不純物拡散層15の形成後の半導体層12をたとえば1700℃程度の温度で30分間程度加熱することなどにより行なうことができる。
次に、図10の模式的断面図に示すように、第2導電型不純物拡散層14および第1導電型不純物拡散層15の形成後の半導体層12の表面12aの全面に接する絶縁膜13を形成する。
ここで、絶縁膜13としては、たとえば、ドライ酸化(熱酸化)などにより形成された酸化膜などを用いることができる。なお、ドライ酸化(熱酸化)は、たとえば空気中で、上記のように形成された第2導電型不純物拡散層14および第1導電型不純物拡散層15が形成された半導体層12の表面12aをたとえば1200℃程度の温度で30分間程度加熱することなどにより行なうことができる。
次に、上記の絶縁膜13の形成後の半導体層12について、窒素アニール処理を行なう。これにより、半導体層12と絶縁膜13との界面から10nm以内の領域における窒素濃度の最大値が1×1021cm-3以上となるように窒素濃度を調整する。
ここで、上記の窒素アニール処理は、たとえば、一酸化窒素(NO)ガスなどの窒素を含有するガスの雰囲気中で上記の絶縁膜13形成後の半導体層12をたとえば1100℃程度の温度で120分間程度加熱して行なうことにより、半導体層12と絶縁膜13との界面から10nm以内の領域における窒素濃度の最大値を1×1021cm-3以上とすることができる。
また、上記の窒素アニール処理後の半導体層12については、たとえばアルゴンガスなどの不活性ガスの雰囲気中でさらに不活性ガスアニール処理を行なうことが好ましい。上記の窒素アニール処理後の半導体層12に上記の不活性ガスアニール処理を行なった場合には、炭化ケイ素半導体装置1について、高いチャネル移動度を再現性良く実現することができる傾向が大きくなる。
ここで、上記の不活性ガスアニール処理は、たとえばアルゴンガスの雰囲気中で、上記の窒素アニール処理後の半導体層12を、たとえば1100℃程度の温度で60分間程度加熱することにより行なうことができる。
次に、図11の模式的断面図に示すように、上記のように形成された絶縁膜13の一部を除去して絶縁膜13のパターンニングを行なう。
ここで、絶縁膜13のパターンニングは、たとえば図12の模式的平面図に示すように、半導体層12の表面12a内の<−2110>方向に直交する方向±10°の範囲内にチャネル方向が含まれるように行なわれる。すなわち、絶縁膜13のパターンニングは、チャネル方向が、半導体層12の表面12a内の<−2110>方向に直交する方向−10°から<−2110>方向に直交する方向+10°の範囲内のいずれかの方向と平行となるように行なわれる。
また、絶縁膜13の一部の除去は、たとえば、フォトリソグラフィおよびエッチングにより絶縁膜13の除去部分が露出するようにパターンニングされたエッチングマスクを絶縁膜13の表面上に形成した後に、絶縁膜13の露出部分をエッチングで除去することなどにより形成することができる。
次に、図1に示すように、絶縁膜13の除去部分から露出した半導体層12の表面12a内の第1導電型不純物拡散層15の表面に接するようにソース電極16を形成する。
ここで、ソース電極16は、たとえば、上記の絶縁膜13のエッチング後に露出した半導体層12の表面12aおよび上記のエッチングマスクの表面上にたとえばニッケルなどの金属からなる導電膜をたとえばスパッタ法などにより形成した後に上記のエッチングマスクを除去することにより形成することができる。すなわち、エッチングマスクの表面上に形成された導電膜がエッチングマスクとともに除去(リフトオフ)され、半導体層12の表面12a上に形成された導電膜のみがソース電極16として残ることになる。
また、上記のソース電極16の形成後の半導体層12については、アロイ化のための熱処理を行なうことが好ましい。
ここで、アロイ化のための熱処理としては、たとえばアルゴンガスなどの不活性ガスの雰囲気中で、上記のソース電極16の形成後の半導体層12をたとえば950℃程度の温度で2分間程度加熱することにより行なうことができる。
次に、図1に示すように、絶縁膜13の表面上にゲート電極17を形成する。ここで、ゲート電極17は、たとえば、絶縁膜13の表面およびソース電極16の表面の全面をそれぞれ覆うようにして、フォトリソグラフィおよびエッチングなどによりゲート電極17の形成部分に開口部を有するレジストマスクを形成し、そのレジストマスクの表面およびレジストマスクの開口部から露出している絶縁膜13の表面上にたとえばアルミニウムなどの金属からなる導電膜をたとえばスパッタ法などにより形成した後に上記のレジストマスクを除去することにより形成することができる。すなわち、レジストマスクの表面上に形成された導電膜がレジストマスクとともに除去(リフトオフ)され、絶縁膜13の表面上に形成された導電膜のみがゲート電極17として残ることになる。
次に、図1に示すように、基板11の裏面上にドレイン電極18を形成する。ここで、ドレイン電極18は、たとえば、基板11の裏面上にたとえばニッケルなどの金属からなる導電膜をたとえばスパッタ法などにより形成することができる。
以上により、図1に示す構成の炭化ケイ素半導体装置1を製造することができる。
なお、本発明の炭化ケイ素半導体装置1においては、たとえば図13の模式的平面図に示すように、ソース電極16の表面をハニカム状に形成し、ソース電極16の外周を取り囲む一部の領域を除いた領域をゲート電極17として形成することもできる。
上記のように、ソース電極16の表面をハニカム状に形成した場合には、個々のソース電極16の表面は六角形状に形成されることになるが、なかでも正六角形状に形成されることが好ましい。個々のソース電極16の表面を正六角形状に形成した場合には、<−2110>方向に直交する方向±10°の範囲内にチャネル方向を形成しやすくなるとともに、同一の大きさの基板11を用いた場合でも炭化ケイ素半導体装置1の形成可能数を増加させることができるため、高いチャネル移動度を有する炭化ケイ素半導体装置1をより再現性良く、かつより高い製造効率で作製することができる傾向にある。
なお、図13に示す構成のソース電極16およびゲート電極17を有する炭化ケイ素半導体装置1のその他の構成は上記と同様とすることができる。
上記で説明した構成の炭化ケイ素半導体装置1において、たとえば、ソース電極16に負電圧を印加し、ゲート電極17およびドレイン電極18に正電圧を印加した場合には、ソース電極16から注入されたキャリア(上記の例では電子)は、第1導電型不純物拡散層15の表面、第2導電型不純物拡散層14の表面、半導体層12の内部、基板11の内部を通ってドレイン電極18まで移動することになる。
なお、ソース電極16に負電圧を印加し、ドレイン電極18に正電圧を印加した場合でも、ゲート電極17に正電圧を印加しない場合には、ソース電極16から注入されたキャリア(上記の例では電子)の第2導電型不純物拡散層14の表面内における移動を制限することができる。
上記構成の炭化ケイ素半導体装置1においては、たとえば、n型の炭化ケイ素(4H−SiC)の{0001}面に対して50°以上65°以下の範囲内で傾いている基板11の表面11a上に基板11よりも高濃度の第1導電型不純物としてのn型不純物を含むn型の炭化ケイ素からなる半導体層12をエピタキシャル成長により形成することができる。このような構成とした場合には、半導体層12の表面12a({0001}面に対して50°以上65°以下の範囲内で傾いている結晶面)をキャリアが移動するチャネルに利用することができるため、{0001}面をチャネルに利用した場合と比べて、高いキャリア移動度(チャネル移動度)を得ることができる。
また、上記で説明した構成の炭化ケイ素半導体装置1においては、たとえば図14に示すように、半導体層12と絶縁膜13との界面から10nm以内の領域における窒素濃度の最大値が1×1021cm-3以上となっている。したがって、本発明の炭化ケイ素半導体装置1においては、半導体層12と絶縁膜13との界面において絶縁膜13をドライ酸化(熱酸化)などによって形成した場合に発生する界面準位を低減することができることから、特に絶縁膜13の直下のチャネル(絶縁膜13に接する半導体層12の表面12a部分であって、第1導電型不純物拡散層15と半導体層12との間の第2導電型不純物拡散層14の表面部分)におけるキャリア移動度(チャネル移動度)を安定して向上させることができる。
なお、図14には、上記で説明した構成の炭化ケイ素半導体装置1における絶縁膜13と半導体層12との界面近傍における窒素濃度の分布の一例が示されている。ここで、図14において、縦軸は窒素濃度(cm-3)を示し、横軸は絶縁膜13と半導体層12との界面からの距離(nm)を示している。また、図14において、横軸の距離(nm)が0(nm)の箇所が絶縁膜13と半導体層12との界面を意味しており、横軸の距離(nm)が0(nm)の箇所から左側に進むにつれて絶縁膜13側に進向することを意味し、横軸の距離(nm)が0(nm)の箇所から右側に進むにつれて半導体層12側に進向することを意味している。
さらに、上記で説明した構成の炭化ケイ素半導体装置1は、半導体層12の表面12a内において<−2110>方向に直交する方向±10°の範囲内にチャネル方向を有しているため、そのチャネル方向におけるキャリアの移動がスムーズになり、そのチャネル方向におけるキャリア移動度および電流特性を改善することができるため、炭化ケイ素半導体装置1のオン抵抗を低減することができる。
図15に、上記で説明した構成の炭化ケイ素半導体装置1における半導体層12の表面12a({0001}面に対して50°以上65°以下の範囲内で傾いている結晶面)内における<−2110>方向に対する角度(°)とチャネル移動度(相対値)との関係の一例を示す。図15において、縦軸はチャネル移動度(相対値)を示し、横軸は半導体層12の表面12a内における<−2110>方向に対する角度(°)を示している。なお、図15の横軸の角度(°)は、<−2110>方向に対する傾きの方向は問わないため、たとえば、横軸の80°は<−2110>方向に対して+80°傾いている方向および−80°傾いている方向のいずれも意味している。
なお、図15の縦軸のチャネル移動度(相対値)は、半導体層12の表面12a内の<−2110>方向に直交する方向のチャネル移動度を1としたときの相対値で表わされている。また、図15の横軸の角度(°)の90°の箇所が半導体層12の表面12a内における<−2110>方向に直交する方向を示している。
図15に示すように、半導体層12の表面12a内において<−2110>方向に対する角度が90°の方向(<−2110>方向に直交する方向)にチャネル方向がある場合に最もチャネル移動度が高くなり、半導体層12の表面12a内における<−2110>方向に直交する方向からのずれが大きくなるにつれてチャネル移動度が低下していく傾向にあることがわかる。なお、図15に示す傾向は、半導体層12の表面12aが{0001}面に対して50°以上65°以下の範囲内で傾いている結晶面のいずれについても成立する。
したがって、高いチャネル移動度を実現する観点からは、チャネル方向が、半導体層12の表面12a内の<−2110>方向に直交する方向となる場合(すなわち、<−2110>方向に直交する方向±0°の場合)が最も好ましいと考えられる。
しかしながら、図15に示すように、半導体層12の表面12a内における<−2110>方向に対する角度が80°以上90°以下の方向(すなわち、<−2110>方向に直交する方向±10°の範囲内の方向)にチャネル方向が存在する場合には、チャネル移動度(相対値)が0.99よりも高くなるため、炭化ケイ素半導体装置1のチャネル移動度が多少ばらついた場合でも、チャネル移動度が大きく低下することは考えにくい。
したがって、半導体層12の表面12a内における<−2110>方向に直交する方向±10°の範囲内にチャネル方向を有する本発明の炭化ケイ素半導体装置1においては、高いチャネル移動度を再現性良く実現することができる。また、本発明の炭化ケイ素半導体装置1において、高いチャネル移動度を再現性良く実現するためには、半導体層12の表面12a内の<−2110>方向に直交する方向にチャネル方向を形成することが最も好ましいことは上述したとおりである。
なお、上記においては、第1導電型をn型とし、第2導電型をp型とした場合について説明したが、本発明においては、上記の炭化ケイ素半導体装置1の構成において、第1導電型をp型とし、第2導電型をn型とした構成としてもよい。
<実施の形態2>
図16に、本発明の炭化ケイ素半導体装置の一例である横型MOSFET(Metal Oxide Semiconductor Field Effect Transistor)の一例の模式的な断面図を示す。
図16に示す炭化ケイ素半導体装置100は、たとえばn型でポリタイプが4H−SiCの炭化ケイ素からなる基板11と、基板11の表面11a上に形成されたn型の炭化ケイ素からなる半導体層12と、半導体層12の表面12a内に形成されたp型領域である第2導電型不純物拡散層14と、第2導電型不純物拡散層14の表面内(半導体層12の表面12a内でもある)に形成されたn型領域である第1導電型不純物拡散層15と、半導体層12の表面12aに接するようにして形成された絶縁膜13と、半導体層12の表面12aの絶縁膜13の形成領域以外の領域に形成されたソース電極16およびドレイン電極18と、半導体層12の表面12aの絶縁膜13の表面上に形成されたゲート電極17とを備えている。
ここでも、半導体層12が形成される基板11の表面11aは、{0001}面に対して50°以上65°以下の範囲内で傾いている結晶面となっている。また、半導体層12の表面12aも{0001}面に対して50°以上65°以下の範囲内で傾いている結晶面となっている。
また、絶縁膜13としては、たとえば、ドライ酸化(熱酸化)などによって形成された酸化膜などを用いることができる。なお、絶縁膜13は、1層の構造のものに限られず、2層以上の構造のものであってもよい。
また、第2導電型不純物拡散層14としては、たとえば、半導体層12の表面12a内に第2導電型不純物としてのp型不純物を拡散させることによって形成したp型領域などを用いることができる。また、第2導電型不純物拡散層14の表面内における第1導電型不純物拡散層15の形成領域以外の領域の少なくとも一部に第2導電型不純物拡散層14よりも高濃度の第2導電型不純物としてのp型不純物を含むp+型領域が形成されていてもよい。
また、第1導電型不純物拡散層15としては、たとえば、半導体層12の表面12a内に第1導電型不純物としてのn型不純物を拡散させることによって形成したn型領域などを用いることができる。また、第1導電型不純物拡散層15中の第1導電型不純物としてのn型不純物濃度は、半導体層12中の第1導電型不純物としてのn型不純物濃度よりも高くすることができる。ここで、第1導電型不純物としてのn型不純物としては、たとえば窒素、リンなどを用いることができる。
また、図16に示す炭化ケイ素半導体装置100においても、半導体層12と絶縁膜13との界面から10nm以内の領域における窒素濃度の最大値は1×1021cm-3以上となっている。ここでも、半導体層12と絶縁膜13との界面から10nm以内の領域とは、半導体層12と絶縁膜13との界面からその界面に対して垂直に半導体層12側に10nmだけ進向した領域と、半導体層12と絶縁膜13との界面からその界面に対して垂直に絶縁膜13側に10nmだけ進向した領域とを足し合わせた領域である。
図17に、図16に示す炭化ケイ素半導体装置100をゲート電極17側から見た模式的な平面図を示す。ここで、ソース電極16の表面、ゲート電極17の表面およびドレイン電極18の表面はそれぞれ<−2110>方向にストライプ状に伸びるようにして形成されており、<−2110>方向に直交する方向にソース電極16、ゲート電極17およびドレイン電極18がこの順序で配列されている。
また、ソース電極16とドレイン電極18との間に1つのゲート電極17が配置されており、ソース電極16とゲート電極17との間の間隙およびゲート電極17とドレイン電極18との間の間隙のそれぞれから絶縁膜13の表面が露出している。
このように、ソース電極16の表面、ゲート電極17の表面およびドレイン電極18の表面がストライプ状である場合には、後述するように半導体層12の表面12a内において<−2110>方向に直交する方向±10°の範囲内にチャネル方向を形成しやすい傾向にある。なお、本発明において、チャネル方向とは、半導体層12の表面12a内においてキャリアが移動する方向を意味する。
ここでも、上記構成の炭化ケイ素半導体装置100のチャネル方向は、半導体層12の表面12a内において<−2110>方向に直交する方向±10°の範囲内に含まれるように形成される。
以下、上記構成の炭化ケイ素半導体装置100の製造方法の一例について説明する。まず、図3の模式的断面図に示すように、{0001}面に対して50°以上65°以下の範囲内で傾いている結晶面からなる表面11aを有する炭化ケイ素(4H−SiC)からなる基板11を準備する。
ここで、上記の表面11aを有する基板11は、たとえば、図4の模式的斜視図に示すように、[0001]方向(c軸方向)に結晶成長して{0001}面が露出したn型の炭化ケイ素結晶インゴッド10を{0001}面に対する角度α°が50°以上65°以下となる方向にスライスして、{0001}面に対して50°以上65°以下の角度で傾いている結晶面(図4の斜線部分)を露出させることなどにより形成することができる。
また、{0001}面に対して50°以上65°以下の範囲内で傾いている基板11の表面11aは、たとえば、図5の模式的断面図に示すように、{03−38}面に対して±5°の範囲内で傾いている結晶面でもあることが好ましい。基板11の表面11aが{03−38}面に対して±5°の範囲内で傾いている結晶面である場合には、炭化ケイ素半導体装置100のチャネル移動度などの電気的特性が向上する傾向にある。また、炭化ケイ素半導体装置100のチャネル移動度などの電気的特性をさらに向上させる観点からは、基板11の表面11aが{03−38}面に対して±3°の範囲内で傾いている結晶面であることがより好ましく、基板11の表面11aが{03−38}面であることが最も好ましい。なお、{03−38}面に対して±5°の範囲内で傾いている結晶面および{03−38}面に対して±3°の範囲内で傾いている結晶面にはそれぞれ{03−38}面が含まれることは言うまでもない。
次に、図6の模式的断面図に示すように、基板11の表面11a上に半導体層12を形成する。
ここで、半導体層12は、たとえば、基板11の表面11a上に、基板11よりも高濃度のn型不純物を有するn型の炭化ケイ素からなる半導体層12をエピタキシャル成長させることなどにより形成することができる。上記のエピタキシャル成長により半導体層12を形成した場合には、基板11の表面11aの結晶面を半導体層12の表面12aに引き継がせることができるため、半導体層12の表面12aを{0001}面に対して50°以上65°以下の範囲内で傾いている結晶面とすることができる。
また、上記と同様の理由により、半導体層12の表面12aは、{03−38}面に対して±5°の範囲内で傾いている結晶面であることが好ましく、{03−38}面に対して±3°の範囲内で傾いている結晶面であることがより好ましく、{03−38}面であることが最も好ましい。なお、ここでも、{03−38}面に対して±5°の範囲内で傾いている結晶面および{03−38}面に対して±3°の範囲内で傾いている結晶面にはそれぞれ{03−38}面が含まれることは言うまでもない。
次に、図7の模式的平面図に示すように、半導体層12の表面12a内において<−2110>方向に直交する方向を調査する。
ここで、半導体層12の表面12a内における<−2110>方向に直交する方向は、たとえば、半導体層12に含まれる欠陥に基づいて調査することが可能である。すなわち、炭化ケイ素半導体装置100の製造工程においては、半導体層12の一定の箇所に欠陥が形成されることがあるため、半導体層12の一定の箇所に形成される欠陥の位置を基準とすることにより、半導体層12の表面12a内において<−2110>方向に直交する方向を特定することができる。また、半導体層12の表面モフォロジーに基づいても半導体層12の表面12a内において<−2110>方向に直交する方向を特定することができる。
次に、図18の模式的断面図に示すように、半導体層12の表面12aの全面に第2導電型不純物拡散層14を形成する。
次に、図19の模式的断面図に示すように、上記のように形成された第2導電型不純物拡散層14の表面内の一部に第1導電型不純物拡散層15を形成する。この例においては、第1導電型不純物拡散層15は、<−2110>方向に伸びるストライプ状に形成されるが、この形状に限定されるものではない。
ここで、第1導電型不純物拡散層15は、たとえば、半導体層12の表面12a内の第1導電型不純物拡散層15の形成領域以外の領域にイオン注入防止マスクを設置した後に、第1導電型不純物としてのn型不純物のイオンを半導体層12の表面12aにイオン注入することなどにより形成することができる。なお、イオン注入防止マスクとしては、ここでも、たとえば、フォトリソグラフィおよびエッチングを用いてパターンニングされた酸化膜などを用いることができる。
次に、上記のように第2導電型不純物拡散層14および第1導電型不純物拡散層15の形成後の半導体層12について活性化アニール処理を行なう。これにより、上記でイオン注入された第2導電型不純物拡散層14中の第2導電型不純物としてのp型不純物および第1導電型不純物拡散層15中の第1導電型不純物としてのn型不純物を活性化させることができる。
ここで、活性化アニール処理は、たとえばアルゴンガスの雰囲気中で、第2導電型不純物拡散層14および第1導電型不純物拡散層15の形成後の半導体層12をたとえば1700℃程度の温度で30分間程度加熱することなどにより行なうことができる。
次に、図20の模式的断面図に示すように、第2導電型不純物拡散層14および第1導電型不純物拡散層15の形成後の半導体層12の表面12aの全面に接する絶縁膜13を形成する。
ここで、絶縁膜13としては、たとえば、ドライ酸化(熱酸化)などにより形成された酸化膜などを用いることができる。なお、ドライ酸化(熱酸化)は、たとえば空気中で、上記のように形成された第2導電型不純物拡散層14および第1導電型不純物拡散層15が形成された半導体層12の表面12aをたとえば1200℃程度の温度で30分間程度加熱することなどにより行なうことができる。
次に、上記の絶縁膜13の形成後の半導体層12について、窒素アニール処理を行なう。これにより、半導体層12と絶縁膜13との界面から10nm以内の領域における窒素濃度の最大値が1×1021cm-3以上となるように窒素濃度を調整する。
ここで、上記の窒素アニール処理は、たとえば、一酸化窒素(NO)ガスなどの窒素を含有するガスの雰囲気中で上記の絶縁膜13形成後の半導体層12をたとえば1100℃程度の温度で120分間程度加熱して行なうことにより、半導体層12と絶縁膜13との界面から10nm以内の領域における窒素濃度の最大値を1×1021cm-3以上とすることができる。
また、上記の窒素アニール処理後の半導体層12については、たとえばアルゴンガスなどの不活性ガスの雰囲気中でさらに不活性ガスアニール処理を行なうことが好ましい。上記の窒素アニール処理後の半導体層12に上記の不活性ガスアニール処理を行なった場合には、炭化ケイ素半導体装置100について、高いチャネル移動度を再現性良く実現することができる傾向が大きくなる。
ここで、上記の不活性ガスアニール処理は、たとえばアルゴンガスの雰囲気中で、上記の窒素アニール処理後の半導体層12を、たとえば1100℃程度の温度で60分間程度加熱することにより行なうことができる。
次に、図21の模式的断面図に示すように、上記のように形成された絶縁膜13の一部を除去して絶縁膜13のパターンニングを行なう。
ここで、絶縁膜13のパターンニングは、たとえば図12の模式的平面図に示すように、半導体層12の表面12a内の<−2110>方向に直交する方向±10°の範囲内にチャネル方向が含まれるように行なわれる。すなわち、絶縁膜13のパターンニングは、チャネル方向が、半導体層12の表面12a内の<−2110>方向に直交する方向−10°から<−2110>方向に直交する方向+10°の範囲内のいずれかの方向と平行となるように行なわれる。
また、絶縁膜13の一部の除去は、たとえば、フォトリソグラフィおよびエッチングにより絶縁膜13の除去部分が露出するようにパターンニングされたエッチングマスクを絶縁膜13の表面上に形成した後に、絶縁膜13の露出部分をエッチングで除去することなどにより形成することができる。
次に、図16に示すように、絶縁膜13の除去部分から露出した半導体層12の表面12a内の第1導電型不純物拡散層15の表面に接するようにソース電極16およびドレイン電極18を形成する。
ここで、ソース電極16およびドレイン電極18は、たとえば、上記の絶縁膜13のエッチング後に露出した半導体層12の表面12aおよび上記のエッチングマスクの表面上にたとえばニッケルなどの金属からなる導電膜をたとえばスパッタ法などにより形成した後に上記のエッチングマスクを除去することにより形成することができる。すなわち、エッチングマスクの表面上に形成された導電膜がエッチングマスクとともに除去(リフトオフ)され、半導体層12の表面12a上に形成された導電膜のみがソース電極16およびドレイン電極18として残ることになる。
また、上記のソース電極16およびドレイン電極18の形成後の半導体層12については、アロイ化のための熱処理を行なうことが好ましい。
ここで、アロイ化のための熱処理としては、たとえばアルゴンガスなどの不活性ガスの雰囲気中で、上記のソース電極16およびドレイン電極18の形成後の半導体層12をたとえば950℃程度の温度で2分間程度加熱することにより行なうことができる。
次に、図16に示すように、絶縁膜13の表面上にゲート電極17を形成する。ここで、ゲート電極17は、たとえば、絶縁膜13の表面、ソース電極16の表面およびドレイン電極18の表面の全面をそれぞれ覆うようにして、フォトリソグラフィおよびエッチングなどによりゲート電極17の形成部分に開口部を有するレジストマスクを形成し、そのレジストマスクの表面およびレジストマスクの開口部から露出している絶縁膜13の表面上にたとえばアルミニウムなどの金属からなる導電膜をたとえばスパッタ法などにより形成した後に上記のレジストマスクを除去することにより形成することができる。すなわち、レジストマスクの表面上に形成された導電膜がレジストマスクとともに除去(リフトオフ)され、絶縁膜13の表面上に形成された導電膜のみがゲート電極17として残ることになる。
以上により、図16に示す構成の炭化ケイ素半導体装置100を製造することができる。
上記で説明した構成の炭化ケイ素半導体装置100において、たとえば、ソース電極16に負電圧を印加し、ゲート電極17およびドレイン電極18に正電圧を印加した場合には、ソース電極16から注入されたキャリア(上記の例では電子)は、ソース電極16側の第1導電型不純物拡散層15の表面、第2導電型不純物拡散層14の表面およびドレイン電極18側の第1導電型不純物拡散層15の表面を通ってドレイン電極18まで移動することになる。
なお、ソース電極16に負電圧を印加し、ドレイン電極18に正電圧を印加した場合でも、ゲート電極17に正電圧を印加しない場合には、ソース電極16から注入されたキャリア(上記の例では電子)の第2導電型不純物拡散層14の表面内における移動を制限することができる。
上記構成の炭化ケイ素半導体装置100においては、たとえば、n型の炭化ケイ素(4H−SiC)の{0001}面に対して50°以上65°以下の範囲内で傾いている基板11の表面11a上に基板11よりも高濃度の第1導電型不純物としてのn型不純物を含むn型の炭化ケイ素からなる半導体層12をエピタキシャル成長により形成することができる。このような構成とした場合には、半導体層12の表面12a({0001}面に対して50°以上65°以下の範囲内で傾いている結晶面)をキャリアが移動するチャネルに利用することができるため、{0001}面をチャネルに利用した場合と比べて、高いキャリア移動度(チャネル移動度)を得ることができる。
また、上記で説明した構成の炭化ケイ素半導体装置100においても、たとえば図14に示すように、半導体層12と絶縁膜13との界面から10nm以内の領域における窒素濃度の最大値が1×1021cm-3以上となっている。したがって、本発明の炭化ケイ素半導体装置100においては、半導体層12と絶縁膜13との界面において絶縁膜13をドライ酸化(熱酸化)などによって形成した場合に発生する界面準位を低減することができることから、特に絶縁膜13の直下のチャネル(絶縁膜13に接する半導体層12の表面12a部分(第2導電型不純物拡散層14の表面部分))におけるキャリア移動度(チャネル移動度)を安定して向上させることができる。
さらに、上記で説明した構成の炭化ケイ素半導体装置100は、半導体層12の表面12a内において<−2110>方向に直交する方向±10°の範囲内にチャネル方向を有しているため、そのチャネル方向におけるキャリアの移動がスムーズになり、そのチャネル方向におけるキャリア移動度および電流特性を改善することができるため、炭化ケイ素半導体装置100のオン抵抗を低減することができる。
また、上記で説明した構成の炭化ケイ素半導体装置100においても、たとえば図15に示すように、半導体層12の表面12a内において<−2110>方向に対する角度が90°の方向(<−2110>方向に直交する方向)にチャネル方向がある場合に最もチャネル移動度が高くなり、半導体層12の表面12a内における<−2110>方向に直交する方向からのずれが大きくなるにつれてチャネル移動度が低下していく傾向にある。
したがって、上記で説明した構成の炭化ケイ素半導体装置100においても、高いチャネル移動度を実現する観点からは、チャネル方向が、半導体層12の表面12a内の<−2110>方向に直交する方向となる場合(すなわち、<−2110>方向に直交する方向±0°の場合)が最も好ましいと考えられる。
しかしながら、上記で説明した構成の炭化ケイ素半導体装置100においても、図15に示すように、半導体層12の表面12a内における<−2110>方向に対する角度が80°以上90°以下の方向(すなわち、<−2110>方向に直交する方向±10°の範囲内の方向)にチャネル方向が存在する場合には、チャネル移動度(相対値)が0.99よりも高くなるため、炭化ケイ素半導体装置100のチャネル移動度が多少ばらついた場合でも、チャネル移動度が大きく低下することは考えにくい。
したがって、半導体層12の表面12a内における<−2110>方向に直交する方向±10°の範囲内にチャネル方向を有する本発明の炭化ケイ素半導体装置100においては、高いチャネル移動度を再現性良く実現することができる。また、本発明の炭化ケイ素半導体装置100において、高いチャネル移動度を再現性良く実現するためには、半導体層12の表面12a内の<−2110>方向に直交する方向にチャネル方向を形成することが最も好ましいことは上述したとおりである。
なお、本実施の形態においても、第1導電型をn型とし、第2導電型をp型とした場合について説明したが、本発明においては、上記の炭化ケイ素半導体装置100の構成において、第1導電型をp型とし、第2導電型をn型とした構成としてもよい。
また、本実施の形態における上記以外の説明は実施の形態1と同様であるため、その説明については省略する。
<実施例1>
(縦型DiMOSFETの作製)
実施例の縦型DiMOSFETとしての炭化ケイ素半導体装置を以下のようにして作製した。
まず、図3に示すように、厚さが400μmのn型の炭化ケイ素結晶(4H−SiC)からなる基板11を用意した。ここで、基板11は、{0001}面に対して約55°の角度で傾いている結晶面である{03−38}面を表面11aとして有している。
次に、図6に示すように、基板11の表面11a上に、n型不純物として窒素がドープされたn型の炭化ケイ素結晶からなる半導体層12(n型不純物濃度:5×1015cm-3)をCVD(Chemical Vapor Deposition)法により10μmの厚さでエピタキシャル成長させた。
次に、図7に示すように、半導体層12の表面12a内において<−2110>方向に直交する方向を調査した。ここで、半導体層12の表面12a内における<−2110>方向に直交する方向は、半導体層12に形成された欠陥を基準にして特定した。
次に、図8に示すように、半導体層12の表面12a内に第2導電型不純物拡散層14(p型不純物濃度:1×1017cm-3)を形成した。ここで、第2導電型不純物拡散層14は、半導体層12の表面12a内の第2導電型不純物拡散層14の形成領域以外の領域にフォトリソグラフィおよびエッチングを用いてパターンニングされた酸化膜を形成し、その酸化膜をイオン注入防止マスクとして、p型不純物であるボロンをイオン注入することにより形成した。なお、第2導電型不純物拡散層14は、第2導電型不純物拡散層14の表面が正六角形状となるように形成された。
次に、図9に示すように、上記のように形成された第2導電型不純物拡散層14の表面内に、第1導電型不純物拡散層15(n型不純物濃度:5×1019cm-3)およびp+型領域(図示せず)(p型不純物濃度:3×1019cm-3)を形成した。ここで、第1導電型不純物拡散層15は、第1導電型不純物拡散層15の表面が正六角形状となるように形成され、p+型領域は、第1導電型不純物拡散層15のチャネルの形成側と反対側に接するようにして形成した。なお、第1導電型不純物拡散層15は、半導体層12の表面12a内の第1導電型不純物拡散層15の形成領域以外の領域にフォトリソグラフィおよびエッチングを用いてパターンニングされた酸化膜を形成し、その酸化膜をイオン注入防止マスクとしてn型不純物であるリンをイオン注入することにより形成した。また、p+型領域も、半導体層12の表面12a内のp+型領域の形成領域以外の領域にフォトリソグラフィおよびエッチングを用いてパターンニングされた酸化膜を形成し、その酸化膜をイオン注入防止マスクとしてp型不純物であるボロンをイオン注入することにより形成した。
次に、上記のように第2導電型不純物拡散層14、第1導電型不純物拡散層15およびp+型領域が形成された半導体層12をアルゴンガス雰囲気中で、1700℃で30分間加熱することにより活性化アニール処理を行なった。
次に、図10に示すように、半導体層12の表面12aを空気中で1200℃で30分間加熱してドライ酸化(熱酸化)することにより、半導体層12の表面12aの全面に接する絶縁膜13を形成した。
次に、絶縁膜13の形成後の半導体層12を一酸化窒素(NO)ガス雰囲気中で1100℃で120分間加熱することによって窒素アニール処理を行なった。
次に、上記の窒素アニール処理後の半導体層12をアルゴンガス雰囲気中で1100℃で60分間加熱することによって不活性ガスアニール処理を行なった。
次に、チャネル方向が半導体層12の表面12a内の<−2110>方向に直交する方向となるように、上記のように形成された絶縁膜13の一部を除去して絶縁膜13のパターンニングを行なった。ここで、絶縁膜13のパターンニングは、フォトリソグラフィおよびエッチングにより絶縁膜13の除去部分が露出するようにパターンニングされたエッチングマスクを絶縁膜13の表面上に形成した後に、絶縁膜13の露出部分をエッチングで除去することにより行なった。
次に、絶縁膜13の除去部分から露出した第1導電型不純物拡散層15およびp+型領域(図示せず)の表面上に、図13に示すような正六角形状の表面を有するニッケルからなる0.1μmの厚さのソース電極16を形成した。
次に、上記のソース電極16の形成後の半導体層12をアルゴンガス雰囲気中で950℃で2分間加熱することによりアロイ化のための熱処理を行なった。
次に、絶縁膜13の表面上に、図13に示すような表面形状を有するアルミニウムからなる1μmの厚さのゲート電極17を形成した。
次に、基板11の裏面の全面にニッケルからなる0.1μmの厚さのドレイン電極18を形成した。
以上により、実施例の縦型DiMOSFETとしての炭化ケイ素半導体装置1を作製した。
上記のようにして作製した実施例の縦型DiMOSFETとしての炭化ケイ素半導体装置1のチャネル長(半導体層12の表面12a内において隣り合うソース電極16の間の第1導電型不純物拡散層15と半導体層12との間の距離)は2μmとされた。
また、比較として、チャネル方向を半導体層12の表面12a内の<−2110>方向としたこと以外は上記と同様にして比較例の縦型DiMOSFETとしての炭化ケイ素半導体装置を作製した。
(縦型DiMOSFETの評価)
上記のようにして作製した実施例と比較例の縦型DiMOSFETについて、半導体層12と絶縁膜13との界面近傍における窒素濃度の深さ方向での分布をSIMS(二次イオン質量分析)により測定した。
その結果、実施例および比較例の縦型DiMOSFETのいずれにおいても、半導体層12と絶縁膜13との界面近傍における窒素濃度の最大値はそれぞれ1×1021cm-3以上であった。したがって、実施例と比較例の縦型DiMOSFETについてはそれぞれ、半導体層12と絶縁膜13との界面から10nm以内の領域における窒素濃度の最大値は1×1021cm-3以上となることが確認された。
また、実施例および比較例の縦型DiMOSFETについて、チャネル移動度を評価した。チャネル移動度の評価方法としては、以下の方法を用いた。まず、ソース−ドレイン間電圧VDS=0.1Vとした状態で、ゲート電圧VGを印加してソース−ドレイン間電流IDSを測定した(ゲート電圧依存性を測定した)。そして、gm=(δIDS)/(δVG)として、下記の式(1)により、チャネル移動度のゲート電圧に対する最大値を求め、その最大値をチャネル移動度として算出した。
チャネル移動度μ=gm×(L×d)/(W×ε×VDS) …(1)
なお、上記の式(1)において、Lはチャネル長を示し、dは絶縁膜13の厚さを示し、Wはチャネル幅を示し、εは絶縁膜13の誘電率を示している。
その結果、実施例の縦型DiMOSFETのチャネル移動度は80cm2/Vsであり、比較例の縦型DiMOSFETのチャネル移動度は70cm2/Vsであった。
したがって、実施例の縦型DiMOSFETのチャネル移動度は比較例の縦型DiMOSFETのチャネル移動度の約1.14倍であり、これに伴いソース−ドレイン間電流値が1.14倍となるため、オン抵抗が大幅に低減することが確認された。
よって、実施例の縦型DiMOSFETの構成によれば、製造上の問題でチャネル移動度が多少ばらついたとしても、チャネル移動度が大きく低下するとは考えられないため、高いチャネル移動度を再現性良く実現することができると考えられる。
<実施例2>
(横型MOSFETの作製)
実施例の横型MOSFETとしての炭化ケイ素半導体装置を以下のようにして作製した。
まず、図3に示すように、厚さが400μmのn型の炭化ケイ素結晶(4H−SiC)からなる基板11を用意した。ここで、基板11は、{0001}面に対して約55°の角度で傾いている結晶面である{03−38}面を表面11aとして有している。
次に、図6に示すように、基板11の表面11a上に、n型不純物として窒素がドープされたn型の炭化ケイ素結晶からなる半導体層12(n型不純物濃度:5×1015cm-3)をCVD(Chemical Vapor Deposition)法により10μmの厚さでエピタキシャル成長させた。
次に、図7に示すように、半導体層12の表面12a内において<−2110>方向に直交する方向を調査した。ここで、半導体層12の表面12a内における<−2110>方向に直交する方向は、半導体層12の表面モフォロジーを基準にして特定した。
次に、図18に示すように、半導体層12の表面12aの全面に第2導電型不純物拡散層14(p型不純物濃度:1×1017cm-3)を形成した。
次に、図19に示すように、上記のように形成された第2導電型不純物拡散層14の表面内の一部に、第1導電型不純物拡散層15(n型不純物濃度:5×1019cm-3)およびp+型領域(図示せず)(p型不純物濃度:3×1019cm-3)を形成した。ここで、第1導電型不純物拡散層15は、第1導電型不純物拡散層15の表面がストライプ状となるように形成され、p+型領域は、第1導電型不純物拡散層15のチャネルの形成側と反対側に接するストライプ状に形成した。なお、第1導電型不純物拡散層15は、半導体層12の表面12a内の第1導電型不純物拡散層15の形成領域以外の領域にフォトリソグラフィおよびエッチングを用いてパターンニングされた酸化膜を形成し、その酸化膜をイオン注入防止マスクとしてn型不純物であるリンをイオン注入することにより形成した。また、p+型領域も、半導体層12の表面12a内のp+型領域の形成領域以外の領域にフォトリソグラフィおよびエッチングを用いてパターンニングされた酸化膜を形成し、その酸化膜をイオン注入防止マスクとしてp型不純物であるボロンをイオン注入することにより形成した。
次に、上記のように第2導電型不純物拡散層14、第1導電型不純物拡散層15およびp+型領域が形成された半導体層12をアルゴンガス雰囲気中で、1700℃で30分間加熱することにより活性化アニール処理を行なった。
次に、図20に示すように、半導体層12の表面12aを空気中で1200℃で30分間加熱してドライ酸化(熱酸化)することにより、半導体層12の表面12aの全面に接する絶縁膜13を形成した。
次に、絶縁膜13の形成後の半導体層12を一酸化窒素(NO)ガス雰囲気中で1100℃で120分間加熱することによって窒素アニール処理を行なった。
次に、上記の窒素アニール処理後の半導体層12をアルゴンガス雰囲気中で1100℃で60分間加熱することによって不活性ガスアニール処理を行なった。
次に、チャネル方向が半導体層12の表面12a内の<−2110>方向に直交する方向となるように、上記のように形成された絶縁膜13の一部を除去して絶縁膜13のパターンニングを行なった。ここで、絶縁膜13のパターンニングは、フォトリソグラフィおよびエッチングにより絶縁膜13の除去部分が露出するようにパターンニングされたエッチングマスクを絶縁膜13の表面上に形成した後に、絶縁膜13の露出部分をエッチングで除去することにより行なった。
次に、絶縁膜13の除去部分から露出した第1導電型不純物拡散層15およびp+型領域(図示せず)の表面上に、図17に示すようなストライプ状の表面を有するニッケルからなる0.1μmの厚さのソース電極16およびドレイン電極18をそれぞれ形成した。
次に、上記のソース電極16の形成後の半導体層12をアルゴンガス雰囲気中で950℃で2分間加熱することによりアロイ化のための熱処理を行なった。
次に、絶縁膜13の表面上に、図17に示すようなストライプ状の表面を有するアルミニウムからなる1μmの厚さのゲート電極17を形成した。
以上により、図16に示す構成の実施例の横型MOSFETとしての炭化ケイ素半導体装置100を作製した。
上記のようにして作製した実施例の横型MOSFETとしての炭化ケイ素半導体装置100のチャネル長(半導体層12の表面12a内において隣り合うソース電極16とドレイン電極18との間の距離)は2μmとされた。
また、比較として、チャネル方向を半導体層12の表面12a内の<−2110>方向としたこと以外は上記と同様にして比較例の横型MOSFETとしての炭化ケイ素半導体装置を作製した。
(横型MOSFETの評価)
上記のようにして作製した実施例と比較例の横型MOSFETについて、半導体層12と絶縁膜13との界面近傍における窒素濃度の深さ方向での分布をSIMS(二次イオン質量分析)により測定した。
その結果、実施例および比較例の横型MOSFETのいずれにおいても、半導体層12と絶縁膜13との界面近傍における窒素濃度の最大値はそれぞれ1×1021cm-3以上であった。したがって、実施例と比較例の横型MOSFETについてはそれぞれ、半導体層12と絶縁膜13との界面から10nm以内の領域における窒素濃度の最大値は1×1021cm-3以上となることが確認された。
また、実施例および比較例の横型MOSFETについて、チャネル移動度を評価した。チャネル移動度の評価方法としては、以下の方法を用いた。まず、ソース−ドレイン間電圧VDS=0.1Vとした状態で、ゲート電圧VGを印加してソース−ドレイン間電流IDSを測定した(ゲート電圧依存性を測定した)。そして、gm=(δIDS)/(δVG)として、下記の式(1)により、チャネル移動度のゲート電圧に対する最大値を求め、その最大値をチャネル移動度として算出した。
チャネル移動度μ=gm×(L×d)/(W×ε×VDS) …(1)
なお、上記の式(1)において、Lはチャネル長を示し、dは絶縁膜13の厚さを示し、Wはチャネル幅を示し、εは絶縁膜13の誘電率を示している。
その結果、実施例の横型MOSFETのチャネル移動度は80cm2/Vsであり、比較例の横型MOSFETのチャネル移動度は70cm2/Vsであった。
したがって、実施例の横型MOSFETのチャネル移動度は比較例の横型MOSFETのチャネル移動度の約1.14倍であり、これに伴いソース−ドレイン間電流値が1.14倍となるため、オン抵抗が大幅に低減することが確認された。
よって、実施例の横型MOSFETの構成によれば、製造上の問題でチャネル移動度が多少ばらついたとしても、チャネル移動度が大きく低下するとは考えられないため、高いチャネル移動度を再現性良く実現することができると考えられる。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1,100 炭化ケイ素半導体装置、10 炭化ケイ素結晶インゴッド、11 基板、11a 表面、12 半導体層、12a 表面、13 絶縁膜、14 第2導電型不純物拡散層、15 第1導電型不純物拡散層、16 ソース電極、17 ゲート電極、18 ドレイン電極。