JP2006210818A - 半導体素子およびその製造方法 - Google Patents
半導体素子およびその製造方法 Download PDFInfo
- Publication number
- JP2006210818A JP2006210818A JP2005023755A JP2005023755A JP2006210818A JP 2006210818 A JP2006210818 A JP 2006210818A JP 2005023755 A JP2005023755 A JP 2005023755A JP 2005023755 A JP2005023755 A JP 2005023755A JP 2006210818 A JP2006210818 A JP 2006210818A
- Authority
- JP
- Japan
- Prior art keywords
- nitrogen
- oxide layer
- gas
- layer
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】炭化珪素層を有する半導体素子において、量産性に優れた実用的なプロセスを用いてチャネル移動度を向上させる
【解決手段】
(A)炭化珪素層3の上に酸化物層11を形成する工程と、(B)酸化物層11に対して窒素処理を行うことにより酸化物層11に窒素を含有させて窒素含有酸化物層12を形成する工程とを包含し、窒素処理は、窒素酸化物ガスおよびアンモニアガスの少なくとも一方を含むガスをアルゴンより分子量の小さい不活性ガスで希釈した窒素含有ガスに1100℃以上1300℃以下の温度で酸化物層11の表面を曝露する工程を含む。
【選択図】図1
【解決手段】
(A)炭化珪素層3の上に酸化物層11を形成する工程と、(B)酸化物層11に対して窒素処理を行うことにより酸化物層11に窒素を含有させて窒素含有酸化物層12を形成する工程とを包含し、窒素処理は、窒素酸化物ガスおよびアンモニアガスの少なくとも一方を含むガスをアルゴンより分子量の小さい不活性ガスで希釈した窒素含有ガスに1100℃以上1300℃以下の温度で酸化物層11の表面を曝露する工程を含む。
【選択図】図1
Description
本発明は、半導体素子およびその製造方法に関する。
炭化珪素(シリコンカーバイド:SiC)は、高い絶縁破壊電界を有するため、次世代の低損失パワーデバイス等への適用が期待されている。SiC層上には熱酸化により良質の二酸化珪素(SiO2)膜を形成できるので、そのようなSiO2膜をゲート絶縁膜として用いた絶縁ゲート型のSiCパワーデバイス(SiCパワーMISFET)の開発が進められている。
SiCパワーMISFETでは、素子特性はチャネル移動度によって大きく左右される。従って、チャネル移動度を向上できれば、電力損失をより低く抑えることが可能になり、低損失化を実現できる。チャネル移動度を、例えば200cm2/Vs以上まで向上させるためには、SiC層とゲート絶縁膜との界面における欠陥、およびゲート絶縁膜内部で生じる欠陥を低減する必要がある。
SiCパワーMISFETは、一般的に、(11−20)面または(0001)面を主面とする単結晶SiC基板を用いて製造される。
(11−20)面を主面とする4H−SiC(11−20)基板を利用して反転型MISFETを形成すると、200cm2/Vs以上のチャネル移動度が得られることが知られている。しかし、4H−SiC(11−20)基板は量産に適していないため、この基板を実デバイス用基板として使用することは困難である。
一方、主面が(0001)面であるSiC(0001)基板は量産に適しているため、SiC−MISFETに好適に用いられ得る。そのため、SiC(0001)基板主面に形成されたSiC層上にゲート絶縁膜を形成する技術が数多く提案されている(例えば非特許文献1)。
SiC(0001)基板を利用したMISFETにおいて、ゲート絶縁膜を形成するための最も標準的なプロセスを以下に説明する。
まず、4H−SiC(0001)基板の主面に形成されたSiC層に対して、ドライ又はウェット雰囲気中、1100℃以上の温度で熱酸化を行い、熱酸化膜を形成する。次いで、アルゴン雰囲気中で熱酸化膜のアニールを行なった後、水蒸気を含む高濃度の酸素雰囲気中、950℃の温度で3時間のPOA(Post Oxidation Anneal)を行なうことにより、ゲート絶縁膜を形成する。
このようにして形成されたゲート絶縁膜上にゲート電極を設ける。この後、ドレイン電極およびソース電極などを設けることにより、MISFETが得られる。
ここで、熱酸化膜を形成しようとするSiC層表面の粗さ(凹凸の平均レベル差)が10nm以下のとき、ゲート電極を形成する際に高温(例えば950℃以上)で熱処理を実施しなければ、チャネル移動度が50cm2/Vs程度の反転型MISFETを形成できる。しかしながら、ソース電極を形成する際に上述したような高温の熱処理を行うと、反転型のMISFETのチャネル移動度は20cm2/Vs以下まで低下してしまう。また、熱酸化膜を形成しようとするSiC層表面の平坦性が低く(凹凸の平均レベル差:10nm超)、表面にステップが形成されている場合には、チャネル移動度は、ゲート電極を形成する際の高温熱処理によって10cm2/Vs以下まで低下する。さらに、SiC層表面のチャネル移動度には大きな異方性がある。具体的には、SiC層表面に形成されたステップに沿った方向には大電流が流れるが、ステップを横切る方向には電流が流れにくく、ステップを横切る方向における電流量はステップに沿った方向における電流量よりも一桁低くなる。
このように、SiC(0001)基板を利用したMISFETでは、SiC層とゲート絶縁膜との界面における界面準位密度Ditを十分に低減できず、高いチャネル移動度が実現できないという問題があった。
これに対して、本発明者らは、未公開の特願2003−350244号明細書等において、SiC層上に形成された酸化物層(SiO2層)を、減圧雰囲気中、1000℃以上1200℃以下の温度でV族含有ガスに暴露させることにより、V族元素含有酸化物からなるゲート絶縁膜を形成する方法を提案している。この方法を用いると、ゲート絶縁膜とSiC層との界面における界面準位密度Ditが低減されるので、電流駆動力およびキャリア移動度に優れたMISFETが得られる。
また、非特許文献2には、SiC層に形成された熱酸化膜に対して、アルゴン(Ar)ガス雰囲気中で一酸化窒素(NOガス)を用いてPOAを行うことにより、ゲート絶縁膜を形成する方法を開示している。これにより、界面準位Nitを低減し、MISFETのホットキャリア耐性やチャネル移動度を向上できる。
L.A.Lipkin and J. A. Palmour, J. Electron. Mater. 25, 909 (1996) 小杉亮治、他2名,「NxOyガスへの紫外光照射により生成した活性化窒素/酸素を用いたSiO2/SiC界面形成技術」,2003年12月1日、新エネルギー・産業技術総合開発機構(NEDO)平成15年度研究助成事業(2事業合同)成果報告会予稿集
L.A.Lipkin and J. A. Palmour, J. Electron. Mater. 25, 909 (1996) 小杉亮治、他2名,「NxOyガスへの紫外光照射により生成した活性化窒素/酸素を用いたSiO2/SiC界面形成技術」,2003年12月1日、新エネルギー・産業技術総合開発機構(NEDO)平成15年度研究助成事業(2事業合同)成果報告会予稿集
本発明者らが提案した方法によると、高いキャリア移動度が実現できるが、ゲート絶縁膜に対するV族含有ガスによる処理を、減圧雰囲気下(例えば6.67×104Pa以下)で、かつ1000℃以上の高温で行う必要がある。しかしながら、例えば圧力が6.67×104Pa以下のチャンバー内をそのような高温まで加熱しようとすると、大掛かりな装置が必要になり、量産性に劣るという問題がある。一方、非特許文献2で開示された方法によると、得られるチャネル移動度は約30cm2/Vs程度であり、十分に高いチャネル移動度を確保できない。
従って、従来のゲート絶縁膜の形成方法を用いて、量産性を確保しつつ、高いチャネル移動度を有するMISFETなどの半導体素子を製造することは困難である。
本発明は、上記従来の問題点に鑑みてなされたものであり、その目的は、炭化珪素層を有する半導体素子において、量産性に優れた実用的なプロセスを用いてチャネル移動度を向上させることにある。
本発明の半導体素子の製造方法は、(A)炭化珪素層の上に酸化物層を形成する工程と、(B)前記酸化物層に対して窒素処理を行うことにより前記酸化物層に窒素を含有させて窒素含有酸化物層を形成する工程とを包含し、前記窒素処理は、窒素酸化物ガスおよびアンモニアガスの少なくとも一方を含むガスをアルゴンより分子量の小さい不活性ガスで希釈した窒素含有ガスに1100℃以上1300℃以下の温度で前記酸化物層の表面を曝露する工程を含む。
ある好ましい実施形態において、前記希釈用の不活性ガスは、窒素、ヘリウムガスおよびネオンガスからなる群から選択される少なくとも1つのガスを含む。
ある好ましい実施形態において、前記窒素酸化物ガスはNO、N2OおよびNO2からなる群から選択される少なくとも1つの化合物を含む。
前記窒素含有ガスにおける前記窒素酸化物ガスの濃度は、5%以上50%以下であることが好ましい。
前記窒素酸化物の分圧は1.33×102Pa以上で6.67×104Pa以下であることが好ましい。
好ましくは、前記工程(B)の後に、前記窒素含有酸化物層を覆うポリシリコン層を形成する工程をさらに含む。
ある好ましい実施形態において、前記工程(A)は、前記炭化珪素層の表面を熱酸化する工程(A1)を含んでもよい。
前記工程(A1)と前記工程(B)における前記窒素処理とは、同一の炉内で連続して行われてもよい。
前記工程(A)は、前記炭化珪素層の上に酸化物を堆積する工程を含んでもよい。
本発明の半導体素子は、炭化珪素層と、前記炭化珪素層上に形成された窒素含有酸化物層とを備え、前記窒素含有酸化物層の厚さ方向における窒素濃度プロファイルは、前記窒素含有酸化物層と前記炭化珪素層との界面近傍に最大ピークを有し、前記最大ピークの半値全幅は5nm以下である。
好ましくは、前記窒素含有酸化物層を覆うポリシリコン層をさらに備える。
前記最大ピークにおける窒素濃度は1×1020cm-3以上で1×1022cm-3以下であることが好ましい。
ある好ましい実施形態において、前記炭化珪素層の表面のうち前記窒素含有酸化物層と接する部分における界面準位密度Ditは、コンダクションバンド端付近で1×1012cm-2/eV以下である。
前記窒素含有酸化物層の比誘電率は3.0以上であることが好ましい。
前記窒素含有酸化物層はSiO2を含むことが好ましい。
本発明によると、SiC層とゲート絶縁膜との界面における界面準位が低減されるので、高いチャネル移動度を有する低損失な半導体素子を提供できる。また、そのような半導体素子を、量産性に優れた実用的なプロセスで製造できる。
以下、図面を参照しながら、本発明による半導体素子の製造方法に好適に用いられる窒素含有酸化物層の形成方法を説明する。窒素含有酸化物層は、例えば、MISFETなどの半導体素子においてゲート酸化膜として機能する。
まず、図1(a)に示すように、炭化珪素基板1の表面に、例えばエピタキシャル成長により炭化珪素層3を形成することにより、エピ基板10を形成する。ここでは、炭化珪素基板1として、(0001)面を主面とする4H−SiC基板を用いる。
なお、本明細書では、「炭化珪素層(SiC層ともいう)」とは、主として炭化珪素を含む層であればよく、単結晶SiC基板であってもよいし、単結晶SiC基板あるいは他の半導体基板上に形成された炭化珪素エピタキシャル層であってもよい。炭化珪素層に含まれる炭化珪素のポリタイプも特に限定されないが、好ましくは、3C−SiC、4H−SiC、6H−SiCまたは15R−SiCのポリタイプを用いる。
次に、図1(b)に示すように、チャンバー5の内部にエピ基板10を置き、酸化性雰囲気下でエピ基板10を加熱することにより、炭化珪素層3の熱酸化を行う。これにより、炭化珪素層3上に、平均厚さが例えば約40nmの酸化物層11(主としてSiO2を含む層)を形成する。チャンバー5は、例えばSiC管である。熱酸化時の酸化温度は1000℃以上であり、好ましくは1100℃以上1300℃以下である。本実施形態における酸化温度は1200℃とする。また、チャンバー5の内部を酸化性雰囲気とするためには、チャンバー5に酸化性ガスを含むガスを流せばよく、例えば酸素および/または水蒸気を含むガスを流すことができる。なお、水蒸気を含む雰囲気で熱酸化を行うと、界面における炭素を効率よく引き抜くことができるので、良好なMOS界面が得られる。
その後、エピ基板10をチャンバー5に設置したまま、不活性ガス(Ar、N2、He、Ne等)雰囲気中、1000℃以上の温度(例えば1000℃以上1150℃以下)で酸化物層11に対するアニール処理を行う(図示せず)。このアニール処理によって、酸化物層11が前もって緻密化される。
続いて、図1(c)に示すように、酸化物層11に対して窒素処理を行うことにより、酸化物層11の内部に窒素を拡散させて窒素含有酸化物層12を形成する。得られた窒素含有酸化物層12は、酸化物層11よりも緻密であり、かつ、酸化物層11よりも比誘電率が大きい。
本実施形態における窒素処理は、上記熱酸化およびアニールと同一のチャンバー5を用いて連続して行うことが好ましい。本実施形態では、窒素酸化物(例えばNO)ガスを含む窒素含有ガスに酸化物層11の表面を暴露し、酸化物層11の内部に窒素を拡散させるために十分に高い温度(例えば1150℃)まで加熱する。また、チャンバー5に流す窒素含有ガスは、NOなどの窒素酸化物ガスをHeガスで希釈したガスである。
ここでは、窒素酸化物ガスとしてNOガスを用い、窒素含有ガスにおけるNOの分圧が約300Torr(4.0×104Pa)となるようにNOガスおよびHeガスの流量を調節する。具体的には、容積が15Lのチャンバー(SiC管)5に、流量が1SLM(標準リットル毎分)のHeガスと、流量が0.65SLMのNOガスとを流すことにより、上述したようなNOの分圧を実現できる。窒素処理に要する時間は、特に限定されないが、緻密で、かつ、所望の濃度の窒素を含む窒素含有酸化物層12を形成するために充分な時間(窒素処理の温度が1150℃の場合、例えば1時間)に設定される。
本実施形態では、上述したような窒素処理によって、炭化珪素層10と窒素含有酸化物層12との界面における酸化進行を抑えつつ、界面への炭素の供給を抑えて界面における炭素と窒素との組み換え反応を進行させることができる。従って、界面における過剰な炭素を一酸化炭素(CO)として除去するとともに、炭素を抜き出した結果生じた欠陥に窒素を補充できる。その結果、界面準位密度が低減されるとともに、高い比誘電率(例えば3.0以上)を有するゲート絶縁膜を形成できる。
なお、非特許文献2の方法では、窒素処理に用いる窒素含有ガスに含まれる希釈ガスとしてArガスを用いており、前述したように十分な効果が得られなかった。これに対し、本実施形態では、希釈ガスとして、Arガスよりも分子量の小さいHeガスを用いているため、界面から炭素を引き抜きやすく、本発明者らによる減圧雰囲気下における窒素処理とほぼ同等の界面準位低減効果が得られることがわかった。その上、本実施形態によると、本発明者らによる減圧雰囲気で窒素処理を行う方法に比べて、高い量産性を維持しつつ、同程度の低い界面準位を実現できるので有利である。なお、希釈ガスはHeガスに限定されず、Arガスよりも分子量の小さい他の不活性ガスを含んでいてもよい。例えば、不活性ガスとして窒素(N2)ガスやネオン(Ne)ガスを用いた場合にも、上記と同様の効果が得られる。さらに、希釈ガスは、上述したような不活性ガス(He,N2,Neガス)を2種以上含んでいてもよい。
本実施形態における窒素処理では、窒素酸化物ガスとして、NOガス、N2O(亜酸化窒素)ガスおよびNO2(二酸化窒素)ガスからなる群のうち少なくとも1つのガスを選択することが好ましい。特に、NOガスおよび/またはN2Oガスを用いると、窒素処理中に炭化珪素層10が酸化されることを効果的に抑制できるので有利である。窒素酸化物ガスの代わりにアンモニアガスを用いてもよく、その場合でも、窒素処理によって図1(c)に示すような窒素含有酸化物層12を形成できる。
窒素処理は、例えば1000℃以上1300℃以下の温度で行うことができる。1300℃以下に抑えることによって、窒素含有酸化物層12の表面荒れを抑制できる。好ましくは、1000℃以上1200℃以下である。1000℃より低い温度や1200℃よりも高い温度で窒素処理を行うと、キャリアトラップ密度の低減効果が十分に得られない可能性があるからである。より好ましい窒素処理の温度は1100℃以上1150℃以下である。窒素処理の温度が1100℃以上であれば、窒素酸化物ガス(NOガスなど)が酸化物層11の内部に速やかに拡散するので有利であり、1150℃以下であれば、良好な界面特性が得られるからである。
次に、窒素含有ガスにおける窒素酸化物の分圧の好ましい範囲について説明する。
窒素処理の際には、炭化珪素層10の酸化(熱酸化)が抑制される必要がある。しかしながら、酸素を含む雰囲気中、上記のような高温で炭化珪素層10の熱処理を行うと、炭化珪素層10の酸化が進行する可能性がある。具体的には、単結晶SiC基板または炭化珪素エピタキシャル層の表面における珪素面と炭素面とに沿って、あるいはこれらの面に垂直なA軸(例えば[1120]方向、または[1100]方向)の1つに沿って酸素が供給される。このとき、炭素は珪素よりも容易に酸化されるので、他のファクターが実質的に等しければ、炭素面上の酸化は900℃〜1300℃の温度で進行し、珪素面上の酸化は1000℃から1400℃の温度で進行する。
このように、酸素を含む雰囲気下では900℃以上の温度で炭化珪素層の熱酸化が進むおそれがあるが、本発明者らは、減圧下では、炭素面上および珪素面上において酸化が抑制され、特に6.67×104Pa以下の圧力下では実質的に酸化が生じないことを見い出した。さらに、本発明者らは、Heガスにより希釈された窒素酸化物(NOなど)ガスを含む雰囲気中においても、減圧下と同様に酸化が抑制されることを確認した。例えば、容積が15LのSiC管に、流量が1SLMのHeガスと、流量が0.66SLMのNOガスとを供給し、900℃以上の温度で窒素処理を行う場合には、炭化珪素層10の酸化が抑制される。
従って、窒素酸化物ガスのように窒素および酸素を含むガスを用いて窒素処理を行う場合、炭化珪素層の酸化を確実に抑制するためには、窒素酸化物の分圧を6.67×104Pa以下に設定することが好ましい。一方、窒素酸化物の分圧は1.33×102Pa以上であることが好ましい。分圧が1.33×102Paよりも低いと、酸化物層11への窒素の拡散が抑制されて所望の窒素含有酸化物層12が得られないおそれがある。より好ましくは、窒素酸化物の分圧は2.66×103Pa以上である。また、窒素含有ガスにおける窒素酸化物ガスの濃度は、5%以上50%以下であることが好ましい。
本実施形態では、炭化珪素層10の表面を熱酸化することによって酸化物層11を形成しているが、酸化物層11の形成は、シランバス(SiH4)と酸素(O2)を用いた低化学蒸着法(LPCVD)、プラズマ蒸着法など、種々のCVD法や蒸着法を単独あるいは組み合わせた方法によって行うこともできる。
ここで、窒素含有酸化物層12と炭化珪素層10の界面における窒素濃度プロファイルを説明する。
まず、上記方法によって厚さが約80nmの酸化物層11を形成して窒素処理を行い、窒素含有酸化物層12を形成する。得られた窒素含有酸化物層12の比誘電率は約3.3である。次いで、窒素含有酸化物層12の厚さ方向における窒素濃度プロファイルをSIMSにより測定すると、図2に示すグラフが得られる。図2の横軸は、窒素含有酸化物層12の表面からの深さdを表わしており、縦軸は窒素濃度を表わしている。参考のため、NOを用いた窒素処理を行う前の窒素濃度プロファイル(点線)も図2に示す。
図2からわかるように、本実施形態における窒素処理によって、窒素含有酸化物層12には窒素が拡散しており、窒素含有酸化物層12のうち炭化珪素層10との界面に近い領域(界面から0〜10nm以内)に窒素濃度の最大ピークが現れている。最大ピークにおける窒素濃度は6×1020atoms/cm3、最大ピークにおける半値全幅は約3nmである。なお、図2では、炭化珪素層と酸化物層との界面の深さが、ピークの1/2の窒素濃度を示す深さと一致しているが、これらは一致しない場合もある。
本実施形態では、窒素処理における種々の条件を最適化して、窒素含有酸化物層12の厚さ方向における窒素濃度プロファイルが窒素含有酸化物層12と炭化珪素層10との界面近傍に最大ピークを有し、最大ピークの半値全幅が5nm以下となるように抑える。また、最大ピークにおける窒素濃度は1×1020cm-3以上で1×1022cm-3以下であることが好ましい。さらに、窒素含有酸化物層全体における窒素の平均濃度は1020cm-3以下であることが好ましい。
しかしながら、窒素処理によって好適な窒素濃度プロファイルを有する窒素含有酸化物層12を形成できても、窒素含有酸化物層12を形成した後のプロセスにおいて、そのような窒素濃度プロファイルが崩れてしまうと、チャネル移動度が高くなって電気特性が劣化したり、炭化珪素層10と窒素含有酸化物層12との界面が不安定な構造になってしまうなど、信頼性の低下を引き起こすおそれがある。「窒素濃度プロファイルの崩れ」とは、例えば、窒素含有酸化物層12の表面から窒素が抜けて窒素濃度が低下したり、窒素濃度のピークがブロードになるなど、窒素含有酸化物層12と炭化珪素層10との界面において窒素濃度が低下することを意味する。このような窒素濃度プロファイルの崩れが生じると、最終的に得られる半導体素子において、上記の窒素処理によって得られた窒素濃度プロファイルが維持されなくなる。その結果、比誘電率が低下し、また、窒素含有酸化物層12と炭化珪素層10との界面近傍における窒素濃度が低くなることによって界面準位密度が上がってしまうため、上述したようにチャネルの抵抗の増大や半導体素子の信頼性低下を引き起こす。
本実施形態では、窒素含有酸化物層12を形成した後のプロセスにおいて、好適な窒素濃度プロファイルを維持するために、窒素含有酸化物層12を形成した後、窒素含有酸化物層12を覆うようにポリシリコン(Poly−Si)層(厚さ:例えば500Å以上5000Å以下)を形成することが好ましい。ポリシリコン層は窒素含有酸化物層12の保護層として機能するので、その後のプロセスにおける高温処理によって、窒素処理で得られた窒素濃度プロファイルが崩れてしまうことを防止できる。また、ポリシリコン層を、窒素含有酸化物層12の保護層として機能させるとともにゲート電極として機能させると、ポリシリコンの仕事関数は5.2eV以上と大きいので、MOSFETの閾値を制御する際に有利である。すなわち、ポリシリコンを用いて形成されたゲート電極を有するMOSFETと、ポリシリコンよりも小さい仕事関数を有する材料からなるゲート電極を有するMOSFETとを比較すると、これらのMOSFETが同じ閾値となるように設計されている場合、ポリシリコンを用いて形成されたゲート電極を有するMOSFETの方が、仕事関数の大きい分だけMOS動作時の電界強度を下げることが可能になる。
上記のポリシリコン層をゲート電極として用いるMOSFETは、例えば次のようにして作製できる。窒素含有酸化物層12を形成した後、ポリシリコン層を窒素含有酸化物層12の上に形成する。次いで、ポリシリコン層を所望の形状にパターニングしてゲート電極を形成し、その後、ソース電極およびドレイン電極を形成する。ソース電極やドレイン電極は、Niなどの金属を蒸着してパターニングすることにより形成できる。このとき、一般的には、ソース電極やドレイン電極(Ni)と炭化珪素層10とのオーミック接合を形成するために高温の熱処理を行うが、窒素含有酸化物層12がポリシリコン層で覆われているために、この熱処理による窒素濃度プロファイルの崩れを低減できる。
また、窒素濃度プロファイルをより確実に保持するためには、窒素含有酸化物層12の形成後にポリシリコン層を形成する場合であっても、その後に行われるプロセスにおける熱処理の温度(例えばソース電極と炭化珪素層10とのオーミック接合を形成するための熱処理の温度)を950℃以下に抑えることが望ましい。
このように、本実施形態では、窒素含有酸化物層12を形成後、半導体素子が最終的に形成されるまで、窒素処理によって得られた好適な窒素濃度プロファイルを維持することができるので、比誘電率を高めるとともに、界面準位密度を低減できる。具体的には、最終的に得られる半導体素子において、窒素含有酸化物層12の厚さ方向における窒素濃度プロファイルが窒素含有酸化物層12と炭化珪素層10との界面近傍に最大ピークを有し、最大ピークの半値全幅が5nm以下となるように抑えられるので、炭化珪素層10と窒素含有酸化物層12との界面における窒素濃度を高く保つことができ、そのため、界面準位密度を低減でき、チャネル抵抗を低く抑えることができる。また、窒素含有酸化物層12における比誘電率をより効果的に向上するとともに、界面準位密度Ditを顕著に低減するためには、最大ピークにおける窒素濃度は1×1020cm-3以上で1×1022cm-3以下であることが好ましい。さらに、窒素含有酸化物層全体における窒素の平均濃度は1020cm-3以下であることが好ましい。
このように、窒素処理における種々の条件を最適化して窒素含有酸化物層12の窒素濃度プロファイルを制御し、かつ、その後のプロセスにおいて、その窒素密度プロファイルを維持できれば、窒素含有酸化物層12の比誘電率を3.0以上に向上させ、かつ、炭化珪素層10の表面のうち窒素含有酸化物層12と接する部分における界面準位密度Ditを、バンド端付近で1×1012cm-2/eV以下まで低減することが可能になる。
以下、上記方法を用いて形成された窒素含有酸化物層を備えた半導体素子を説明する。
本実施形態の半導体素子は、炭化珪素層上に窒素含有酸化物層が形成された構造を有していればよく、例えばMISキャパシタやMISFETである。そのような半導体素子は、例えば図1を参照しながら説明した方法を用いて製造できる。窒素含有酸化物層12をゲート絶縁膜とするMISFETを製造すると、キャリア移動度を確保できるためでなく、ゲートバイアスを下地層に効率よく付与させることができるので、高い電流駆動力を実現できる。あるいは、窒素含有酸化物層12を容量絶縁膜とする、比誘電率の高いMISキャパシタを製造することもできる。
ここで、窒素含有酸化物層12を容量絶縁膜とするMISキャパシタを作製し、その特性を調べたので、その結果を説明する。
まず、図1を参照しながら上述した方法と同様の方法で、SiC基板1の上に、炭化珪素エピタキシャル層3および窒素含有酸化物層12をこの順で形成した。次いで、窒素含有酸化物層12の上に上部電極(例えばUndope Poly−Si電極)13を形成することにより、図3(a)に示すようなサンプルMISキャパシタ20を作製した。上部電極13を形成する際、Pあるいは、BF2を注入したあとに950℃以下の温度で熱処理を行った。または、上部電極13としてドープされたポリシリコンを用いても良い。
得られたサンプルMISキャパシタ20に対してHi(周波数:1MHz)−Lo(Quasistatics) C−V測定を行ったところ、図3(b)に示すような結果が得られた。図3(b)に示すグラフの横軸は、上部電極13に印加する電圧Vg(V)を表し、縦軸は容量C(F)を表している。
図3(b)に示す結果から、サンプルMISキャパシタ20におけるQuasi−static CV曲線(準静的C−V容量)と、高周波で測定したCV曲線(高周波C−V容量)との差が僅かであることがわかる。これは、窒素含有酸化物層12および炭化珪素エピタキシャル層3の界面における界面準位密度が低減されていることを意味する。
図4は、図3に示す結果に基づいて、MISキャパシタ20における界面準位密度をHigh−Low法で計算した結果を示すグラフである。図4からわかるように、キャリア(電子)のトラップとして作用する伝導帯(コンダクションバンド)端付近(E−Ev=3.15eV)の界面準位の密度Ditは1×1012cm-2・eV-1以下に低減されている。なお、ホールトラップとして機能する価電子帯(バレンスバンド)端付近(E−Ev=0.2eV)の界面準位の密度も同様に低減されている。
図4は、図3に示す結果に基づいて、MISキャパシタ20における界面準位密度をHigh−Low法で計算した結果を示すグラフである。図4からわかるように、キャリア(電子)のトラップとして作用する伝導帯(コンダクションバンド)端付近(E−Ev=3.15eV)の界面準位の密度Ditは1×1012cm-2・eV-1以下に低減されている。なお、ホールトラップとして機能する価電子帯(バレンスバンド)端付近(E−Ev=0.2eV)の界面準位の密度も同様に低減されている。
上記測定結果により、窒素含有酸化物層12を容量絶縁膜とするMISキャパシタでは、容量絶縁膜と下部電極であるSiC層との間の界面付近における界面準位密度が低減されることが確認できる。
上記MISキャパシタを利用してMISFETなどの半導体素子を作製することができる。この場合、キャリアトラップとなる界面準位密度を低減でき、キャリア移動度を向上できるので有利である。そのような半導体素子の構成の一例を図5に示す。図5に例示する半導体素子30は縦型の炭化珪素MISFETであるが、横型の炭化珪素MISFETであってもよい。
半導体素子30は、低抵抗のn型炭化珪素基板1と、炭化珪素基板1の主面上に形成された炭化珪素エピタキシャル層3と、炭化珪素エピタキシャル層3の上に窒素含有酸化物層12を介して形成されたゲート電極19と、炭化珪素エピタキシャル層3の上に形成されたソース電極17と、炭化珪素基板1の裏面に形成されたドレイン電極18とを有している。
炭化珪素エピタキシャル層3は、p型ウェル領域14とドリフト領域16とを有している。ここでは、2個のウェル領域14しか示されていないが、半導体素子30は、典型的には、多数のウェル領域が配列された構成を有している。ドリフト領域16は、炭化珪素エピタキシャル層20のうちウェル領域14が形成されていない部分から構成され、炭化珪素基板1よりも低濃度でn型不純物を含む炭化珪素層である。ウェル領域14の内部には、高濃度でn型不純物を含むn型ソース領域15が形成されている。ソース領域15の一部は、ソース電極17とオーミック接触を形成している。
窒素含有酸化物層12は、図1を参照しながら説明した方法で形成されており、半導体素子30においてゲート絶縁膜として機能する。好ましくは、窒素含有酸化物層12は、炭化珪素エピタキシャル層3との界面近傍で窒素濃度のピークを有し、その最大値が1×1020cm-3以上で1×1022cm-3以下である。これにより、比誘電率の向上効果と界面準位密度の低減効果とが顕著に得られるので、より低損失なMISFETを実現できる。
ここでは、ゲート電極19として、窒素含有酸化物層12の上にポリシリコン層を形成している。ポリシリコン層は、窒素含有酸化物層12の劣化を防止するための保護膜としても機能するので有利である。また、ポリシリコン層は、高温熱処理を行うことなく形成されるので、ポリシリコン層形成後も、窒素処理によって得られた窒素含有酸化物層12の窒素濃度プロファイル(図2)を保持できる。
なお、ポリシリコン層を形成した後、ポリシリコン層上に金属材料を堆積することによって、ポリシリコン層およびメタルゲートからなる2層構造のゲート電極19を形成してもよい。あるいは、窒素含有酸化物層12の上に保護膜を形成した後に、仕事関数の大きい金属材料を用いてゲート電極19を形成してもよい。いずれの場合でも、金属材料として、Ni、Pt、Au、Mo、W等を用いることができる。また、窒素含有酸化物層12とゲート電極との間に形成される保護膜は、ポリシリコンの他、SiN等の絶縁物を用いて形成されてもよい。
本発明は、炭化珪素層と酸化物層とを有する種々の半導体素子に適用できる。特に、縦型または横型のパワーMISFET、およびMISキャパシタに好適に用いられる。
1 半導体基板
3 炭化珪素エピタキシャル層
5 チャンバー
10 エピ基板
11 酸化物層
12 窒素含有酸化物層
13 上部電極
14 ウェル領域
15 ソース領域
16 ドリフト領域
17 ソース電極
18 ドレイン電極
19 ゲート電極
20 MISキャパシタ
30 半導体素子
3 炭化珪素エピタキシャル層
5 チャンバー
10 エピ基板
11 酸化物層
12 窒素含有酸化物層
13 上部電極
14 ウェル領域
15 ソース領域
16 ドリフト領域
17 ソース電極
18 ドレイン電極
19 ゲート電極
20 MISキャパシタ
30 半導体素子
Claims (15)
- (A)炭化珪素層の上に酸化物層を形成する工程と、
(B)前記酸化物層に対して窒素処理を行うことにより前記酸化物層に窒素を含有させて窒素含有酸化物層を形成する工程と
を包含し、
前記窒素処理は、窒素酸化物ガスおよびアンモニアガスの少なくとも一方を含むガスをアルゴンより分子量の小さい不活性ガスで希釈した窒素含有ガスに1100℃以上1300℃以下の温度で前記酸化物層の表面を曝露する工程を含む半導体素子の製造方法。 - 上記希釈用の不活性ガスは、窒素、ヘリウムガスおよびネオンガスからなる群から選択される少なくとも1つのガスを含む請求項1に記載の半導体素子の製造方法。
- 前記窒素酸化物ガスはNO、N2OおよびNO2からなる群から選択される少なくとも1つの化合物を含む請求項1または2に記載の半導体素子の製造方法。
- 前記窒素含有ガスにおける前記窒素酸化物ガスの濃度は、5%以上50%以下である請求項1から3のいずれかに記載の半導体素子の製造方法。
- 前記窒素酸化物の分圧は1.33×102Pa以上で6.67×104Pa以下である請求項1から4のいずれかに記載の半導体素子の製造方法。
- 前記工程(B)の後に、前記窒素含有酸化物層を覆うポリシリコン層を形成する工程をさらに含む請求項1から5のいずれかに記載の半導体素子の製造方法。
- 前記工程(A)は、前記炭化珪素層の表面を熱酸化する工程(A1)を含む請求項1から6のいずれかに記載の半導体素子の製造方法。
- 前記工程(A1)と前記工程(B)における前記窒素処理とは、同一の炉内で連続して行われる請求項7に記載の半導体素子の製造方法。
- 前記工程(A)は、前記炭化珪素層の上に酸化物を堆積する工程を含む請求項1から6のいずれかに記載の半導体素子の製造方法。
- 炭化珪素層と、
前記炭化珪素層上に形成された窒素含有酸化物層と
を備え、
前記窒素含有酸化物層の厚さ方向における窒素濃度プロファイルは、前記窒素含有酸化物層と前記炭化珪素層との界面近傍に最大ピークを有し、前記最大ピークの半値全幅は5nm以下である半導体素子。 - 前記窒素含有酸化物層を覆うポリシリコン層をさらに備えた請求項10に記載の半導体素子。
- 前記最大ピークにおける窒素濃度は1×1020cm-3以上で1×1022cm-3以下である請求項10に記載の半導体素子。
- 前記炭化珪素層の表面のうち前記窒素含有酸化物層と接する部分における界面準位密度Ditは、伝導帯端付近で1×1012cm-2/eV以下である請求項10から12のいずれかに記載の半導体素子。
- 前記窒素含有酸化物層の比誘電率は3.0以上である請求項9から13のいずれかに記載の半導体素子。
- 前記窒素含有酸化物層はSiO2を含む請求項9から14のいずれかに記載の半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005023755A JP2006210818A (ja) | 2005-01-31 | 2005-01-31 | 半導体素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005023755A JP2006210818A (ja) | 2005-01-31 | 2005-01-31 | 半導体素子およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006210818A true JP2006210818A (ja) | 2006-08-10 |
Family
ID=36967276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005023755A Pending JP2006210818A (ja) | 2005-01-31 | 2005-01-31 | 半導体素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006210818A (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006216918A (ja) * | 2005-02-07 | 2006-08-17 | Kyoto Univ | 半導体素子の製造方法 |
JP2009049099A (ja) * | 2007-08-16 | 2009-03-05 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
JP2009158933A (ja) * | 2007-12-04 | 2009-07-16 | Sumitomo Electric Ind Ltd | 炭化ケイ素半導体装置およびその製造方法 |
JP2009212365A (ja) * | 2008-03-05 | 2009-09-17 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
JP2010041021A (ja) * | 2008-07-07 | 2010-02-18 | Sumitomo Electric Ind Ltd | 炭化ケイ素半導体装置およびその製造方法 |
JP2011146580A (ja) * | 2010-01-15 | 2011-07-28 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
JP2011165941A (ja) * | 2010-02-10 | 2011-08-25 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2012039127A (ja) * | 2009-03-11 | 2012-02-23 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
JP2013149842A (ja) * | 2012-01-20 | 2013-08-01 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
US20130224941A1 (en) * | 2008-07-31 | 2013-08-29 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method of manufacturing thereof |
US8872188B2 (en) | 2010-01-19 | 2014-10-28 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method of manufacturing thereof |
WO2014203904A1 (ja) * | 2013-06-21 | 2014-12-24 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
WO2015033686A1 (ja) * | 2013-09-06 | 2015-03-12 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
JPWO2014155651A1 (ja) * | 2013-03-29 | 2017-02-16 | 株式会社日立製作所 | 炭化珪素半導体装置及びその製造方法 |
US9978842B2 (en) | 2013-09-18 | 2018-05-22 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
WO2021095113A1 (ja) * | 2019-11-12 | 2021-05-20 | 三菱電機株式会社 | 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 |
-
2005
- 2005-01-31 JP JP2005023755A patent/JP2006210818A/ja active Pending
Cited By (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006216918A (ja) * | 2005-02-07 | 2006-08-17 | Kyoto Univ | 半導体素子の製造方法 |
JP2009049099A (ja) * | 2007-08-16 | 2009-03-05 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
JP2009158933A (ja) * | 2007-12-04 | 2009-07-16 | Sumitomo Electric Ind Ltd | 炭化ケイ素半導体装置およびその製造方法 |
US8686434B2 (en) | 2007-12-04 | 2014-04-01 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method for manufacturing the same |
JP2009212365A (ja) * | 2008-03-05 | 2009-09-17 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
JP2010041021A (ja) * | 2008-07-07 | 2010-02-18 | Sumitomo Electric Ind Ltd | 炭化ケイ素半導体装置およびその製造方法 |
US20130224941A1 (en) * | 2008-07-31 | 2013-08-29 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method of manufacturing thereof |
CN102224594A (zh) * | 2008-11-20 | 2011-10-19 | 住友电气工业株式会社 | 碳化硅半导体器件及其制造方法 |
KR101225332B1 (ko) * | 2008-11-20 | 2013-01-23 | 스미토모덴키고교가부시키가이샤 | 탄화규소 반도체 장치 및 그 제조 방법 |
WO2010058610A1 (ja) * | 2008-11-20 | 2010-05-27 | 住友電気工業株式会社 | 炭化ケイ素半導体装置およびその製造方法 |
JP2016219832A (ja) * | 2009-03-11 | 2016-12-22 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
JP2012039127A (ja) * | 2009-03-11 | 2012-02-23 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
DE112010001476T5 (de) | 2009-03-11 | 2012-09-20 | Mitsubishi Electric Corporation | Verfahren zur Herstellung eines Siliciumcarbidhalbleiterbauteils |
DE112010001476B4 (de) | 2009-03-11 | 2017-11-30 | Mitsubishi Electric Corporation | Verfahren zur Herstellung eines Siliciumcarbidhalbleiterbauteils |
US8753951B2 (en) | 2009-03-11 | 2014-06-17 | Mitsubishi Electric Corporation | Method for manufacturing silicon carbide semiconductor device |
JP2011146580A (ja) * | 2010-01-15 | 2011-07-28 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
US8872188B2 (en) | 2010-01-19 | 2014-10-28 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method of manufacturing thereof |
JP2011165941A (ja) * | 2010-02-10 | 2011-08-25 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JP2013149842A (ja) * | 2012-01-20 | 2013-08-01 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
JPWO2014155651A1 (ja) * | 2013-03-29 | 2017-02-16 | 株式会社日立製作所 | 炭化珪素半導体装置及びその製造方法 |
US10062759B2 (en) | 2013-03-29 | 2018-08-28 | Hitachi, Ltd. | Silicon carbide semiconductor device and method for manufacturing same |
JP2015005669A (ja) * | 2013-06-21 | 2015-01-08 | 独立行政法人産業技術総合研究所 | 炭化珪素半導体装置の製造方法 |
WO2014203904A1 (ja) * | 2013-06-21 | 2014-12-24 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
US9960040B2 (en) | 2013-06-21 | 2018-05-01 | Fuji Electric Co., Ltd. | Manufacturing method of silicon carbide semiconductor device |
WO2015033686A1 (ja) * | 2013-09-06 | 2015-03-12 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
JP2015053372A (ja) * | 2013-09-06 | 2015-03-19 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
CN105556675A (zh) * | 2013-09-06 | 2016-05-04 | 住友电气工业株式会社 | 碳化硅半导体器件及其制造方法 |
US9978842B2 (en) | 2013-09-18 | 2018-05-22 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
WO2021095113A1 (ja) * | 2019-11-12 | 2021-05-20 | 三菱電機株式会社 | 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 |
JPWO2021095113A1 (ja) * | 2019-11-12 | 2021-11-25 | 三菱電機株式会社 | 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006210818A (ja) | 半導体素子およびその製造方法 | |
JP4647211B2 (ja) | 半導体装置及びその製造方法 | |
JP5608840B1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
EP1523032B1 (en) | Method of production of a silicon carbide-oxide layered structure | |
JP5541224B2 (ja) | 炭化珪素半導体装置の製造方法 | |
KR102324000B1 (ko) | 실리콘 탄화물 반도체 디바이스 및 그 제조 방법 | |
JPWO2007086196A1 (ja) | 炭化珪素半導体装置の製造方法 | |
US8877656B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2008117878A (ja) | 半導体装置の製造方法 | |
JP2007242744A (ja) | 炭化ケイ素半導体装置の製造方法および炭化ケイ素半導体装置 | |
JP2005166930A (ja) | SiC−MISFET及びその製造方法 | |
JP2019186545A (ja) | ワイドバンドギャップ半導体デバイスおよびワイドバンドギャップ半導体デバイスを形成する方法 | |
JP4549167B2 (ja) | 炭化珪素半導体装置の製造方法 | |
US8217398B2 (en) | Method for the formation of a gate oxide on a SiC substrate and SiC substrates and devices prepared thereby | |
JP2005136386A (ja) | 炭化珪素−酸化物積層体,その製造方法及び半導体装置 | |
JP2005136386A5 (ja) | ||
CN105047539B (zh) | 提高SiC MOSFET沟道迁移率的方法 | |
WO2015015672A1 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP2006269641A (ja) | 半導体装置及びその製造方法 | |
JP6757928B2 (ja) | 半導体装置の製造方法及びこれに用いる半導体製造装置 | |
JP2012038919A (ja) | 炭化珪素半導体装置の製造方法 | |
JP5057903B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP4434080B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP2016201500A (ja) | 炭化ケイ素mos型半導体装置およびその製造方法 | |
CN105161526B (zh) | 提高垂直导电结构SiC MOSFET沟道迁移率的方法 |