JP2016201500A - 炭化ケイ素mos型半導体装置およびその製造方法 - Google Patents
炭化ケイ素mos型半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2016201500A JP2016201500A JP2015082100A JP2015082100A JP2016201500A JP 2016201500 A JP2016201500 A JP 2016201500A JP 2015082100 A JP2015082100 A JP 2015082100A JP 2015082100 A JP2015082100 A JP 2015082100A JP 2016201500 A JP2016201500 A JP 2016201500A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- region
- semiconductor device
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】炭化ケイ素MOS型半導体装置において、チャネル移動度としきい値電圧の安定性とを両立すること。
【解決手段】炭化ケイ素MOS型半導体装置は、炭化ケイ素半導体上にゲート絶縁膜を有する。ゲート絶縁膜は、酸化膜、窒化膜及び酸窒化膜のうちのいずれか一つ以上を含む1層または2層以上の膜でできている。ゲート絶縁膜である酸化膜(SiO2)と炭化ケイ素半導体(SiC)との界面には、水素及び窒素が存在する。SiO2とSiCとの界面において、水素濃度は、窒素濃度と同等または同等以上である。
【選択図】図10
【解決手段】炭化ケイ素MOS型半導体装置は、炭化ケイ素半導体上にゲート絶縁膜を有する。ゲート絶縁膜は、酸化膜、窒化膜及び酸窒化膜のうちのいずれか一つ以上を含む1層または2層以上の膜でできている。ゲート絶縁膜である酸化膜(SiO2)と炭化ケイ素半導体(SiC)との界面には、水素及び窒素が存在する。SiO2とSiCとの界面において、水素濃度は、窒素濃度と同等または同等以上である。
【選択図】図10
Description
この発明は、炭化ケイ素MOS(Metal Oxide Semiconductor、金属−酸化膜−半導体)型半導体装置およびその製造方法に関する。
炭化ケイ素(SiC)は、シリコン(Si)系パワー半導体と比較して飛躍的な特性向上を実現することができる半導体材料として期待されている。シリコンと同様に、炭化ケイ素を熱酸化することによって炭化ケイ素の表面に酸化絶縁膜を形成することができるため、炭化ケイ素MOS型半導体装置は、例えば次世代MOS型パワーデバイスとして有望である(例えば、特許文献1参照)。炭化ケイ素基板上にゲート絶縁膜を形成する方法として、例えば水蒸気(H2O)を用いるウェット酸化法がある(例えば、特許文献2参照)。例えば、炭化ケイ素基板の(000−1)面や(11−20)面をウェット酸化すると、水酸基(OH)が、酸化膜と炭化ケイ素との界面に存在する界面準位を終端するため、高いチャネル移動度を示すとされている。
なお、本明細書では、ミラー指数の表記において、"−"はその直後の指数につくバーを意味しており、指数の前に"−"を付けることで負の指数を表している。
しかしながら、従来のウェット酸化法では、水酸基やその他の水に関係したトラップが酸化膜と炭化ケイ素との界面に多く存在している。このトラップは、電子を捕獲すると負に帯電した状態となるため、電子トラップとして検出される。そのため、しきい値電圧が不安定になるという問題点がある。例えば、従来のウェット酸化法によってゲート絶縁膜を形成した場合、しきい値電圧の変動が1V以上になることがあり、MOSFET(MOS Field−Effect Transistor、絶縁ゲート型電界効果トランジスタ)の安定した動作が望めない。ところで、窒素を含む酸化化合物、例えば一酸化窒素(NO)や亜酸化窒素(N2O)などを用いる酸窒化法によっても炭化ケイ素基板上に酸化絶縁膜を形成することができる。しかし、酸窒化法では、チャネル移動度が、ウェット酸化法でゲート絶縁膜を形成した場合よりも低くなってしまう。例えば、酸窒化法によってゲート絶縁膜を形成した場合、チャネル移動度が50cm2/Vs以下になることがあり、ロスが大きく、実用的ではない。また、ウェット酸化法を単独で行う場合に最適化された条件でウェット酸化処理を行うことと、酸窒化法を単独で行う場合に最適化された条件で酸窒化処理を行うこととを組み合わせてゲート絶縁膜を形成しても、最後に行った処理で界面が形成されてしまうため、最後に行った処理の特性が顕著に出てしまう。
この発明は、上述した従来技術による問題点を解消するため、チャネル移動度としきい値電圧の安定性とを両立することができることを目的とする。
上述した課題を解決し、目的を達成するため、この発明にかかる炭化ケイ素MOS型半導体装置は、炭化ケイ素半導体上にゲート絶縁膜を有する炭化ケイ素MOS型半導体装置において、前記ゲート絶縁膜は、酸化膜、窒化膜及び酸窒化膜のうちのいずれか一つ以上を含む1層または2層以上の膜でできており、前記ゲート絶縁膜と前記炭化ケイ素半導体との界面に水素及び窒素が存在し、かつ、前記界面における水素濃度が窒素濃度と同等または同等以上になっていることを特徴とする。
また、前記水素濃度は、1×1020atoms/cm3〜1×1023atoms/cm3であることを特徴とする。
また、前記窒素濃度は、1×1019atoms/cm3〜1×1022atoms/cm3であることを特徴とする。
また、この発明にかかる炭化ケイ素MOS型半導体装置の製造方法は、炭化ケイ素半導体上にゲート絶縁膜を有する炭化ケイ素MOS型半導体装置の製造方法において、前記ゲート絶縁膜を、酸化膜、窒化膜及び酸窒化膜のうちのいずれか一つ以上を含む1層または2層以上の膜で形成し、前記ゲート絶縁膜と前記炭化ケイ素半導体との界面に水素及び窒素が存在し、かつ、前記界面における水素濃度が窒素濃度と同等または同等以上としたことを特徴とする。
この発明によれば、しきい値電圧の変動は酸化膜界面近傍の酸素欠損が影響していると考えられており、界面近傍の窒素濃度が高い方が酸素欠損を減少させ、界面近傍の電子トラップを減少させるため、しきい値電圧の変動量が、ウェット酸化法によってゲート絶縁膜を形成した場合よりも小さくなる。また、チャネル移動度が高くなることと界面準位密度の低減には相関があり、ウェット雰囲気での処理で水素あるいは水酸基が界面準位を終端するため、チャネル移動度が、酸窒化法でゲート絶縁膜を形成した場合よりも高くなる。
本発明によれば、チャネル移動度としきい値電圧の安定性とを両立することができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる炭化ケイ素MOS型半導体装置およびその製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
図1は、本発明の実施の形態にかかる炭化ケイ素MOS型半導体装置の一例を示す断面図である。図1に示すように、炭化ケイ素MOS型半導体装置は、p+炭化ケイ素基板1及びpエピタキシャル膜2を備えている。
p+炭化ケイ素基板1は、例えば炭化ケイ素にP型不純物がドーピングされた炭化ケイ素単結晶基板であってもよい。p+炭化ケイ素基板1は、例えばP型4H_SiC(000−1)基板であってもよい。p+炭化ケイ素基板1は、例えばおもて面が(000−1)面であり、例えば(000−1)面からのオフ角が0度〜8度、好ましくは0度〜4度であってもよい。p+炭化ケイ素基板1のおもて面は、例えば(11−20)面であってもよい。
pエピタキシャル膜2は、p+炭化ケイ素基板1のおもて面上に設けられている。pエピタキシャル膜2の不純物濃度は、p+炭化ケイ素基板1よりも低い。pエピタキシャル膜2のアクセプター密度は、例えば1×1016/cm3程度であってもよい。pエピタキシャル膜2は、例えば炭化ケイ素にP型不純物がドーピングされたエピタキシャル膜であってもよい。
炭化ケイ素MOS型半導体装置は、p+炭化ケイ素基板1のおもて面側に、MOS構造として、例えばn+ドレイン領域3、n+ソース領域4、p+グラウンド領域5、ゲート絶縁膜6、ゲート電極7、反応層8,9を備えている。
n+ドレイン領域3は、pエピタキシャル膜2の表面領域に選択的に設けられている。n+ドレイン領域3は、例えばN型不純物としてリン(P)を含んでいる。
n+ソース領域4は、n+ドレイン領域3から離れて、pエピタキシャル膜2の表面領域に選択的に設けられている。n+ソース領域4は、例えばN型不純物としてリンを含んでいる。
p+グラウンド領域5は、n+ドレイン領域3から離れ、かつn+ソース領域4に接して、pエピタキシャル膜2の表面領域に選択的に設けられている。p+グラウンド領域5の不純物濃度は、pエピタキシャル膜2よりも高い。p+グラウンド領域5は、例えばP型不純物としてアルミニウム(Al)を含んでいる。
ゲート絶縁膜6は、pエピタキシャル膜2の、n+ドレイン領域3とn+ソース領域4とに挟まれた領域の表面上に設けられている。ゲート絶縁膜6は、1層または2層以上の膜でできていてもよい。ゲート絶縁膜6は、酸化膜を含んでいてもよい。ゲート絶縁膜6は、窒化膜を含んでいてもよい。ゲート絶縁膜6は、酸窒化膜を含んでいてもよい。ゲート絶縁膜6は、酸化膜及び窒化膜を含んでいてもよい。ゲート絶縁膜6は、酸化膜及び酸窒化膜を含んでいてもよい。ゲート絶縁膜6は、窒化膜及び酸窒化膜を含んでいてもよい。ゲート絶縁膜6は、酸化膜、窒化膜及び酸窒化膜を含んでいてもよい。ゲート絶縁膜6の厚さは、例えば50nm程度であってもよい。
ゲート絶縁膜6とpエピタキシャル膜2との界面には、水素及び窒素が存在している。ゲート絶縁膜6とpエピタキシャル膜2との界面において、水素濃度は、窒素濃度と同等であってもよい。ゲート絶縁膜6とpエピタキシャル膜2との界面において、水素濃度は、窒素濃度と同等以上であってもよい。例えば、水素濃度は、1×1020atoms/cm3〜1×1023atoms/cm3であってもよい。窒素濃度は、1×1019atoms/cm3〜1×1022atoms/cm3であってもよい。
ゲート電極7は、ゲート絶縁膜6の表面上に設けられている。ゲート電極7は、例えば多結晶シリコンでできていてもよい。ゲート電極7の厚さは、例えば0.3μm程度であってもよい。
n+ドレイン領域3の上の反応層8は、n+ドレイン領域3の表面に接している。n+ドレイン領域3の上の反応層8は、n+ドレイン領域3に電気的に接続されている。
n+ソース領域4の上の反応層9は、n+ソース領域4及びp+グラウンド領域5の表面に接している。n+ソース領域4の上の反応層9は、n+ソース領域4及びp+グラウンド領域5に電気的に接続されている。
反応層8,9は、図示しない層間絶縁膜によって、ゲート電極7から絶縁されている。反応層8,9は、コンタクトメタルと炭化ケイ素とが反応してできた層である。コンタクトメタルは、例えばアルミニウム層の上にニッケル(Ni)層が積層されてできていてもよい。
炭化ケイ素MOS型半導体装置は、パッド電極10,11,12、フィールド酸化膜13及び裏面電極14を備えている。
パッド電極10は、例えばゲート電極7の上に設けられている。ゲート電極7の上のパッド電極10は、ゲート電極7に電気的に接続されている。パッド電極10は、例えばアルミニウムでできていてもよい。パッド電極10の厚さは、例えば300nm程度であってもよい。
パッド電極11は、例えばn+ドレイン領域3の上の反応層8の上に設けられている。反応層8の上のパッド電極11は、反応層8に電気的に接続されている。パッド電極11は、例えばアルミニウムでできていてもよい。パッド電極11の厚さは、例えば300nm程度であってもよい。
パッド電極12は、例えばn+ソース領域4の上の反応層9の上に設けられている。反応層9の上のパッド電極12は、反応層9に電気的に接続されている。パッド電極12は、例えばアルミニウムでできていてもよい。パッド電極12の厚さは、例えば300nm程度であってもよい。
フィールド酸化膜13は、アクティブ領域15の外側に設けられている。フィールド酸化膜13の厚さは、例えば0.5μm程度であってもよい。
炭化ケイ素MOS型半導体装置は、p+炭化ケイ素基板1の裏面に裏面電極14を備えている。裏面電極14は、p+炭化ケイ素基板1にオーミック接合している。裏面電極14は、例えばアルミニウムでできていてもよい。裏面電極14の厚さは、例えば100nm程度であってもよい。
(実施例1)
図2は、炭化ケイ素MOS型半導体装置の実施例1の製造途中の状態を示す断面図である。図3は、図2の続きの状態を示す断面図である。図4は、図3の続きの状態を示す断面図である。図5は、図4の続きの状態を示す断面図である。図6は、図5の続きの状態を示す断面図である。図7は、図6の続きの状態を示す断面図である。図8は、図7の続きの状態を示す断面図である。図9は、図8の続きの状態を示す断面図である。
図2は、炭化ケイ素MOS型半導体装置の実施例1の製造途中の状態を示す断面図である。図3は、図2の続きの状態を示す断面図である。図4は、図3の続きの状態を示す断面図である。図5は、図4の続きの状態を示す断面図である。図6は、図5の続きの状態を示す断面図である。図7は、図6の続きの状態を示す断面図である。図8は、図7の続きの状態を示す断面図である。図9は、図8の続きの状態を示す断面図である。
まず、工程1として、図2に示すように、p+炭化ケイ素基板1を用意する。このp+炭化ケイ素基板1のおもて面上に、アクセプター密度が1×1016/cm3程度であるpエピタキシャル膜2を成長させる。
次いで、工程2として、図3に示すように、例えば減圧CVD法によって、pエピタキシャル膜2の表面上に、例えば厚さ1μm程度のSiO2膜を堆積する。そして、フォトリソグラフィ技術によって、このSiO2膜をパターン加工して、マスク21を形成する。その後、このマスク21越しにpエピタキシャル膜2の表面に例えばリンイオン22をイオン注入する。イオン注入時の条件は、例えば基板温度が500℃程度であり、加速エネルギーが40keV〜250keV程度の多段であり、注入量が2×1020/cm3程度であってもよい。このイオン注入によって、図3に破線で示すように、pエピタキシャル膜2の表面領域の一部が、第1のイオン注入領域23及び第2のイオン注入領域24となる。第1のイオン注入領域23及び第2のイオン注入領域24は、例えば後述する熱処理を経ることによって、それぞれn+ドレイン領域3及びn+ソース領域4となる。
次いで、工程3として、マスク21を除去した後、図4に示すように、例えば減圧CVD法によって、pエピタキシャル膜2の表面上に、例えば厚さ1μm程度のSiO2膜を堆積する。そして、フォトリソグラフィ技術によって、このSiO2膜をパターン加工して、マスク25を形成する。その後、このマスク25越しにpエピタキシャル膜2の表面に例えばアルミニウムイオン26をイオン注入する。イオン注入時の条件は、例えば基板温度が500℃程度であり、加速エネルギーが40keV〜200keV程度の多段であり、注入量が2×1020/cm3であってもよい。このイオン注入によって、図4に破線で示すように、pエピタキシャル膜2の表面領域の一部が、第3のイオン注入領域27となる。第3のイオン注入領域27は、例えば後述する熱処理を経ることによって、p+グラウンド領域5となる。
次いで、工程4として、マスク25を除去した後、例えばアルゴン(Ar)雰囲気などの不活性ガス雰囲気中で活性化アニールを行って、第1のイオン注入領域23、第2のイオン注入領域24及び第3のイオン注入領域27を活性化させる。それによって、図5に示すように、第1のイオン注入領域23は、n+ドレイン領域3となる。第2のイオン注入領域24は、n+ソース領域4となる。第3のイオン注入領域27は、p+グラウンド領域5となる。熱処理の温度は、例えば1600℃程度であってもよい。熱処理の時間は、例えば5分程度であってもよい。
次いで、工程5として、図6に示すように、例えば減圧CVD法によって、pエピタキシャル膜2の表面上に、例えば厚さ0.5μm程度のフィールド酸化膜13を堆積する。そして、フォトリソグラフィ技術及びウェットエッチング法によって、このフィールド酸化膜13の一部を除去して、アクティブ領域15を形成する。アクティブ領域15では、n+ドレイン領域3、n+ソース領域4及びp+グラウンド領域5が露出する。
次いで、工程6として、図7に示すように、例えば1300℃程度の温度で、亜酸化窒素(N2O)を例えば0.5slm程度、窒素(N2)を例えば2.5slm程度の流量でそれぞれ流し、例えば100分程度の時間で酸窒化を行って、例えば厚さ50nm程度のゲート絶縁膜6を形成する。酸窒化の温度は、好ましくは1100℃から1300℃であるのがよい。その理由は、亜酸化窒素を効率的に熱分解することができるからである。酸窒化の温度は、より好ましくは1250℃から1300℃であるのがよい。その理由は、亜酸化窒素をより一層、効率的に熱分解することができるからである。酸窒化の時間は、好ましくは5分から180分であるのがよい。酸窒化における温度、時間及びガスの流量は、所定のゲート絶縁膜の厚さを形成する条件であればよい。なお、酸窒化処理を2回以上、行ってもよい。
次いで、例えば900℃程度の温度で、水素(H2)を例えば1slm程度、酸素(O2)を例えば3slm程度、及び窒素(N2)を例えば10slm程度で流してパイロジェニックで反応させた水蒸気(H2O)を不活性ガスで希釈した雰囲気で、ウェット酸化を例えば30分程度の時間で行う。ウェット酸化の温度は、好ましくは600℃から1100℃であるのがよく、より好ましくは700℃から1000℃であるのがよい。ウェット酸化の時間は、好ましくは5分から180分であるのがよい。不活性ガスを導入する理由は、酸化が過度に進行しないようにするためである。不活性ガスの流量は、好ましくは1slmから50slmであるのがよく、より好ましくは5slmから30slmであるのがよい。不活性ガスは、窒素であってもよいし、ヘリウムであってもよいし、アルゴンであってもよい。ウェット酸化における温度、時間及び不活性ガスの流量は、MOS界面に水素と窒素が偏析し、かつ水素濃度が窒素濃度と同等かそれ以上になる条件であればよい。なお、ウェット酸化処理を2回以上、行ってもよい。
ウェット酸化の後にPOA(Post Oxidation Anneal)として水素を含んだ雰囲気で熱処理を行ってもよい。POAによって、ゲート絶縁膜6の膜質が改善される。
次いで、例えば減圧CVD法によって、ゲート絶縁膜6上に例えば厚さ0.3μm程度の多結晶シリコンを堆積する。そして、フォトリソグラフィ技術によって、この多結晶シリコンをパターン加工して、ゲート電極7を形成する。
次いで、工程7として、図8に示すように、フォトリソグラフィ技術及びフッ酸エッチングによって、n+ドレイン領域3、n+ソース領域4及びp+グラウンド領域5の上にコンタクトホール28を形成する。続いて、ゲート電極7が設けられている側の全面に、例えば、厚さ10nm程度のアルミニウムを蒸着し、さらに厚さ60nm程度のニッケルを蒸着する。そして、リフトオフによりニッケル及びアルミニウムをパターン加工して、コンタクトホール28内にコンタクトメタル29を形成する。
次いで、工程8として、図9に示すように、オーミックコンタクトアニールとして、不活性ガスの雰囲気で、例えば950℃程度の温度で、例えば2分程度の時間でアニールを行って、コンタクトメタル29と炭化ケイ素との反応層8,9を形成する。不活性ガスは、窒素であってもよいし、ヘリウムであってもよいし、アルゴンであってもよい。
次いで、工程9として、ゲート電極7が設けられている側の全面に、例えば厚さ300nm程度のアルミニウムを蒸着する。そして、図1に示すように、フォトリソグラフィ技術及びリン酸(H3PO4)エッチングによって、ゲート電極7及び反応層8,9の上にパッド電極10,11,12を形成する。また、p+炭化ケイ素基板1の裏面に、例えば厚さ100nm程度のアルミニウムを蒸着して、裏面電極14を形成する。このようにして、図1に示す炭化ケイ素MOS型半導体装置ができあがる。
実施例1の炭化ケイ素MOS型半導体装置について、チャネル移動度を評価した結果について説明する。チャネル移動度を代替的に評価する指標の一つに界面準位密度がある。一般的には、ゲート絶縁膜と炭化ケイ素半導体との界面における界面準位密度が小さいほど、チャネル移動度が大きくなる傾向にあることが知られている。そこで、実施例1の炭化ケイ素MOS型半導体装置のチャネル移動度を評価するため、ゲート絶縁膜と炭化ケイ素半導体との界面、すなわちSiO2/SiC界面付近における水素濃度及び窒素濃度を、2次イオン質量分析法(SIMS:Secondary Ion Mass Spectroscopy)を用いて測定した。1次イオン種としてセシウム(Cs)を用いた。
図10は、実施例1の2次イオン質量分析結果を示す特性図である。図10において、左側の縦軸は水素(H)、窒素(N)、ケイ素(Si)、炭素(C)及び酸素(O)の濃度であり、単位は「atoms/cm3」である。右側の縦軸は水素、窒素、ケイ素、炭素及び酸素の2次イオン強度であり、単位は「カウント」である。横軸は分析の深さであり、単位は「nm」である。
図10に示すように、左半分は酸素の2次イオン強度が高く、右半分は炭素の二次イオン強度が高いため、左側の領域がSiO2であり、右側の領域がSiCである。SiO2/SiC界面付近の領域に、水素及び窒素の濃度に急峻なピークがあり、水素および窒素がSiO2/SiC界面付近の約10nmの範囲に偏析していることがわかる。また、SiO2/SiC界面における水素濃度が1.9×1021atoms/cm3であり、窒素濃度が1.7×1021atoms/cm3であり、窒素濃度に対して水素濃度が同等であることを確認することができた。
実施例1の炭化ケイ素MOS型半導体装置の特性を評価した。その結果、チャネル移動度が約56cm2/Vsであることを確認することができた。また、室温で3MV/cm、すなわち厚さ約50nmのゲート絶縁膜6に15Vを、1000秒間、印加した後のしきい値電圧シフトが0.4Vであることを確認することができた。従って、チャネル移動度及びしきい値電圧の安定性を実用的なレベルで両立することができた。
(比較例)
図7に示す工程6において、1000℃の温度で、水素(H2)を0.1slm、酸素(O2)を3slm、及び窒素(N2)を10slmで流してパイロジェニックで反応させた水蒸気(H2O)を不活性ガスで希釈した雰囲気で、ウェット酸化を30分間、行った。それ以外は、実施例1と同様の手順で、炭化ケイ素MOS型半導体装置を作製した。
図7に示す工程6において、1000℃の温度で、水素(H2)を0.1slm、酸素(O2)を3slm、及び窒素(N2)を10slmで流してパイロジェニックで反応させた水蒸気(H2O)を不活性ガスで希釈した雰囲気で、ウェット酸化を30分間、行った。それ以外は、実施例1と同様の手順で、炭化ケイ素MOS型半導体装置を作製した。
比較例の炭化ケイ素MOS型半導体装置について、実施例1と同様に、2次イオン質量分析法を用いて評価した結果について説明する。
図11は、比較例の2次イオン質量分析結果を示す特性図である。図11において、左右の縦軸及び横軸については、図10と同様である。図11において、図10と同様の理由により、左側の領域がSiO2であり、右側の領域がSiCである。SiO2/SiC界面付近の領域に、水素及び窒素の濃度に急峻なピークがあり、水素および窒素がSiO2/SiC界面付近の約10nmの範囲に偏析していることがわかる。また、SiO2/SiC界面における水素濃度が9.2×1020atoms/cm3であり、窒素濃度が5.5×1021atoms/cm3であり、窒素濃度に対して水素濃度が低いことを確認することができた。
窒素濃度に対して水素濃度が低い理由として、次のようなことが考えられる。SiO2/SiC界面では、水素が結合を終端する反応と、水素が結合から脱離する反応とが同時に起こっているが、比較例の方が実施例1よりもウェット酸化時の処理温度が高いため、脱離する反応がより多く起こっていると考えられる。そのため、比較例の方が実施例1と比較して、相対的に水素が結合を終端する反応が小さくなったからであると考えられる。
比較例の炭化ケイ素MOS型半導体装置の特性を評価した。その結果、チャネル移動度が約42cm2/Vsであることを確認することができた。また、室温で厚さ約50nmのゲート絶縁膜6に15Vを、1000秒間、印加した後のしきい値電圧シフトが0.2Vであることを確認することができた。従って、しきい値電圧シフトが小さくて良好であるが、チャネル移動度が実施例1よりも小さくなり、悪化した。
(実施例2)
図7に示す工程6において、800℃の温度で、水素(H2)を1slm、酸素(O2)を3slm、及び窒素(N2)を10slmで流してパイロジェニックで反応させた水蒸気(H2O)を不活性ガスで希釈した雰囲気で、ウェット酸化を30分間、行った。それ以外は、実施例1と同様の手順で、炭化ケイ素MOS型半導体装置を作製した。
図7に示す工程6において、800℃の温度で、水素(H2)を1slm、酸素(O2)を3slm、及び窒素(N2)を10slmで流してパイロジェニックで反応させた水蒸気(H2O)を不活性ガスで希釈した雰囲気で、ウェット酸化を30分間、行った。それ以外は、実施例1と同様の手順で、炭化ケイ素MOS型半導体装置を作製した。
実施例2の炭化ケイ素MOS型半導体装置について、実施例1と同様に、2次イオン質量分析法を用いて評価した結果について説明する。
図12は、実施例2の2次イオン質量分析結果を示す特性図である。図12において、左右の縦軸及び横軸については、図10と同様である。図12において、図10と同様の理由により、左側の領域がSiO2であり、右側の領域がSiCである。SiO2/SiC界面付近の領域に、水素及び窒素の濃度に急峻なピークがあり、水素および窒素がSiO2/SiC界面付近の約10nmの範囲に偏析していることがわかる。また、SiO2/SiC界面における水素濃度が2.3×1021atoms/cm3であり、窒素濃度が1.7×1021atoms/cm3であり、窒素濃度に対して水素濃度が高い、すなわち同等以上であることを確認することができた。
実施例2の炭化ケイ素MOS型半導体装置の特性を評価した。その結果、チャネル移動度が約61cm2/Vsであることを確認することができた。また、室温で厚さ約50nmのゲート絶縁膜6に15Vを、1000秒間、印加した後のしきい値電圧シフトが0.8Vであることを確認することができた。従って、チャネル移動度及びしきい値電圧の安定性を実用的なレベルで両立することができた。
(実施例3)
図7に示す工程6において、1000℃の温度で、水素(H2)を1slm及び酸素(O2)を3slmで流してパイロジェニックで反応させた水蒸気(H2O)の雰囲気で、ウェット酸化を30分間、行って、厚さ50nmのゲート絶縁膜6を形成した。その後、1200℃の温度で、一酸化窒素(NO)を0.5slm及び窒素(N2)を9.5slmで流した雰囲気で、酸窒化を10分間、行った。それ以外は、実施例1と同様の手順で、炭化ケイ素MOS型半導体装置を作製した。
図7に示す工程6において、1000℃の温度で、水素(H2)を1slm及び酸素(O2)を3slmで流してパイロジェニックで反応させた水蒸気(H2O)の雰囲気で、ウェット酸化を30分間、行って、厚さ50nmのゲート絶縁膜6を形成した。その後、1200℃の温度で、一酸化窒素(NO)を0.5slm及び窒素(N2)を9.5slmで流した雰囲気で、酸窒化を10分間、行った。それ以外は、実施例1と同様の手順で、炭化ケイ素MOS型半導体装置を作製した。
実施例3の炭化ケイ素MOS型半導体装置について、実施例1と同様に、2次イオン質量分析法を用いて評価した。その結果、実施例1と同様に、窒素濃度に対して水素濃度が同等であることを確認することができた。
実施例3の炭化ケイ素MOS型半導体装置の特性を評価した。その結果、チャネル移動度が約53cm2/Vsであることを確認することができた。また、室温で厚さ約50nmのゲート絶縁膜6に15Vを、1000秒間、印加した後のしきい値電圧シフトが0.2Vであることを確認することができた。従って、チャネル移動度及びしきい値電圧の安定性を実用的なレベルで両立することができた。
なお、実施例3において、酸窒化の温度は、好ましくは900℃から1300℃であるのがよく、より好ましくは1100℃から1200℃であるのがよい。酸窒化の時間は、好ましくは5分から180分であるのがよい。また、酸窒化の際に、不活性ガスを導入するのは、例えば酸窒化が過度に進行しないようにするためである。不活性ガスの流量は、好ましくは1slmから50slmであるのがよく、より好ましくは5slmから30slmであるのがよい。不活性ガスは、窒素であってもよいし、ヘリウムであってもよいし、アルゴンであってもよい。酸窒化における温度、時間及び不活性ガスの流量は、MOS界面に水素と窒素が偏析し、かつ水素濃度が窒素濃度と同等かそれ以上になる条件であればよい。さらに、酸窒化の後に、POAとして水素を含んだ雰囲気で熱処理を行ってもよい。
(実施例4)
図7に示す工程6において、ウェット酸化を行わなかった。図9に示す工程8において、オーミックコンタクトアニールの後に、800℃の温度で、水素(H2)を3slm及び酸素(O2)を1slmで流して、白金触媒を用いて反応させた水蒸気(H2O)を含む雰囲気で、熱酸化を30分間、行った。それ以外は、実施例1と同様の手順で、炭化ケイ素MOS型半導体装置を作製した。なお、熱酸化処理を2回以上、行ってもよい。
図7に示す工程6において、ウェット酸化を行わなかった。図9に示す工程8において、オーミックコンタクトアニールの後に、800℃の温度で、水素(H2)を3slm及び酸素(O2)を1slmで流して、白金触媒を用いて反応させた水蒸気(H2O)を含む雰囲気で、熱酸化を30分間、行った。それ以外は、実施例1と同様の手順で、炭化ケイ素MOS型半導体装置を作製した。なお、熱酸化処理を2回以上、行ってもよい。
オーミックコンタクトアニールの後に酸化処理を行うことによって、その後工程として、さらに高温処理を施すことがないため、ゲート絶縁膜6とpエピタキシャル膜2との界面の特性が劣化するのを抑制することができる。
実施例4の炭化ケイ素MOS型半導体装置について、実施例1と同様に、2次イオン質量分析法を用いて評価した。その結果、実施例2と同様に、窒素濃度に対して水素濃度が高いことを確認することができた。
実施例4の炭化ケイ素MOS型半導体装置の特性を評価した。その結果、チャネル移動度が約64cm2/Vsであることを確認することができた。また、室温で厚さ約50nmのゲート絶縁膜6に15Vを、1000秒間、印加した後のしきい値電圧シフトが0.9Vであることを確認することができた。従って、チャネル移動度及びしきい値電圧の安定性を実用的なレベルで両立することができた。
(実施例5)
図7に示す工程6において、1000℃の温度で、水素(H2)を1slm及び酸素(O2)を3slmで流してパイロジェニックで反応させた水蒸気(H2O)の雰囲気で、熱酸化を30分間、行って、厚さ50nmのゲート絶縁膜6を形成した。その後、酸窒化を行わなかった。そして、図9に示す工程8において、オーミックコンタクトアニールの後に、1200℃の温度で、一酸化窒素(NO)を0.5slm及び窒素(N2)を9.5slmで流した雰囲気で、酸窒化を10分間、行った。それ以外は、実施例1と同様の手順で、炭化ケイ素MOS型半導体装置を作製した。
図7に示す工程6において、1000℃の温度で、水素(H2)を1slm及び酸素(O2)を3slmで流してパイロジェニックで反応させた水蒸気(H2O)の雰囲気で、熱酸化を30分間、行って、厚さ50nmのゲート絶縁膜6を形成した。その後、酸窒化を行わなかった。そして、図9に示す工程8において、オーミックコンタクトアニールの後に、1200℃の温度で、一酸化窒素(NO)を0.5slm及び窒素(N2)を9.5slmで流した雰囲気で、酸窒化を10分間、行った。それ以外は、実施例1と同様の手順で、炭化ケイ素MOS型半導体装置を作製した。
オーミックコンタクトアニールの後に酸窒化処理を行うことによって、その後の工程として、さらに高温処理を施すことがないため、ゲート絶縁膜6とpエピタキシャル膜2との界面の特性が劣化するのを抑制することができる。
実施例5の炭化ケイ素MOS型半導体装置について、実施例1と同様に、2次イオン質量分析法を用いて評価した。その結果、実施例1と同様に、窒素濃度に対して水素濃度が同等であることを確認することができた。
実施例5の炭化ケイ素MOS型半導体装置の特性を評価した。その結果、チャネル移動度が約54cm2/Vsであることを確認することができた。また、室温で厚さ約50nmのゲート絶縁膜6に15Vを、1000秒間、印加した後のしきい値電圧シフトが0.2Vであることを確認することができた。従って、チャネル移動度及びしきい値電圧の安定性を実用的なレベルで両立することができた。
以上説明したように、実施の形態によれば、ウェット酸化法のみによってゲート絶縁膜を形成する場合よりも、しきい値電圧の変動量が小さくなる。また、酸窒化法のみによってゲート絶縁膜を形成する場合よりも、界面準位密度が低減されるため、チャネル移動度が高くなる。従って、ウェット酸化処理または酸窒化処理を単独で行ってゲート絶縁膜を形成する場合と比べて、チャネル移動度としきい値電圧の安定性とを実用レベルで両立することができる。
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、実施の形態中に記載した数値は一例であり、本発明はそれらの値に限定されるものではない。また、本発明は、p+炭化ケイ素基板1を用いた横型の炭化ケイ素MOS型半導体装置に限らない。例えば、n+炭化ケイ素基板を用いた縦型の炭化ケイ素MOS型半導体装置など、高耐圧化構造を有する半導体装置、またはトレンチゲート構造や複雑なMOSゲート構造を有する炭化ケイ素MOS型半導体装置にも適用可能である。
複雑なMOSゲート構造の一例として、例えば図13に示すような、オン状態のときにSiCエピタキシャル基板の表面近傍にチャネルが形成される素子構造が挙げられる。
図13は、本発明の実施の形態にかかる炭化ケイ素MOS型半導体装置の別の例を示す断面図である。図13に示すように、炭化ケイ素MOS型半導体装置は、n+炭化ケイ素基板31及びnエピタキシャル膜32を備えている。n+炭化ケイ素基板31は、例えば炭化珪素にN型不純物がドーピングされた炭化珪素単結晶基板であってもよい。n+炭化ケイ素基板31は、例えばドレイン領域となる。
nエピタキシャル膜32は、n+炭化ケイ素基板31のおもて面上に設けられている。nエピタキシャル膜32の不純物濃度は、n+炭化ケイ素基板31よりも低い。nエピタキシャル膜32は、例えばN型のドリフト領域となる。
炭化ケイ素MOS型半導体装置は、n+炭化ケイ素基板31のおもて面側に、例えばp領域33、pSiC層34、n+ソース領域35、p+コンタクト領域36、ゲート絶縁膜37、ゲート電極38、ソース電極39及びn領域40を備えている。炭化ケイ素MOS型半導体装置は、n+炭化ケイ素基板31の裏面側に、例えばドレイン電極41となる裏面電極を備えている。
p領域33は、nエピタキシャル膜32の表面領域の一部に設けられている。p領域33は、例えばnエピタキシャル膜32の表面領域の別の一部を挟むように設けられていてもよい。つまり、隣り合うp領域33とp領域33との間にnエピタキシャル膜32の領域があってもよい。
pSiC層34は、p領域33、及び隣り合うp領域33とp領域33との間にnエピタキシャル膜32の領域の表面上に設けられている。pSiC層34の不純物濃度は、p領域33よりも低い。pSiC層34において、n+ソース領域35、p+コンタクト領域36およびn領域40を除く部分は、p領域33とともにP型のベース領域となる。
n領域40は、nエピタキシャル膜32の、隣り合うp領域33とp領域33との間の領域の表面上に、設けられている。n領域40は、pSiC層34を貫通してnエピタキシャル膜32に接している。n領域40の不純物濃度は、nエピタキシャル膜32よりも高いのが望ましい。n領域40は、例えばpSiC層34の一部の導電型を、N型不純物のイオン注入及び熱処理によって反転させた領域であってもよい。n領域40は、例えばnエピタキシャル膜32とともにN型のドリフト領域となる。
n+ソース領域35は、p領域33の上のpSiC層34の表面領域に設けられている。n+ソース領域35は、n領域40から離れて設けられている。
p+コンタクト領域36は、n+ソース領域35を挟んでn領域40の反対側に設けられている。p+コンタクト領域36は、pSiC層34及びn+ソース領域35に接する。p+コンタクト領域36は、pSiC層34を貫通して、p領域33に接する。p+コンタクト領域36の不純物濃度は、pSiC層34よりも高い。
ゲート絶縁膜37は、pSiC層34の、n領域40とn+ソース領域35とに挟まれた領域の表面上に設けられている。ゲート絶縁膜37は、例えば隣り合うn+ソース領域35とn+ソース領域35との間のpSiC層34及びn領域40の表面上に設けられていてもよい。
ゲート電極38は、ゲート絶縁膜37の表面上に設けられている。
ソース電極39は、n+ソース領域35及びp+コンタクト領域36の表面に接して設けられている。ソース電極39は、n+ソース領域35及びp+コンタクト領域36に電気的に接続されている。ソース電極39は、図示しない層間絶縁膜によって、ゲート電極38から絶縁されている。
ドレイン電極41は、n+炭化ケイ素基板31の裏面に接して設けられている。ドレイン電極41は、n+炭化ケイ素基板31にオーミック接合している。
以上のように、本発明は、例えば高耐圧半導体装置に有用であり、特に、例えば電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置に適している。
2 pエピタキシャル膜
6,37 ゲート絶縁膜
34 pSiC層
6,37 ゲート絶縁膜
34 pSiC層
Claims (4)
- 炭化ケイ素半導体上にゲート絶縁膜を有する炭化ケイ素MOS型半導体装置において、
前記ゲート絶縁膜は、酸化膜、窒化膜及び酸窒化膜のうちのいずれか一つ以上を含む1層または2層以上の膜でできており、
前記ゲート絶縁膜と前記炭化ケイ素半導体との界面に水素及び窒素が存在し、かつ、前記界面における水素濃度が窒素濃度と同等または同等以上になっていることを特徴とする炭化ケイ素MOS型半導体装置。 - 前記水素濃度は、1×1020atoms/cm3〜1×1023atoms/cm3であることを特徴とする請求項1に記載の炭化ケイ素MOS型半導体装置。
- 前記窒素濃度は、1×1019atoms/cm3〜1×1022atoms/cm3であることを特徴とする請求項1に記載の炭化ケイ素MOS型半導体装置。
- 炭化ケイ素半導体上にゲート絶縁膜を有する炭化ケイ素MOS型半導体装置の製造方法において、
前記ゲート絶縁膜を、酸化膜、窒化膜及び酸窒化膜のうちのいずれか一つ以上を含む1層または2層以上の膜で形成し、
前記ゲート絶縁膜と前記炭化ケイ素半導体との界面に水素及び窒素が存在し、かつ、前記界面における水素濃度が窒素濃度と同等または同等以上としたことを特徴とする炭化ケイ素MOS型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015082100A JP2016201500A (ja) | 2015-04-13 | 2015-04-13 | 炭化ケイ素mos型半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015082100A JP2016201500A (ja) | 2015-04-13 | 2015-04-13 | 炭化ケイ素mos型半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016201500A true JP2016201500A (ja) | 2016-12-01 |
Family
ID=57424775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015082100A Pending JP2016201500A (ja) | 2015-04-13 | 2015-04-13 | 炭化ケイ素mos型半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016201500A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019040993A (ja) * | 2017-08-25 | 2019-03-14 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
JP2020155698A (ja) * | 2019-03-22 | 2020-09-24 | 株式会社豊田中央研究所 | 炭化珪素半導体装置 |
JP2020181967A (ja) * | 2019-04-26 | 2020-11-05 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
JP2023511782A (ja) * | 2020-03-17 | 2023-03-22 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | 絶縁ゲート構造、それを伴うワイドバンドギャップ材料パワーデバイス、およびその製造方法 |
-
2015
- 2015-04-13 JP JP2015082100A patent/JP2016201500A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019040993A (ja) * | 2017-08-25 | 2019-03-14 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
JP2020155698A (ja) * | 2019-03-22 | 2020-09-24 | 株式会社豊田中央研究所 | 炭化珪素半導体装置 |
JP2020181967A (ja) * | 2019-04-26 | 2020-11-05 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
JP2023511782A (ja) * | 2020-03-17 | 2023-03-22 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | 絶縁ゲート構造、それを伴うワイドバンドギャップ材料パワーデバイス、およびその製造方法 |
JP7259139B2 (ja) | 2020-03-17 | 2023-04-17 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | 絶縁ゲート構造、それを伴うワイドバンドギャップ材料パワーデバイス、およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6025007B2 (ja) | 炭化ケイ素半導体装置の製造方法 | |
JP4647211B2 (ja) | 半導体装置及びその製造方法 | |
JP6305294B2 (ja) | 半導体装置及びその製造方法 | |
JP6099733B2 (ja) | 炭化珪素半導体装置 | |
JP6432232B2 (ja) | 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法 | |
US9755064B2 (en) | Semiconductor device and method for manufacturing the same | |
WO2014103186A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2017092368A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2013201308A (ja) | 半導体装置及びその製造方法 | |
JPH11297712A (ja) | 化合物膜の形成方法及び半導体素子の製造方法 | |
JP2016201500A (ja) | 炭化ケイ素mos型半導体装置およびその製造方法 | |
JP2017175115A (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
JP2015060905A (ja) | 半導体装置及びその製造方法 | |
JP2012151400A (ja) | SiC半導体装置、SiC半導体装置の製造方法 | |
JP6041311B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2015142078A (ja) | 炭化ケイ素半導体装置およびその製造方法 | |
US10163637B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
JPWO2016114055A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP5036399B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP6582537B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US10249497B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
JP2013247141A (ja) | 炭化珪素半導体装置の製造方法 | |
JP7304577B2 (ja) | 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法 | |
JP2017168600A (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
JP6155553B2 (ja) | 炭化珪素半導体装置の製造方法 |