JP2015060905A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2015060905A
JP2015060905A JP2013192824A JP2013192824A JP2015060905A JP 2015060905 A JP2015060905 A JP 2015060905A JP 2013192824 A JP2013192824 A JP 2013192824A JP 2013192824 A JP2013192824 A JP 2013192824A JP 2015060905 A JP2015060905 A JP 2015060905A
Authority
JP
Japan
Prior art keywords
semiconductor region
semiconductor device
insulating film
semiconductor
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013192824A
Other languages
English (en)
Other versions
JP6300262B2 (ja
Inventor
恵子 有吉
Keiko Ariyoshi
恵子 有吉
清水　達雄
Tatsuo Shimizu
達雄 清水
四戸　孝
Takashi Shinohe
孝 四戸
純寿 先崎
Sumihisa Senzaki
純寿 先崎
原田　信介
Shinsuke Harada
信介 原田
貴仁 小島
Takahito Kojima
貴仁 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Toshiba Corp
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Fuji Electric Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Toshiba Corp
Priority to JP2013192824A priority Critical patent/JP6300262B2/ja
Priority to PCT/JP2014/074451 priority patent/WO2015041217A1/ja
Priority to CN201480057180.5A priority patent/CN105981176B/zh
Publication of JP2015060905A publication Critical patent/JP2015060905A/ja
Priority to US15/071,398 priority patent/US9978842B2/en
Application granted granted Critical
Publication of JP6300262B2 publication Critical patent/JP6300262B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】電界効果移動度を向上することができる半導体装置及びその製造方法を提供すること。【解決手段】実施形態に係る半導体装置は、第１半導体領域と、第２半導体領域と、第３半導体領域と、第１電極と、第２電極と、制御電極と、絶縁膜と、を含む。第１半導体領域はＳｉＣを含み、第１導電型を有する。第２半導体領域は第１半導体領域の上に設けられ第１面を有し、ＳｉＣを含み、第２導電型を有する。第３半導体領域は第２半導体領域の上に設けられ、ＳｉＣを含み、第１導電型を有する。第１電極は第１半導体領域と導通する。第２電極は第３半導体領域と導通する。制御電極は第２半導体領域の上に設けられる。絶縁膜は第２半導体領域と制御電極との間に設けられる。絶縁膜は、第１面及び制御電極と接し、窒素を含む。窒素の濃度分布のピークの位置は第１面から２ｎｍ以上１０ｎｍ未満離れ、ピークにおける半値幅は１０ｎｍ以上２０ｎｍ未満である。【選択図】図１

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）と比較してバンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。ＳｉＣをＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体装置に適用することで、低損失かつ高い電界効果移動度（チャネル移動度）のデバイスが実現される。半導体装置においては、さらなる電界効果移動度の向上が望ましい。
特開２００６−２１０８１８号公報
本発明の実施形態は、電界効果移動度を向上することができる半導体装置及びその製造方法を提供する。
実施形態に係る半導体装置は、第１半導体領域と、第２半導体領域と、第３半導体領域と、第１電極と、第２電極と、制御電極と、絶縁膜と、を含む。
前記第１半導体領域の導電型は第１導電型である。前記第１半導体領域はＳｉＣを含む。
前記第２半導体領域は、前記第１半導体領域の上に設けられ、第１面を有する。前記第２半導体領域の導電型は第２導電型である。前記第２半導体領域は、ＳｉＣを含む。
前記第３半導体領域は、前記第２半導体領域の上に設けられる。前記第３半導体領域の導電型は、第１導電型である。前記第３半導体領域は、ＳｉＣを含む。
前記第１電極は、前記第１半導体領域と導通する。
前記第２電極は、前記第３半導体領域と導通する。
前記制御電極は、前記第２半導体領域の上に設けられる。
前記絶縁膜は、前記第２半導体領域と前記制御電極との間に設けられる。前記絶縁膜は、前記第１面及び前記制御電極と接し、窒素を含む。前記窒素の濃度分布のピークの位置は、前記第１面から２ナノメートル（ｎｍ）以上１０ｎｍ未満離れる。前記ピークにおける半値幅は、１０ｎｍ以上２０ｎｍ未満である。
図１は、第１の実施形態に係る半導体装置の構成を例示する模式的断面図である。 図２は、絶縁膜中のＮの濃度分布を例示する図である。 図３は、界面準位を例示する図である。 図４は、電界効果移動度を例示する図である。 図５は、絶縁膜中のＮの濃度分布の他の例を示す図である。 図６は、半導体装置の製造方法を例示するフローチャートである。 図７は、半導体装置の製造方法を例示する模式的断面図である。 図８は、半導体装置の製造方法を例示する模式的断面図である。 図９は、半導体装置の製造方法を例示する模式的断面図である。 図１０は、半導体装置の製造方法を例示する模式的断面図である。 図１１は、第３の実施形態に係る半導体装置の構成を例示する模式的断面図である。
以下、本発明の実施形態を図に基づき説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−及びｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわち、ｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。
また、以下の説明では、一例として、第１導電型をｎ型、第２導電型をｐ型とした具体例を挙げる。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置の構成を例示する模式的断面図である。
図１に表したように、本実施形態に係る半導体装置１１０は、第１半導体領域１０と、第２半導体領域２０と、第３半導体領域３０と、第１電極８１と、第２電極８２と、制御電極８０と、絶縁膜５０と、を備える。
半導体装置１１０において、第１半導体領域１０、第２半導体領域２０及び第３半導体領域３０は、ＳｉＣを含む。半導体装置１１０は、ＳｉＣを用いた例えばＭＯＳＦＥＴである。
第１半導体領域１０の導電型は第１導電型である。本実施形態において、第１半導体領域１０の導電型は、ｎ−型である。第１半導体領域１０は、基板１１の上に設けられていてもよい。基板１１の導電型は第１導電型である。本実施形態において、基板１１は、ｎ＋型のＳｉＣ基板である。本実施形態では、基板１１と第１半導体領域１０とを結ぶ方向をＺ方向、Ｚ方向に直交する方向の１つをＸ方向、Ｚ方向及びＸ方向に直交する方向をＹ方向ということにする。
基板１１は、例えば六方晶の４Ｈ−ＳｉＣを含む。基板１１は、第１主面１１ａを有する。第１主面１１ａは、４Ｈ−ＳｉＣの例えば（０００−１）面である。第１主面１１ａは、４Ｈ−ＳｉＣの（０００１）面でもよい。基板１１に含まれる不純物は、例えば燐（Ｐ）及び窒素（Ｎ）の少なくともいずれかである。基板１１の不純物濃度は、例えば５×１０１８ｃｍ−３以上１×１０１９ｃｍ−３以下程度である。
第１半導体領域１０は、基板１１の第１主面１１ａ上に形成される。第１半導体領域１０は、ＭＯＳＦＥＴの耐圧保持層である。第１半導体領域１０に含まれる不純物は、例えばＮである。第１半導体領域１０の不純物濃度は、例えば５×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下程度である。第１半導体領域１０の厚さ（Ｚ方向の厚さ）は、例えば５マイクロメートル（μｍ）以上１０μｍ以下程度である。
第２半導体領域２０は、第１半導体領域１０の上に設けられる。本実施形態において、第２半導体領域２０は、第１半導体領域１０の一部の上に設けられる。第２半導体領域２０は、ＭＯＳＦＥＴのベース領域である。第２半導体領域２０は、第１面２０ａを有する。
第２半導体領域２０の導電型は第２導電型である。本実施形態において、第２半導体領域２０の導電型は、ｐ型である。第２半導体領域２０に含まれる不純物は、例えばアルミニウム（Ａｌ）である。第２半導体領域２０の不純物濃度は、例えば１×１０１６ｃｍ−３以上５×１０１７ｃｍ−３以下程度である。ノーマリオフのＭＯＳＦＥＴを構成するには、第２半導体領域２０の不純物濃度は、例えば５×１０１７ｃｍ−３以上１×１０１９ｃｍ−３以下程度にすることが望ましい。第２半導体領域２０の厚さは、例えば０．６μｍ程度である。
第３半導体領域３０は、第２半導体領域２０の上に設けられる。本実施形態において、第３半導体領域３０は、第２半導体領域２０の一部の上に設けられる。第３半導体領域３０は、ＭＯＳＦＥＴの例えばソース領域である。半導体装置１１０では、例えばＸ方向において、第１半導体領域１０と第３半導体領域３０との間に第２半導体領域２０が設けられる。
第３半導体領域３０の導電型は第１導電型である。本実施形態において、第３半導体領域３０の導電型は、ｎ＋型である。第３半導体領域３０に含まれる不純物は、例えばＮである。第３半導体領域３０の不純物濃度は、第１半導体領域１０の不純物濃度よりも高い。第３半導体領域３０の不純物濃度は、例えば１×１０２０ｃｍ−３程度である。第３半導体領域３０の厚さは、第２半導体領域２０の厚さよりも薄い。第３半導体領域３０の厚さは、例えば０．３μｍ程度である。
半導体装置１１０では、第１面２０ａに沿って第１半導体領域１０、第２半導体領域２０及び第３半導体領域３０が並んで設けられる。
半導体装置１１０では、第３半導体領域３０に隣接する第４半導体領域４０が設けられていてもよい。第４半導体領域４０は、ＭＯＳＦＥＴのコンタクト領域である。第４半導体領域４０の導電型は、第２導電型である。本実施形態において、第４半導体領域４０の導電型は、ｐ＋型である。第４半導体領域４０に含まれる不純物は、例えばＡｌである。第４半導体領域４０の不純物濃度は、例えば、１×１０１９ｃｍ−３以上１×１０２０ｃｍ−３以下程度である。第４半導体領域４０の厚さは、第２半導体領域２０の厚さよりも薄い。第４半導体領域４０の厚さは、例えば０．３μｍ程度である。
第１電極８１は、第１半導体領域１０と導通する。第１電極８１は、ＭＯＳＦＥＴの例えばドレイン電極である。第１電極８１は、例えば基板１１の第２主面１１ｂと接する。第１電極８１は、基板１１とオーミック接触する。
第２電極８２は、第３半導体領域３０と導通する。第２電極８２は、ＭＯＳＦＥＴの例えばソース電極である。第２電極８２は、第３半導体領域３０と接する。第４半導体領域４０が設けられている場合、第２電極８２は、第３半導体領域３０とともに、第４半導体領域４０と接する。この場合、第２電極８２は、ＭＯＳＦＥＴの共通電極である。
制御電極８０は、第２半導体領域２０の上に設けられる。制御電極８０は、ＭＯＳＦＥＴのゲート電極である。本実施形態においては、制御電極８０は、Ｘ方向に並ぶ第１半導体領域１０、第２半導体領域２０及び第３半導体領域３０の上に設けられる。制御電極８０と第２電極８２との間には層間絶縁膜９０が設けられる。
絶縁膜５０は、第２半導体領域２０と制御電極８０との間に設けられる。絶縁膜５０は、第１面２０ａと制御電極８０とに接する。絶縁膜５０は、ＭＯＳＦＥＴのゲート絶縁膜である。本実施形態においては、絶縁膜５０は、Ｘ方向に並ぶ第１半導体領域１０、第２半導体領域２０及び第３半導体領域３０の上に設けられる。
絶縁膜５０の厚さ（Ｚ方向の厚さ）は、例えば３０ｎｍ以上１００ｎｍ以下程度であることが望ましい。絶縁膜５０の厚さが３０ｎｍ未満では、ゲート絶縁膜としての初期耐圧や信頼性の低下を招く可能性がある。絶縁膜５０の厚さが１００ｎｍを超えると、ＭＯＳＦＥＴの駆動力の低下を招く可能性がある。
絶縁膜５０は、Ｎを含む。本実施形態において、絶縁膜５０の主成分は、Ｓｉ、酸素（Ｏ）及びＮである。絶縁膜５０に含まれるＮの濃度分布（図１に示すＺ方向と平行なａ−ａ線に沿った濃度分布）のピークの位置は、第１面２０ａからＺ方向に２ｎｍ以上１０ｎｍ未満離れている。さらに、絶縁膜５０に含まれるＮの濃度分布のピークにおける半値幅は、１０ｎｍ以上２０ｎｍ未満である。
ここで、半導体装置１１０の動作について説明する。
第１電極８１に、第２電極８２に対して正の電圧が印加された状態で、制御電極８０に閾値以上の電圧が印加されると、第２半導体領域２０における絶縁膜５０との界面付近に反転層（チャネル）が形成される。これにより、半導体装置１１０はオン状態になり、第１電極８１から第２電極８２へ電流が流れる。
一方、制御電極８０に印加される電圧が閾値よりも小さいと、チャネルが消失する。これにより、半導体装置１１０はオフ状態になって、第１電極８１から第２電極８２へ流れる電流が遮断される。
半導体装置１１０では、上記のようなＮの濃度分布を有する絶縁膜５０を備えることで、電界効果移動度の向上が達成される。
次に、絶縁膜５０に含まれるＮの濃度分布について説明する。
図２は、絶縁膜中のＮの濃度分布を例示する図である。
図２には、濃度分布Ｃ１、Ｃ２及びＣ３が表される。濃度分布Ｃ１は、本実施形態に係る半導体装置１１０の絶縁膜５０におけるＮの濃度分布である。濃度分布Ｃ２は、第１参考例に係る半導体装置の絶縁膜５０１におけるＮの濃度分布である。濃度分布Ｃ３は、第２参考例に係る半導体装置の絶縁膜５０２におけるＮの濃度分布である。
図２の横軸は絶縁膜５０、５０１及び５０２の表面を基準にした深さ（ｎｍ）、縦軸はＮの濃度（ｃｍ−３）を表している。図２には、Ｎの濃度のＳＩＭＳ（Secondary Ion Mass Spectrometry）による分析結果の一例が示される。図２に表した例において、絶縁膜５０、５０１及び５０２の厚さは約４０ｎｍである。したがって、絶縁膜５０、５０１及び５０２と第２半導体領域２０との境界面（第１面２０ａ）は、絶縁膜５０、５０１及び５０２の表面から約４０ｎｍの深さである。
図２の濃度分布Ｃ１に表したように、本実施形態に係る半導体装置１１０の絶縁膜５０に含まれるＮの濃度は、絶縁膜５０の表面から深さ方向に徐々に増加する。そして、絶縁膜５０と第２半導体領域２０との境界面（第１面２０ａ）の近傍でＮの濃度はピークＰｋに達する。Ｎの濃度は、ピークＰｋの位置から境界面（第１面２０ａ）まで徐々に減少する。
濃度分布Ｃ１では、Ｎの濃度のピークＰｋの位置は、境界面（第１面２０ａ）から約８ｎｍの位置である。また、Ｎの濃度のピークにおける半値幅は、約１５ｎｍである。なお、半値幅は、Ｎの濃度のピークＰｋの濃度の１／２の濃度の分布の幅である。図２に表した例では、半値幅を示す分布の半分（矢印Ｗ）のみが示されている。
濃度分布Ｃ２に表したように、第１参考例に係る半導体装置の絶縁膜５０１に含まれるＮの濃度は、絶縁膜５０１の表面から深さ方向に徐々に増加する。濃度分布Ｃ２において、Ｎの濃度は、絶縁膜５０１と第２半導体領域２０との境界面（第１面２０ａ）でピークに達する。
濃度分布Ｃ３に表したように、第２参考例に係る半導体装置の絶縁膜５０２に含まれるＮの濃度分布は、絶縁膜５０２の表面から、絶縁膜５０２と第２半導体領域２０との境界面（第１面２０ａ）まで、ほぼ一定である。
本願発明者らは、絶縁膜５０のＮの濃度分布が電界効果移動度に影響を与えるという新たな課題を見出した。すなわち、半導体装置１１０では、このような絶縁膜５０のＮの濃度分布によって、第１参考例及び第２参考例に係る半導体装置に比べて電界効果移動度の向上が達成されることを確認した。
先ず、本願発明者らが行った考察の一つである、絶縁膜５０、５０１及び５０２を用いた場合の界面準位について説明する。
図３は、界面準位を例示する図である。
図３には、界面準位Ｄ１、Ｄ２及びＤ３が表される。界面準位Ｄ１には、本実施形態で用いられる絶縁膜５０によってＭＯＳキャパシタを作製し、界面準位を調べた結果が表される。界面準位Ｄ２には、第１参考例で用いられる絶縁膜５０１によってＭＯＳキャパシタを作製し、界面準位を調べた結果が表される。界面準位Ｄ３には、第２参考例で用いられる絶縁膜５０２によってＭＯＳキャパシタを作製し、界面準位を調べた結果が表される。
図３の横軸はエネルギー準位（ｅＶ）、縦軸は界面準位密度（ｃｍ−２ｅＶ−１）を表している。図３に表したように、界面準位Ｄ１は、界面準位Ｄ２及びＤ３よりも減少していることが分かる。このような界面準位Ｄ１、Ｄ２及びＤ３の違いは、電界効果移動度に影響を与える。
次に、本願発明者らが行った考察の他の一つである電界効果移動度について説明する。 図４は、電界効果移動度を例示する図である。
図４には、電界効果移動度Ｍ１、Ｍ２及びＭ３が表される。電界効果移動度Ｍ１は、本実施形態で用いられる絶縁膜５０によってＭＯＳＦＥＴを作製し、電界効果移動度を測定した結果が表される。電界効果移動度Ｍ２は、第１参考例で用いられる絶縁膜５０１によってＭＯＳＦＥＴを作製し、電界効果移動度を測定した結果が表される。電界効果移動度Ｍ３は、第２参考例で用いられる絶縁膜５０２によってＭＯＳＦＥＴを作製し、電界効果移動度を測定した結果が表される。
図４の横軸はゲート電圧（Ｖ）、縦軸は電界効果移動度（ｃｍ２／Ｖｓ）を表している。図４に表したように、電界効果移動度Ｍ１は、電界効果移動度Ｍ２及びＭ３よりも向上していることが分かる。
このように、絶縁膜５０を用いた場合の界面準位Ｄ１は、絶縁膜５０１及び５０２を用いた場合の界面準位Ｄ２及びＤ３よりも低い。これにより、本実施形態に係る半導体装置１１０では、第１参考例及び第２参考例に係る半導体装置に比べて電界効果移動度が向上する。
特に、絶縁膜５０に含まれるＮの濃度分布のピークの位置におけるＮの濃度は、５×１０２０ｃｍ−３以上１×１０２２ｃｍ−３以下であることが望ましい。また、絶縁膜５０に含まれるＮの濃度分布のピークの位置よりも第１面２０ａ側のＮの濃度は、５×１０１９ｃｍ−３以上５×１０２１ｃｍ−３未満であることが望ましい。
さらに、本願発明者らは、絶縁膜５０と第２半導体領域２０との境界面（第１面２０ａ）から絶縁膜５０側に約５ｎｍまでの領域のＮの濃度分布が重要であることを見出した。すなわち、図２の丸枠Ｒ１で示したように、第１面２０ａから絶縁膜５０側の少なくとも約５ｎｍまでＮの濃度が増加していることが望ましい。
電界効果移動度は、絶縁膜５０と第２半導体領域２０との界面近傍における第２半導体領域２０の欠陥や結合状態によって影響を受ける。具体的には、界面（第１面２０ａ）から絶縁膜５０側の約５ｎｍまで領域Ｒ１のＮの濃度分布が増加傾向を示すことが重要である。
つまり、絶縁膜５０に含まれるＮの濃度分布は、第１面２０ａから２ｎｍ以上１０ｎｍ未満にピークがなくても、第１面２０ａから少なくとも５ｎｍまでＮの濃度が増加していれば、ピークがある場合と同様な効果が得られると考えられる。
図５は、絶縁膜中のＮの濃度分布の他の例を示す図である。
図５の横軸は絶縁膜５０の表面を基準にした深さ（ｎｍ）、縦軸はＮの濃度（ｃｍ−３）を表している。
図５に表したように、濃度分布Ｃ１１は、絶縁膜５０の表面から深さ方向に徐々に増加する。そして、濃度分布Ｃ１１は、第１面２０ａから少なくとも５ｎｍまで増加傾向を示す。濃度分布Ｃ１１には主たるピークは存在しない。すなわち、Ｎの濃度は、第１面２０ａから少なくとも５ｎｍまで増加傾向を示し、それよりも第１面２０ａから離れても減少傾向にはならない。このような濃度分布Ｃ１１を示す絶縁膜５０を用いた場合でも、第１参考例及び第２参考例に係る半導体装置に比べて電界効果移動度が向上すると考えられる。
一方、絶縁膜５０に含まれるＮの濃度は、第１面２０ａから少なくとも５ｎｍまでＮの濃度が増加した後、いずれかの位置にピークを有していてもよい。Ｎの濃度分布がピークを有する場合、ピークにおける半値幅は、１０ｎｍ以上２０ｎｍ未満であることが望ましい。また、ピークの位置におけるＮの濃度は、５×１０２０ｃｍ−３以上１×１０２２ｃｍ−３以下であることが望ましい。また、絶縁膜５０に含まれるＮの濃度分布のピークの位置よりも第１面２０ａ側のＮの濃度は、５×１０１９ｃｍ−３以上５×１０２１ｃｍ−３未満であることが望ましい。これにより、半導体装置１１０の電界効果移動度が向上する。
（第２の実施形態）
次に、第２の実施形態に係る半導体装置の製造方法について説明する。
図６は、半導体装置の製造方法を例示するフローチャートである。
図６に表したように、本実施形態に係る半導体装置の製造方法は、半導体領域の形成（ステップＳ１０１）、Ｓｉ酸窒化膜の形成（ステップＳ１０２）及び酸窒化処理（ステップＳ１０３）を含む。
ステップＳ１０１に表した半導体領域の形成では、第１面を有し、ＳｉＣを含む半導体領域を形成する処理が行われる。ステップＳ１０２に表したＳｉ酸窒化膜の形成では、ステップＳ１０１で形成した半導体領域の第１面と接するＳｉ酸窒化膜を形成する処理が行われる。ステップＳ１０３に表した酸窒化処理では、ステップＳ１０２で形成したＳｉ酸窒化膜における第１面の近傍を酸窒化する処理が行われる。
ステップＳ１０３に表した酸窒化処理によって、Ｓｉ酸窒化膜のＮの濃度分布のピークの位置を、第１面から２ｎｍ以上１０ｎｍ未満離れた位置にする。
また、ステップＳ１０３に表した酸窒化処理によって、Ｓｉ酸窒化膜のＮの濃度分布のピークにおける半値幅を１０ｎｍ以上２０ｎｍ未満にしてもよい。
また、ステップＳ１０３に表した酸窒化処理によって、Ｓｉ酸窒化膜のＮの濃度分布のピークの位置におけるＮの濃度を、５×１０２０ｃｍ−３以上１×１０２２ｃｍ−３以下にしてもよい。
また、ステップＳ１０３に表した酸窒化処理によって、Ｓｉ酸窒化膜におけるピークの位置よりも第１面側のＮの濃度を、５×１０１９ｃｍ−３以上５×１０２１ｃｍ−３未満にしてもよい。
また、ステップＳ１０３に表した酸窒化処理によって、Ｓｉ酸窒化膜におけるＮの濃度を第１面から少なくとも５ｎｍまで増加させるようにしてもよい。
次に、具体的な製造方法の例について説明する。
図７〜図１０は、半導体装置の製造方法を例示する模式的断面図である。
先ず、図７に表したように、基板１１を用意する。基板１１は、４Ｈ−ＳｉＣを含む。基板１１は、ｎ型不純物として、Ｎ及びＰの少なくともいずれかを含む。基板１１の不純物濃度は、例えば５×１０１８ｃｍ−３以上１×１０１９ｃｍ−３以下程度である。基板１１の厚さは、３００μｍ程度である。基板１１の第１主面１１ａは、例えば（０００−１）面である。なお、第１主面１１ａは（０００１）面でもよい。
次に、基板１１の第１主面１１ａ上に第１半導体領域１０を形成する。第１半導体領域１０は、第１主面１１ａ上に例えばエピタキシャル成長によって形成される。第１半導体領域１０は、ｎ型不純物として、例えばＮを含む。第１半導体領域１０の不純物濃度は、例えば５×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下程度である。第１半導体領域１０の厚さは、例えば１０μｍ程度である。
次に、第１半導体領域１０の上に、第２半導体領域２０を形成する。すなわち、第１半導体領域１０の上に図示しないマスク材を形成し、マスク材の開口からｐ型不純物として例えばＡｌをイオン注入する。
次に、第２半導体領域２０の上に、第３半導体領域３０を形成する。すなわち、第２半導体領域２０の上に図示しないマスク材を形成し、マスク材の開口からｎ型不純物である例えばＰをイオン注入する。
次に、第２半導体領域２０の上であって第３半導体領域３０と隣接する領域に、必要に応じて第４半導体領域４０を形成する。すなわち、第２半導体領域２０の上に図示しないマスク材を形成し、マスク材の開口からｐ型不純物である例えばＡｌをイオン注入する。
第２半導体領域２０、第３半導体領域３０及び第４半導体領域４０に対するイオン注入を行った後は、例えば１７００℃程度の温度で熱処理を行う。これにより、不純物が活性化される。
次に、第１半導体領域１０、第２半導体領域２０、第３半導体領域３０及び第４半導体領域４０の上に、Ｓｉ酸化膜５０ａを形成する。Ｓｉ酸化膜５０ａは、例えばウェット酸化法、ドライ酸化法、化学気相成長法（ＣＶＤ法）及び原子層堆積法（ＡＬＤ法）のうちの少なくともいずれかによって形成される。Ｓｉ酸化膜５０ａの厚さは、例えば５０ｎｍ程度である。
次に、図８に表したように、アンモニア（ＮＨ３）を含む雰囲気で、例えば１２００℃の熱処理を施す。これにより、Ｓｉ酸化膜５０ａ中にＮが添加され、Ｓｉ酸窒化膜５０ｂが形成される。Ｓｉ酸窒化膜５０ｂにおけるＮの濃度は、例えば５×１０２１ｃｍ−３程度である。
なお、Ｓｉ酸窒化膜５０ｂは、第１半導体領域１０、第２半導体領域２０、第３半導体領域３０及び第４半導体領域４０の上に、ＣＶＤ法やＡＬＤ法によって直接形成されてもよい。すなわち、Ｓｉ酸窒化膜５０ｂは、Ｓｉ酸化膜５０ａを形成した後、ＮＨ３を含む雰囲気で熱処理して形成されても、Ｓｉ酸化膜５０ａを形成せずに、Ｓｉ酸窒化膜５０ｂを形成されてもよい。
次に、図９に表したように、Ｓｉ酸窒化膜５０ｂに、例えば一酸化二窒素（Ｎ２Ｏ）及び一酸化窒素（ＮＯ）の少なくともいずれかを含む雰囲気で、例えば１２００℃の熱処理（酸窒化処理）を施す。これにより、Ｓｉ酸窒化膜５０ｂと第２半導体領域２０との界面が酸窒化された絶縁膜５０が形成される。すなわち、この酸窒化処理によって、Ｓｉ酸窒化膜５０ｂのＮの濃度分布のピークの位置を、第１面２０ａから２ｎｍ以上１０ｎｍ未満離れた位置にする。
また、この酸窒化処理によって、Ｓｉ酸窒化膜５０ｂのＮの濃度分布のピークにおける半値幅を１０ｎｍ以上２０ｎｍ未満にしてもよい。また、この酸窒化処理によって、Ｓｉ酸窒化膜のＮの濃度分布のピークの位置におけるＮの濃度を、５×１０２０ｃｍ−３以上１×１０２２ｃｍ−３以下にしてもよい。また、この酸窒化処理によって、Ｓｉ酸窒化膜におけるピークの位置よりも第１面側のＮの濃度を、５×１０１９ｃｍ−３以上５×１０２１ｃｍ−３未満にしてもよい。また、この酸窒化処理によって、Ｓｉ酸窒化膜におけるＮの濃度を第１面から少なくとも５ｎｍまで増加させるようにしてもよい。
次に、図１０に表したように、絶縁膜５０の上に例えばポリシリコンを堆積し、図示しないマスク材を用いてポリシリコンをパターニングする。これにより、制御電極８０が形成される。その後、制御電極８０を覆う層間絶縁膜９０を形成し、層間絶縁膜９０の上に第２電極８２を形成する。また、基板１１の第２主面１１ｂに第１電極８１を形成する。これによって、半導体装置１１０が完成する。
図２に表した濃度分布Ｃ１、図３に表した界面準位Ｄ１及び図４に表した電界効果移動度Ｍ１は、上記のような絶縁膜５０を用いた半導体装置１１０の特性を表している。絶縁膜５０は、図８に表したＳｉ酸窒化膜５０ｂを形成した後、図９に表したＮ２Ｏ等による酸窒化処理を行って形成された膜である。Ｓｉ酸窒化膜５０ｂを形成した後にＮ２Ｏ等による酸窒化処理を施すことで、Ｓｉ酸窒化膜５０ｂのＮの濃度分布が調整される。これにより、絶縁膜５０が形成される。
ここで、図２に表した濃度分布Ｃ２、図３に表した界面準位Ｄ２及び図４に表した電界効果移動度Ｍ２は、絶縁膜５０１を用いた第１参考例に係る半導体装置の特性を表している。絶縁膜５０１は、図７に表したＳｉ酸化膜５０ａを形成した後、図９に表したＮ２Ｏ等による酸窒化処理を行って形成された膜である。すなわち、絶縁膜５０１は、図８に表したＮＨ３による熱処理を行わないで形成された膜である。
また、図２に表した濃度分布Ｃ３、図３に表した界面準位Ｄ３及び図４に表した電界効果移動度Ｍ３は、絶縁膜５０２を用いた第２参考例に係る半導体装置の特性を表している。絶縁膜５０２は、図７に表したＳｉ酸化膜５０ａを形成した後、図８に表したＮＨ３による熱処理を行って形成された膜である。すなわち、絶縁膜５０２は、図９に表したＮ２Ｏ等による酸窒化処理を行わないで形成された膜である。
本実施形態に係る製造方法のように、Ｓｉ酸窒化膜５０ｂを形成した後にＮ２Ｏ等による酸窒化処理を施すことで、絶縁膜５０のＮの濃度分布のピークの位置が、絶縁膜５０と第２半導体領域２０との界面（第１面２０ａ）から２ｎｍ以上１０ｎｍ未満離れることになる。これにより、絶縁膜５０の第１面２０ａの近傍の過剰なＮが排除され、欠陥の少ない良好な結合状態を有する界面が形成される。これにより、半導体装置１１０の電界効果移動度は、第１参考例及び第２参考例に係る半導体装置の電界効果移動度よりも高くなる。
（第３の実施形態）
次に、第３の実施形態に係る半導体装置を説明する。
図１１は、第３の実施形態に係る半導体装置の構成を例示する模式的断面図である。
図１１に表した半導体装置１２０では、制御電極８５の構造が図１に表した半導体装置１１０の制御電極８０の構造とは相違する。これ以外の構成は、半導体装置１１０と同様である。
半導体装置１２０の制御電極８５の構造は、トレンチゲート構造である。制御電極８５は、Ｚ方向に延在する。制御電極８５の一端８５ａの位置は、第３半導体領域３０の一端３０ａとほぼ同じである。制御電極８５の他端８５ｂの位置は、第２半導体領域２０と第１半導体領域１０との境界よりも基板１１側である。半導体装置１２０において、第２半導体領域２０の第１面２０ａは、４Ｈ−ＳｉＣの（０００１）面または（０００−１）面と直交する面（例えば、（１１−２０）面）である。
制御電極８５と第２半導体領域２０の第１面２０ａとの間には、絶縁膜５０が設けられる。絶縁膜５０に含まれるＮの濃度分布（図１１に示すＸ方向と平行なｂ−ｂ線に沿った濃度分布）のピークの位置は、第１面２０ａからＸ方向に２ｎｍ以上１０ｎｍ未満離れている。さらに、絶縁膜５０に含まれるＮの濃度分布のピークにおける半値幅は、１０ｎｍ以上２０ｎｍ未満である。絶縁膜５０に含まれるＮの濃度は、半導体装置１１０と同様である。
半導体装置１２０において、絶縁膜５０の厚さは、Ｘ方向の厚さである。半導体装置１２０において、第２半導体領域２０の深さ（第３半導体領域３０の一端３０ａからのＺ方向の深さ）は、例えば１μｍ程度である。
絶縁膜５０は、第３半導体領域３０の一端３０ａの位置からＺ方向に第１半導体領域１０の途中まで形成されたトレンチＴの内壁に沿って形成される。制御電極８５は、この絶縁膜５０を介してトレンチＴの内側に埋め込まれる。
このようなトレンチゲート構造の半導体装置１２０においても、半導体装置１１０と同様に電界効果移動度が向上する。また、トレンチゲート構造の半導体装置１２０は、プレーナ構造の半導体装置１１０に比べてチャネルの高密度化に有利である。また、プレーナ構造における第２半導体領域２０の間に存在する第１半導体領域１０に生じるＪＦＥＴ抵抗が、トレンチゲート型では存在しない。このため、半導体装置１２０は、低オン抵抗化に有利である。さらに、トレンチゲート構造の半導体装置１２０では、基板１１として（０００１）面または（０００−１）面を用いた場合、例えば（１１−２０）面にチャネルが形成される。したがって、（０００１）面または（０００−１）面にチャネルが形成される場合に比べてさらに高い電界効果移動度が期待される。
以上説明したように、実施形態に係る半導体装置及びその製造方法によれば、電界効果移動度の向上を図ることができる。
なお、上記に本実施形態を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものや、各実施形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
例えば、前述の各実施形態においては、第１の導電型をｎ型、第２の導電型をｐ型として説明したが、本発明は第１の導電型をｐ型、第２の導電型をｎ型としても実施可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１半導体領域、２０…第２半導体領域、２０ａ…第１面、３０…第３半導体領域、４０…第４半導体領域、５０…絶縁膜、５０ａ…Ｓｉ酸化膜、５０ｂ…Ｓｉ酸窒化膜、８０，８５…制御電極、８１…第１電極、８２…第２電極、９０…層間絶縁膜、１１０，１２０…半導体装置

Claims (14)

  1. ＳｉＣを含む第１導電型の第１半導体領域と、
    前記第１半導体領域の上に設けられ、第１面を有し、ＳｉＣを含む第２導電型の第２半導体領域と、
    前記第２半導体領域の上に設けられ、ＳｉＣを含む第１導電型の第３半導体領域と、
    前記第１半導体領域と導通する第１電極と、
    前記第３半導体領域と導通する第２電極と、
    前記第２半導体領域の上に設けられた制御電極と、
    前記第２半導体領域と前記制御電極との間に設けられ、前記第１面及び前記制御電極と接し、窒素を含み、前記窒素の濃度分布のピークの位置が前記第１面から２ナノメートル以上１０ナノメートル未満離れ、前記ピークにおける半値幅が１０ナノメートル以上２０ナノメートル未満である絶縁膜と、
    を備えた半導体装置。
  2. 前記ピークの位置における前記窒素の濃度は、５×１０２０ｃｍ−３以上１×１０２２ｃｍ−３以下である請求項１記載の半導体装置。
  3. 前記絶縁膜における前記ピークの位置よりも前記第１面側の前記窒素の濃度は、５×１０１９ｃｍ−３以上５×１０２１ｃｍ−３未満である請求項１または２に記載の半導体装置。
  4. 前記第１面は、ＳｉＣの（０００１）面、（０００−１）面及び（１１−２０）面のうちのいずれかの面である請求項１〜３のいずれか１つに記載の半導体装置。
  5. ＳｉＣを含む第１導電型の第１半導体領域と、
    前記第１半導体領域の上に設けられ、第１面を有し、ＳｉＣを含む第２導電型の第２半導体領域と、
    前記第２半導体領域の上に設けられ、ＳｉＣを含む第１導電型の第３半導体領域と、
    前記第１半導体領域と導通する第１電極と、
    前記第３半導体領域と導通する第２電極と、
    前記第２半導体領域の上に設けられた制御電極と、
    前記第２半導体領域と前記制御電極との間に設けられ、前記第１面及び前記制御電極と接し、窒素を含み、前記窒素の濃度が前記第１面から少なくとも５ナノメートルまで増加した絶縁膜と、
    を備えた半導体装置。
  6. 前記第１面から５ナノメートル以上離れた位置における前記窒素の濃度は、５×１０２０ｃｍ−３以上１×１０２２ｃｍ−３以下である請求項５記載の半導体装置。
  7. 前記絶縁膜における前記ピークの位置よりも前記第１面側の前記窒素の濃度は、５×１０１９ｃｍ−３以上５×１０２１ｃｍ−３未満である請求項６記載の半導体装置。
  8. 前記第１面は、ＳｉＣの（０００１）面、（０００−１）面及び（１１−２０）面のうちのいずれかの面である請求項６または７に記載の半導体装置。
  9. 第１面を有し、ＳｉＣを含む半導体領域を形成する工程と、
    前記半導体領域の前記第１面と接するＳｉ酸窒化膜を形成する工程と、
    前記Ｓｉ酸窒化膜における前記第１面の近傍を酸窒化する工程と、
    を備えた半導体装置の製造方法。
  10. 前記Ｓｉ酸窒化膜を形成する工程は、
    Ｓｉ酸化膜を形成する工程と、
    前記Ｓｉ酸化膜を、ＮＨ３を含む雰囲気中で第１の熱処理を行う工程と、を含む請求項９記載の半導体装置の製造方法。
  11. 前記Ｓｉ酸化膜を形成する工程は、ウェット酸化法、ドライ酸化法、化学気相成長法及び原子層堆積法のうちの少なくともいずれかによって前記Ｓｉ酸化膜を形成することを含む請求項１０記載の半導体装置の製造方法。
  12. 前記第１の熱処理の条件は、１１５０℃以上１３５０℃以下の温度、１０分以上１２０分以内の時間を含む請求項１０または１１に記載の半導体装置の製造方法。
  13. 前記第１面の近傍を酸窒化する工程は、前記Ｓｉ酸窒化膜をＮ２Ｏ及びＮＯの少なくともいずれか含む雰囲気中で第２の熱処理を行うすることを含む請求項９〜１２のいずれか１つに記載の半導体装置の製造方法。
  14. 前記第２の熱処理の条件は、１１５０℃以上１３５０℃以下の温度、１０分以上１２０分以内の時間を含む請求項１３記載の半導体装置の製造方法。
JP2013192824A 2013-09-18 2013-09-18 半導体装置及びその製造方法 Active JP6300262B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013192824A JP6300262B2 (ja) 2013-09-18 2013-09-18 半導体装置及びその製造方法
PCT/JP2014/074451 WO2015041217A1 (ja) 2013-09-18 2014-09-16 半導体装置及びその製造方法
CN201480057180.5A CN105981176B (zh) 2013-09-18 2014-09-16 半导体装置及其制造方法
US15/071,398 US9978842B2 (en) 2013-09-18 2016-03-16 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013192824A JP6300262B2 (ja) 2013-09-18 2013-09-18 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015060905A true JP2015060905A (ja) 2015-03-30
JP6300262B2 JP6300262B2 (ja) 2018-03-28

Family

ID=52688866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013192824A Active JP6300262B2 (ja) 2013-09-18 2013-09-18 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US9978842B2 (ja)
JP (1) JP6300262B2 (ja)
CN (1) CN105981176B (ja)
WO (1) WO2015041217A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021048198A (ja) * 2019-09-17 2021-03-25 株式会社東芝 半導体装置の製造方法
US11239079B2 (en) 2020-03-19 2022-02-01 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
US11469301B2 (en) 2020-07-01 2022-10-11 Kabushiki Kaisha Toshiba Semiconductor device, semiconductor device manufacturing method, inverter circuit, driver device, vehicle, and elevator

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673315B2 (en) * 2015-03-24 2017-06-06 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP6887244B2 (ja) * 2016-12-09 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6860522B2 (ja) * 2018-04-17 2021-04-14 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166930A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
JP2011082454A (ja) * 2009-10-09 2011-04-21 Panasonic Corp 絶縁膜構造体及びこれを用いた半導体装置
JP2011111627A (ja) * 2009-11-24 2011-06-09 Tokyo Yogyo Co Ltd 真空脱ガス炉の浸漬管
WO2012018975A2 (en) * 2010-08-04 2012-02-09 Texas Instruments Incorporated Mos transistors including sion gate dielectric with enhanced nitrogen concentration at its sidewalls

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709403B2 (en) * 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
JP2006210818A (ja) 2005-01-31 2006-08-10 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
CN101361179B (zh) * 2006-01-25 2012-03-21 富士通半导体股份有限公司 半导体装置的制造方法及半导体装置
JP5292968B2 (ja) 2008-07-23 2013-09-18 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
WO2010103820A1 (ja) * 2009-03-11 2010-09-16 三菱電機株式会社 炭化珪素半導体装置の製造方法
CN102171828A (zh) 2009-04-10 2011-08-31 住友电气工业株式会社 绝缘栅双极型晶体管
JP5920684B2 (ja) 2010-02-10 2016-05-18 株式会社東芝 半導体装置
WO2011111627A1 (ja) * 2010-03-12 2011-09-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166930A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
JP2011082454A (ja) * 2009-10-09 2011-04-21 Panasonic Corp 絶縁膜構造体及びこれを用いた半導体装置
JP2011111627A (ja) * 2009-11-24 2011-06-09 Tokyo Yogyo Co Ltd 真空脱ガス炉の浸漬管
WO2012018975A2 (en) * 2010-08-04 2012-02-09 Texas Instruments Incorporated Mos transistors including sion gate dielectric with enhanced nitrogen concentration at its sidewalls

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021048198A (ja) * 2019-09-17 2021-03-25 株式会社東芝 半導体装置の製造方法
JP7242488B2 (ja) 2019-09-17 2023-03-20 株式会社東芝 半導体装置の製造方法
US11239079B2 (en) 2020-03-19 2022-02-01 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
US11621167B2 (en) 2020-03-19 2023-04-04 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
US11848211B2 (en) 2020-03-19 2023-12-19 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
US11469301B2 (en) 2020-07-01 2022-10-11 Kabushiki Kaisha Toshiba Semiconductor device, semiconductor device manufacturing method, inverter circuit, driver device, vehicle, and elevator
US11764269B2 (en) 2020-07-01 2023-09-19 Kabushiki Kaisha Toshiba Semiconductor device, semiconductor device manufacturing method, inverter circuit, driver device, vehicle, and elevator

Also Published As

Publication number Publication date
WO2015041217A1 (ja) 2015-03-26
CN105981176B (zh) 2019-03-08
US20160197150A1 (en) 2016-07-07
CN105981176A (zh) 2016-09-28
JP6300262B2 (ja) 2018-03-28
US9978842B2 (en) 2018-05-22

Similar Documents

Publication Publication Date Title
US9812529B2 (en) Semiconductor device and method for manufacturing the same
JP6300262B2 (ja) 半導体装置及びその製造方法
JP6305294B2 (ja) 半導体装置及びその製造方法
US9755064B2 (en) Semiconductor device and method for manufacturing the same
JP6168945B2 (ja) 半導体装置およびその製造方法
WO2012131898A1 (ja) 炭化珪素半導体装置
JP6017127B2 (ja) 炭化珪素半導体装置
US9443937B2 (en) Semiconductor device
JP5638558B2 (ja) 半導体装置及びその製造方法
US9214516B2 (en) Field effect silicon carbide transistor
JP6189261B2 (ja) 半導体装置およびその製造方法
JP6432232B2 (ja) 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法
JP6095902B2 (ja) ワイドバンドギャップ半導体装置およびその製造方法
JP5579216B2 (ja) 半導体装置及びその製造方法
JP6068042B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2016201500A (ja) 炭化ケイ素ｍｏｓ型半導体装置およびその製造方法
JP2015005669A (ja) 炭化珪素半導体装置の製造方法
US10163637B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7204547B2 (ja) 半導体装置
JP5997746B2 (ja) 半導体装置
JP2017168603A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20171221

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180221

R150 Certificate of patent or registration of utility model

Ref document number: 6300262

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250