JP7242488B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7242488B2
JP7242488B2 JP2019168776A JP2019168776A JP7242488B2 JP 7242488 B2 JP7242488 B2 JP 7242488B2 JP 2019168776 A JP2019168776 A JP 2019168776A JP 2019168776 A JP2019168776 A JP 2019168776A JP 7242488 B2 JP7242488 B2 JP 7242488B2
Authority
JP
Japan
Prior art keywords
semiconductor device
heat treatment
silicon
oxide film
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019168776A
Other languages
English (en)
Other versions
JP2021048198A (ja
Inventor
達雄 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2019168776A priority Critical patent/JP7242488B2/ja
Priority to US16/790,817 priority patent/US11329134B2/en
Publication of JP2021048198A publication Critical patent/JP2021048198A/ja
Application granted granted Critical
Publication of JP7242488B2 publication Critical patent/JP7242488B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置の製造方法に関する。
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコン（Ｓｉ）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
しかし、例えば、炭化珪素を用いてＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を形成する場合、キャリアの移動度が低下するという問題がある。キャリアの移動度が低下する一つの要因は、炭化珪素層とゲート絶縁層との間の界面に存在する界面準位（ｓｕｒｆａｃｅ ｓｔａｔｅ）であると考えられている。
Ｗ．Ｗａｎｇ ｅｔ．ａｌ．，"Ｉｎｔｅｒｆａｃｅ Ｐｒｏｐｅｒｔｉｅｓ ｏｆ ４Ｈ－ＳｉＣ／ＳｉＯ２ ｗｉｔｈ ＭＯＳ Ｃａｐａｃｉｔｏｒｓ ａｎｄ ＦＥＴｓ ａｎｎｅａｌｅｄ ｉｎ Ｏ２，Ｎ２Ｏ，ＮＯ ａｎｄ ＣＯ２"，Ｍａｔｅｒ．Ｓｃｉ．Ｆｏｒｕｍ Ｖｏｌ．４５７－４６０（２００４）ｐｐ １３０９－１３１２
本発明が解決しようとする課題は、キャリアの移動度の低下が抑制される半導体装置の製造方法を提供することにある。
実施形態の半導体装置の製造方法は、炭化珪素層の表面に第１の酸化シリコン膜を形成し、窒素ガスと二酸化炭素ガスとを含む雰囲気で、１２００℃以上の第１の熱処理を行い、前記雰囲気の二酸化炭素ガスの分圧は１０％以上である。
第１の実施形態の半導体装置の製造方法で製造される半導体装置の模式断面図。 ＳｉＣ半導体の結晶構造を示す図。 第１の実施形態の半導体装置の製造方法で製造される半導体装置の窒素濃度分布を示す図。 第１の実施形態の半導体装置の製造方法で製造される半導体装置の界面終端領域の説明図。 第１の実施形態の半導体装置の製造方法の工程フロー図。 比較例の半導体装置の製造方法で製造される半導体装置の界面終端領域の説明図。 第６の実施形態の半導体装置の製造方法で製造される半導体装置の模式断面図。 第６の実施形態の半導体装置の製造方法で製造される半導体装置の炭化珪素層の表面の説明図。 第６の実施形態の半導体装置の製造方法で製造される半導体装置の界面終端領域の説明図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ－及び、ｐ＋、ｐ、ｐ－の表記がある場合は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ－はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ－はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ－型を単にｎ型、ｐ＋型、ｐ－型を単にｐ型と記載する場合もある。
（第１の実施形態）
第１の実施形態の半導体装置の製造方法は、炭化珪素層の表面に第１の酸化シリコン膜を形成し、窒素ガスと二酸化炭素ガスとを含む雰囲気で、１２００℃以上の第１の熱処理を行い、第１の熱処理の後に、第１の酸化シリコン膜の上にゲート電極を形成する。
図１は、第１の実施形態の半導体装置の製造方法で製造される半導体装置の模式断面図である。半導体装置は、ＭＯＳＦＥＴ１００である。ＭＯＳＦＥＴ１００は、ｐウェルとソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。また、ＭＯＳＦＥＴ１００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
このＭＯＳＦＥＴ１００は、炭化珪素基板１２、ドリフト層１４（炭化珪素層）、ｐウェル領域１６（炭化珪素層）、ソース領域１８、ｐウェルコンタクト領域２０、ゲート絶縁層２８、ゲート電極３０、層間絶縁膜３２、ソース電極３４、ドレイン電極３６、及び、界面終端領域４０を備える。
炭化珪素基板１２は、例えば、ｎ＋型の４Ｈ－ＳｉＣの基板である。炭化珪素基板１２は、例えば、窒素（Ｎ）をｎ型不純物として含む。炭化珪素基板１２のｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２０ｃｍ－３以下である。
図２は、ＳｉＣ半導体の結晶構造を示す図である。ＳｉＣ半導体の代表的な結晶構造は、４Ｈ－ＳｉＣのような六方晶系である。六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の一方が（０００１）面である。（０００１）面と等価な面を、シリコン面（Ｓｉ面）と称し｛０００１｝面と表記する。シリコン面の最表面にはシリコン原子（Ｓｉ）が配列している。
六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の他方が（０００－１）面である。（０００－１）面と等価な面を、カーボン面（Ｃ面）と称し｛０００－１｝面と表記する。カーボン面の最表面には炭素原子（Ｃ）が配列している。
一方、六角柱の側面（柱面）が、（１－１００）面と等価な面であるｍ面、すなわち｛１－１００｝面である。また、隣り合わない一対の稜線を通る面が（１１－２０）面と等価な面であるａ面、すなわち｛１１－２０｝面である。ｍ面及びa面の最表面には、シリコン原子（Ｓｉ）及び炭素原子（Ｃ）の双方が配列している。
以下、炭化珪素基板１２の表面がシリコン面に対し０度以上８度以下傾斜した面、裏面がカーボン面に対し０度以上８度以下傾斜した面である場合を例に説明する。炭化珪素基板１２の表面がシリコン面に対し０度以上８度以下のオフ角を備える。
ドリフト層１４は、炭化珪素基板１２の表面上に設けられる。ドリフト層１４は、ｎ－型の炭化珪素層である。ドリフト層１４は、例えば、窒素をｎ型不純物として含む。
ドリフト層１４のｎ型不純物の不純物濃度は、例えば、５×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。ドリフト層１４は、例えば、炭化珪素基板１２上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。
ドリフト層１４の表面も、シリコン面に対し０度以上８度以下傾斜した面である。ドリフト層１４の厚さは、例えば、５μｍ以上１００μｍ以下である。
ｐウェル領域１６は、ドリフト層１４の一部表面に設けられる。ｐウェル領域１６は、ｐ型の炭化珪素領域である。ｐウェル領域１６は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐウェル領域１６のｐ型不純物の不純物濃度は、例えば、５×１０１５ｃｍ－３以上１×１０１７ｃｍ－３以下である。
ｐウェル領域１６の深さは、例えば、０．４μｍ以上０．８μｍ以下である。ｐウェル領域１６は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
ｐウェル領域１６の表面も、シリコン面に対し０度以上８度以下傾斜した面である。
ソース領域１８は、ｐウェル領域１６の一部表面に設けられる。ソース領域１８は、ｎ＋型の炭化珪素層である。ソース領域１８は、例えば、リン（Ｐ）をｎ型不純物として含む。ソース領域１８のｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３ｃｍ以下である。
ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅い。ソース領域１８の深さは、例えば、０．２μｍ以上０．４μｍ以下である。
ｐウェルコンタクト領域２０は、ｐウェル領域１６の一部表面に設けられる。ｐウェルコンタクト領域２０は、ソース領域１８の側方に設けられる。ｐウェルコンタクト領域２０は、ｐ＋型の炭化珪素領域である。
ｐウェルコンタクト領域２０は、例えば、アルミニウムをｐ型不純物として含む。ｐウェルコンタクト領域２０のｐ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下である。
ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅い。ｐウェルコンタクト領域２０の深さは、例えば、０．２μｍ以上０．４μｍ以下である。
ゲート絶縁層２８は、ドリフト層１４及びｐウェル領域１６とゲート電極３０との間に設けられる。ゲート絶縁層２８は、ドリフト層１４及びｐウェル領域１６の上に設けられる。ゲート絶縁層２８は、ドリフト層１４及びｐウェル領域１６の表面に、連続的に形成される。
ゲート絶縁層２８は、酸化シリコンである。ゲート絶縁層２８は、例えば、添加元素として窒素を含んでいても構わない。
ゲート絶縁層２８の厚さは、例えば、３０ｎｍ以上１００ｎｍ以下である。ゲート絶縁層２８は、ＭＯＳＦＥＴ１００のゲート絶縁層として機能する。ゲート絶縁層２８の厚さは、例えば、４０ｎｍ以上５０ｎｍ以下である。
界面終端領域４０は、ドリフト層１４及びｐウェル領域１６と、ゲート絶縁層２８との間に位置する。界面終端領域４０は、窒素（Ｎ）を、ダングリングボンドを終端する終端元素として含む。
図３は、第１の実施形態の半導体装置の製造方法で製造される半導体装置の窒素濃度分布を示す図である。
窒素は、ドリフト層１４及びｐウェル領域１６と、ゲート絶縁層２８との間の界面に偏析している。窒素濃度分布は、界面終端領域４０内にピークを有する。窒素濃度分布のピークに対する半値全幅は、例えば、１ｎｍ以下である。
窒素は、ドリフト層１４及びｐウェル領域１６の表層の炭素原子を置換している。窒素は炭化珪素層と３配位していることになる。言い換えれば、窒素は、炭化珪素の結晶格子の炭素原子の位置にある。
界面終端領域４０における窒素濃度分布のピークの窒素濃度は、例えば、４×１０１９ｃｍ－３以上４×１０２３ｃｍ－３以下である。終端を確実にするには、１×１０２１ｃｍ－３以上が好ましい。一方で、余分な窒素があると、電荷トラップとなるので、１×１０２３ｃｍ－３以下が好ましい。１×１０２１ｃｍ－３以上１×１０２３ｃｍ－３以下であることが好ましい。典型的には、５．０×１０２２ｃｍ－３程度（±５％）であり、電荷トラップのない良好な特性を示す。界面での面密度としては、１×１０１４ｃｍ－２以上２．５×１０１５ｃｍ－２以下が好ましい。典型的には、１．４×１０１５ｃｍ－２程度（±５％）であり、電荷トラップのない良好な特性を示す。
界面終端領域４０中の窒素の濃度及び分布は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｒｏｓｃｏｐｙ：ＳＩＭＳ）により測定することが可能である。
ゲート絶縁層２８及び炭化珪素層における窒素の濃度は、例えば、２×１０１６ｃｍ－３以下である。
図４は、第１の実施形態の半導体装置の製造方法で製造される半導体装置の界面終端領域の説明図である。図４（ａ）は、シリコンのダングリングボンドの説明図である。図４（ｂ）は、３個の３配位の窒素原子が隣り合う結合構造の説明図である。図４は、ＳｉＣのシリコン面の上面図である。最表面には、シリコン原子（Ｓｉ）が配列し、その奥に、炭素原子（Ｃ）が配列している。
図４（ａ）に示すように、例えば、１個のシリコン原子（Ｓｉ）がダングリングボンド（ＤＢ）を有する。その他のシリコン原子（Ｓｉ）は、例えば、図示しない酸化シリコン中の酸素原子と結合している。
第１の実施形態の界面終端領域４０には、図４（ｂ）で示す第１の結合構造が含まれる。第１の実施形態の界面終端領域４０には、３個の３配位の窒素原子が隣り合う第１の結合構造が含まれる。
第１の結合構造は、３個の第１のシリコン原子（Ｓｉ１）と結合する３配位の第１の窒素原子（Ｎ１）と、３個の第２のシリコン原子（Ｓｉ２）と結合する３配位の第２の窒素原子（Ｎ２）と、３個の第３のシリコン原子（Ｓｉ３）と結合する３配位の第３の窒素原子（Ｎ３）と、を有する。
第１の窒素原子（Ｎ１）、第２の窒素原子（Ｎ２）、及び、第３の窒素原子（Ｎ３）は、互いに隣り合っている。第１の窒素原子（Ｎ１）、第２の窒素原子（Ｎ２）、及び、第３の窒素原子（Ｎ３）の間には直接の結合はない。
なお、図４（ｂ）では、３個の第１のシリコン原子（Ｓｉ１）の内の１個、３個の第２のシリコン原子（Ｓｉ２）の内の１個、及び、３個の第３のシリコン原子（Ｓｉ３）内の１個は図示されていない。これらのシリコン原子は、第１の窒素原子（Ｎ１）、第２の窒素原子（Ｎ２）、及び、３の窒素原子（Ｎ３）の紙面の奥側の直下に存在する。
第１の結合構造は、図４（ａ）に示すダングリングボンドを有していたシリコン原子に結合していた３個の炭素原子を、それぞれ３配位の窒素原子で置き換えた構造である。ダングリングボンドを有していたシリコン原子の位置は、シリコン空孔（Ｖｓｉ）となる。
ゲート電極３０は、ゲート絶縁層２８の上に設けられる。ゲート電極３０は、ドリフト層１４との間にゲート絶縁層２８を挟む。
ゲート電極３０には、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンが適用可能である。
層間絶縁膜３２は、ゲート電極３０上に形成される。層間絶縁膜３２は、例えば、酸化シリコン膜である。
ソース電極３４は、ソース領域１８とｐウェルコンタクト領域２０とに電気的に接続される。ソース電極３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。
ソース電極３４は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のアルミニウムのメタル層との積層で構成される。ニッケルのバリアメタル層と炭化珪素層は、反応してニッケルシリサイド（ＮｉＳｉ、Ｎｉ２Ｓｉなど）を形成しても構わない。ニッケルのバリアメタル層とアルミニウムのメタル層とは、反応により合金を形成しても構わない。
ドレイン電極３６は、炭化珪素基板１２のドリフト層１４と反対側、すなわち、裏面側に設けられる。ドレイン電極３６は、例えば、ニッケルである。ニッケルは、炭化珪素基板１２と反応して、ニッケルシリサイド（ＮｉＳｉ、Ｎｉ２Ｓｉなど）を形成しても構わない。
なお、第１の実施形態において、ｎ型不純物は、例えば、窒素やリンである。ｎ型不純物としてヒ素（Ａｓ）又はアンチモン（Ｓｂ）を適用することも可能である。
また、第１の実施形態において、ｐ型不純物は、例えば、アルミニウムである。ｐ型不純物として、ボロン（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）を適用することも可能である。
次に、第１の実施形態の半導体装置の製造方法について説明する。
図５は、第１の実施形態の半導体装置の製造方法の工程フロー図である。
図５に示すように、第１の実施形態の半導体装置の製造方法は、ドリフト層形成（ステップＳ１００）、ｐ型不純物イオン注入（ステップＳ１０１）、ｎ型不純物イオン注入（ステップＳ１０２）、ｐ型不純物イオン注入（ステップＳ１０３）、第１の酸化シリコン膜形成（ステップＳ１０４）、第１の熱処理（ステップＳ１０５）、ゲート電極形成（ステップＳ１０６）、層間絶縁膜形成（ステップＳ１０７）、ソース電極形成（ステップＳ１０８）、及び、ドレイン電極形成（ステップＳ１０９）を備える。
まず、ｎ＋型の炭化珪素基板１２を準備する。炭化珪素基板１２は、例えば、４Ｈ－ＳｉＣである。炭化珪素基板１２は、例えば、炭化珪素ウェハである。炭化珪素基板１２の表面は、例えば、シリコン面に対し０度以上８度以下傾斜した面である。
炭化珪素基板１２は、ｎ型不純物として窒素を含む。炭化珪素基板１２のｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２０ｃｍ－３以下である。炭化珪素基板１２の厚さは、例えば、３５０μｍである。炭化珪素基板１２は、裏面のドレイン電極３６を形成する前に、９０μｍ程度に薄膜化してもよい。
ステップＳ１００では、炭化珪素基板１２のシリコン面上にエピタキシャル成長法により、ドリフト層１４を形成する。ドリフト層１４は、４Ｈ－ＳｉＣである。ドリフト層１４の表面は、シリコン面に対し０度以上８度以下傾斜した面となる。
ドリフト層１４は、ｎ型不純物として、窒素を含む。ドリフト層１４のｎ型不純物の不純物濃度は、例えば、５×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。ドリフト層１４の厚さは、例えば、５μｍ以上１００μｍ以下である。
ステップＳ１０１では、まず、フォトリソグラフィーとエッチングによるパターニングにより、第１のマスク材を形成する。そして、第１のマスク材をイオン注入マスクとして用いて、ｐ型不純物であるアルミニウムをドリフト層１４にイオン注入する。イオン注入によりｐウェル領域１６が形成される。
ステップＳ１０２では、まず、フォトリソグラフィーとエッチングによるパターニングにより、第２のマスク材を形成する。そして、第２のマスク材をイオン注入マスクとして用いて、ｎ型不純物である窒素をドリフト層１４にイオン注入し、ソース領域１８を形成する。
ステップＳ１０３では、フォトリソグラフィーとエッチングによるパターニングにより、第３のマスク材を形成する。第３のマスク材をイオン注入マスクとして用いて、ｐ型不純物であるアルミニウムをドリフト層１４にイオン注入し、ｐウェルコンタクト領域２０を形成する。
ステップＳ１０４では、炭化珪素層の上に第１の酸化シリコン膜を形成する。第１の酸化シリコン膜は、ゲート絶縁層２８となる。
第１の酸化シリコン膜は、例えば、ＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）、又は、ＰＶＤ法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｅｒ Ｄｅｐｏｓｉｔｉｏｎ）により形成される堆積膜である。第１の酸化シリコン膜の厚さは、例えば、３０ｎｍ以上１００ｎｍ以下である。第１の酸化シリコン膜の厚さは、例えば、４０ｎｍ以上５０ｎｍ以下である。
第１の酸化シリコン膜は、例えば、オルトケイ酸テトラエチル（ＴＥＯＳ）をソースガスとしてＣＶＤ法により形成される酸化シリコン膜である。
ステップＳ１０５では、第１の熱処理が行われる。第１の熱処理は、窒素ガス（Ｎ２）と二酸化炭素ガス（ＣＯ２）とを含む雰囲気で行われる。
第１の熱処理の温度は、１２００℃以上である。第１の熱処理の温度は、例えば、１５００℃以下である。
第１の熱処理の雰囲気の二酸化炭素ガスの分圧は、例えば、１２００℃では、２０％以上９０％以下であることが好ましい。１３００℃では、１０％以上７０％以下であることが好ましい。１４００℃では、１０％以上５０％以下であることが好ましい。１５００℃では、１０％以上３０％以下であることが好ましい。処理温度が高温になるほど、二酸化炭素ガスの分圧は低めに設定することが好ましい。ただし、ＣＯ２が十分に反応するためには、１０％以上が好ましい。第１の熱処理の雰囲気の窒素ガスの分圧は、例えば、１２００℃では、３０％以上８０％以下であることが好ましい。１３００℃以上、１５００℃以下において、３０％以上９０％以下であることが好ましい。より好ましくは、５０％以上８０％以下である。高温ほど、ＣＯ２の分圧を低くすることが好ましいため、窒素の分圧が高めになる。窒素分圧は、窒素を基板と反応させるために、少なくとも３０％以上であることが好ましい。
第１の熱処理の雰囲気の酸素ガス（Ｏ２）、窒素酸化物ガス（ＮＯｘ）、及び、水蒸気（Ｈ２Ｏ）の分圧は０．０１％以下である。通常は、ＳｉＣ／ＳｉＯ２界面の窒素終端には酸素を用いるが、第１の実施形態の半導体装置の製造方法では、二酸化炭素ガス（ＣＯ２）が炭素（Ｃ）を引き抜いてくれるために、酸素が不要である。酸素を使わないので、酸化による基板ダメージが生じないという特徴がある。その結果、ＭＯＳ界面の基板側のホール移動度が高くなる。二酸化炭素ガスを用いない場合、ホール移動度は、例えば、１２０ｃｍ２／Ｖｓである。しかし、二酸化炭素ガスを用いることで、例えば、１．２倍（１４０ｃｍ２／Ｖｓ）から４倍（５００ｃｍ２／Ｖｓ）程度までホール移動度を向上させることができる。電界効果移動度は、ホール移動度の３０％程度に落ち込むことがあるため、ホール移動度としては、１．７５倍（２１０ｃｍ２／Ｖｓ）以上が好ましい。
第１の熱処理により、界面終端領域４０がｐウェル領域１６と第１の酸化シリコン膜との界面に形成される。界面終端領域４０には、第１の結合構造が形成される。第１の熱処理により、ダングリングボンド（ＤＢ）を有するシリコン原子（Ｓｉ）が消滅する。第１の熱処理により、ダングリングボンド（ＤＢ）を有するシリコン原子（Ｓｉ）が、炭化珪素層から放出される。
第１の熱処理は、酸化シリコン膜のデンシファイアニールとしても機能する。第１の熱処理により、酸化シリコン膜が高密度な膜となる。
ステップＳ１０６では、ゲート絶縁層２８上に、ゲート電極３０を形成する。ゲート電極３０は、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンである。
ステップＳ１０７では、ゲート電極３０上に、層間絶縁膜３２が形成される。層間絶縁膜３２は、例えば、酸化シリコン膜である。
ステップＳ１０８で、ソース電極３４が形成される。ソース電極３４は、ソース領域１８、及び、ｐウェルコンタクト領域２０上に形成される。ソース電極３４は、例えば、ニッケル（Ｎｉ）とアルミニウム（Ａｌ）のスパッタにより形成される。
ステップＳ１０９では、ドレイン電極３６が形成される。ドレイン電極３６は、炭化珪素基板１２の裏面側に形成される。ドレイン電極３６は、例えば、ニッケルのスパッタにより形成される。
その後、例えば、アルゴンガス雰囲気で、４００℃以上１０００℃以下の熱処理を行う。この熱処理により、ソース電極３４とドレイン電極３６のコンタクト抵抗が低減する。
以上の製造方法により、図１に示すＭＯＳＦＥＴ１００が形成される。
次に、第１の実施形態の半導体装置の製造方法の作用及び効果について説明する。
炭化珪素を用いてＭＯＳＦＥＴを形成する場合、キャリアの移動度が低下するという問題がある。キャリアの移動度が低下する一つの要因は、炭化珪素層とゲート絶縁層との間の界面準位（ｓｕｒｆａｃｅ ｓｔａｔｅ）であると考えられている。界面準位は、炭化珪素層の表面に存在するダングリングボンドによって生じると考えられる。
第１の実施形態の半導体装置の製造方法は、炭化珪素層とゲート絶縁層２８との間に界面終端領域４０を形成する。界面終端領域４０には、第１の結合構造が形成され、ダングリングボンドが低減されている。したがって、キャリアの移動度の低下が抑制されたＭＯＳＦＥＴが製造される。以下、詳述する。
図６は、比較例の半導体装置の製造方法で製造される半導体装置の界面終端領域の説明図である。図６は、１個の３配位の窒素原子を含む第２の結合構造の説明図である。図６は、ＳｉＣのシリコン面の上面図である。図６は、第２の結合構造の結合状態を示す模式図である。
比較例の半導体装置の界面終端領域は、例えば、一酸化窒素ガス（ＮＯ）を用いた製造方法により形成される。この場合、界面終端領域には主に第２の結合構造が形成される。
第２の結合構造は、図４（ａ）に示すダングリングボンドを有していたシリコン原子に結合していた３個の炭素原子の内の１個の炭素原子を、３配位の窒素原子に置き換えた構造である。残りの２個の炭素原子が、互いにσ結合を持った状態になることで第２の結合構造は安定化する。
第２の結合構造が形成されることで、シリコン原子のダングリングボンドは消滅する。ダングリングボンドを有していたシリコン原子の位置は、シリコン空孔（Ｖｓｉ）となる。
第２の結合構造では、３配位の窒素原子と、結合する２個の炭素原子が隣り合っている。３配位の窒素原子と２個の炭素原子の間には直接の結合はない。
第２の結合構造により、シリコン原子のダングリングボンドは消滅する。しかし、第２の結合構造の中の２個の炭素原子のσ結合によって、それらの炭素原子と結合するＳｉとの間のＳｉ－Ｃ間距離が伸びることになる。その結果、絶縁膜のバンドギャップ内に、エネルギー準位を生成し得ることが、発明者らの第一原理計算により明らかになっている。このエネルギー準位は、ＭＯＳＦＥＴの閾値電圧の変動の要因となり得る。
発明者らの第一原理計算により、炭化珪素層の表面において、第１の結合構造が安定に存在することが明らかになった。第１の結合構造は、ダングリングボンドを有していたシリコン原子に結合していた３個の炭素原子を、それぞれ３配位の窒素原子で置き換えた構造である。したがって、炭化珪素層の表面において、ダングリングボンドが低減される。よって、界面準位が低減し、ＭＯＳＦＥＴ１００のキャリアの移動度の低下が抑制される。また、第２の結合構造のように、絶縁膜のバンドギャップ内に、エネルギー準位が生成しない。
３個の３配位の窒素原子が隣り合う第１の結合構造は、極めて安定性が高いため、ＭＯＳＦＥＴ１００の動作中にも、構造が崩れる可能性が極めて低い。したがって、高い信頼性を有するＭＯＳＦＥＴ１００が実現される。
例えば、一酸化窒素ガス（ＮＯ）による熱処理を用いて、界面終端領域を形成する場合、窒素が炭化珪素層と反応すると同時に、炭化珪素層が酸化されることになる。窒素が炭化珪素層と反応するためには、炭化珪素層の窒化と炭化珪素層の酸化のせめぎ合いの中で、最適解を見つけることが必要となる。熱処理の酸化力が強いと、炭化珪素層の酸化が進行してしまうので、第１の結合構造を安定して形成することが困難となる。
また、界面終端領域を形成する際に、炭化珪素層の酸化が進行すると、酸化により生じた炭素がゲート絶縁層に拡散する。ゲート絶縁層に拡散された、炭素はゲート絶縁層の中に炭素欠陥を形成する。炭素欠陥は、例えば、炭素原子同士の二重結合、３個のシリコン原子が配位した三配位炭素、炭素原子に酸素原子が二重結合した構造である。これらの炭素欠陥は、Ｐｚ軌道に起因するトラップ準位を形成することが、発明者らの第一原理計算により明らかになっている。
トラップ準位を形成する炭素欠陥が存在することで、例えば、ＭＯＳＦＥＴの閾値電圧の変動や、ゲート絶縁層のリーク電流の増大が生じるおそれがある。
第１の実施形態の半導体装置の製造方法では、界面終端領域を形成する際の第１の熱処理を、窒素ガスと二酸化炭素ガスとを含む雰囲気で、１２００℃以上の温度で行う。第１の熱処理により、終端領域４０に第１の結合構造を安定して形成することが可能となる。したがって、キャリアの移動度の低下を抑制されたＭＯＳＦＥＴが実現できる。
二酸化炭素ガスによる酸化は、例えば、一酸化窒素ガス（ＮＯ）による酸化に比べて酸化力が弱い。このため、ダングリングボンドを有するシリコン原子の酸化が選択的に進行すると考えられる。
１２００℃以上の窒素ガスは高い反応性を有する。反応性の高い窒素ガスにより、ダングリングボンドを有するシリコン原子に結合していた炭素原子が選択的に窒素原子に置換されると考えられる。こうして、第１の結合構造が安定して形成される。
第１の熱処理により、炭化珪素層の表面に存在するシリコンのダングリングボンドを有する構造が、エネルギー的に安定な第１の結合構造に変換されると、酸化力の弱い第１の熱処理では、炭化珪素層の表面が進行しにくくなる。したがって、酸化により生じた炭素がゲート絶縁層に拡散することが抑制される。よって、ゲート絶縁層の中の炭素欠陥の形成が抑制され、例えば、ＭＯＳＦＥＴの閾値電圧の変動や、ゲート絶縁層のリーク電流の増大が抑制され、ＭＯＳＦＥＴの信頼性が向上する。
また、第１の熱処理により、ゲート絶縁層の中の炭素欠陥を無害化することが可能である。例えば、ゲート絶縁層の中の炭素欠陥は、窒素ガス及び二酸化炭素ガスとの反応により、３個のシリコン原子が配位した三配位窒素に転換される。これにより、ゲート絶縁層の中のトラップ準位が低減する。よって、例えば、閾値電圧の変動や、ゲート絶縁層のリーク電流の増大が抑制され、ＭＯＳＦＥＴの信頼性が向上する。
界面終端領域の第１の結合構造の形成を促進する観点から、第１の熱処理の温度は１３００℃以上であることが好ましく、１３５０℃以上であることがより好ましい。また、炭化珪素層の表面の過度の酸化を抑制する観点から、第１の熱処理の温度は１５００℃以下であることが好ましく、１４００℃以下であることがより好ましい。
界面終端領域の第１の結合構造の形成を促進する観点から、第１の熱処理の雰囲気の二酸化炭素ガスの分圧は１０％以上であることが好ましい。また、第１の熱処理の雰囲気の窒素ガスの分圧は３０％以上であることが好ましい。
炭化珪素層の表面の過度の酸化を抑制する観点から、第１の熱処理の雰囲気の中の酸素ガス、窒素酸化物ガス、及び、水蒸気の分圧は０．０１％以下であることが好ましく、０．００１％以下であることがより好ましい。
以上、第１の実施形態の半導体装置の製造方法によれば、キャリアの移動度の低下が抑制されたＭＯＳＦＥＴが実現される。また、信頼性の高いＭＯＳＦＥＴが実現される。
（第２の実施形態）
第２の実施形態の半導体装置の製造方法は、第１の熱処理は、１３００℃以上の第１のステップと、第１のステップよりも低温で第１のステップよりも時間の長い第２のステップを有する点で、第１の実施形態の半導体装置の製造方法と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図５に示すステップＳ１０５で、第１の熱処理が行われる。第１の熱処理は、１３００℃以上の第１のステップと、第１のステップよりも低温で第１のステップよりも時間の長い第２のステップを有する。
第１のステップと第２のステップは、いずれも、窒素ガスと二酸化炭素ガスとを含む雰囲気で行われる。
第１のステップの温度は、例えば、１３００℃以上１５００℃以下である。第１のステップの処理時間は、例えば、５分以上２０分以下である。
第２のステップの温度は、例えば、１２００℃以上１２５０℃以下である。第１のステップの処理時間は、例えば、１時間以上３時間以下である。
第１のステップで、主に界面終端領域４０を形成する。第２のステップで、主に、ゲート絶縁層２８中の炭素欠陥を無害化させる。第２のステップを低温で行うことにより、炭化珪素層の表面の過度の酸化が抑制される。
以上、第２の実施形態の半導体装置の製造方法によれば、キャリアの移動度の低下が抑制されたＭＯＳＦＥＴが実現される。また、信頼性の高いＭＯＳＦＥＴが実現される。
（第３の実施形態）
第３の実施形態の半導体装置の製造方法は、第１の熱処理の後に、酸化性雰囲気で、第１の熱処理よりも低い温度の第２の熱処理を行う点で、第１の実施形態の半導体装置の製造方法と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
第１の熱処理の後、ゲート電極３０の形成の前に、第２の熱処理を行う。第２の熱処理は、酸化性雰囲気で、第１の熱処理よりも低い温度で行う。
第２の熱処理は、例えば、酸素分圧が０．１％以上２％以下の雰囲気で行う。第２の熱処理の温度は、例えば、６００℃以上１０００℃以下である。第２の熱処理の温度は、炭化珪素層の表面の過度の酸化を抑制する観点から、８００℃以下であることが好ましい。
第２の熱処理により、例えば、ゲート絶縁層２８の中の存在するダングリングボンドを有するシリコン原子が酸化され無害化される。よって、ＭＯＳＦＥＴの信頼性が向上する。
以上、第３の実施形態の半導体装置の製造方法によれば、キャリアの移動度の低下が抑制されたＭＯＳＦＥＴが実現される。また、信頼性の高いＭＯＳＦＥＴが実現される。
（第４の実施形態）
第４の実施形態の半導体装置の製造方法は、第１の熱処理の後に、第１の酸化シリコン膜の上に第２の酸化シリコン膜を形成する点で、第１の実施形態の半導体装置の製造方法と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
第１の熱処理の後、第１の酸化シリコン膜の上に第２の酸化シリコン膜を形成する。
第２の酸化シリコン膜は、例えば、ＣＶＤ法、又は、ＰＶＤ法により形成される堆積膜である。
第２の酸化シリコン膜の厚さは、例えば、第１の酸化シリコン膜の厚さよりも厚い。第１の酸化シリコン膜と第２の酸化シリコン膜とを合わせた厚さが、例えば、３０ｎｍ以上１００ｎｍ以下である。
例えば、第２の酸化シリコン膜の形成の後に非酸化性雰囲気で、第２の酸化シリコン膜のデンシファイのための熱処理を行うことも可能である。
第１の熱処理の後に、第２の酸化シリコン膜が形成されるため、第２の酸化シリコン膜の中の炭素欠陥の量や窒素の量は低い。よって、ＭＯＳＦＥＴの信頼性が向上する。
以上、第４の実施形態の半導体装置の製造方法によれば、キャリアの移動度の低下が抑制されたＭＯＳＦＥＴが実現される。また、信頼性の高いＭＯＳＦＥＴが実現される。
（第５の実施形態）
第５の実施形態の半導体装置の製造方法は、第１の酸化シリコン膜が熱酸化膜である点で、第１の実施形態の半導体装置の製造方法と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図５のステップＳ１０４では、炭化珪素層の上に酸化シリコン膜を形成する。酸化シリコン膜は、炭化珪素層を熱酸化することにより形成される熱酸化膜である。ゲート絶縁層２８は熱酸化膜で形成される。
熱酸化膜は、堆積膜と比較して高密度で信頼性が高い。よって、信頼性の高いＭＯＳＦＥＴが実現される。
なお、第１の酸化シリコン膜を熱酸化膜とする場合、炭化珪素層の表面がＳｉ面とのオフ角が８度以下の面、又は、炭化珪素層の表面がa面とのオフ角が８度以下の面であることが好ましい。表面がＳｉ面又はa面の場合、熱酸化により炭化珪素層の奥行き方向に、ＭＯＳＦＥＴの特性劣化の一因となる炭素の二重結合が形成されにくいからである。
一方、炭化珪素層の表面がＣ面又はｍ面の場合、熱酸化により炭化珪素層の奥行き方向に、ＭＯＳＦＥＴの特性劣化の一因となる炭素の二重結合が形成されにやすい。したがって、第１の酸化シリコン膜は堆積膜とすることが好ましい。
以上、第５の実施形態の半導体装置の製造方法によれば、キャリアの移動度の低下が抑制されたＭＯＳＦＥＴが実現される。また、信頼性の高いＭＯＳＦＥＴが実現される。
（第６の実施形態）
第６の実施形態の半導体装置の製造方法は、トレンチ内にゲート電極を備えるトレンチゲート型のＭＯＳＦＥＴの製造方法である点で、第１の実施形態と異なっている。また、炭化珪素層のゲート絶縁層に対向する面は、ｍ面とのオフ角が８度以下の面である点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図７は、第６の実施形態の半導体装置の製造方法で製造される半導体装置の模式断面図である。第６の実施形態の半導体装置は、ＭＯＳＦＥＴ２００である。ＭＯＳＦＥＴ２００は、トレンチ内にゲート電極を備えるトレンチゲート型のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ２００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
ＭＯＳＦＥＴ２００は、炭化珪素基板１２、ドリフト層１４（炭化珪素層）、ｐウェル領域１６（炭化珪素層）、ソース領域１８、ｐウェルコンタクト領域２０、ゲート絶縁層２８、ゲート電極３０、層間絶縁膜３２、ソース電極３４、ドレイン電極３６、界面終端領域４０、及び、トレンチ５０を備える。トレンチ５０は、第１の側面５０ａ、第２の側面５０ｂ、底面５０ｃを有する。
炭化珪素基板１２の表面は、シリコン面に対し０度以上８度以下のオフ角を備える。炭化珪素基板１２の表面のオフ方向は、例えば、＜１１－２０＞方向である。
トレンチ５０は、ソース領域１８、及び、ｐウェル領域１６を貫通し、ドリフト層１４に達する。トレンチ５０の底面５０ｃは、ドリフト層１４に位置する。
トレンチ５０の中に、ゲート絶縁層２８及びゲート電極３０が設けられる。
トレンチ５０の第１の側面５０ａ、及び、第２の側面５０ｂは、ｍ面に対し０度以上８度以下傾斜した面である。トレンチ５０の第１の側面５０ａ、及び、第２の側面５０ｂは、ｍ面に対し０度以上８度以下のオフ角を備える。
トレンチ５０の第１の側面５０ａ、及び、第２の側面５０ｂは、ゲート絶縁層２８に対向する。ゲート絶縁層２８は、例えば、第１の側面５０ａ、及び、第２の側面５０ｂに接する。第１の側面５０ａ、及び、第２の側面５０ｂとｍ面とのオフ角は、０度以上８度以下である。ゲート絶縁層２８と、対向するｐウェル領域１６の面は、ｍ面とのオフ角が、０度以上８度以下の面である。
図８は、第６の実施形態の半導体装置の製造方法で製造される半導体装置の炭化珪素層の表面の説明図である。図８は、ＭＯＳＦＥＴ２００のゲート絶縁層２８と、対向するｐウェル領域１６の面の拡大模式図である。言い換えれば、トレンチ５０の第１の側面５０ａ、又は、第２の側面５０ｂの拡大模式図である。
トレンチ５０の第１の側面５０ａ、及び、第２の側面５０ｂは、ｍ面に対し０度以上８度以下のオフ角を備える面である。ｍ面を拡大すると、図９に示すように、表面にシリコンファセットとカーボンファセットが交互に繰り返す配置となっている。
シリコンファセットの表面は、シリコン面と同様の構造を有する。カーボンファセットの表面は、カーボン面と同様の構造を有する。
ＭＯＳＦＥＴ２００の界面終端領域４０は、シリコンファセットを含む領域では、第１の実施形態同様、第１の結合構造を有する。すなわち、シリコンファセットを含む領域では、３個の第１のシリコン原子と結合する３配位の第１の窒素原子が含まれる。
図９は、第６の実施形態の半導体装置の製造方法で製造される半導体装置の界面終端領域の説明図である。図９は、第６の実施形態のＭＯＳＦＥＴ２００のカーボンファセットを含む界面終端領域４０の説明図である。
図９（ａ）は、カーボンのダングリングボンドの説明図である。図９（ｂ）は、窒素原子による界面終端構造の説明図である。図９は、ＳｉＣのｍ面のカーボンファセットの上面図である。最表面には、炭素原子（Ｃ）が配列し、その奥に、シリコン原子（Ｓｉ）が配列している。
図９（ａ）に示すように、例えば、１個の炭素原子（Ｃ）がダングリングボンド（ＤＢ）を有する。その他の炭素原子（Ｃ）は、例えば、図示しない酸化シリコン中のシリコン原子と結合している。
第６の実施形態の界面終端領域４０には、図９（ｂ）で示す界面終端構造が含まれる。ダングリングボンド（ＤＢ）を有する炭素原子（Ｃ）が３配位の窒素原子（Ｎ）で置換された構造である。この窒素原子（Ｎ）は、第２の窒素原子の一例である。第２の窒素原子は３配位であり、３個の第２のシリコン原子と結合する。図９（ｂ）で示す界面終端構造により、炭素原子（Ｃ）のダングリングボンドは消滅する。
例えば、第１の実施形態の半導体装置の製造方法で、炭化珪素層の上に第１の酸化シリコン膜を形成する前に、炭化珪素層にトレンチ５０を形成することで、ＭＯＳＦＥＴ２００を製造することが可能である。
第１の実施形態の半導体装置の製造方法と同様の第１の熱処理により、界面終端領域４０が形成される。第１の熱処理により、界面終端領域４０に、図９（ｂ）で示す界面終端構造が安定して形成される。
ＭＯＳＦＥＴ２００のキャリアの移動度の低下を抑制する観点から、炭化珪素層のゲート絶縁層２８に対向する面は、ｍ面とのオフ角は４度以下の面であることが好ましく、２度以下の面であることがより好ましい。
以上、第６の実施形態によれば、キャリアの移動度の低下が抑制されたＭＯＳＦＥＴが実現される。また、信頼性の高いＭＯＳＦＥＴが実現される。また、トレンチゲート型であるため、チップの単位面積あたりのチャネル密度が高くなり、オン抵抗が低減する。
以上、第１ないし第６の実施形態では、炭化珪素の結晶構造として４Ｈ－ＳｉＣの場合を例に説明したが、本発明は６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣなど、その他の結晶構造の炭化珪素に適用することも可能である。
また、第１ないし第６の実施形態では、炭化珪素のシリコン面、又は、ｍ面にゲート絶縁層２８を設ける場合を例に説明したが、炭化珪素のその他の面、例えば、カーボン面、ａ面、（０－３３－８）面などにゲート絶縁層２８を設ける場合にも本発明を適用することは可能である。
また、絶縁膜／炭化珪素層の界面の電荷トラップを無くすことができるので、終端領域でのパッシベーション絶縁膜／炭化珪素層の界面の電荷トラップを無くすための処理に、本発明を用いることも可能である。
また、ｎチャネル型のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）にも本発明を適用することは可能である。
また、ｎチャネル型に限らず、ｐチャネル型のＭＯＳＦＥＴ又はＩＧＢＴにも本発明を適用することは可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１６ ｐウェル領域（炭化珪素層）
２８ ゲート絶縁層（第１の酸化シリコン膜）
３０ ゲート電極
１００ ＭＯＳＦＥＴ（半導体装置）
２００ ＭＯＳＦＥＴ（半導体装置）

Claims (12)

  1. 炭化珪素層の表面に第１の酸化シリコン膜を形成し、
    窒素ガスと二酸化炭素ガスとを含む雰囲気で、１２００℃以上の第１の熱処理を行い、
    前記雰囲気の二酸化炭素ガスの分圧は１０％以上である半導体装置の製造方法。
  2. 前記第１の熱処理は１５００℃以下である請求項1記載の半導体装置の製造方法。
  3. 炭化珪素層の表面に第１の酸化シリコン膜を形成し、
    窒素ガスと二酸化炭素ガスとを含む雰囲気で、１２００℃以上の第１の熱処理を行い、
    前記雰囲気の窒素ガスの分圧は３０％以上である半導体装置の製造方法。
  4. 炭化珪素層の表面に第１の酸化シリコン膜を形成し、
    窒素ガスと二酸化炭素ガスとを含む雰囲気で、１２００℃以上の第１の熱処理を行い、
    前記雰囲気の酸素ガス、窒素酸化物ガス、及び、水蒸気の分圧は０．０１％以下である半導体装置の製造方法。
  5. 前記第１の熱処理の後に、前記第１の酸化シリコン膜の上にゲート電極を形成する請求項１ないし請求項４いずれか一項記載の半導体装置の製造方法。
  6. 前記第１の酸化シリコン膜の厚さは３０ｎｍ以上１００ｎｍ以下である請求項１ないし請求項５いずれか一項記載の半導体装置の製造方法。
  7. 炭化珪素層の表面に第１の酸化シリコン膜を形成し、
    窒素ガスと二酸化炭素ガスとを含む雰囲気で、１２００℃以上の第１の熱処理を行い、
    前記第１の熱処理は、１３００℃以上の第１のステップと、前記第１のステップよりも低温で前記第１のステップよりも時間の長い第２のステップを有する半導体装置の製造方法。
  8. 炭化珪素層の表面に第１の酸化シリコン膜を形成し、
    窒素ガスと二酸化炭素ガスとを含む雰囲気で、１２００℃以上の第１の熱処理を行い、
    前記第１の熱処理の後に、酸化性雰囲気で、前記第１の熱処理よりも低い温度の第２の熱処理を行う半導体装置の製造方法。
  9. 前記第２の熱処理は、６００℃以上１０００℃以下である請求項８記載の半導体装置の製造方法。
  10. 前記第１の熱処理の後に、前記第１の酸化シリコン膜の上に第２の酸化シリコン膜を形成する請求項１ないし請求項９いずれか一項記載の半導体装置の製造方法。
  11. 前記表面がＳｉ面とのオフ角が８度以下の面、又は、前記表面がa面とのオフ角が８度以下の面であり、
    前記第１の酸化シリコン膜が熱酸化膜である請求項１ないし請求項１０いずれか一項記載の半導体装置の製造方法。
  12. 前記表面がＣ面とのオフ角が８度以下の面、又は、前記表面がｍ面とのオフ角が８度以下の面であり、
    前記第１の酸化シリコン膜が堆積膜である請求項１ないし請求項１０いずれか一項記載の半導体装置の製造方法。
JP2019168776A 2019-09-17 2019-09-17 半導体装置の製造方法 Active JP7242488B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019168776A JP7242488B2 (ja) 2019-09-17 2019-09-17 半導体装置の製造方法
US16/790,817 US11329134B2 (en) 2019-09-17 2020-02-14 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019168776A JP7242488B2 (ja) 2019-09-17 2019-09-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021048198A JP2021048198A (ja) 2021-03-25
JP7242488B2 true JP7242488B2 (ja) 2023-03-20

Family

ID=74868283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019168776A Active JP7242488B2 (ja) 2019-09-17 2019-09-17 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11329134B2 (ja)
JP (1) JP7242488B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7304577B2 (ja) * 2019-11-27 2023-07-07 国立大学法人大阪大学 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
US11764270B2 (en) 2020-03-19 2023-09-19 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
US11239079B2 (en) 2020-03-19 2022-02-01 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP2022144216A (ja) * 2021-03-18 2022-10-03 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
KR102321229B1 (ko) * 2021-03-30 2021-11-03 주식회사 쎄닉 탄화규소 웨이퍼 및 이를 적용한 반도체 소자
JP7500525B2 (ja) 2021-09-16 2024-06-17 株式会社東芝 半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146580A (ja) 2010-01-15 2011-07-28 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2012114210A (ja) 2010-11-24 2012-06-14 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
JP2014154667A (ja) 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 半導体装置
JP2015060905A (ja) 2013-09-18 2015-03-30 株式会社東芝 半導体装置及びその製造方法
JP2015177073A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
JP2019040993A (ja) 2017-08-25 2019-03-14 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5524103B2 (ja) 2011-02-07 2014-06-18 株式会社東芝 半導体装置
DE112015000244T5 (de) * 2014-07-23 2016-09-08 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP6757928B2 (ja) 2015-09-07 2020-09-23 国立大学法人大阪大学 半導体装置の製造方法及びこれに用いる半導体製造装置
DE102016112877B4 (de) 2015-09-07 2021-07-15 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung und für das Verfahren verwendete Halbleiterherstellungsvorrichtung
JP2017168688A (ja) 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2018186140A (ja) 2017-04-24 2018-11-22 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR102650216B1 (ko) * 2018-03-09 2024-03-21 삼성전자주식회사 산화물층의 형성 방법 및 반도체 소자의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146580A (ja) 2010-01-15 2011-07-28 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2012114210A (ja) 2010-11-24 2012-06-14 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
JP2014154667A (ja) 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 半導体装置
JP2015060905A (ja) 2013-09-18 2015-03-30 株式会社東芝 半導体装置及びその製造方法
JP2015177073A (ja) 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
JP2019040993A (ja) 2017-08-25 2019-03-14 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Also Published As

Publication number Publication date
US11329134B2 (en) 2022-05-10
US20210083062A1 (en) 2021-03-18
JP2021048198A (ja) 2021-03-25

Similar Documents

Publication Publication Date Title
JP7242488B2 (ja) 半導体装置の製造方法
US7538352B2 (en) Semiconductor device and power converter, driving inverter, general-purpose inverter and high-power high-frequency communication device using same
US9755064B2 (en) Semiconductor device and method for manufacturing the same
JP5638558B2 (ja) 半導体装置及びその製造方法
JP7326227B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US11295951B2 (en) Wide band gap semiconductor device and method for forming a wide band gap semiconductor device
JP6189261B2 (ja) 半導体装置およびその製造方法
JP2011165941A (ja) 半導体装置および半導体装置の製造方法
JP2015061069A (ja) 半導体装置およびその製造方法
JP7346368B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20060108589A1 (en) Semiconductor device
US11848211B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP4957005B2 (ja) 炭化珪素半導体素子の製造方法
JPWO2013145023A1 (ja) 電界効果型炭化珪素トランジスタ
JP2020047668A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6041311B2 (ja) 炭化珪素半導体装置の製造方法
US20230197790A1 (en) Method for manufacturing semiconductor device, semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP6367434B2 (ja) 半導体装置およびその製造方法
JP6582537B2 (ja) 半導体装置および半導体装置の製造方法
JP7500525B2 (ja) 半導体装置の製造方法
US20240087897A1 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP5997746B2 (ja) 半導体装置
JP2017168603A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230308

R151 Written notification of patent or utility model registration

Ref document number: 7242488

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151