JP6757928B2 - 半導体装置の製造方法及びこれに用いる半導体製造装置 - Google Patents
半導体装置の製造方法及びこれに用いる半導体製造装置 Download PDFInfo
- Publication number
- JP6757928B2 JP6757928B2 JP2016040129A JP2016040129A JP6757928B2 JP 6757928 B2 JP6757928 B2 JP 6757928B2 JP 2016040129 A JP2016040129 A JP 2016040129A JP 2016040129 A JP2016040129 A JP 2016040129A JP 6757928 B2 JP6757928 B2 JP 6757928B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- treated
- temperature
- oxide film
- sic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明の第1の実施形態に係る半導体製造装置は、図1に示すように、SiCからなる被処理基体100を収納する略円筒形の石英からなる反応管101と、反応管101の周囲に設けられた加熱手段102と、反応管101内に配置され、被処理基体100を複数枚保持可能なサセプタ103とを備える酸化炉である。SiCからなる被処理基体100は、SiC基板の単層構造や、最上面がSiC層である多層構造を有する。サセプタ103はSiCを含む材料からなることが好ましい。加熱手段102としては、例えば赤外線ランプ等が使用可能である。
次に、図1に示した本発明の第1の実施形態に係る半導体製造装置を用いた酸化膜形成工程の一例を図1〜図3を参照しながら説明する。酸化膜形成工程は、図2のフローチャートに示すように、ステップS10の昇温プロセス、ステップS11の酸化プロセス、ステップS12の雰囲気置換プロセス、ステップS13の降温プロセスを含む。
次に、本発明の第1の実施形態に係るSiC半導体装置の製造方法の一例として、図4に示すMOSキャパシタを製造する場合を説明する。図4に示すMOSキャパシタは、n+型のSiC基板1と、SiC基板1上に配置されたn型のSiC層2と、SiC層2上に配置されたキャパシタ絶縁膜(SiO2膜)3と、キャパシタ絶縁膜3上に配置された電極4と、SiC基板1の裏面に配置された電極5とを備える。SiC基板1とSiC層2とで本発明の第1の実施形態に係る被処理基体(1,2)を構成している。また、SiC層2、キャパシタ絶縁膜(SiO2膜)3及び電極4によりキャパシタが構成される。
第1の実施例として、図4に示したMOSキャパシタを作製した。MOSキャパシタのキャパシタ絶縁膜の形成工程においては、図2及び図3(a)に示した酸化膜形成工程を実施した。ステップS11の酸化プロセスにおいては、大気圧の乾燥酸素雰囲気中にて、図5(a)と同様なSiC基板1とSiC層2とからなる被処理基体(1,2)を1400℃で酸化し、SiC層2の表面に厚さ30nmのキャパシタ酸化膜3を形成した。ステップS12の雰囲気置換プロセスにおいて、1400℃にて真空ポンプ110を用いて反応管101内の酸化剤の除去を行い、酸化剤(酸素)の分圧を10Pa以下とした。その後、Arを反応管101内に導入し、反応管101内の圧力を大気圧とした。ステップS13の降温プロセスにおいて、キャパシタ酸化膜3が形成された被処理基体(1,2)をAr雰囲気中で800℃以下まで降温させた後、キャパシタ酸化膜3が形成された被処理基体(1,2)を反応管101内から取り出した。
次に、第2の実施例として、第1の実施例と同様のMOSキャパシタを、酸化プロセス時の温度を変えて複数作製した。酸化プロセスでは、大気圧の乾燥酸素雰囲気中にて1150℃、1200℃、1250℃、1300℃、1450℃、1600℃で酸化し、SiC層上に厚さ30nmのキャパシタ酸化膜を形成し、それぞれ第2の実施例A〜Fとした。
本発明の第1の実施形態の第1の変形例として、酸化膜形成工程の変形例を説明する。本発明の第1の実施形態の第1の変形例に係る酸化膜形成工程は、図8に示すように、ステップS20の昇温プロセス、ステップS21の酸化プロセス、ステップS22のPOAプロセス、ステップS23の雰囲気置換プロセス、ステップS24の降温プロセスを含む。即ち、ステップS21の酸化プロセスと、ステップS23の雰囲気置換プロセスの間に、ステップS22のPOAプロセスが追加されている点が、図2に示した本発明の第1の実施形態に係る酸化膜形成工程の手順と異なる。
本発明の第1の実施形態の第2の変形例に係る半導体装置の製造方法として、図10に示す横型のMOSFETの製造方法を説明する。本発明の第1の実施形態の第2の変形例に係る半導体装置は、図10に示すように、p+型のSiC基板6と、SiC基板6上に配置されたp型のエピタキシャル層7とを備える。エピタキシャル層7の上部には、ドレイン領域12、ソース領域13及びグラウンド領域(コンタクト領域)14が形成されている。ドレイン領域12、ソース領域13及びグラウンド領域14上にはSiCと金属との反応層20a,20bが形成され、反応層20a,20b上には電極21a,21bが形成されている。SiC基板6の裏面には電極22が配置されている。エピタキシャル層7上にはSiO2膜からなるゲート絶縁膜17を介してゲート電極18が配置され、ゲート電極18上には電極21cが配置されている。
本発明の第1の実施形態の第3の変形例に係る半導体装置として、オン状態のときにSiCエピタキシャル基板の表面近傍にチャネルを形成する縦型のMOSFETを説明する。本発明の第1の実施形態の第3の変形例に係る半導体装置は、図15に示すように、n+型のSiC基板23と、SiC基板23上に配置されたSiC基板23よりも低不純物密度のn型のエピタキシャル層24とを備える。
本発明の第2の実施形態に係る半導体製造装置は、図19に示すように、SiCを材料とする被処理基体(半導体基体)200を収納する反応管201と、反応管201の周囲に配置された加熱手段202と、反応管201内に配置されたサセプタ203とを備える酸化炉である。図19において、z軸は重力加速度の方向であり、下側はz軸の正の方向であり、上側はz軸の負の方向である。
次に、図19に示した本発明の第2の実施形態に係る半導体製造装置を用いた酸化膜形成工程の一例を図19〜図22を参照しながら説明する。図21は、本発明の第2の実施形態に係る酸化膜生成工程のフローチャートであり、図22は、本発明の第2の実施形態に係る酸化膜生成工程の温度変化を表すタイミングチャートである。酸化膜形成工程は、図21のフローチャートに示すように、ステップS31の昇温プロセス、ステップS32の酸化プロセス、ステップS33の冷却プロセスを含む。
本発明の第2の実施形態に係る酸化膜の界面準位密度の測定のため、実施例として、図23に示すMOSキャパシタのキャパシタ絶縁膜43を、図21に示すフローチャートを実施することで、被処理基体200上の酸化膜として形成した。
本発明の第2の実施形態の第1の変形例に係る酸化炉は、図26に示すように、ワイヤ204の下側に複数の保持具205a,205bを有し、複数の被処理基体200a,200bを収容している点が、図19に示した本発明の第2の実施形態に係る酸化炉の構造と異なる。図26では、複数の保持具205a,205b及び複数の被処理基体200a,200bのそれぞれが2つの場合を例示するが、保持具及び被処理基体の数は特に限定されない。
本発明の第2の実施形態では、被処理基体200を急速に冷却する方法として、液体槽212の中に、被処理基体200を投入する方法を例示したが、被処理基体200を急速に冷却する方法はこれに限定されない。即ち、酸化膜の形成終了から表面の酸化が停止する温度まで降温する間に、酸化膜を0.1nm以下成長させるように、処理基体100を急速に冷却可能な方法であればよい。
上記のように、本発明は第1及び第2の実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
2,7,24,42…エピタキシャル層
3,43…キャパシタ絶縁膜
4,5,22,44、45…電極
8,10…マスク
9…燐イオン
11…アルミニウムイオン
12…ドレイン領域
13,28a,28b…ソース領域
14…グラウンド領域
15…フィールド酸化膜
16…アクティブ領域
17,31…ゲート絶縁膜
18,32…ゲート電極
19a,19b…コンタクトメタル
20a,20b…反応層
21a〜21c…パッド電極
25a,25b…p型領域
26…SiC層
27…n型領域
29a,29b…コンタクト領域
30a,30b…ソース電極
33…ドレイン電極
71…フォトレジスト膜
72…層間絶縁膜
100,200,200a,200b…被処理基体
101,201…反応管
102,202…加熱手段
103,203,203a,203b…サセプタ
105,106,206…ガス供給管
107,108,207…ガスバルブ
109…排気管
110…真空ポンプ
111…酸化剤濃度計
112…温度測定手段
113…不活性ガス供給源
114,208…酸化剤供給源
120,211…制御部
204,204a,204b…ワイヤ
205,205a,205b…保持具
210…開き蓋
212…液体槽
213…冷却ガス供給管
214…冷却ガス供給源
Claims (5)
- 炭化珪素を材料とする被処理基体を保持具により保持した状態で、前記被処理基体の表面に酸化剤を含むガスを供給することにより、前記被処理基体の表面を熱酸化してシリコン酸化膜を形成する工程と、
前記シリコン酸化膜を形成する工程の後、前記保持具から前記被処理基体を分離して、前記被処理基体を水銀、ガリウム、インジウム又はスズのいずれか1つからなる液体金属又は水のいずれかが注入された液体槽に投入することにより、前記被処理基体の温度を、前記被処理基体の表面の酸化が停止する温度まで、前記シリコン酸化膜の形成終了から2秒以内に降温させる工程
とを含むことを特徴とする半導体装置の製造方法。 - 前記被処理基体の温度を降温させる間に、前記シリコン酸化膜を0.1nm以下成長させることを特徴とする請求項1に記載の半導体装置の製造方法。
- 炭化珪素を材料とする被処理基体を収納する反応管と、
前記反応管内に酸化剤を含むガスを供給するガス供給管と、
前記反応管の外側に配置され、水銀、ガリウム、インジウム又はスズのいずれか1つからなる液体金属又は水のいずれかが注入された液体槽と、
を備え、
前記ガスを供給することにより、前記被処理基体の表面を熱酸化してシリコン酸化膜を形成し、前記シリコン酸化膜を形成後、前記被処理基体を前記液体槽に投入することにより前記被処理基体の温度を、前記被処理基体の表面の酸化が停止する温度まで、前記シリコン酸化膜の形成終了から2秒以内に降温させることを特徴とする半導体製造装置。 - 前記被処理基体の温度を降温させる間に、前記シリコン酸化膜を0.1nm以下成長させることを特徴とする請求項3に記載の半導体製造装置。
- 前記反応管内に配置され、前記被処理基体に接合され、前記被処理基体の温度を測定可能なワイヤと、
前記反応管内に配置され、前記熱酸化してシリコン酸化膜を形成するときに前記被処理基体を保持し、前記降温するときに前記被処理基体と分離する保持具
とを更に備えることを特徴とする請求項3に記載の半導体製造装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102016112877.5A DE102016112877B4 (de) | 2015-09-07 | 2016-07-13 | Verfahren zum Herstellen einer Halbleitervorrichtung und für das Verfahren verwendete Halbleiterherstellungsvorrichtung |
US15/221,153 US10755920B2 (en) | 2015-09-07 | 2016-07-27 | Method for manufacturing semiconductor device and semiconductor manufacturing apparatus used for the method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015175999 | 2015-09-07 | ||
JP2015175999 | 2015-09-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017055098A JP2017055098A (ja) | 2017-03-16 |
JP6757928B2 true JP6757928B2 (ja) | 2020-09-23 |
Family
ID=58317442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016040129A Active JP6757928B2 (ja) | 2015-09-07 | 2016-03-02 | 半導体装置の製造方法及びこれに用いる半導体製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6757928B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018107966B4 (de) * | 2018-04-04 | 2022-02-17 | Infineon Technologies Ag | Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements |
JP7242488B2 (ja) | 2019-09-17 | 2023-03-20 | 株式会社東芝 | 半導体装置の製造方法 |
US11764270B2 (en) | 2020-03-19 | 2023-09-19 | Kabushiki Kaisha Toshiba | Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator |
CN115295407B (zh) * | 2022-09-29 | 2023-07-07 | 浙江大学杭州国际科创中心 | 一种SiC功率器件的栅氧结构制备方法和栅氧结构 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55128824A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Method of diffusing heavy metal into semiconductor |
JP3151022B2 (ja) * | 1991-10-28 | 2001-04-03 | 東京エレクトロン株式会社 | 熱処理装置 |
JP3190079B2 (ja) * | 1991-11-05 | 2001-07-16 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
JP3551909B2 (ja) * | 1999-11-18 | 2004-08-11 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
CA2421003C (en) * | 2000-10-03 | 2012-06-26 | Cree, Inc. | Method of fabricating an oxide layer on a silicon carbide layer utilizing n2o |
JP2003031571A (ja) * | 2001-07-12 | 2003-01-31 | Nissan Motor Co Ltd | 炭化珪素半導体の酸化膜の形成方法 |
JP5920684B2 (ja) * | 2010-02-10 | 2016-05-18 | 株式会社東芝 | 半導体装置 |
JP5360011B2 (ja) * | 2010-07-30 | 2013-12-04 | 日産自動車株式会社 | 炭化珪素半導体装置の製造方法 |
JP2013157539A (ja) * | 2012-01-31 | 2013-08-15 | National Institute Of Advanced Industrial & Technology | 炭化ケイ素半導体装置の製造方法 |
-
2016
- 2016-03-02 JP JP2016040129A patent/JP6757928B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017055098A (ja) | 2017-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3811624B2 (ja) | 半導体装置 | |
US9893153B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5541224B2 (ja) | 炭化珪素半導体装置の製造方法 | |
US7811874B2 (en) | Method for manufacturing silicon carbide semiconductor device, and silicon carbide semiconductor device | |
JPWO2007086196A1 (ja) | 炭化珪素半導体装置の製造方法 | |
US8564017B2 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
JP6757928B2 (ja) | 半導体装置の製造方法及びこれに用いる半導体製造装置 | |
US10755920B2 (en) | Method for manufacturing semiconductor device and semiconductor manufacturing apparatus used for the method | |
JPWO2003047000A1 (ja) | 半導体装置及びその製造方法 | |
JP2009509338A (ja) | 大きな反転層移動度を有するSiCMOSFETの形成方法 | |
JP2006210818A (ja) | 半導体素子およびその製造方法 | |
US8877656B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2008117878A (ja) | 半導体装置の製造方法 | |
JP2011091186A (ja) | 炭化珪素半導体装置の製造方法 | |
TW201535525A (zh) | 半導體裝置之製造方法 | |
JP2009266871A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4549167B2 (ja) | 炭化珪素半導体装置の製造方法 | |
US8524585B2 (en) | Method of manufacturing semiconductor device | |
TW201203385A (en) | Silicon carbide semiconductor device manufacturing method | |
JP6279095B2 (ja) | 炭化珪素半導体装置 | |
US20120231618A1 (en) | Method of manufacturing semiconductor device | |
JP6162388B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2016201500A (ja) | 炭化ケイ素mos型半導体装置およびその製造方法 | |
TW201234599A (en) | Method for manufacturing semiconductor device | |
JPWO2016114055A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160309 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20181026 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20190509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20190509 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190910 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191105 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200626 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20200706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200728 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6757928 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |