JP2008117878A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008117878A
JP2008117878A JP2006298497A JP2006298497A JP2008117878A JP 2008117878 A JP2008117878 A JP 2008117878A JP 2006298497 A JP2006298497 A JP 2006298497A JP 2006298497 A JP2006298497 A JP 2006298497A JP 2008117878 A JP2008117878 A JP 2008117878A
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating film
gate insulating
manufacturing
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006298497A
Other languages
English (en)
Inventor
Keiko Fujihira
景子 藤平
Kenichi Otsuka
健一 大塚
Narihisa Miura
成久 三浦
Naoki Yuya
直毅 油谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006298497A priority Critical patent/JP2008117878A/ja
Publication of JP2008117878A publication Critical patent/JP2008117878A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】ゲート絶縁膜の信頼性を向上させることができる半導体装置の製造方法を提供する。
【解決手段】半導体装置本体20に、NOもしくはN2Oを含んだガス雰囲気でドリフト層10表面に窒化処理を行った後、化学的もしくは物理的気相成長法によって、ドリフト層10表面にゲート絶縁膜5を堆積する。その後、ゲート絶縁膜5を堆積された半導体装置本体20に、不活性ガス雰囲気において1100℃以下の温度で熱処理を実施する。
【選択図】図1

Description

本発明は、半導体装置の製造方法に関し、特に、炭化珪素半導体装置においてゲート絶縁膜の信頼性を向上させるための技術に関する。
炭化珪素(SiC)はパワーデバイスの材料として優れた物性値を有する。SiCを用いたパワーデバイスとして実現を期待されているのが、高耐圧・低損失の高出力絶縁ゲート型電界効果型トランジスタ(MOSFET)である。SiC−MOSFETのゲート絶縁膜には、二酸化珪素(SiO2)膜を用いることができる。SiC上のSiO2膜は、熱酸化法あるいは化学気相堆積(CVD)法などの方法によって形成できる。従来、二酸化珪素/炭化珪素のいわゆるMOS界面には多数の界面準位(トラップ)が存在するため、チャネルコンダクタンス(チャネル移動度μch)が非常に低くなる結果、素子のオン抵抗が大きくなって、オン動作時の損失が増大してしまう不具合があった。
そこで、例えば特許文献1のように、熱酸化後に一酸化二窒素ガス(N2O)を用いた高温熱処理(窒化処理)を行う、または上記窒化処理により酸化膜を形成する方法が報告されている。また、例えば特許文献2のように、蓄積型MOSFETで、酸化−窒化−酸化により形成したONO膜をゲート絶縁膜として用いる方法が報告されている。また、例えば特許文献3では、酸化窒素(NO)もしくはN2O雰囲気中で形成した酸窒化膜を水素雰囲気中で熱処理する方法が報告されている。また、例えば特許文献4のように、堆積SiO2膜を1100℃以上の高温で熱処理を行う方法が報告されている。
特表2004−511101号公報 特表2004−519842号公報 特表2004−532522号公報 特許第3372528号公報
パワーMOSデバイスでは、ゲート絶縁膜の信頼性は重要な課題であるが、従来の半導体製造装置の製造方法において製造されるSiC上SiO2膜の寿命は比較的に短いので、ゲート絶縁膜の信頼性を向上させる必要がある。
この発明は、上記のような問題点を解決するためになされたものであり、ゲート絶縁膜の信頼性を向上させることができる半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、炭化珪素からなる基板上に炭化珪素からなるドリフト層を形成する工程と、前記ドリフト層上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上にゲート電極を形成する工程とを少なくとも備え、前記ゲート絶縁膜形成工程は、一酸化窒素もしくは一酸化二窒素を含んだガス雰囲気で前記ドリフト層表面に窒化処理を行う窒化処理工程と、前記窒化処理工程に引き続き、化学的もしくは物理的気相成長法により前記ドリフト層表面に成膜を行う成膜工程と、前記成膜工程に引き続き、不活性ガス雰囲気で熱処理を行う熱処理工程とを有する。
本発明に係る半導体装置の製造方法においては、ゲート絶縁膜形成工程は、窒化処理工程と気相成長法による成膜工程と不活性ガス雰囲気での熱処理工程とを有するので、ゲート絶縁膜の信頼性を向上させた半導体装置を製造できる。
<実施の形態1>
図1は、本発明の実施の形態1に係る半導体装置の製造方法によって製造される炭化珪素半導体装置を示す断面図である。図1においては、炭化珪素半導体装置の一例として、炭化珪素MOSFETの断面構造が示されている。また、図2〜8には、本発明の実施の形態1に係る半導体装置の製造方法(具体的には炭化珪素MOSFETの製造方法)が示されている。
図1においては、第1導電型の基板1上(表面側)には、第1導電型の炭化珪素からなるドリフト層本体2、第2導電型のベース領域3、および第1導電型のソース領域4がこの順に配置されている。ドリフト層本体2、ベース領域3、およびソース領域4は、ドリフト層10を構成している。ベース領域3およびソース領域4は、ドリフト層10中で所定の間隔に離間して、一対が配置されている。基板1とドリフト層10とは、半導体装置本体20を構成している。
一対のソース領域4上には、それぞれ一対のソース電極7が配置されている。一対のソース領域4間においては、ドリフト層本体2、ベース領域3、およびソース領域に接するようなゲート絶縁膜5が、配置されている。ゲート絶縁膜5上には、ゲート電極6が設けられている。また、基板1裏面側には、ドレイン電極8が配置されている。
次に、図2〜8を参照して、図1の炭化珪素半導体装置の製造方法を説明する。
先ず、図2を参照して、エピタキシャル結晶成長法により、基板1上に、第1導電型の炭化珪素からなるドリフト層10を形成する。その厚さは5〜50μmあればよく、不純物濃度としては、1×1015〜1×1018cm-3あればよい。こうすることで、数100V〜3kV以上の耐圧を持つ縦型の高耐圧MOSFETが実現できる。基板1としては、例えば、n型炭化珪素基板が好適であり、その面方位は(0001)面、(000−1)面、(11−20)面などが挙げられる。さらに、その炭化珪素基板のポリタイプとしては、4Hや6H、3Cを用いることが出来る。
次に、図3を参照して、エピタキシャル結晶成長後、ドリフト層10中で所定の間隔に離間した部位に、写真製版技術を用いてレジストや二酸化珪素、窒化珪素などによりマスクを形成し、不純物をイオン注入して、一対の第2導電型のベース領域3を形成する(ドリフト層10のうちベース領域3を形成されない領域がドリフト層本体2となる)。図3においては、マスク除去後の素子断面が示されている。ベース領域3中で第2導電型となる不純物としては、nチャネルMOSFETの場合、例えばボロン(B)あるいはアルミニウム(Al)が、pチャネルMOSFETの場合、例えばリン(P)や窒素(N)が挙げられる。ベース領域3の深さは、ドリフト層10の厚さを超えないようにし、その深さは例えば0.5〜3μmぐらいあればよい。また、ベース領域3中の第2導電型の不純物濃度はドリフト層10中の第1導電型の不純物濃度を超えるようにし、例えば1×1017〜1×1019cm-3あればよい。
次に、図4を参照して、上記各ベース領域3中に、同様に写真製版技術を用いてマスクを形成し、不純物をイオン注入して、第1導電型のソース領域4を形成する。図4においては、マスク除去後の素子断面が示されている。ソース領域4中で第1導電型となる不純物としては、nチャネルMOSFETの場合、例えばリン(P)あるいは窒素(N)が、pチャネルMOSFETの場合、例えばボロン(B)あるいはアルミニウム(Al)が挙げられる。ソース領域4の深さはベース領域3の深さを超えないようにする。また、ソース領域4中の第1導電型の不純物濃度は、例えば1×1018〜1×1021cm-3あればよい。これにより、基板1の上層にベース領域3およびソース領域4形成後のドリフト層10を形成されてなる半導体装置本体20が形成される。
次に、熱処理装置によって半導体装置本体20を例えば1300〜1900℃の高温で例えば30秒〜1時間程度熱処理すると、注入イオンが電気的に活性化される。
次に、図5を参照して、半導体装置本体20において、NO(一酸化窒素)もしくはN2O(一酸化二窒素)を含んだガス雰囲気でドリフト層10表面に窒化処理を行った後、化学的もしくは物理的気相成長法によって、ドリフト層10表面にゲート絶縁膜5を堆積する。その後、ゲート絶縁膜5を堆積された半導体装置本体20に、不活性ガス雰囲気において1100℃以下の温度で熱処理を実施する。かかる一連のゲート絶縁膜形成工程は本発明における特徴的な工程なので後に詳述する。
次に、図6を参照して、ゲート絶縁膜5上にゲート電極6を成膜し写真製版技術を用いてパターニングする。ゲート電極6は、一対のベース領域3およびソース領域4が両端部に位置し、ベース領域3間に露出したドリフト層本体2が中央に位置するような形状にパターニングされる。また、ゲート電極6は一対のソース領域4と例えば10nm〜5μmの範囲でオーバーラップしていることが望ましい。ゲート電極6の素材としては、n型もしくはp型の多結晶珪素でもよいし、n型もしくはp型の多結晶炭化珪素でもよいし、アルミニウムやチタン、モリブデン、タンタル、ニオブ、タングステンなどの金属でもよいし、さらにそれらの窒化物などでもよい。
次に、図7を参照して、各ソース領域4上のゲート絶縁膜5の残余の部分を写真製版技術を用いたパターニングとウェットもしくはドライエッチングとによって除去する。
次に、図8を参照して、ソース領域4のうちドリフト層10表面に露出した部位(すなわちゲート絶縁膜5で覆われていない部位)にソース電極7を成膜しパターニングする。基板1の裏面側にドレイン電極8を形成すると、図1に示すような素子構造の主要部が完成する。なお、ソース電極7およびドレイン電極8の素材としては、アルミニウムやニッケル、チタン、金などやそれらの複合物などでもよい。また、ソース領域4及び基板1とのオーミック接触を得るために、ソース電極7及びドレイン電極8を形成した後に1000℃程度の熱処理を施してもよい。
次に、本発明に係る半導体装置の製造方法において特徴的なゲート絶縁膜形成工程について詳述する。図9は、上述したゲート絶縁膜5の形成を目的とした、ドリフト層10表面の窒化処理工程、化学的気相成長法による二酸化珪素(SiO2)膜の成膜工程、SiO2膜の熱処理工程に至る各工程における反応炉内の温度プロファイルを表した図である。なお、ここでは、窒化処理としてNOあるいはN2Oなどの窒化ガス中での熱処理を、ゲート絶縁膜5の成膜法として熱化学的気相成長法(熱CVD)を、ゲート絶縁膜5として二酸化珪素膜を例に説明する。
なお、図9は、先ず窒化処理工程を行った後、熱CVD法によるSiO2膜の成膜工程を行い、さらに不活性ガス雰囲気下で熱処理工程を行うゲート絶縁膜形成工程の時系列に対する温度プロファイルを示す図である。以下、かかる一連の工程について説明する。
先ず、図9を参照して、アルゴン(Ar)や窒素(N2)などの不活性ガス雰囲気下の窒化処理用反応炉内に半導体装置本体20を導入する。処理温度に到達した時点で、反応炉内をアルゴンや窒素などの不活性ガス雰囲気から窒化ガス雰囲気に切り換え、所定の時間この状態を保持することにより窒化処理を行う。なお、窒化処理中の雰囲気については、窒素やアルゴン、ヘリウム、クリプトンなどで希釈したNOあるいはN2Oでもよいし、NOとN2Oとが混ざっていてもよい。
NOあるいはN2Oなどの窒化ガス中で熱処理を行うと、炭化珪素の表面を窒素原子がパシベートし、良好なMOS界面が形成できる。したがって窒化処理温度は、界面の窒素パシベートが進行し効果が十分得られるように、1100℃以上とする。このとき、窒化ガスは高温で分解して酸素が発生するので、窒化処理中に炭化珪素が熱酸化されて絶縁膜SiO2が形成される。熱酸化が進行しすぎると、界面の窒素原子によるパシベートの効果が小さくなるため、処理中に形成する絶縁膜は10nm以下とする。
窒化処理工程後、アルゴンや窒素などの不活性ガス雰囲気に切り換え、ある一定期間の間、窒化処理の温度を保持した後、半導体装置本体20の取り出し温度まで降温し、半導体装置本体20を反応炉外へ取り出すことで窒化処理工程が終了する。
かかる窒化処理工程を行うことでMOS界面を窒素がパシベートし、良好な界面が形成できた上に、薄いSiO2が形成されている。
次に、化学的気相成長反応炉内に半導体装置本体20を導入し、SiO2を成膜する。材料ガスには珪素源として例えばシランやジシラン、ジクロロシラン、ジフロロシラン、テトラエトキシシラン(TEOS)などの珪素原子を含むガスを用いることができ、酸素源として例えば、酸素(O、O2)、オゾン(O3)、酸素ラジカル、N2Oなどの酸素原子を含むガスを用いることが出来る。またこれらの分解には熱励起やプラズマ励起、光励起などを用いることが出来る。好ましくはそれらの熱分解により成膜することで、半導体装置本体20にダメージを与えずに良質の二酸化珪素を成膜できる。膜厚は50〜200nmあればよい。膜厚は成膜条件により制御できるが、熱酸化法に比べて大幅に成膜時間を短縮することが可能である。また、成膜温度は1100℃以下とする。
すなわち、熱酸化法や熱窒化処理の場合は、炭化珪素が珪素に比べて熱酸化されにくく、その実用的な熱酸化処理温度も1100℃以上と高温を求められる。しかし、50nm以上のゲート絶縁膜5をそのような高温で形成した場合、絶縁膜中への熱歪が生じ、ゲート絶縁膜5の信頼性を損ねることになる。さらに、熱酸化法では酸素原子が炭化珪素内に拡散して二酸化珪素が形成されるため、炭化珪素中の不純物や欠陥が、ゲート絶縁膜5中に取り込まれてしまうことも、ゲート絶縁膜5の信頼性低下につながる。一方、ゲート絶縁膜5を1100℃以下の温度範囲にてCVD法で形成する場合、熱歪が小さく、ドリフト層10の不純物や欠陥の影響のない高信頼性を有するゲート絶縁膜5を形成できる。所定の時間成膜することによって、ドリフト層10表面にSiO2からなるゲート絶縁膜5が堆積される。
SiO2膜形成後、ArやN2などの不活性ガス雰囲気中において1100℃以下の温度で熱処理を行う。かかる熱処理工程を実施することにより、CVD成長されたSiO2が緻密化され、その品質がさらに良好となる。MOS界面は窒化処理により良好な界面が形成されているので、熱処理温度は1100℃以下でよい。このため、CVD成長したSiO2に熱ストレスによる歪発生を抑制できる。また、熱処理をH2中や窒化ガス、酸化ガスなどの活性化ガス中で行うと、CVD膜中にH、N、Oなどの原子が取り込まれて、酸化膜信頼性が低下する原因となるが、不活性ガス雰囲気中で熱処理することによりこのような不純物混入が抑制できる。
ここでは、窒化処理を行う装置とCVD成膜を行う装置とを別装置として説明したが、同一の装置内で連続的に処理を行ってもよい。こうすることで、半導体装置本体20の装置間移動に伴う温度の昇降温時間が少なくなるため、よりプロセス時間を短縮することができ、さらに装置間移動に伴う基板汚染も低減される。
図10に、本実施の形態に係る半導体装置の製造方法の実施例として、窒化処理工程において1150℃のN2Oガス中で酸化膜を約5nm形成した上に、成膜工程において850℃でCVD膜を70nm堆積し、熱処理工程においてN2雰囲気中1000℃で熱処理を行って形成したSiO2膜を用いて作製した平面型nチャネルMOSFETから求めたチャネル移動度をまとめる。窒化処理を行わず、炭化珪素上に直接CVD膜を70nm堆積し、N2雰囲気中1000℃および1150℃で熱処理を行って形成した酸化膜の特性も参考に示す。界面を窒化していない試料では、CVD成膜したSiO2をN2中で1150℃の高温熱処理を施しても、移動度は6cm2/Vsと低い。一方、界面を窒化してからCVD膜を堆積することで、N2雰囲気中1000℃の熱処理でも移動度は20cm2/Vsと高い値が得られた。この値はゲート酸化膜を熱酸化後に窒化処理を行った場合と同程度の値である。以上の結果から、堆積CVD膜の下敷き、つまりMOS界面を窒化処理により形成しておくことで、良好なMOS界面特性が得られることが分かった。
図11に、窒化処理工程において1150℃のN2Oガス中で酸化膜を約5nm形成した上に、成膜工程において850℃でCVD膜を70nm堆積し、熱処理工程においてN2雰囲気中1000℃で熱処理を行って形成した酸化膜を用いて作製したn型MOSキャパシタにストレス試験を行った結果を示す。ゲート電極6から5μA/cm2の電流を5秒、15秒、35秒通電した後のCV特性のシフトから、ストレス後のフラットバンド電圧を調べた(●印)。参考に、1150℃で熱酸化を行い、1150℃で窒化を行って形成した(熱処理工程は実施しない)膜厚75nmのゲート酸化膜を用いて作製したMOSキャパシタの評価結果も示している(○印)。
ストレス印加前のフラットバンド電圧はどちらも約5Vであるが、ストレスを印加すると正の方向にシフトすることが分かる。ストレス時間を長くすると、本実施の形態を用いた場合と、従来の熱酸化によって形成した場合のフラットバンド電圧のシフト量に大きな差が生じている。従来の熱酸化+窒化では、35秒のストレス後のフラットバンド電圧のシフト量は、ストレス印加前に比べると約10V(約15V−約5V)であるが、本実施の形態では約5V(約10V−約5V)と二分の一に低減できた。
このように、本実施の形態に係る半導体装置の製造方法では、界面の窒化は1150℃の高温で行うがその後の酸化膜の形成は1100℃以下の低温(850℃)で行うので、酸化膜にかかる熱ストレスを低減できる。また、界面以外の酸化膜は活性ガスを用いず不活性ガス中で熱処理を行うので、酸化膜中に不純物が混入することを防ぐことができる。また、化学的気相成長法により形成された堆積膜を用いることにより、炭化珪素中の欠陥や不純物の影響を受けることを防ぐことができるので、酸化膜中の欠陥を低減できる。従って、従来の半導体装置の製造方法に比べて、ゲート絶縁膜5の信頼性を向上させることができる。
以上の説明では炭化珪素MOSFETを炭化珪素半導体装置の一例としたが、他の炭化珪素半導体装置で炭化珪素層上に絶縁膜が形成された素子構造を有するものにおいても本実施の形態に示された製造方法を適用すれば、同様な効果がもたらされることは言うまでもない。
また、以上の説明ではゲート絶縁膜5の成膜法として化学的気相成長法を用いたが、蒸着法やスパッタ法、イオンクラスタビーム法、分子線エピタキシー法などの物理的な成膜方法を用いてもよい。
また、以上の説明での第1導電型と第2導電型の組み合わせは、n型とp型、もしくはその逆でもよい。第1導電型をn型とするとnチャネルMOSFETが実現され、第1導電型をp型とするとpチャネルMOSFETが実現される。
また、以上の説明では、ゲート絶縁膜5を二酸化珪素膜としたが、他の絶縁膜、例えば窒化珪素膜、酸化窒化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化ハフニウム、酸化ジルコニウムなどでも同様な効果を奏する。
また、以上の説明は第1導電型のドリフト層10上にゲート絶縁膜5を持つMOSFETで説明したが、上記ドリフト層10上に第1導電型の炭化珪素からなるエピタキシャル層が設けてあり、この上にゲート絶縁膜5が形成されていてもよい。このようにすることで、不純物が注入されて比較的結晶性が悪化している領域をチャネルとすることがないので、MOSFETにおけるチャネル移動度のさらなる向上が見られる。
また、以上の説明は平面型のMOSFETで説明したが、トレンチMOSFETなどで用いられてもよい。熱酸化では、酸化膜厚の面方位依存性が見られたり、トレンチ形成時に生じる基板欠陥によりゲート絶縁膜信頼性が低下したりするトレンチMOSFETでも、本発明の効果が見られる。
実施の形態1に係る半導体装置の製造方法によって製造された炭化珪素半導体装置(MOSFET)を示す断面図である。 実施の形態1に係る半導体装置の製造方法の一工程を示す断面図である。 実施の形態1に係る半導体装置の製造方法の一工程を示す断面図である。 実施の形態1に係る半導体装置の製造方法の一工程を示す断面図である。 実施の形態1に係る半導体装置の製造方法の一工程を示す断面図である。 実施の形態1に係る半導体装置の製造方法の一工程を示す断面図である。 実施の形態1に係る半導体装置の製造方法の一工程を示す断面図である。 実施の形態1に係る半導体装置の製造方法の一工程を示す断面図である。 実施の形態1に係る半導体装置の製造方法の各工程における反応炉内の温度プロファイルを表した図である。 実施の形態1に係る半導体装置の製造方法によって製造された炭化珪素半導体装置から求めたチャネル移動度を示す図である。 実施の形態1に係る半導体装置の製造方法によって製造された炭化珪素半導体装置にストレス試験を行った結果を示す図である。
符号の説明
1 基板、2 ドリフト層本体、3 ベース領域、4 ソース領域、5 ゲート絶縁膜、6 ゲート電極、7 ソース電極、8 ドレイン電極、10 ドリフト層、20 半導体装置本体。

Claims (5)

  1. 炭化珪素からなる基板上に炭化珪素からなるドリフト層を形成する工程と、
    前記ドリフト層上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と
    を少なくとも備え、
    前記ゲート絶縁膜形成工程は、
    一酸化窒素もしくは一酸化二窒素を含んだガス雰囲気で前記ドリフト層表面に窒化処理を行う窒化処理工程と、
    前記窒化処理工程に引き続き、化学的もしくは物理的気相成長法により前記ドリフト層表面に成膜を行う成膜工程と、
    前記成膜工程に引き続き、不活性ガス雰囲気で熱処理を行う熱処理工程と
    を有する半導体装置の製造方法。
  2. 炭化珪素からなる基板上に炭化珪素からなるドリフト層を形成する工程と、
    前記ドリフト層上に炭化珪素からなるエピタキシャル層を形成する工程と、
    前記エピタキシャル層上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と
    を少なくとも備え、
    前記ゲート絶縁膜形成工程は、
    一酸化窒素もしくは一酸化二窒素を含んだガス雰囲気で前記ドリフト層表面に窒化処理を行う窒化処理工程と、
    前記窒化処理工程に引き続き、化学的もしくは物理的気相成長法により前記ドリフト層表面に成膜を行う成膜工程と、
    前記成膜工程に引き続き、不活性ガスを含んだ雰囲気で熱処理を行う熱処理工程と
    を有する半導体装置の製造方法。
  3. 請求項1又は請求項2に記載の半導体装置の製造方法であって、
    前記窒化処理工程は、1100℃以上の温度範囲で行われる
    半導体装置の製造方法。
  4. 請求項1乃至請求項3のいずれかに記載の半導体装置の製造方法であって、
    前記成膜工程は、珪素原子を含むガスおよび酸素原子を含むガスを1100℃以下の温度範囲で熱分解する工程を有する
    半導体装置の製造方法。
  5. 請求項1乃至請求項4のいずれかに記載の半導体装置の製造方法であって、
    前記熱処理工程は、1100℃以下の温度範囲で行われる
    半導体装置の製造方法。
JP2006298497A 2006-11-02 2006-11-02 半導体装置の製造方法 Pending JP2008117878A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006298497A JP2008117878A (ja) 2006-11-02 2006-11-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006298497A JP2008117878A (ja) 2006-11-02 2006-11-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008117878A true JP2008117878A (ja) 2008-05-22

Family

ID=39503595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006298497A Pending JP2008117878A (ja) 2006-11-02 2006-11-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008117878A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009133802A1 (ja) 2008-04-28 2009-11-05 株式会社 エヌ・ティ・ティ・ドコモ 基地局、移動局及び共通情報通信方法
JP2010056285A (ja) * 2008-08-28 2010-03-11 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2012074513A (ja) * 2010-09-28 2012-04-12 Central Res Inst Of Electric Power Ind 炭化珪素半導体素子の製造方法及び電子デバイスの製造方法
JP2012190982A (ja) * 2011-03-10 2012-10-04 Toshiba Corp 半導体装置とその製造方法
US8525239B2 (en) 2010-05-27 2013-09-03 Panasonic Corporation Semiconductor device and method for driving same
JP2014078727A (ja) * 2013-11-20 2014-05-01 Toshiba Corp 半導体素子及びその製造方法
JP2014099495A (ja) * 2012-11-14 2014-05-29 New Japan Radio Co Ltd 炭化珪素半導体装置の製造方法
JP2014143346A (ja) * 2013-01-25 2014-08-07 Toyota Central R&D Labs Inc 半導体装置の製造方法
WO2015015629A1 (ja) * 2013-08-02 2015-02-05 株式会社日立製作所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US9000448B2 (en) 2011-03-29 2015-04-07 Hitachi, Ltd. Silicon carbide semiconductor device
WO2019159680A1 (en) * 2018-02-16 2019-08-22 Toyota Jidosha Kabushiki Kaisha Manufacturing method of silicon carbide semiconductor device and silicon carbide semiconductor device
JPWO2018150452A1 (ja) * 2017-02-14 2019-11-07 東芝三菱電機産業システム株式会社 窒化膜成膜方法
JP2021086896A (ja) * 2019-11-27 2021-06-03 国立大学法人大阪大学 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009133802A1 (ja) 2008-04-28 2009-11-05 株式会社 エヌ・ティ・ティ・ドコモ 基地局、移動局及び共通情報通信方法
JP2010056285A (ja) * 2008-08-28 2010-03-11 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
US8525239B2 (en) 2010-05-27 2013-09-03 Panasonic Corporation Semiconductor device and method for driving same
JP2012074513A (ja) * 2010-09-28 2012-04-12 Central Res Inst Of Electric Power Ind 炭化珪素半導体素子の製造方法及び電子デバイスの製造方法
JP2012190982A (ja) * 2011-03-10 2012-10-04 Toshiba Corp 半導体装置とその製造方法
US8569795B2 (en) 2011-03-10 2013-10-29 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US9000448B2 (en) 2011-03-29 2015-04-07 Hitachi, Ltd. Silicon carbide semiconductor device
JP2014099495A (ja) * 2012-11-14 2014-05-29 New Japan Radio Co Ltd 炭化珪素半導体装置の製造方法
JP2014143346A (ja) * 2013-01-25 2014-08-07 Toyota Central R&D Labs Inc 半導体装置の製造方法
US9660046B2 (en) 2013-01-25 2017-05-23 Kabushiki Kaisha Toyota Chuo Kenkyusho Method of manufacturing semiconductor device
WO2015015629A1 (ja) * 2013-08-02 2015-02-05 株式会社日立製作所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2014078727A (ja) * 2013-11-20 2014-05-01 Toshiba Corp 半導体素子及びその製造方法
JPWO2018150452A1 (ja) * 2017-02-14 2019-11-07 東芝三菱電機産業システム株式会社 窒化膜成膜方法
US10927454B2 (en) 2017-02-14 2021-02-23 Toshiba Mitsubishi-Electric Industrial Systems Corporation Method of forming nitride film
WO2019159680A1 (en) * 2018-02-16 2019-08-22 Toyota Jidosha Kabushiki Kaisha Manufacturing method of silicon carbide semiconductor device and silicon carbide semiconductor device
CN111788661A (zh) * 2018-02-16 2020-10-16 株式会社电装 碳化硅半导体器件的制造方法和碳化硅半导体器件
US11501971B2 (en) 2018-02-16 2022-11-15 Denso Corporation Manufacturing method of silicon carbide semiconductor device and silicon carbide semiconductor device
CN111788661B (zh) * 2018-02-16 2024-03-22 株式会社电装 碳化硅半导体器件的制造方法和碳化硅半导体器件
JP2021086896A (ja) * 2019-11-27 2021-06-03 国立大学法人大阪大学 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
JP7304577B2 (ja) 2019-11-27 2023-07-07 国立大学法人大阪大学 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2008117878A (ja) 半導体装置の製造方法
JP4647211B2 (ja) 半導体装置及びその製造方法
JP5541224B2 (ja) 炭化珪素半導体装置の製造方法
TWI311814B (en) Silicon carbide semiconductor device and method for producing the same
JP4374437B2 (ja) 半導体装置の製造方法
JP5229845B2 (ja) 炭化ケイ素mosfetの製造方法および炭化ケイ素mosfet
JP5100329B2 (ja) 半導体装置
JP5584823B2 (ja) 炭化珪素半導体装置
JP4549167B2 (ja) 炭化珪素半導体装置の製造方法
KR102324000B1 (ko) 실리콘 탄화물 반도체 디바이스 및 그 제조 방법
JP2006210818A (ja) 半導体素子およびその製造方法
US8877656B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2006216918A (ja) 半導体素子の製造方法
JP2011091186A (ja) 炭化珪素半導体装置の製造方法
JPH11297712A (ja) 化合物膜の形成方法及び半導体素子の製造方法
JP2005136386A5 (ja)
JP2005136386A (ja) 炭化珪素−酸化物積層体,その製造方法及び半導体装置
TW201237968A (en) Production method for semiconductor device
JP5728153B2 (ja) 半導体装置の製造方法
JP5197474B2 (ja) 炭化珪素半導体装置の製造方法
TW201044587A (en) Mosfet and method for manufacturing mosfet
US20070184617A1 (en) Method for manufacturing semiconductor device
JP2018206872A (ja) 半導体装置
JP5090968B2 (ja) 炭化珪素半導体装置の製造方法
JP4016928B2 (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100202