JP5100329B2

JP5100329B2 - 半導体装置

Info

Publication number: JP5100329B2
Application number: JP2007302465A
Authority: JP
Inventors: 景子酒井; 健一大塚; 成久三浦; 昌之今泉
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2007-11-22
Filing date: 2007-11-22
Publication date: 2012-12-19
Anticipated expiration: 2027-11-22
Also published as: JP2009130069A

Description

本発明は、半導体装置に関するものであり、特に、炭化珪素からなるドリフト層を有する半導体装置に関するものである。

近年、高耐圧・低損失であり、高速スイッチング動作が可能なトレンチ型ＭＯＳＦＥＴ（Metal Insulator Semiconductor Field Effective Transistor）が開発されている。このトレンチ型ＭＯＳＦＥＴは、炭化珪素からなり、エピタキシャル結晶成長法により形成されたドリフト層を有し、そのドリフト層には、溝（以下、トレンチ）が設けられる。トレンチ型のＭＯＳＦＥＴは、プレーナ型のＭＯＳＦＥＴに比べて単位面積当たりのチャネル密度を大幅に高めることが可能であるため、単位面積当たりに流れる電流を大きくすることができる。これにより、導通損失の原因となるオン抵抗が低減する。

一般的に、ゲート絶縁膜には熱酸化膜が用いられる。しかしながら、トレンチ型ＭＯＳＦＥＴのトレンチ内壁面に熱酸化膜を形成した場合、トレンチ内壁面の面方位の違いにより、形成される酸化膜の厚さに分布が生じる。そのため、駆動時に酸化膜の一部に電界が集中して絶縁破壊が起こり、ゲート絶縁膜の信頼性を損なう。

トレンチ内壁面の炭化珪素と酸素源が反応して形成される熱酸化膜の品質は、トレンチ内壁面の欠陥の影響を大いに受ける。一般的に用いられる４Ｈ型もしくは６Ｈ型の炭化珪素基板の主面の面方位は、＜１１−２０＞方向において、（０００１）面と４度もしくは８度のオフ角（炭化珪素基板の主面と結晶面とがなす角度）を有する面である。このような炭化珪素基板を用いた場合には、トレンチ内壁面には欠陥（基底面転位）が多数現れ、その基底面転位が、熱酸化膜の信頼性を損なわせる。

炭化珪素とゲート絶縁膜の界面であるＭＯＳ界面の界面品質が損なわれると、多数のトラップが発生する。チャネルコンダクタンス（チャネル移動度）は低下し、オン時の損失が大きくなる。

この問題を解決するため、つまり、良好なＭＯＳＦＥＴ特性を再現性よく実現するため、特許文献１に記載されている炭化珪素半導体装置では、トレンチ内壁面上にpoly-Siを成長させ、そのpoly-Siを熱酸化して酸化膜を形成する。こうして、トレンチ内壁に形成したpoly-Siを熱酸化することにより、均一な膜厚の酸化膜を形成するとともに、トレンチ内壁面の一部をも続けて熱酸化することにより、良好なＭＯＳ界面を有するゲート絶縁膜を形成している。

特開２００５−５１２２５号公報

しかしながら、特許文献１に記載の方法では、poly-Si中の不純物が熱酸化膜に取り込まれるとともに、poly-Siの結晶欠陥が熱酸化膜の結晶性に影響を与える。そのため、良質な絶縁膜の形成に困難が生じ、信頼性の高いゲート絶縁膜を形成することができないという問題があった。

また、poly-Siを介してドリフト層の一部を熱酸化する際、その制御が難しく、トレンチ内壁上に形成されるpoly-Siの膜厚には分布が生じやすい。例えば、熱酸化が十分でないと一部のpoly-Siが残存し、逆に酸化しすぎると熱酸化膜が厚く形成される。このため、酸化膜品質やＭＯＳ界面特性の劣化につながったり、最終的に不均一な膜厚が形成されるという問題があった。

また、ドリフト層に含まれる基底面転位を避けることができず、依然としてトレンチ内壁面には基底面転位が多く現れる。そのようなトレンチ内壁面に熱酸化膜を形成しているため、ゲート絶縁膜の信頼性が低いままであるという問題があった。

また、トレンチ型ＭＯＳＦＥＴでは、エッチングによるトレンチ形成時にトレンチ内壁面に歪みや凹凸が生じるため、ＭＯＳ界面特性や酸化膜の信頼性が劣化しやすい。そのため、良好なＭＯＳＦＥＴ特性を再現性よく実現するためには、上述の問題を解決する必要があった。

本発明は、上記のような問題点を解決するためになされたものであり、基底面転位の少ない面に熱酸化した上に、均一な膜厚の堆積酸化膜を形成することにより、ゲート絶縁膜の信頼性、および、チャネル移動度を向上させたトレンチ型ＭＯＳＦＥＴを提供することを目的とする。

本発明に係る半導体装置は、（０００１）面、または、（０００−１）面のいずれかの面とオフ角を有する面を主面として有する炭化珪素基板の前記主面上に形成され、第１の導電型を有し、炭化珪素からなるドリフト層と、前記ドリフト層表面内に形成され、第２の導電型を有するベース領域と、前記ベース領域表面内に形成され、第１の導電型を有するソース領域とを備える。そして、前記ソース領域の表面から前記ベース領域を貫通して前記ドリフト層にまで達する平面視長方形のトレンチと、前記トレンチの内壁面上に設けられたゲート絶縁膜とを備える。前記トレンチの内壁面のうち前記長方形の長辺に対応する側壁面の法線ベクトルは、前記炭化珪素基板の面方位とオフ角をなす方向であるオフ方向と直交し、前記トレンチの前記側壁面と、前記炭化珪素基板の前記主面とは互いに垂直であり、前記トレンチの前記長方形の長辺は、前記オフ方向と平行であり、前記ゲート絶縁膜は、前記トレンチの前記内壁面に形成された熱酸化膜と、前記熱酸化膜上に堆積された、前記熱酸化膜より厚い堆積酸化膜とからなる。

本発明の半導体装置によれば、トレンチの内壁の面方位が基底面転位に対して適合化されている。すなわち基底面転位の少ない面に熱酸化し、均一な膜厚の酸化膜を形成することにより、ゲート絶縁膜の信頼性を向上させることができるとともに、チャネル移動度を向上させることができる。

＜実施の形態１＞
図１は、トレンチ型ＭＯＳＦＥＴの断面図である。実際の素子は、図１に示した構造を単位構造として、櫛形もしくは多角形で複数周期連続して折り返した構成となる。以下、本実施の形態に係る半導体装置は、図１に示すトレンチ型ＭＯＳＦＥＴであるものとして説明する。図１に示すように、本実施の形態に係るトレンチ型ＭＯＳＦＥＴは、炭化珪素基板１と、ドリフト層２と、ベース領域３と、ソース領域４と、熱酸化膜５ａおよび堆積酸化膜５ｂを含んでなるゲート絶縁膜５と、ゲート電極６と、ソース電極７と、ドレイン電極８とを備える。

炭化珪素基板１は、炭化珪素から構成されており、ｎ導電型を有する。炭化珪素基板１の第１の主面の面方位は、本実施の形態では、（０００１）面または（０００−１）面のいずれかの面とオフ角を有する面、あるいは、＜０００１＞方向に直交する法線ベクトルを持つ面であることをいう。

ドリフト層２は、炭化珪素からなり、炭化珪素基板１の第１の主面上に形成され、第１の導電型であるｎ導電型を有する。本実施の形態では、ドリフト層２は、炭化珪素基板１の第１の主面上に、エピタキシャル結晶成長法によって形成されたエピタキシャル層である。ベース領域３は、ドリフト層２表面内に形成され、第２の導電型であるｐ導電型を有する。ソース領域４は、ベース領域３表面内に形成され、第１の導電型であるｎ導電型を有する。

図１に示すように、本実施の形態に係るトレンチ型ＭＯＳＦＥＴは、ソース領域４の表面からベース領域３を貫通してドリフト層２にまで達するトレンチ（溝）１０が設けられている。ベース領域３およびソース領域４は、トレンチ１０を挟んで形成される。トレンチ１０の両側に形成された各ソース領域４上には、ソース電極７が各々形成される。

図１に示すように、本実施の形態では、ゲート絶縁膜５は、ソース電極７同士の間に形成される。ゲート絶縁膜５は、トレンチ１０の内壁面上に設けられる。こうして、図１に示すように、ゲート絶縁膜５は、ソース領域４、ベース領域３、ドリフト層２に亘って形成される。ゲート絶縁膜５は、酸化膜と、絶縁膜とを含む。ゲート絶縁膜５が含む酸化膜は、トレンチ１０の内壁面を酸化して形成される。この酸化膜は、本実施の形態では、熱酸化法または熱酸窒化法により形成された熱酸化膜５ａである。熱酸化膜５ａの膜厚は、本実施の形態では、２ｎｍ以下である。

ゲート絶縁膜５が含む絶縁膜は、熱酸化膜５ａ上に堆積される。この絶縁膜は、本実施の形態では、堆積酸化膜５ｂである。堆積酸化膜５ｂの膜厚は、本実施の形態では、１０ｎｍ以上である。ゲート絶縁膜５上には、ゲート電極６が形成されている。また、炭化珪素基板１の第２の主面上には、ドレイン電極８が形成されている。本実施の形態に係るトレンチ型ＭＯＳＦＥＴは、ゲート電極６に電位を印加すると、ゲート絶縁膜５近傍のベース領域３にチャネルが形成される。

以上の構成からなる本実施の形態に係るトレンチ型ＭＯＳＦＥＴの製造方法ついて、図２〜図５により示される工程ごとの断面図を用いて説明する。

まず、本実施の形態では、ｎ導電型を有する炭化珪素基板１を準備する。炭化珪素基板１の不純物濃度（不純物密度）、つまり、ドナー濃度（ドナー密度）は、例えば、１×１０^１８／ｃｍ^３以上である。上述したように、本実施の形態では、炭化珪素基板１の第１の主面の面方位は、（０００１）面または（０００−１）面のいずれかの面とオフ角を有する面、あるいは、＜０００１＞方向に直交する法線ベクトルを持つ面である。

次に、図２に示すように、炭化珪素基板１の第１の主面上に、第１の導電型を有し、炭化珪素からなるドリフト層２を形成する。本実施の形態では、このドリフト層２は、エピタキシャル結晶成長法により形成する。ドリフト層２の第１の導電型は、本実施の形態では、炭化珪素基板１と同じｎ導電型である。ドリフト層２の厚さが、例えば、５μｍ以上かつ５０μｍ以下となり、かつ、そのｎ型不純物濃度（ドナー濃度）が、例えば、１×１０¹⁵／ｃｍ³以上かつ１×１０¹⁷／ｃｍ³以下となるように、エピタキシャル成長を制御する。これにより、数１００Ｖから３ｋＶの耐圧を有するＭＯＳＦＥＴを実現することができる。ドリフト層２としてｎ型エピタキシャル層を形成する本工程では、不純物ドーパント元素に、例えば、窒素（Ｎ）あるいはリン（Ｐ）を採用する。

次に、本実施の形態では、ドリフト層２表面にｐ導電型の不純物イオンを注入する。こうして、図３に示すように、ドリフト層２表面内にｐ導電型を有するベース領域３を形成する。図３は、イオン注入後の素子を示す断面図である。ｐ導電型のベース領域３を形成する本工程では、イオン注入処理に用いる不純物イオンに、例えば、アルミニウム（Ａｌ）や、ボロン（Ｂ）を採用する。

なお、当該イオン注入処理において、ベース領域３の深さが、ドリフト層２の厚さを超えないようにすべきである。また、ベース領域３のｐ導電型の不純物濃度（アクセプタ濃度）は、ドリフト層２のｎ導電型の不純物濃度（ドナー濃度）を超えるようにし、所望の耐圧が実現できるように、つまり、オフ時にベース領域のパンチスルー破壊が生じないようにする。これを実現するため、本実施の形態では、ベース領域３のアクセプタ濃度を、例えば、１×１０¹⁷／ｃｍ³以上かつ５×１０¹⁸／ｃｍ³以下にする。

次に、ｐ型ベース領域３の上面に、所定形状のマスクを施し、ｎ導電型の不純物イオンを注入する。こうして、ｐ型ベース領域３表面内に、第１の導電型であるｎ導電型を有するソース領域４を形成する。図４は、マスク除去後の素子を示す断面図である。このようにしてｎ導電型のソース領域４を形成する場合、換言すれば、ｎチャネルＭＯＳＦＥＴを形成する場合、イオン注入処理に用いる不純物イオンには、例えば、リン（Ｐ）や窒素（Ｎ）を採用する。

なお、ソース領域４の深さは、ベース領域３の深さを超えないようにする。ベース領域３とソース領域４の深さの差はチャネル長となるので、所望のチャネル長が得られるように上記イオン注入処理を制御する必要がある。ソース領域４のｎ導電型の不純物濃度（ドナー濃度）は、ベース領域３のｐ導電型の不純物濃度（アクセプタ濃度）を超えるようにし、例えば、５×１０¹⁸／ｃｍ³以上かつ１×１０²¹／ｃｍ³以下にする。

以上のイオン注入処理を施した炭化珪素基板１（半導体素子）を熱処理装置に導入し、熱処理を施す。当該熱処理の温度は、例えば、１３００〜１９００℃であり、処理時間は、例えば、３０秒〜１時間程度である。当該熱処理により、注入されたイオンを電気的に活性化することができる。

次に、写真製版技術により、ベース領域３およびソース領域４の上面にマスクを形成し、乾式もしくは湿式エッチングを行う。こうして、ソース領域４の表面からベース領域３を貫通してドリフト層２にまで達するトレンチ１０を形成する。図５は、トレンチ１０を形成し、マスクを除去した後の素子の断面図である。このトレンチ１０の底面は、ベース領域３下端よりも下方で、かつ、ドリフト層２下端よりも上方となるようにする。したがって、トレンチ１０の底部は、ドリフト層２の上端から下端の間に形成される。トレンチ１０内壁面の面方位についての説明は、本発明の特徴的なものであるため、後で詳述する。

トレンチ１０内壁面の洗浄や犠牲酸化を行った後に、トレンチ１０の内壁面上に、熱酸化膜５ａおよび堆積酸化膜５ｂを含んでなるゲート絶縁膜５を設ける。この工程も、本発明の特徴的なものであるため、後で詳述する。

その後、ゲート絶縁膜５内にゲート電極６を充填する。次に、図示しない層間絶縁膜の堆積、ソース電極７の形成、裏面電極であるドレイン電極８の形成、表面ソース電極配線およびゲート電極配線および保護膜の形成を行う。こうして、図１に示すトレンチ型ＭＯＳＦＥＴが作成される。

次に、本実施の形態に係る炭化珪素トレンチ型ＭＯＳＦＥＴにおいて特徴的なトレンチ１０内壁面の面方位、および、ゲート絶縁膜５について説明する。まず、トレンチ１０内壁面の面方位について説明する。４Ｈ−ＳｉＣや６Ｈ−ＳｉＣなどの六法晶ＳｉＣの炭化珪素基板１では、第１の主面の面方位が、＜１１−２０＞方向において、（０００１）面とオフ角を有する。ここで、オフ角とは、炭化珪素基板１の主面と結晶面とがなす角度である。

図６は、炭化珪素基板１の第１の主面の面方位が、＜１１−２０＞方向において、（０００１）面と８度のオフ角を有する面である場合に、上述のトレンチ１０を形成したときの基底面転位を示す断面図である。この角度では、トレンチ１０の内壁に、多数の基底面転位が現れるため、トレンチ１０内壁面に形成される熱酸化膜は、基底面転位の影響を受ける。その結果、このような熱酸化膜をゲート絶縁膜とするトレンチ型ＭＯＳＦＥＴでは、ゲート絶縁膜の信頼性が低い。オフ角が４度の場合も同様であり、トレンチの内壁の面方位が基底面転位に対して適合化されていない。

それに対し、本実施の形態では、炭化珪素基板１の第１の主面の面方位は、（０００１）面または（０００−１）面のいずれかの面と２°以下のオフ角を有する面、あるいは、＜０００１＞方向に直交する法線ベクトルを持つ面を用いるか、オフ角が２°以上の（０００１）面または（０００−１）面を用いる場合ではトレンチ内壁の法線ベクトルがオフ方向と直交しており、トレンチ内壁の面方位が、基底面転位に対し適合化されている。

図７は、炭化珪素基板１の第１の主面の面方位が、＜０００１＞方向に直交する法線ベクトルを持つ面である場合に、上述の工程によりトレンチ１０を形成したときの基底面転位を示す断面図である。ここでは、＜０００１＞方向に直交する法線ベクトルを持つ面が、（１１−２０）面である場合について示している。図７に示すように、炭化珪素基板１、ドリフト層２、ベース領域３、ソース領域４の基底面転位は、炭化珪素基板１の第１の主面に垂直に延在する。これにより、それら領域における基底面転位は、トレンチ１０側壁面と平行に延在することになり、トレンチ１０側壁面には基底面転位が現れなくなる。こうして、トレンチ１０側壁面に形成される熱酸化膜５ａは、基底面転位からの影響を受けなくなり、熱酸化膜５ａを含んでなるゲート絶縁膜５の信頼性を向上させることができる。

（１−１００）面は、＜０００１＞方向に直交する法線ベクトルを持つ面である。そのため、炭化珪素基板１の第１の主面の面方位が、（１−１００）面である場合、上述の（１１−２０）面の場合と同様、炭化珪素基板１、ドリフト層２、ベース領域３、ソース領域４の基底面転位は、炭化珪素基板１の第１の主面に垂直に延在する。これにより、それら領域における基底面転位は、トレンチ１０側壁と平行に延在することになり、トレンチ１０側壁には基底面転位が現れなくなる。こうして、トレンチ１０側壁に形成される熱酸化膜５ａは、基底面転位からの影響を受けなくなり、熱酸化膜５ａを含んでなるゲート絶縁膜５の信頼性を向上させることができる。

図８は、炭化珪素基板１の第１の主面の面方位が、（０００１）面と２°以下のオフ角を有する面である場合に、上述の工程によりトレンチ１０を形成したときの基底面転位を示す断面図である。ドリフト層２がエピタキシャル成長する方向と、その成長中に炭化珪素基板１から延在して形成される基底面転位とはほぼ直交する。そのため、図８に示すように、炭化珪素基板１以外のドリフト層２、ベース領域３、ソース領域４の基底面転位は低減し、トレンチ１０内壁面に現れる基底面転位が少なくなる。したがって、トレンチ１０に沿って形成される熱酸化膜５ａは、基底面転位からの影響をほとんど受けなくなる。これにより、熱酸化膜５ａを含んでなるゲート絶縁膜５の信頼性を向上させることができる。

（０００−１）面は、上述の（０００１）面と同様に、ドリフト層２がエピタキシャル成長する方向と、その成長中に炭化珪素基板１から延在して形成される基底面転位はほぼ直交する。そのため、炭化珪素基板１の第１の主面の面方位が、（０００−１）面と２°以下のオフ角を有する面である場合、（０００１）面と同様、熱酸化膜５ａを含んでなるゲート絶縁膜５の信頼性を向上させることができる。

以上の説明では、炭化珪素基板１の第１の主面の面方位が、（０００１）面と略同一であるものとして、オフ角が２°である場合について説明したが、トレンチ１０内壁面の基底面転位を低減させるためには、オフ角が０度である場合が最も好ましい。しかし、炭化珪素基板１作成の際には誤差が生じるため、オフ角を再現性よく制御しても、２°以下が現実的である。しかし、このような場合であっても、上記の効果は十分得ることができる。

炭化珪素基板１の第１の主面の面方位が、（０００１）面、または、（０００−１）面のいずれかとオフ角（例えば２°以上のオフ角）を有する面である場合にも、以下のように適合化できる。図９は、炭化珪素基板１の第１の主面の面方位が、（０００１）面と＜１１−２０＞方向に８度のオフ角を持つ面である場合に、第１の主面に上述のトレンチ１０を形成した後の鳥瞰図である。図９では、上述のトレンチ１０が、トレンチ１０として示されている。図９に示すように、トレンチ１０の側壁面１０ａの法線ベクトル（矢印Ａ）は、炭化珪素基板１の面方位とオフ角をなす方向であるオフ方向（矢印Ｂ）と直交する。このように形成することにより、トレンチ１０の側壁面１０ａに基底面転位を低減できる。こうして、トレンチ１０の側壁面１０ａに形成される熱酸化膜５ａは、基底面転位からの影響を抑制でき、熱酸化膜５ａを含んでなるゲート絶縁膜５の信頼性が向上する。

以上のように構成して、トレンチ１０内壁面の基底面転位を低減することにより、基底面転位の欠陥がゲート絶縁膜５の信頼性に及ぼす悪影響を抑制することができる。しかしながら、トレンチ１０内壁面すべてにおいて基底面転位が除去できたわけではない。しかし、以下に詳述するように、ゲート絶縁膜５が堆積酸化膜５ｂを含むことにより、上記の効果と相乗して、トレンチ１０周辺の欠陥による悪影響をさらに抑制することができるため、ゲート絶縁膜５の信頼性はさらに向上する。

以下、本実施の形態に係る炭化珪素トレンチ型ＭＯＳＦＥＴにおいて特徴的な、トレンチ１０の内壁面上にゲート絶縁膜５を設ける工程について詳述する。まず、図５に示したトレンチ１０形成後のドリフト層２に対して、例えば、熱酸化法によって犠牲酸化を行い、さらに形成した犠牲酸化膜を希フッ酸やバッファードフッ酸等によってエッチング除去する。このように犠牲酸化膜を除去することによって、トレンチ１０形成のための炭化珪素エッチング時に、トレンチ１０内壁表面に生じる凹凸や、炭化珪素の結晶歪層を低減することができる。

続いて、洗浄化されたトレンチ１０の内壁面を酸化して酸化膜を形成する。この工程では、本実施の形態では、熱酸化法または熱酸窒化法により熱酸化膜５ａを形成する。一般に、熱酸化法により炭化珪素を酸化する場合、珪素を酸化するのに必要な温度よりも高温を必要とする。しかし、本実施の形態では、熱酸化法により形成する熱酸化膜５ａの膜厚は、２ｎｍ以下という薄い膜厚であるため、４００℃から１１００℃の温度を用いればよい。むしろ、トレンチ１０内壁に一様に薄い熱酸化膜５ａを形成するためには、酸化速度が遅くて膜厚制御のしやすい低温であることが望ましい。なお、２ｎｍ以下の膜厚を有する熱酸化膜５ａは、最終的に形成される本実施の形態に係るゲート絶縁膜５の厚さと比べると、非常に薄い。そのため、その膜厚分布は、ＭＯＳＦＥＴ特性に影響しないぐらいに微小である。

上述の熱酸化法における雰囲気は、酸素雰囲気でもよいし、水蒸気を含んだ酸素雰囲気でもよい。熱酸窒化法における雰囲気は、例えば、ＮＯやＮ₂Ｏガスを含んだ熱酸窒化雰囲気でもよいし、これらのガスがＮ₂によって希釈された雰囲気でもよい。これらのガスを用いることによって、ＯＨ基やＮ原子がＭＯＳ界面に混入するため、界面トラップの減少につながる。これにより、チャネル移動度の低下を防ぐことができ、オン時の損失を小さくすることができる。なお、希釈ガスを用いる場合には、酸化速度を制御することができる。

熱酸化膜５ａをトレンチ１０の内壁面に形成した後、熱酸化膜５ａ上に、絶縁膜を堆積する。この工程では、本実施の形態では、例えば、化学気相成長法（ＣＶＤ法）によって、熱酸化膜５ａ上に堆積酸化膜５ｂを形成する。このＣＶＤ法として、炭化珪素基板１の温度を７５０℃から９５０℃の間にして、ＳｉＨ₂Ｃｌ₂とＮ₂Ｏガスとを用いる減圧ＣＶＤ法を用いる。本実施の形態では、堆積酸化膜５ｂの膜厚は、１０ｎｍ以上、例えば、３０ｎｍから２００ｎｍとなるように形成する。なお、堆積法により形成した堆積酸化膜５ｂを緻密化するため、堆積酸化膜５ｂ形成後に、Ｎ₂やＡｒ，Ｈ₂などの不活性ガス中で熱処理を施してもよい。

以上の構成からなる本実施の形態に係るトレンチ型ＭＯＳＦＥＴの効果について説明する前に、比較のため、熱酸化膜のみをゲート絶縁膜とする従来のトレンチ型ＭＯＦＥＴについて説明する。

図１０は、４Ｈ−ＳｉＣの（０００１）面、（１１−２０）面、（０００−１）面の酸化速度を示す実験結果である。図１０に示すように、同じ熱酸化温度下では、（０００−１）面の酸化速度が最も早く、（０００１）面の酸化速度が最も遅い。このように、同一条件で熱酸化を行った場合、面方位の違いにより、酸化膜の厚さが大きくばらつく。そのため、ＳｉＣの熱酸化で、ゲート酸化膜全体を形成することや、Ｓｉ層を堆積した後に、Ｓｉ層とＳｉＣとの熱酸化を同時に行って酸化膜を形成することは、膜厚分布制御の点から困難である。

図１１は、厚さ７０ｎｍの堆積酸化膜にＴＤＤＢ（Time Dependent Dielectric Breakdown）試験を行った結果を示す図である。比較として、厚さ７０ｎｍの熱酸化膜に同一試験を行った結果も示している。これら酸化膜に一定のストレス電流を通電し、酸化膜が破壊するまでに流れた総電荷量Ｑ_BDをワイブルプロットで示している。

図１１に示すように、堆積酸化膜では、熱酸化膜の１０倍以上のＱ_BDが得られている。熱酸化膜は、膜中に炭化珪素からの欠陥を取り込むので、酸化膜の信頼性が基板の欠陥に大きく影響される。一方、堆積酸化膜は、炭化珪素からの欠陥を取り込まないので、基板依存性がなく、良質な膜を形成している。

本実施の形態に係るトレンチ型ＭＯＳＦＥＴによれば、トレンチ１０の内壁面を熱酸化法により厚さ２ｎｍ以下で形成した熱酸化膜５ａと、堆積法により厚さ３０ｎｍ以上の堆積酸化膜５ｂとを含んでなるゲート絶縁膜５を形成する。こうして、熱酸化膜５ａを薄く形成すれば、面方位の違いで生じる膜厚分布は微小となるため、膜厚が均一なゲート絶縁膜５を、トレンチ１０の内壁面上に容易に再現性よく形成することができる。これにより、ゲート絶縁膜の信頼性を向上させることができる。一方、堆積酸化膜５ｂのみをゲート絶縁膜に用いる場合には、トレンチ１０内壁面の凹凸やエッチング時の歪み、欠陥により、ゲート絶縁膜の堆積酸化膜と、炭化珪素とのＭＯＳ界面に歪みや欠陥が生じる。しかし、本実施の形態では、堆積酸化膜５ｂと炭化珪素との間に熱酸化膜５ａを設けたため、ＭＯＳ界面の歪みや欠陥が緩和され、良好なＭＯＳ界面を形成することができる。そのため、トラップの発生を低減することができ、チャネルコンダクタンス（チャネル移動度）を向上させることができる。こうして、オン時の損失を小さくすることができる。また、ゲート酸化膜５は、堆積酸化膜５ｂを含んでなるため、トレンチ１０の内壁面の欠陥の悪影響を抑えることができる。これにより、ゲート絶縁膜５の信頼性を向上させることができる。

さらに、上述したように、本実施の形態では、炭化珪素基板１の面方位を、トレンチ１０の内壁面の一部に基底面転位が現れない面方位としているため、トレンチ１０の内壁面の欠陥による悪影響をより抑えることができる。これにより、ゲート絶縁膜５の信頼性をさらに向上させることができる。

なお、本実施の形態では、炭化珪素基板１の導電型、および、第１の導電型をｎ導電型とし、第２の導電型をｐ導電型であるとして説明した。しかし、これに限ったものではなく、炭化珪素基板１の導電型、および、第１の導電型をｐ導電型とし、第２の導電型をｎ導電型としても、上述と同様の効果を得ることができる。

また、本実施の形態では、ドリフト層２にイオン注入することによりｐ型ベース領域３を形成した。しかし、これに限ったものではなく、ドリフト層２上にエピタキシャル成長させてｐ型ベース領域３を形成してもよい。

また、本実施の形態では、熱酸化膜５ａを熱酸化法により形成したが、これに限ったものではなく、プラズマ酸化やラジカル酸化、オゾン酸化、溶液酸化などを用いてもよい。これらの酸化法は、通常の熱酸化より反応性が高いため、さらに低温で高品質な酸化膜形成が可能である。

また、本実施の形態では、熱酸化膜５ａに堆積する絶縁膜を酸化膜（堆積酸化膜５ｂ）とした。しかし、これに限ったものではなく、酸化ハフニム（ＨｆＯ₂）や、ハフニウムシリケート（ＨｆＳｉＯ）、窒素添加ハフニウムアルミネート（ＨｆＡｌＯＮ）や、酸化アルミニウム（Ａｌ₂Ｏ₃）などのＨｉｇｈ−ｋ膜を用いてもよい。Ｈｉｇｈ−ｋ膜などの誘電率の大きい膜を用いる場合には、トレンチ１０の角部での電界集中が緩和されるので、リーク電流を低減することができ、ゲート絶縁膜５の信頼性をさらに向上させることができる。

実施の形態１に係る半導体装置の構成を示す断面図である。実施の形態１に係る半導体装置の製造方法においてドリフト層形成時の断面図である。実施の形態１に係る半導体装置の製造方法においてベース領域形成時の断面図である。実施の形態１に係る半導体装置の製造方法においてソース領域形成時の断面図である。実施の形態１に係る半導体装置の製造方法においてトレンチ形成時の断面図である。オフ角が８°の場合の半導体装置の基底面転位を示す断面図である。実施の形態１に係る半導体装置において炭化珪素基板の面方位が（１１−２０）面である場合の基底面転位を示す断面図である。実施の形態１に係る半導体装置において炭化珪素基板の面方位が（０００１）面と２°のオフ角を有する面である場合の基底面転位を示す断面図である。実施の形態１に係る半導体装置の構成を示す鳥瞰図である。半導体装置の酸化速度と熱酸化温度の関係を示す図である。半導体装置の熱酸化膜と堆積膜の電気特性を示す図である。

符号の説明

１炭化珪素基板、２ドリフト層、３ベース領域、４ソース領域、５ゲート絶縁膜、５ａ熱酸化膜、５ｂ堆積酸化膜、６ゲート電極、７ソース電極、８ドレイン電極、１０トレンチ、１０ａトレンチ側壁面。

Claims

（０００１）面、または、（０００−１）面のいずれかの面とオフ角を有する面を主面として有する炭化珪素基板の前記主面上に形成され、第１の導電型を有し、炭化珪素からなるドリフト層と、
前記ドリフト層表面内に形成され、第２の導電型を有するベース領域と、
前記ベース領域表面内に形成され、第１の導電型を有するソース領域と、
前記ソース領域の表面から前記ベース領域を貫通して前記ドリフト層にまで達する平面視長方形のトレンチと、
前記トレンチの内壁面上に設けられたゲート絶縁膜とを備え、
前記トレンチの内壁面のうち前記長方形の長辺に対応する側壁面の法線ベクトルは、前記炭化珪素基板の面方位とオフ角をなす方向であるオフ方向と直交し、
前記トレンチの前記側壁面と、前記炭化珪素基板の前記主面とは互いに垂直であり、
前記トレンチの前記長方形の長辺は、前記オフ方向と平行であり、
前記ゲート絶縁膜は、前記トレンチの前記内壁面に形成された熱酸化膜と、前記熱酸化膜上に堆積された、前記熱酸化膜より厚い堆積酸化膜とからなる、
半導体装置。
前記熱酸化膜の膜厚は、２ｎｍ以下である、
請求項１に記載の半導体装置。
前記堆積酸化膜の膜厚は、１０ｎｍ以上である、
請求項１または請求項２に記載の半導体装置。
前記炭化珪素基板は、
（０００１）面、または、（０００−１）面のいずれかの面と２°以下のオフ角を有する面を前記主面として有し、
前記ドリフト層、前記ベース領域及び前記ソース領域の基底面転位は、前記炭化珪素基板の基底面転位よりも少ない、
請求項１乃至請求項３のいずれかに記載の半導体装置。
前記ゲート絶縁膜は、前記熱酸化膜の代わりに熱酸窒化膜からなる、
請求項１乃至請求項４のいずれかに記載の半導体装置。