JP2016164906A - 半導体装置およびその製造方法ならびに電力変換装置 - Google Patents

半導体装置およびその製造方法ならびに電力変換装置 Download PDF

Info

Publication number
JP2016164906A
JP2016164906A JP2015044212A JP2015044212A JP2016164906A JP 2016164906 A JP2016164906 A JP 2016164906A JP 2015044212 A JP2015044212 A JP 2015044212A JP 2015044212 A JP2015044212 A JP 2015044212A JP 2016164906 A JP2016164906 A JP 2016164906A
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor device
insulator
thickness
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015044212A
Other languages
English (en)
Other versions
JP2016164906A5 (ja
Inventor
岡　徹
Toru Oka
徹 岡
務 伊奈
Tsutomu Ina
務 伊奈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2015044212A priority Critical patent/JP2016164906A/ja
Priority to US15/059,195 priority patent/US20160260832A1/en
Priority to CN201610124912.9A priority patent/CN105938795A/zh
Publication of JP2016164906A publication Critical patent/JP2016164906A/ja
Publication of JP2016164906A5 publication Critical patent/JP2016164906A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】半導体装置においてトレンチＭＩＳ構造における電界集中を効果的に緩和する。
【解決手段】半導体装置は、第１の半導体層と；第２の半導体層と；第３の半導体層と；側面と底面とを有する溝部と；第１の絶縁材料から主に成り、側面から底面にわたって形成された膜であり、側面膜部と底面膜部とを有する第１の絶縁体と；第１の絶縁材料より高い比誘電率を有する第２の絶縁材料から主に成り、少なくとも、側面膜部と底面膜部とに囲まれた領域の角部に、形成された第２の絶縁体と；第１の絶縁体および第２の絶縁体を介して溝部の内側に形成された電極とを備え、第２の絶縁体の部位のうち角部に位置する部位における底面膜部の表面を基準とする厚さＴｈ１は、第２の絶縁体の部位のうち第２の半導体層との間に側面膜部を挟む部位における側面膜部の表面を基準とする厚さＴｈ２より大きい。
【選択図】図３

Description

本発明は、半導体装置およびその製造方法ならびに電力変換装置に関する。
半導体装置（半導体デバイス、半導体素子）の構造として、半導体層に形成したトレンチ（溝部）に絶縁体を介して電極を設けたトレンチＭＩＳ構造（ＭＩＳ：Metal-Insulator-Semiconductor）が知られている。特許文献１〜３には、トレンチＭＩＳ構造において、トレンチの底面における半導体と絶縁体との界面の端部に発生する電界集中を緩和することを目的とした技術が開示されている。
特許文献１には、トレンチＭＩＳ構造において、トレンチの底面に形成された絶縁体の厚さを、トレンチの側面に形成された絶縁体の厚さより大きくすることが開示されている。
特許文献２には、トレンチＭＩＳ構造において、酸化膜（絶縁体）を少なくともトレンチの側面に形成するとともに、酸化膜より高い比誘電率を有する膜（絶縁体）をトレンチの底面に形成することが開示されている。
特許文献３には、トレンチＭＩＳ構造において、第１の絶縁膜をトレンチの底面に形成し、第１の絶縁膜の上およびトレンチの側面に第２の絶縁膜を形成し、さらに、第２の絶縁膜の上により高い比誘電率を有する第３の絶縁膜を形成することが開示されている。
特開２０１２−２１６６７５号公報 特開平４−１８８８７７号公報 特開２０１３−１２２９５３号公報
発明者は、トレンチＭＩＳ構造では、トレンチの底面における半導体と絶縁体との界面の端部よりも、電極と絶縁体との界面の角部において、電界集中が発生しやすいことを確認した。このことから、特許文献１〜３の技術では、トレンチＭＩＳ構造における電界集中を効果的に緩和できていないという問題があった。また、特許文献２の技術では、高い比誘電率を有する絶縁体のみをトレンチの底面に形成した場合、絶縁体における絶縁破壊を免れたとしても、半導体層において絶縁破壊が発生しやすくなるという問題があった。
これらのことから、半導体装置においてトレンチＭＩＳ構造における電界集中を効果的に緩和できる技術が望まれていた。そのほか、半導体装置においては、低コスト化、微細化、製造の容易化、省資源化、使い勝手の向上、耐久性の向上などが望まれていた。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
（１）本発明の一形態によれば、半導体装置が提供される。この半導体装置は、ｎ型およびｐ型のうち一方の特性を有する第１の半導体層と；ｎ型およびｐ型のうち前記一方の特性とは異なる他方の特性を有し、前記第１の半導体層に積層された第２の半導体層と；前記一方の特性を有し、前記第２の半導体層に積層された第３の半導体層と；前記第３の半導体層から前記第２の半導体層を貫通し前記第１の半導体層にまで落ち込み、側面と底面とを有する溝部と；第１の絶縁材料から主に成り、前記側面から前記底面にわたって形成された膜であり、前記側面に形成された側面膜部と、前記底面に形成された底面膜部とを有する第１の絶縁体と；前記第１の絶縁材料より高い比誘電率を有する第２の絶縁材料から主に成り、少なくとも、前記側面膜部と前記底面膜部とに囲まれた領域の角部に、形成された第２の絶縁体と；前記第１の絶縁体および前記第２の絶縁体を介して前記溝部の内側に形成された電極とを備え、前記第２の絶縁体の部位のうち前記角部に位置する部位における前記底面膜部の表面を基準とする厚さＴｈ１は、前記第２の絶縁体の部位のうち前記第２の半導体層との間に前記側面膜部を挟む部位における前記側面膜部の表面を基準とする厚さＴｈ２より大きい。この形態によれば、電極の界面に発生する電界集中を、角部に位置する第２の絶縁体によって効果的に抑制できる。したがって、トレンチＭＩＳ構造における電界集中を効果的に緩和できる。
（２）上記形態の半導体装置において、前記厚さＴｈ１は、前記第１の絶縁体の厚さより大きくてもよい。この形態によれば、電極との界面に発生する電界集中をいっそう効果的に抑制できる。
（３）上記形態の半導体装置において、前記底面膜部の厚さは、前記側面膜部の厚さ以上であってもよい。この形態によれば、溝部の底面における半導体の界面に発生する電界集中を、第１の絶縁体の底面膜部によって効果的に緩和できる。
（４）上記形態の半導体装置において、前記厚さＴｈ１は、前記底面膜部の厚さの２倍以上であってもよい。この形態によれば、電極との界面に発生する電界集中をいっそう効果的に抑制できる。
（５）上記形態の半導体装置において、前記第２の絶縁体と前記電極との界面は、前記第１の半導体層と前記第２の半導体層との界面より前記第３の半導体層側に位置してもよい。この形態によれば、溝部の深さを抑制できるため、第１の半導体層の厚さを稼ぐことができる。その結果、半導体装置の耐電圧を向上させることができる。
（６）上記形態の半導体装置において、前記第２の絶縁体は、前記側面膜部から前記底面膜部にわたって形成された膜であってもよい。この形態によれば、異方性を有する成膜方法を用いて、第２の絶縁体を容易に実現できる。
（７）上記形態の半導体装置において、前記第２の絶縁体は、前記側面膜部の上に形成され、前記厚さＴｈ２を有する膜部と；前記底面膜部の上に形成され、前記厚さＴｈ１を有する膜部とを有してもよい。この形態によれば、異方性を有する成膜方法を用いて、第２の絶縁体を容易に実現できる。
（８）上記形態の半導体装置において、前記第２の絶縁体は、前記角部において部分的に厚くてもよい。この形態によれば、第２の絶縁材料を使用する量を抑制できる。
（９）上記形態の半導体装置において、前記第２の絶縁体は、前記角部において部分的に形成されてもよい。この形態によれば、第２の絶縁材料を使用する量を抑制できる。
（１０）上記形態の半導体装置において、前記第１の絶縁材料は、二酸化ケイ素（ＳｉＯ２）、酸窒化ケイ素（ＳｉＯＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸窒化アルミニウム（ＡｌＯＮ）および酸化ガリウム（Ｇａ２Ｏ３）の少なくとも１つを含んでもよい。この形態によれば、第１の絶縁体を容易に実現できる。
（１１）上記形態の半導体装置において、前記第２の絶縁材料は、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）およびランタン（Ｌａ）の少なくとも１つの元素を含有する酸化物および酸窒化物の少なくとも一方を含んでもよい。この形態によれば、第２の絶縁体を容易に実現できる。
（１２）上記形態の半導体装置において、前記第１の半導体層、前記第２の半導体層および前記第３の半導体層のうち少なくとも１つの半導体層は、ケイ素（Ｓｉ）より大きいバンドギャップを有する半導体から主に成ってもよい。この形態によれば、ケイ素（Ｓｉ）を用いた半導体装置より高い耐電圧が要求される半導体装置において、トレンチＭＩＳ構造における電界集中を効果的に緩和できる。
（１３）上記形態の半導体装置において、前記第１の半導体層、前記第２の半導体層および前記第３の半導体層のうち少なくとも１つの半導体層は、炭化ケイ素（ＳｉＣ）、窒化物半導体、ダイヤモンド、酸化ガリウム（Ｇａ２Ｏ３）の少なくとも１つから主に成ってもよい。この形態によれば、ケイ素（Ｓｉ）を用いた半導体装置より高い耐電圧が要求される半導体装置において、トレンチＭＩＳ構造における電界集中を効果的に緩和できる。
（１４）本発明の一形態によれば、上記形態の半導体装置を備える電力変換装置が提供される。この形態によれば、電力を変換する効率を向上させることができる。
（１５）本発明の一形態によれば、半導体装置の製造方法が提供される。この製造方法は、ｎ型およびｐ型のうち一方の特性を有する第１の半導体層を基板に形成し；ｎ型およびｐ型のうち前記一方の特性とは異なる他方の特性を有する第２の半導体層を、前記第１の半導体層に積層し；前記一方の特性を有する第３の半導体層を、前記第２の半導体層に積層し；前記第３の半導体層から前記第２の半導体層を貫通し前記第１の半導体層にまでエッチングを行うことによって、側面と底面とを有する溝部を形成し；第１の絶縁材料を用いて、前記側面から前記底面にわたって形成された膜として、前記側面に形成された側面膜部と、前記底面に形成された底面膜部とを有する第１の絶縁体を形成し；前記第１の絶縁材料より高い比誘電率を有する第２の絶縁材料を用いて、少なくとも、前記側面膜部と前記底面膜部とに囲まれた領域の角部に、第２の絶縁体を形成し；前記第１の絶縁体および前記第２の絶縁体が形成された前記溝部の内側に、電極を形成し；前記第２の絶縁体を形成する際、前記第２の絶縁体の部位のうち前記角部に位置する部位における前記底面膜部の表面を基準とする厚さＴｈ１を、前記第２の絶縁体の部位のうち前記第２の半導体層との間に前記側面膜部を挟む部位における前記側面膜部の表面を基準とする厚さＴｈ２より大きくする。この形態によれば、電極の界面に発生する電界集中を、角部に位置する第２の絶縁体によって効果的に抑制できる。したがって、トレンチＭＩＳ構造における電界集中を効果的に緩和できる。
（１６）上記形態の製造方法において、スパッタ法によって前記第２の絶縁体を形成してもよい。この形態によれば、第２の絶縁体を容易に作製できる。
（１７）上記形態の製造方法において、前記スパッタ法は、電子サイクロトロン共鳴スパッタ法であってもよい。この形態によれば、第２の絶縁体を容易に作製できる。
（１８）上記形態の製造方法において、ターゲット粒子の放射方向と前記基板との角度を制御することによって、前記第２の絶縁体の厚さを調整してもよい。この形態によれば、第２の絶縁体を容易に作製できる。
本発明は、半導体装置およびその製造方法ならびに電力変換装置以外の種々の形態で実現することも可能であり、例えば、上記形態の半導体装置が組み込まれた電気機器、並びに、その半導体装置を製造する製造装置などの形態で実現できる。
本願発明によれば、電極の界面に発生する電界集中を、角部に位置する第２の絶縁体によって効果的に抑制できる。したがって、トレンチＭＩＳ構造における電界集中を効果的に緩和できる。
電力変換装置の構成を示す説明図である。 第１実施形態における半導体装置の構成を模式的に示す断面図である。 第１実施形態における半導体装置の詳細構成を模式的に示す断面図である。 第１実施形態における半導体装置の製造方法を示す工程図である。 耐電圧に関する評価試験の結果示すグラフである。 第２実施形態における半導体装置の構成を模式的に示す断面図である。 第３実施形態における半導体装置の構成を模式的に示す断面図である。 第４実施形態における半導体装置の構成を模式的に示す断面図である。 第５実施形態における半導体装置の構成を模式的に示す断面図である。 第６実施形態における半導体装置の構成を模式的に示す断面図である。
Ａ．第１実施形態
Ａ−１．電力変換装置の構成
図１は、電力変換装置１０の構成を示す説明図である。電力変換装置１０は、交流電源Ｅから負荷Ｒに供給される電力を変換する装置である。電力変換装置１０は、交流電源Ｅの力率を改善する力率改善回路の構成部品として、半導体装置１００と、制御回路２００と、４つのダイオードＤ１と、コイルＬと、ダイオードＤ２と、キャパシタＣとを備える。
電力変換装置１０において、４つのダイオードＤ１は、交流電源Ｅの交流電圧を整流するダイオードブリッジＤＢを構成する。ダイオードブリッジＤＢは、直流側の端子として、正極出力端Ｔｐと、負極出力端Ｔｎとを有する。コイルＬは、ダイオードブリッジＤＢの正極出力端Ｔｐに接続されている。ダイオードＤ２のアノード側は、コイルＬを介して正極出力端Ｔｐに接続されている。ダイオードＤ２のカソード側は、キャパシタＣを介して負極出力端Ｔｎに接続されている。負荷Ｒは、キャパシタＣと並列に接続されている。
電力変換装置１０の半導体装置１００は、ＦＥＴ（Field-Effect Transistor）である。半導体装置１００のソース側は、負極出力端Ｔｎに接続されている。半導体装置１００のドレイン側は、コイルＬを介して正極出力端Ｔｐに接続されている。半導体装置１００のゲート側は、制御回路２００に接続されている。電力変換装置１０の制御回路２００は、交流電源Ｅの力率が改善されるように、負荷Ｒに出力される電圧、および、ダイオードブリッジＤＢにおける電流に基づいて、半導体装置１００のソース−ドレイン間の電流を制御する。
Ａ−２．半導体装置の構成
図２は、第１実施形態における半導体装置１００の構成を模式的に示す断面図である。図２には、相互に直交するＸＹＺ軸が図示されている。図２のＸＹＺ軸のうち、Ｘ軸は、図２の紙面左から紙面右に向かう軸である。＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図２のＸＹＺ軸のうち、Ｙ軸は、図２の紙面手前から紙面奥に向かう軸である。＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図２のＸＹＺ軸のうち、Ｚ軸は、図２の紙面下から紙面上に向かう軸である。＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。図２のＸＹＺ軸は、他の図のＸＹＺ軸に対応する。
本実施形態では、半導体装置１００は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１００は、縦型トレンチＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。本実施形態では、半導体装置１００は、電力制御に用いられ、パワーデバイスとも呼ばれる。
半導体装置１００は、基板１１０と、半導体層１１１と、半導体層１１２と、半導体層１１３とを備える。半導体装置１００は、これらの半導体層に形成された構造として、トレンチ１２２と、リセス１２４と、段差部１２６と、終端部１２９とを有する。半導体装置１００は、更に、絶縁膜１３０と、ゲート電極１４２と、ボディ電極１４４と、ソース電極１４６と、ドレイン電極１４８とを備える。本実施形態では、半導体装置１００は、更に、絶縁膜１５０と、配線電極１６０とを備える。
半導体装置１００の基板１１０は、Ｘ軸およびＹ軸に沿って広がる板状を成す半導体である。本実施形態では、基板１１０は、窒化ガリウム（ＧａＮ）から主に成る。本明細書の説明において、「窒化ガリウム（ＧａＮ）から主に成る」とは、モル分率において窒化ガリウム（ＧａＮ）を９０％以上含有することを意味する。本実施形態では、基板１１０は、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体である。本実施形態では、基板１１０に含まれるケイ素（Ｓｉ）濃度の平均値は、約１×１０１８ｃｍ−３である。
半導体装置１００の半導体層１１１は、基板１１０の＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がる第１の半導体層である。本実施形態では、半導体層１１１は、窒化ガリウム（ＧａＮ）から主に成る。本実施形態では、半導体層１１１は、ｎ型の特性を有するｎ型半導体である。本実施形態では、半導体層１１１は、ケイ素（Ｓｉ）をドナー元素として含有する。本実施形態では、半導体層１１１に含まれるケイ素（Ｓｉ）濃度の平均値は、約１×１０１６ｃｍ−３である。本実施形態では、半導体層１１１の厚さ（Ｚ軸方向の長さ）は、約１０μｍ（マイクロメートル）である。
半導体装置１００の半導体層１１２は、半導体層１１１の＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がる第２の半導体層である。本実施形態では、半導体層１１２は、窒化ガリウム（ＧａＮ）から主に成る。本実施形態では、半導体層１１２は、ｐ型の特性を有するｐ型半導体である。本実施形態では、半導体層１１２は、マグネシウム（Ｍｇ）をアクセプタ元素として含有する。本実施形態では、半導体層１１２に含まれるマグネシウム（Ｍｇ）濃度の平均値は、約４×１０１８ｃｍ−３である。本実施形態では、半導体層１１４の厚さ（Ｚ軸方向の長さ）は、約１．０μｍである。
半導体装置１００の半導体層１１３は、半導体層１１２の＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がる第３の半導体層である。本実施形態では、半導体層１１３は、窒化ガリウム（ＧａＮ）から主に成る。本実施形態では、半導体層１１３は、ｎ型の特性を有するｎ型半導体である。本実施形態では、半導体層１１３は、ケイ素（Ｓｉ）をドナー元素として含有する。本実施形態では、半導体層１１３に含まれるケイ素（Ｓｉ）濃度の平均値は、約３×１０１８ｃｍ−３である。本実施形態では、半導体層１１３の厚さ（Ｚ軸方向の長さ）は、約０．２μｍである。
半導体装置１００のトレンチ１２２は、半導体層１１３の＋Ｚ軸方向側から半導体層１１２を貫通し半導体層１１１にまで落ち込んだ溝部である。本実施形態では、トレンチ１２２は、半導体層１１１，１１２，１１３に対するドライエッチングによって形成された構造である。トレンチ１２２は、側面１２２ｓと、底面１２２ｂとを有する。トレンチ１２２の側面１２２ｓは、トレンチ１２２を画定する面のうち、Ｚ軸方向に広がる面である。トレンチ１２２の底面１２２ｂは、トレンチ１２２を画定する面のうち、＋Ｚ軸方向を向くとともにＸ軸およびＹ軸方向に広がる面である。
半導体装置１００のリセス１２４は、半導体層１１３の＋Ｚ軸方向側から半導体層１１２にわたって窪んだ凹部である。本実施形態では、リセス１２４は、半導体層１１２，１１３に対するドライエッチングによって形成された構造である。
半導体装置１００の段差部１２６は、半導体層１１３の＋Ｚ軸方向側から半導体層１１２を貫通し半導体層１１１にまで落ち込んだ部位である。本実施形態では、段差部１２６は、半導体層１１１，１１２，１１３に対するドライエッチングによって形成された構造である。半導体装置１００の終端部１２９は、段差部１２６に隣接し、半導体層１１１，１１２，１１３の終端を構成する部位である。本実施形態では、終端部１２９は、ダイシングによって形成された構造である。
半導体装置１００の絶縁膜１３０は、電気絶縁性を有する膜である。本実施形態では、絶縁膜１３０は、トレンチ１２２の内側から外側にわたって形成されている。他の実施形態では、絶縁膜１３０は、トレンチ１２２の内側のみに形成されていてもよい。本実施形態では、絶縁膜１３０は、絶縁膜１３１と、絶縁膜１３２とを備える。
絶縁膜１３０の絶縁膜１３１は、第１の絶縁材料である二酸化ケイ素（ＳｉＯ２）から主に成る第１の絶縁体である。絶縁膜１３１は、トレンチ１２２の内側において側面１２２ｓから底面１２２ｂにわたって形成された膜である。本実施形態では、絶縁膜１３１は、トレンチ１２２の内側に加え、トレンチ１２２の外側である半導体層１１３における＋Ｚ軸方向側の表面にわたって形成されている。絶縁膜１３１の詳細については後述する。
絶縁膜１３０の絶縁膜１３２は、第１の絶縁材料より高い比誘電率を有する第２の絶縁材料である酸窒化ジルコニウム（ＺｒＯＮ）から主に成る第２の絶縁体である。本実施形態では、絶縁膜１３２は、絶縁膜１３１の全域にわたって積層された膜である。絶縁膜１３２の詳細については後述する。
半導体装置１００のゲート電極１４２は、絶縁膜１３０を介してトレンチ１２２の内側に形成された電極である。本実施形態では、ゲート電極１４２は、トレンチ１２２の内側に加え、トレンチ１２２の外側にわたって形成されている。本実施形態では、ゲート電極１４２は、アルミニウム（Ａｌ）から主に成る。ゲート電極１４２に電圧が印加された場合、半導体層１１２に反転層が形成され、この反転層がチャネルとして機能することによって、ソース電極１４６とドレイン電極１４８との間に導通経路が形成される。
半導体装置１００のボディ電極１４４は、リセス１２４に形成され、半導体層１１２にオーミック接触する電極である。本実施形態では、ボディ電極１４４は、パラジウム（Ｐｄ）から主に成る層を積層した後に熱処理を加えた電極である。
半導体装置１００のソース電極１４６は、半導体層１１３にオーミック接触する電極である。本実施形態では、ソース電極１４６は、ボディ電極１４４の上から半導体層１１３の＋Ｚ軸方向側の表面にわたって形成されている。他の実施形態では、ソース電極１４６は、ボディ電極１４４から離れた部位に形成されていてもよい。本実施形態では、ソース電極１４６は、チタン（Ｔｉ）から主に成る層にアルミニウム（Ａｌ）から主に成る層を積層した後に熱処理を加えた電極である。
半導体装置１００のドレイン電極１４８は、基板１１０の−Ｚ軸方向側の表面にオーミック接触する電極である。本実施形態では、ドレイン電極１４８は、チタン（Ｔｉ）から主に成る層にアルミニウム（Ａｌ）から主に成る層を積層した後に熱処理を加えた電極である。
本実施形態では、半導体装置１００は、トレンチ１２２に絶縁膜１３０およびゲート電極１４２を形成した複数のトレンチ構造と、リセス１２４にボディ電極１４４およびソース電極１４６を形成した複数のリセス構造とを備える。本実施形態では、トレンチ構造およびリセス構造は、Ｘ軸方向において交互に配置されている。本実施形態では、トレンチ構造およびリセス構造は、Ｙ軸方向に延びている。本実施形態では、複数のゲート電極１４２は、半導体装置１００の面内において並列に接続されている。本実施形態では、複数のソース電極１４６は、配線電極１６０を通じて並列に接続されている。
半導体装置１００の絶縁膜１５０は、段差部１２６、絶縁膜１３０、ゲート電極１４２およびソース電極１４６を被覆する。本実施形態では、絶縁膜１５０は、二酸化ケイ素（ＳｉＯ２）から主に成る。
半導体装置１００の配線電極１６０は、絶縁膜１５０の上に形成された電極である。配線電極１６０は、絶縁膜１５０を貫通しソース電極１４６の各々に接続する接続部を有する。本実施形態では、配線電極１６０は、アルミニウム（Ａｌ）から主に成る。本実施形態では、配線電極１６０は、段差部１２６において配線電極１６０と共にフィールドプレート構造を形成する。これによって、段差部１２６に現れるｐｎ接合界面の端部における電界集中を緩和できる。
図３は、第１実施形態における半導体装置１００の詳細構成を模式的に示す断面図である。図３には、トレンチ１２２を中心に半導体装置１００の断面が図示されている。
絶縁膜１３０の絶縁膜１３１は、側面膜部１３１ｓと、底面膜部１３１ｂと、上面膜部１３１ｔとを有する。絶縁膜１３１の側面膜部１３１ｓは、トレンチ１２２の側面１２２ｓに形成された膜部である。絶縁膜１３１の底面膜部１３１ｂは、トレンチ１２２の底面１２２ｂに形成されたである。絶縁膜１３１の上面膜部１３１ｔは、半導体層１１３の＋Ｚ軸方向側の表面に形成された膜部である。
絶縁膜１３０の絶縁膜１３２は、少なくとも角部１２２ｃに形成されている。角部１２２ｃは、絶縁膜１３１の側面膜部１３１ｓと底面膜部１３１ｂとに囲まれた領域の角（隅）である。本実施形態では、絶縁膜１３２は、側面膜部１３２ｓと、底面膜部１３２ｂと、上面膜部１３２ｔとを有する。絶縁膜１３２の側面膜部１３２ｓは、絶縁膜１３１の側面膜部１３１ｓの上に形成された膜部である。絶縁膜１３２の底面膜部１３２ｂは、絶縁膜１３１の底面膜部１３１ｂの上に形成された膜部である。底面膜部１３２ｂの一部は、角部１２２ｃに位置する。絶縁膜１３２の上面膜部１３２ｔは、絶縁膜１３１の上面膜部１３１ｔの上に形成された膜部である。
図３における厚さＴｈ１は、絶縁膜１３２の部位のうち角部１２２ｃに位置する部位における底面膜部１３１ｂの表面を基準とする厚さである。図３における厚さＴｈ２は、絶縁膜１３２の部位のうち半導体層１１２との間に底面膜部１３１ｂを挟む部位における底面膜部１３１ｂの表面を基準とする厚さである。厚さＴｈ１は、厚さＴｈ２より大きい。言い換えると、底面膜部１３２ｂの膜厚は、側面膜部１３２ｓの膜厚より厚い。本実施形態では、厚さＴｈ１は１００ｎｍ（ナノメートル）であり、厚さＴｈ２は３０ｎｍである。
耐電圧に関する信頼性を確保する観点から、底面膜部１３１ｂの厚さＴｈ３は、側面膜部１３１ｓの厚さＴｈ４と同等以上であることが好ましい。本実施形態では、底面膜部１３１ｂの厚さＴｈ３は、側面膜部１３１ｓの厚さＴｈ４と同等である。側面膜部１３１ｓの厚さＴｈ４は、ゲート駆動能力の観点から薄いほど好ましいが、チャネル移動度を確保する観点から、５ｎｍ以上が好ましく、１０ｎｍ以上がより好ましい。本実施形態では、厚さＴｈ３は５０ｎｍであり、厚さＴｈ４は５０ｎｍである。
絶縁膜１３２とゲート電極１４２との界面１４２ｆにおける電界集中を緩和する観点から、絶縁膜１３２の厚さＴｈ１は、絶縁膜１３１の厚さＴｈ３，Ｔｈ４以上であることが好ましく、厚さＴｈ３の２倍以上であることがいっそう好ましい。
本実施形態では、絶縁膜１３２とゲート電極１４２との界面１４２ｆは、半導体層１１１と半導体層１１２とのｐｎ接合界面１１１ｆより半導体層１１３側（＋Ｚ軸方向側）に位置する。オン抵抗を抑制する観点から、界面１４２ｆの位置は、ｐｎ接合界面１１１ｆから＋Ｚ軸方向へ０．１μｍの位置より−Ｚ軸方向側であることが好ましい。
ｐｎ接合界面１１１ｆにおける電界集中を緩和する観点から、絶縁膜１３１の厚さＴｈ３は、ｐｎ接合界面１１１ｆより−Ｚ軸方向側に収まる厚さであることが好ましい。
Ａ−３．半導体装置の製造方法
図４は、第１実施形態における半導体装置１００の製造方法を示す工程図である。まず、製造者は、基板１１０の上に半導体層１１１，１１２，１１３を結晶成長によって形成する（工程Ｐ１１０）。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）を用いて半導体層１１１，１１２，１１３を形成する。
半導体層１１１，１１２，１１３を形成した後、製造者は、ドライエッチングによって、トレンチ１２２を形成する（工程Ｐ１２０）。本実施形態では、製造者は、塩素系ガスを用いたドライエッチングによってトレンチ１２２を形成する。本実施形態では、製造者は、トレンチ１２２に加えて、リセス１２４および段差部１２６をドライエッチングによって形成する。
トレンチ１２２を形成した後、製造者は、第１の絶縁材料を用いて第１の絶縁体である絶縁膜１３１を形成する（工程Ｐ１３２）。本実施形態では、製造者は、第１の絶縁材料として二酸化ケイ素（ＳｉＯ２）を用いて、絶縁膜１３１を形成する。本実施形態では、製造者は、原子層堆積法（ＡＬＤ：Atomic Layer Deposition）によって絶縁膜１３１を形成する。他の実施形態では、製造者は、スパッタ法、プラズマＣＶＤなどによって絶縁膜１３１を形成してもよい。本実施形態では、製造者は、絶縁膜１３１の膜厚Ｔｈ３，Ｔｈ４を約５０ｎｍに調整する。
絶縁膜１３１を形成した後（工程Ｐ１３２）、製造者は、高比誘電率を有する第２の絶縁材料を用いて、絶縁膜１３２を形成する（工程Ｐ１３４）。本実施形態では、製造者は、第２の絶縁材料として酸窒化ジルコニウム（ＺｒＯＮ）を用いて、絶縁膜１３２を形成する。本実施形態では、製造者は、電子サイクロトロン共鳴スパッタ法（ＥＣＲスパッタ法：Electron Cyclotron Resonance sputter）によって絶縁膜１３２を形成する。他の実施形態では、製造者は、マグネトロンスパッタ法によって絶縁膜１３２を形成してもよいし、原子層堆積法（ＡＬＤ）によって絶縁膜１３２を形成してもよい。
本実施形態では、絶縁膜１３２を形成する際、製造者は、アルゴンに窒素と酸素とを混合した混合ガスの中で、ジルコニウム（Ｚｒ）製のターゲットを用いて、ＥＣＲスパッタ法を行う。他の実施形態では、製造者は、アルゴンに代えて他の不活性ガス（例えば、キセノン）を用いてもよい。本実施形態では、絶縁膜１３２における酸素組成比および窒素組成比を制御するために、製造者は、アルゴンガスの流量を１５〜３０ｓｃｃｍの範囲で制御し、酸素ガスの流量を０．１〜３．０ｓｃｃｍの範囲で制御し、窒素ガスの流量を４．３〜１７．０ｓｃｃｍの範囲で制御する。
本実施形態では、製造者は、ターゲット粒子の放射方向と基板１１０との角度を制御することによって、絶縁膜１３２の厚さＴｈ１，Ｔｈ２を調整する。本実施形態では、製造者は、Ｚ軸方向における絶縁膜１３２の膜厚Ｔｈ１を約１００ｎｍに調整し、Ｘ軸およびＹ軸方向における絶縁膜１３２の膜厚Ｔｈ２を約３０ｎｍに調整する。
成膜の異方性を向上させるために、ターゲット粒子の放射方向と基板１１０とが成す角度は、４５°以上９０°以下が好ましく、混合ガスの圧力は、０．０７Ｐａ（パスカル）以上であって、０．２Ｐａ以下が好ましく、０．１５Ｐａ以下がいっそう好ましい。ＲＦパワーおよびマイクロ波パワーは、成膜の異方性を向上させる観点から低いほど好ましいが、成膜品質を確保する観点から、５０Ｗ（ワット）以上５００Ｗ以下が好ましい。
本実施形態では、製造者は、絶縁膜１３２の成膜に先立って、絶縁膜１３１に熱処理を施すとともに、絶縁膜１３２を成膜した後、絶縁膜１３２に熱処理を施す。他の実施形態では、製造者は、絶縁膜１３１の成膜後に熱処理を行わずに、絶縁膜１３２の成膜後に、絶縁膜１３１および絶縁膜１３２に対して、まとめて熱処理を施してもよい。本実施形態では、絶縁膜１３１および絶縁膜１３２に施す熱処理に関し、熱処理の雰囲気は窒素であり、熱処理の温度は４００℃であり、熱処理の時間は３０分である。熱処理の雰囲気は、アルゴン、水素、水素と窒素の混合ガス、真空などであってもよい。熱処理の温度は、４００℃以上７００℃以下であればよい。熱処理の時間は、５分以上９０分以下であればよい。
絶縁膜１３２を形成した後（工程Ｐ１３４）、製造者は、各電極を形成する（工程Ｐ１４０）。本実施形態では、製造者は、ボディ電極１４４、ソース電極１４６、ゲート電極１４２、ドレイン電極１４８の順に、各電極を形成する。
本実施形態では、製造者は、蒸着によってパラジウム（Ｐｄ）から主に成る層をリセス１２４に成膜することによって、ボディ電極１４４を形成する。本実施形態では、製造者は、ボディ電極１４４の上に、チタン（Ｔｉ）から主に成る層と、アルミニウム（Ａｌ）から主に成る層とを、蒸着によって順に積層することによって、ソース電極１４６を形成する。本実施形態では、製造者は、蒸着によってアルミニウム（Ａｌ）から主に成る層をトレンチ１２２に成膜することによって、ゲート電極１４２を形成する。本実施形態では、製造者は、基板１１０の−Ｚ軸方向側の表面に、チタン（Ｔｉ）から主に成る層と、アルミニウム（Ａｌ）から主に成る層とを、蒸着によって順に積層することによって、ドレイン電極１４８を形成する。
本実施形態では、製造者は、各電極を形成するごとに、各電極に熱処理を施す。他の実施形態では、製造者は、２つ以上の電極に対して、まとめて熱処理を施してもよい。各電極に施す熱処理に関し、熱処理の雰囲気は窒素であり、熱処理の温度は４００℃であり、熱処理の時間は３０分である。
各電極を形成した後（工程Ｐ１４０）、絶縁膜１５０および配線電極１６０の形成を経て、半導体装置１００が完成する。
Ａ−４．評価試験
図５は、耐電圧に関する評価試験の結果示すグラフである。図５の評価試験では、試験者は、２つの半導体装置を試料１，２として用意し、各試料に耐電圧を評価した。
試料１は、フィールドプレート構造による終端構造が形成されていない点を除き、半導体装置１００と同様である。
・トレンチ１２２の側面１２２ｓにおける絶縁膜１３０の膜厚
絶縁膜１３１（二酸化ケイ素（ＳｉＯ２））の膜厚Ｔｈ４：５０ｎｍ
絶縁膜１３２（酸窒化ジルコニウム（ＺｒＯＮ））の膜厚Ｔｈ２：３０ｎｍ
・トレンチ１２２の底面１２２ｂにおける絶縁膜１３０の膜厚
絶縁膜１３１（二酸化ケイ素（ＳｉＯ２））の膜厚Ｔｈ３：５０ｎｍ
絶縁膜１３２（酸窒化ジルコニウム（ＺｒＯＮ））の膜厚Ｔｈ１：１００ｎｍ
試料２は、フィールドプレート構造による終端構造が形成されていない点、並びに、絶縁膜１３０に代えて単層の絶縁膜を備える点を除き、半導体装置１００と同様である。試料２のトレンチ１２２における絶縁膜は、原子層堆積法（ＡＬＤ）によって形成され、二酸化ケイ素（ＳｉＯ２）から主に成る。試料２のトレンチ１２２における絶縁膜の膜厚は、トレンチ１２２の側面１２２ｓおよび底面１２２ｂともに８０ｎｍである。
試料１，２には終端構造が形成されていないため、各試料の耐電圧は、ゲート電極１４２において絶縁破壊が発生する電圧となる。図５に示すように、試料１の耐電圧は、約１１００〜約１３００Ｖ（ボルト）であり、試料２の耐電圧は、約８００〜約１０００Ｖであった。このように、試料１の耐電圧は、試料２に対して約３０％向上した。
Ａ−５．効果
以上説明した第１実施形態によれば、絶縁膜１３１の上に形成された絶縁膜１３２の厚さＴｈ１が厚さＴｈ２より大きいため、ゲート電極１４２の界面に発生する電界集中を、角部１２２ｃに位置する絶縁膜１３２によって効果的に抑制できる。したがって、トレンチ１２２に形成されたトレンチＭＩＳ構造における電界集中を効果的に緩和できる。
また、絶縁膜１３２の厚さＴｈ１が絶縁膜１３１の厚さＴｈ３，Ｔｈ４より大きいため、ゲート電極１４２との界面に発生する電界集中をいっそう効果的に抑制できる。
また、底面膜部１３１ｂの厚さＴｈ３は、側面膜部１３１ｓの厚さＴｈ４以上である場合、トレンチ１２２の底面１２２ｂにおける半導体層１１１の界面に発生する電界集中を、絶縁膜１３１の底面膜部１３１ｂによって効果的に緩和できる。
また、絶縁膜１３２の厚さＴｈ１は、底面膜部１３１ｂの厚さＴｈ３の２倍以上であるため、ゲート電極１４２との界面に発生する電界集中をいっそう効果的に抑制できる。
また、絶縁膜１３２とゲート電極１４２との界面１４２ｆは、半導体層１１１と半導体層１１２とのｐｎ接合界面１１１ｆより半導体層１１３側に位置することから、トレンチ１２２の深さを抑制できるため、半導体層１１１の厚さを稼ぐことができる。その結果、半導体装置１００の耐電圧を向上させることができる。
また、絶縁膜１３２は、側面膜部１３１ｓから底面膜部１３１ｂにわたって形成された膜であるため、異方性を有する成膜方法を用いて、絶縁膜１３２を容易に実現できる。
Ｂ．第２実施形態
図６は、第２実施形態における半導体装置１００Ｂの構成を模式的に示す断面図である。半導体装置１００Ｂは、ゲート電極１４２に代えてゲート電極１４２Ｂを備える点を除き、第１実施形態の半導体装置１００と同様である。半導体装置１００Ｂのゲート電極１４２Ｂは、トレンチ１２２の側面１２２ｓおよび底面１２２ｂに沿って形成されている点を除き、第１実施形態のゲート電極１４２と同様である。
第２実施形態によれば、第１実施形態と同様に、絶縁膜１３１の上に形成された絶縁膜１３２の厚さＴｈ１が厚さＴｈ２より大きいため、ゲート電極１４２Ｂの界面に発生する電界集中を、角部１２２ｃに位置する絶縁膜１３２によって効果的に抑制できる。したがって、トレンチ１２２に形成されたトレンチＭＩＳ構造における電界集中を効果的に緩和できる。
Ｃ．第３実施形態
図７は、第３実施形態における半導体装置１００Ｃの構成を模式的に示す断面図である。半導体装置１００Ｃは、第１実施形態のトレンチ１２２より深いトレンチ１２２Ｃが形成されている点、絶縁膜１３０に代えて絶縁膜１３０Ｃを備える点、並びに、ゲート電極１４２に代えてゲート電極１４２Ｃを備える点を除き、第１実施形態の半導体装置１００と同様である。
半導体装置１００Ｃのトレンチ１２２Ｃは、トレンチ１２２より深く半導体層１１１に落ち込んでいる点を除き、第１実施形態のトレンチ１２２と同様である。
半導体装置１００Ｃの絶縁膜１３０Ｃは、トレンチ１２２Ｃの形状に応じた絶縁膜１３１Ｃおよび絶縁膜１３２Ｃを備える。絶縁膜１３０Ｃの絶縁膜１３１Ｃは、トレンチ１２２Ｃの形状に応じて形成された点を除き、第１実施形態の絶縁膜１３１と同様である。絶縁膜１３０Ｃの絶縁膜１３２Ｃは、トレンチ１２２Ｃの形状に応じて形成された点を除き、第１実施形態の絶縁膜１３２と同様である。
半導体装置１００Ｃのゲート電極１４２Ｃは、トレンチ１２２Ｃの形状に応じて形成された点を除き、第１実施形態のゲート電極１４２と同様である。本実施形態では、絶縁膜１３２Ｃとゲート電極１４２Ｃとの界面１４２ｆは、半導体層１１１と半導体層１１２とのｐｎ接合界面１１１ｆより基板１１０側（−Ｚ軸方向側）に位置する。これによって、第１実施形態と比較してオン抵抗を抑制できる。
以上説明した第３実施形態によれば、第１実施形態と同様に、絶縁膜１３１Ｃの上に形成された絶縁膜１３２Ｃの厚さＴｈ１が厚さＴｈ２より大きいため、ゲート電極１４２Ｃの界面に発生する電界集中を、角部１２２ｃに位置する絶縁膜１３２Ｃによって効果的に抑制できる。したがって、トレンチ１２２Ｃに形成されたトレンチＭＩＳ構造における電界集中を効果的に緩和できる。
Ｄ．第４実施形態
図８は、第４実施形態における半導体装置１００Ｄの構成を模式的に示す断面図である。半導体装置１００Ｄは、第１実施形態のトレンチ１２２より深いトレンチ１２２Ｄが形成されている点、絶縁膜１３０に代えて絶縁膜１３０Ｄを備える点、並びに、ゲート電極１４２に代えてゲート電極１４２Ｄを備える点を除き、第１実施形態の半導体装置１００と同様である。
半導体装置１００Ｄのトレンチ１２２Ｄは、トレンチ１２２より深く半導体層１１１に落ち込んでいる点を除き、第１実施形態のトレンチ１２２と同様である。
半導体装置１００Ｄの絶縁膜１３０Ｄは、トレンチ１２２Ｄの形状に応じた絶縁膜１３１Ｄおよび絶縁膜１３２Ｄを備える。絶縁膜１３０Ｄの絶縁膜１３１Ｄは、トレンチ１２２Ｄの形状に応じて形成された点を除き、第１実施形態の絶縁膜１３１と同様である。絶縁膜１３０Ｄの絶縁膜１３２Ｄは、角部１２２ｃにおいて部分的に厚い点を除き、第１実施形態の絶縁膜１３２と同様である。本実施形態では、絶縁膜１３２Ｄの底面膜部１３２ｂは、角部１２２ｃにおいて部分的に厚い。
半導体装置１００Ｄのゲート電極１４２Ｄは、トレンチ１２２Ｄの形状に応じて形成された点を除き、第１実施形態のゲート電極１４２と同様である。本実施形態では、絶縁膜１３２Ｄとゲート電極１４２Ｄとの界面１４２ｆは、半導体層１１１と半導体層１１２とのｐｎ接合界面１１１ｆより基板１１０側（−Ｚ軸方向側）に位置する。これによって、第１実施形態と比較してオン抵抗を抑制できる。
以上説明した第４実施形態によれば、第１実施形態と同様に、絶縁膜１３１Ｄの上に形成された絶縁膜１３２Ｄの厚さＴｈ１が厚さＴｈ２より大きいため、ゲート電極１４２Ｄの界面に発生する電界集中を、角部１２２ｃに位置する絶縁膜１３２Ｄによって効果的に抑制できる。したがって、トレンチ１２２Ｄに形成されたトレンチＭＩＳ構造における電界集中を効果的に緩和できる。また、絶縁膜１３２Ｄは、角部１２２ｃにおいて部分的に厚いため、第１実施形態と比較して、絶縁膜１３２Ｄの絶縁材料を使用する量を抑制できる。
Ｅ．第５実施形態
図９は、第５実施形態における半導体装置１００Ｅの構成を模式的に示す断面図である。半導体装置１００Ｅは、第１実施形態のトレンチ１２２より深いトレンチ１２２Ｅが形成されている点、絶縁膜１３０に代えて絶縁膜１３０Ｅを備える点、並びに、ゲート電極１４２に代えてゲート電極１４２Ｅを備える点を除き、第１実施形態の半導体装置１００と同様である。
半導体装置１００Ｅのトレンチ１２２Ｅは、トレンチ１２２より深く半導体層１１１に落ち込んでいる点を除き、第１実施形態のトレンチ１２２と同様である。
半導体装置１００Ｅの絶縁膜１３０Ｅは、トレンチ１２２Ｅの形状に応じた絶縁膜１３１Ｅおよび絶縁膜１３２Ｅを備える。絶縁膜１３０Ｅの絶縁膜１３１Ｅは、トレンチ１２２Ｅの形状に応じて形成された点を除き、第１実施形態の絶縁膜１３１と同様である。絶縁膜１３０Ｅの絶縁膜１３２Ｅは、側面膜部１３２ｓおよび上面膜部１３２ｔを有しない点、角部１２２ｃにおいて部分的に厚い点を除き、第１実施形態の絶縁膜１３２と同様である。本実施形態では、絶縁膜１３２Ｅは、絶縁膜１３１における底面膜部１３１ｂの全域にわたって形成され、角部１２２ｃにおいて部分的に厚い。
半導体装置１００Ｅのゲート電極１４２Ｅは、トレンチ１２２Ｅの形状に応じて形成された点を除き、第１実施形態のゲート電極１４２と同様である。
以上説明した第５実施形態によれば、第１実施形態と同様に、絶縁膜１３１Ｅの上に形成された絶縁膜１３２Ｅの厚さＴｈ１が厚さＴｈ２より大きいため、ゲート電極１４２Ｅの界面に発生する電界集中を、角部１２２ｃに位置する絶縁膜１３２Ｅによって効果的に抑制できる。したがって、トレンチ１２２Ｅに形成されたトレンチＭＩＳ構造における電界集中を効果的に緩和できる。また、絶縁膜１３２Ｅは、角部１２２ｃにおいて部分的に厚いため、第１実施形態と比較して、絶縁膜１３２Ｅの絶縁材料を使用する量を抑制できる。
Ｆ．第６実施形態
図１０は、第６実施形態における半導体装置１００Ｆの構成を模式的に示す断面図である。半導体装置１００Ｆは、第１実施形態のトレンチ１２２より深いトレンチ１２２Ｆが形成されている点、絶縁膜１３０に代えて絶縁膜１３０Ｆを備える点、並びに、ゲート電極１４２に代えてゲート電極１４２Ｆを備える点を除き、第１実施形態の半導体装置１００と同様である。
半導体装置１００Ｆのトレンチ１２２Ｆは、トレンチ１２２より深く半導体層１１１に落ち込んでいる点を除き、第１実施形態のトレンチ１２２と同様である。
半導体装置１００Ｆの絶縁膜１３０Ｆは、トレンチ１２２Ｆの形状に応じた絶縁膜１３１Ｆおよび絶縁体１３２Ｆを備える。絶縁膜１３０Ｆの絶縁膜１３１Ｆは、トレンチ１２２Ｆの形状に応じて形成された点を除き、第１実施形態の絶縁膜１３１と同様である。絶縁膜１３０Ｆの絶縁体１３２Ｆは、角部１２２ｃにおいて部分的に形成されている点を除き、第１実施形態の絶縁膜１３２と同様である。
半導体装置１００Ｆのゲート電極１４２Ｆは、トレンチ１２２Ｆの形状に応じて形成された点を除き、第１実施形態のゲート電極１４２と同様である。
以上説明した第６実施形態によれば、第１実施形態と同様に、絶縁膜１３１Ｆの上に形成された絶縁体１３２Ｆの厚さＴｈ１が厚さＴｈ２より大きいため、ゲート電極１４２Ｆの界面に発生する電界集中を、角部１２２ｃに位置する絶縁体１３２Ｆによって効果的に抑制できる。したがって、トレンチ１２２Ｆに形成されたトレンチＭＩＳ構造における電界集中を効果的に緩和できる。また、絶縁体１３２Ｆは、角部１２２ｃにおいて部分的に形成されているため、第１実施形態と比較して、絶縁体１３２Ｆの絶縁材料を使用する量を抑制できる。
Ｇ．他の実施形態
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
本発明が適用される半導体装置は、上述の実施形態で説明した縦型トレンチＭＯＳＦＥＴに限られず、トレンチＭＩＳ構造を備える半導体装置であればよく、例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）、ＭＥＳＦＥＴ（metal-semiconductor field effect transistor）などであってもよい。本発明のトレンチＭＩＳ構造は、終端構造としても適用できる。
上述の実施形態において、基板の材質は、窒化ガリウム（ＧａＮ）に限らず、ケイ素（Ｓｉ）、サファイア（Ａｌ２Ｏ３）および炭化ケイ素（ＳｉＣ）などのいずれであってもよい。上述の実施形態において、各半導体層の材質は、窒化ガリウム（ＧａＮ）に限らず、ケイ素（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化物半導体、ダイヤモンド、酸化ガリウム（Ｇａ２Ｏ３）、ヒ化ガリウム（ＧａＡｓ）およびリン化インジウム（ＩｎＰ）などのいずれであってもよい。本発明が適用される半導体装置において、基板の材質は、ケイ素（Ｓｉ）より大きいバンドギャップを有する材質が望ましく、特に、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）、ダイヤモンドおよび酸化ガリウム（Ｇａ２Ｏ３）が望ましい。この形態によれば、ケイ素（Ｓｉ）を用いた半導体装置より高い耐電圧が要求される半導体装置において、トレンチＭＩＳ構造における電界集中を効果的に緩和できる。
上述の実施形態において、ｎ型半導体層に含まれるドナー元素は、ケイ素（Ｓｉ）に限らず、ゲルマニウム（Ｇｅ）、酸素（Ｏ）などであってもよい。
上述の実施形態において、ｐ型半導体層に含まれるアクセプタ元素は、マグネシウム（Ｍｇ）に限らず、亜鉛（Ｚｎ）、炭素（Ｃ）などであってもよい。
上述の実施形態において、第１の絶縁材料は、半導体層１１１，１１２，１１３との界面で界面準位密度を抑制するとともに良好な界面を形成する絶縁材料であればよい。例えば、第１の絶縁材料は、二酸化ケイ素（ＳｉＯ２）、酸窒化ケイ素（ＳｉＯＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸窒化アルミニウム（ＡｌＯＮ）、酸化ガリウム（Ｇａ２Ｏ３）などであってもよい。
上述の実施形態において、第２の絶縁材料は、第１の絶縁材料より高い比誘電率を有する絶縁材料であればよい。例えば、第２の絶縁材料は、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）およびランタン（Ｌａ）の少なくとも１つの元素を含有する酸化物および酸窒化物であってもよい。
第１の絶縁材料と第２の絶縁材料との組み合わせは、例えば、次の組み合わせであってもよい。
（第１の絶縁材料）／（第２の絶縁材料）
二酸化ケイ素（ＳｉＯ２）／酸化アルミニウム（Ａｌ２Ｏ３）
二酸化ケイ素（ＳｉＯ２）／酸化ガリウム（Ｇａ２Ｏ３）
二酸化ケイ素（ＳｉＯ２）／酸化ハフニウム（ＨｆＯ２）
二酸化ケイ素（ＳｉＯ２）／酸窒化ケイ素ハフニウム（ＨｆＳｉＯＮ）
二酸化ケイ素（ＳｉＯ２）／酸化ジルコニウム（ＺｒＯ２）
二酸化ケイ素（ＳｉＯ２）／酸窒化ジルコニウム（ＺｒＯＮ）
酸化ガリウム（Ｇａ２Ｏ３）／酸化ハフニウム（ＨｆＯ２）
酸化ガリウム（Ｇａ２Ｏ３）／酸窒化ケイ素ハフニウム（ＨｆＳｉＯＮ）
酸化ガリウム（Ｇａ２Ｏ３）／酸化ジルコニウム（ＺｒＯ２）
酸化ガリウム（Ｇａ２Ｏ３）／酸窒化ジルコニウム（ＺｒＯＮ）
酸化アルミニウム（Ａｌ２Ｏ３）／酸化ハフニウム（ＨｆＯ２）
酸化アルミニウム（Ａｌ２Ｏ３）／酸窒化ケイ素ハフニウム（ＨｆＳｉＯＮ）
酸化アルミニウム（Ａｌ２Ｏ３）／酸化ジルコニウム（ＺｒＯ２）
酸化アルミニウム（Ａｌ２Ｏ３）／酸窒化ジルコニウム（ＺｒＯＮ）
上述の実施形態において、第１の絶縁材料から主に成る第１の絶縁体は、２層以上であってもよい。第２の絶縁材料から主に成る第２の絶縁体は、２層以上であってもよい。各電極の材質は、上述の実施形態の材質に限らず、他の材質であってもよい。
１００，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ，１００Ｆ…半導体装置
１１０…基板
１１１…半導体層
１１１ｆ…ｐｎ接合界面
１１２…半導体層
１１３…半導体層
１１４…半導体層
１２２，１２２Ｃ，１２２Ｄ，１２２Ｅ，１２２Ｆ…トレンチ
１２２ｂ…底面
１２２ｃ…角部
１２２ｓ…側面
１２４…リセス
１２６…段差部
１２９…終端部
１３０，１３０Ｃ，１３０Ｄ，１３０Ｅ，１３０Ｆ…絶縁膜
１３１，１３１Ｃ，１３１Ｄ，１３１Ｅ，１３１Ｆ…絶縁膜
１３１ｂ…底面膜部
１３１ｓ…側面膜部
１３１ｔ…上面膜部
１３２，１３２Ｃ，１３２Ｄ，１３２Ｅ…絶縁膜
１３２Ｆ…絶縁体
１３２ｂ…底面膜部
１３２ｓ…側面膜部
１３２ｔ…上面膜部
１４２，１４２Ｂ，１４２Ｃ，１４２Ｄ，１４２Ｅ，１４２Ｆ…ゲート電極
１４２ｆ…界面
１４４…ボディ電極
１４６…ソース電極
１４８…ドレイン電極
１５０…絶縁膜
１６０…配線電極
２００…制御回路
Ｃ…キャパシタ
Ｄ１，Ｄ２…ダイオード
ＤＢ…ダイオードブリッジ
Ｅ…交流電源
Ｌ…コイル
Ｒ…負荷
Ｔｎ…負極出力端
Ｔｐ…正極出力端

Claims (18)

  1. 半導体装置であって、
    ｎ型およびｐ型のうち一方の特性を有する第１の半導体層と、
    ｎ型およびｐ型のうち前記一方の特性とは異なる他方の特性を有し、前記第１の半導体層に積層された第２の半導体層と、
    前記一方の特性を有し、前記第２の半導体層に積層された第３の半導体層と、
    前記第３の半導体層から前記第２の半導体層を貫通し前記第１の半導体層にまで落ち込み、側面と底面とを有する溝部と、
    第１の絶縁材料から主に成り、前記側面から前記底面にわたって形成された膜であり、前記側面に形成された側面膜部と、前記底面に形成された底面膜部とを有する第１の絶縁体と、
    前記第１の絶縁材料より高い比誘電率を有する第２の絶縁材料から主に成り、少なくとも、前記側面膜部と前記底面膜部とに囲まれた領域の角部に、形成された第２の絶縁体と、
    前記第１の絶縁体および前記第２の絶縁体を介して前記溝部の内側に形成された電極と
    を備え、
    前記第２の絶縁体の部位のうち前記角部に位置する部位における前記底面膜部の表面を基準とする厚さＴｈ１は、前記第２の絶縁体の部位のうち前記第２の半導体層との間に前記側面膜部を挟む部位における前記側面膜部の表面を基準とする厚さＴｈ２より大きい、半導体装置。
  2. 前記厚さＴｈ１は、前記第１の絶縁体の厚さより大きい、請求項１に記載の半導体装置。
  3. 前記底面膜部の厚さは、前記側面膜部の厚さ以上である、請求項１または請求項２に記載の半導体装置。
  4. 前記厚さＴｈ１は、前記底面膜部の厚さの２倍以上である、請求項１から請求項３までのいずれか一項に記載の半導体装置。
  5. 前記第２の絶縁体と前記電極との界面は、前記第１の半導体層と前記第２の半導体層との界面より前記第３の半導体層側に位置する、請求項１から請求項４までのいずれか一項に記載の半導体装置。
  6. 前記第２の絶縁体は、前記側面膜部から前記底面膜部にわたって形成された膜である、請求項１から請求項５までのいずれか一項に記載の半導体装置。
  7. 請求項１から請求項６までのいずれか一項に記載の半導体装置であって、
    前記第２の絶縁体は、
    前記側面膜部の上に形成され、前記厚さＴｈ２を有する膜部と、
    前記底面膜部の上に形成され、前記厚さＴｈ１を有する膜部と
    を有する、半導体装置。
  8. 前記第２の絶縁体は、前記角部において部分的に厚い、請求項１から請求項６までのいずれか一項に記載の半導体装置。
  9. 前記第２の絶縁体は、前記角部において部分的に形成された、請求項１から請求項５までのいずれか一項に記載の半導体装置。
  10. 前記第１の絶縁材料は、二酸化ケイ素（ＳｉＯ２）、酸窒化ケイ素（ＳｉＯＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸窒化アルミニウム（ＡｌＯＮ）および酸化ガリウム（Ｇａ２Ｏ３）の少なくとも１つを含む、請求項１から請求項９までのいずれか一項に記載の半導体装置。
  11. 前記第２の絶縁材料は、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）およびランタン（Ｌａ）の少なくとも１つの元素を含有する酸化物および酸窒化物の少なくとも一方を含む、請求項１から請求項１０までのいずれか一項に記載の半導体装置。
  12. 前記第１の半導体層、前記第２の半導体層および前記第３の半導体層のうち少なくとも１つの半導体層は、ケイ素（Ｓｉ）より大きいバンドギャップを有する半導体から主に成る、請求項１から請求項１１までのいずれか一項に記載の半導体装置。
  13. 前記第１の半導体層、前記第２の半導体層および前記第３の半導体層のうち少なくとも１つの半導体層は、炭化ケイ素（ＳｉＣ）、窒化物半導体、ダイヤモンド、酸化ガリウム（Ｇａ２Ｏ３）の少なくとも１つから主に成る、請求項１から請求項１２までのいずれか一項に記載の半導体装置。
  14. 請求項１から請求項１３までのいずれか一項に記載の半導体装置を備える電力変換装置。
  15. 半導体装置の製造方法であって、
    ｎ型およびｐ型のうち一方の特性を有する第１の半導体層を基板に形成し、
    ｎ型およびｐ型のうち前記一方の特性とは異なる他方の特性を有する第２の半導体層を、前記第１の半導体層に積層し、
    前記一方の特性を有する第３の半導体層を、前記第２の半導体層に積層し、
    前記第３の半導体層から前記第２の半導体層を貫通し前記第１の半導体層にまでエッチングを行うことによって、側面と底面とを有する溝部を形成し、
    第１の絶縁材料を用いて、前記側面から前記底面にわたって形成された膜として、前記側面に形成された側面膜部と、前記底面に形成された底面膜部とを有する第１の絶縁体を形成し、
    前記第１の絶縁材料より高い比誘電率を有する第２の絶縁材料を用いて、少なくとも、前記側面膜部と前記底面膜部とに囲まれた領域の角部に、第２の絶縁体を形成し、
    前記第１の絶縁体および前記第２の絶縁体が形成された前記溝部の内側に、電極を形成し、
    前記第２の絶縁体を形成する際、前記第２の絶縁体の部位のうち前記角部に位置する部位における前記底面膜部の表面を基準とする厚さＴｈ１を、前記第２の絶縁体の部位のうち前記第２の半導体層との間に前記側面膜部を挟む部位における前記側面膜部の表面を基準とする厚さＴｈ２より大きくする、半導体装置の製造方法。
  16. スパッタ法によって前記第２の絶縁体を形成する、請求項１５に記載の半導体装置の製造方法。
  17. 前記スパッタ法は、電子サイクロトロン共鳴スパッタ法である、請求項１６に記載の半導体装置の製造方法。
  18. ターゲット粒子の放射方向と前記基板との角度を制御することによって、前記第２の絶縁体の厚さを調整する、請求項１７に記載の半導体装置の製造方法。
JP2015044212A 2015-03-06 2015-03-06 半導体装置およびその製造方法ならびに電力変換装置 Pending JP2016164906A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015044212A JP2016164906A (ja) 2015-03-06 2015-03-06 半導体装置およびその製造方法ならびに電力変換装置
US15/059,195 US20160260832A1 (en) 2015-03-06 2016-03-02 Semiconductor device, method of manufacturing the same and power converter
CN201610124912.9A CN105938795A (zh) 2015-03-06 2016-03-04 半导体装置及其制造方法以及电力转换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015044212A JP2016164906A (ja) 2015-03-06 2015-03-06 半導体装置およびその製造方法ならびに電力変換装置

Publications (2)

Publication Number Publication Date
JP2016164906A true JP2016164906A (ja) 2016-09-08
JP2016164906A5 JP2016164906A5 (ja) 2017-08-03

Family

ID=56851008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015044212A Pending JP2016164906A (ja) 2015-03-06 2015-03-06 半導体装置およびその製造方法ならびに電力変換装置

Country Status (3)

Country Link
US (1) US20160260832A1 (ja)
JP (1) JP2016164906A (ja)
CN (1) CN105938795A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170441A (ja) * 2017-03-30 2018-11-01 豊田合成株式会社 半導体装置およびその製造方法
WO2019065751A1 (ja) * 2017-09-29 2019-04-04 株式会社タムラ製作所 電界効果トランジスタ
JP2020035928A (ja) * 2018-08-30 2020-03-05 富士電機株式会社 窒化ガリウム系半導体装置および窒化ガリウム系半導体装置の製造方法
KR20200104812A (ko) 2019-02-27 2020-09-04 도요타 지도샤（주） 반도체 장치와 그 제조 방법
WO2021024916A1 (ja) * 2019-08-06 2021-02-11 住友電気工業株式会社 炭化珪素半導体装置
JP2021190647A (ja) * 2020-06-04 2021-12-13 豊田合成株式会社 半導体装置とその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7127279B2 (ja) * 2017-12-14 2022-08-30 富士電機株式会社 炭化シリコン半導体装置及びその製造方法
WO2020070233A1 (en) * 2018-10-02 2020-04-09 Swansea University Semiconductor powerdevice

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04188877A (ja) * 1990-11-22 1992-07-07 Yokogawa Electric Corp 高耐圧パワーｍｏｓｆｅｔ
JP2009130069A (ja) * 2007-11-22 2009-06-11 Mitsubishi Electric Corp 半導体装置
JP2009224365A (ja) * 2008-03-13 2009-10-01 Rohm Co Ltd 半導体装置およびその製造方法
JP2012216675A (ja) * 2011-03-31 2012-11-08 Toyota Motor Corp 半導体装置及びその製造方法
JP2013135056A (ja) * 2011-12-26 2013-07-08 Toyoda Gosei Co Ltd Ｍｉｓ型半導体装置の製造方法
JP2014192493A (ja) * 2013-03-28 2014-10-06 Toyoda Gosei Co Ltd 半導体装置
JP2014209505A (ja) * 2013-04-16 2014-11-06 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US20150021623A1 (en) * 2013-07-17 2015-01-22 Cree, Inc. Enhanced gate dielectric for a field effect device with a trenched gate

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US5424231A (en) * 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
US6228720B1 (en) * 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
US7012005B2 (en) * 2002-06-25 2006-03-14 Siliconix Incorporated Self-aligned differential oxidation in trenches by ion implantation
JP3715971B2 (ja) * 2003-04-02 2005-11-16 ローム株式会社 半導体装置
US7465986B2 (en) * 2004-08-27 2008-12-16 International Rectifier Corporation Power semiconductor device including insulated source electrodes inside trenches
US7452777B2 (en) * 2006-01-25 2008-11-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFET structure and method of manufacture
US7598517B2 (en) * 2006-08-25 2009-10-06 Freescale Semiconductor, Inc. Superjunction trench device and method
JP2008270794A (ja) * 2007-03-29 2008-11-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7859021B2 (en) * 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
US8129779B2 (en) * 2007-09-03 2012-03-06 Rohm Co., Ltd. Trench gate type VDMOSFET device with thicker gate insulation layer portion for reducing gate to source capacitance
US8076720B2 (en) * 2007-09-28 2011-12-13 Semiconductor Components Industries, Llc Trench gate type transistor
JP2009135360A (ja) * 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
US7936009B2 (en) * 2008-07-09 2011-05-03 Fairchild Semiconductor Corporation Shielded gate trench FET with an inter-electrode dielectric having a low-k dielectric therein
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP5588670B2 (ja) * 2008-12-25 2014-09-10 ローム株式会社 半導体装置
WO2010119789A1 (ja) * 2009-04-13 2010-10-21 ローム株式会社 半導体装置および半導体装置の製造方法
US8252647B2 (en) * 2009-08-31 2012-08-28 Alpha & Omega Semiconductor Incorporated Fabrication of trench DMOS device having thick bottom shielding oxide
WO2011114535A1 (ja) * 2010-03-19 2011-09-22 富士通株式会社 化合物半導体装置及びその製造方法
WO2012008027A1 (ja) * 2010-07-14 2012-01-19 富士通株式会社 化合物半導体装置及びその製造方法
KR102065115B1 (ko) * 2010-11-05 2020-01-13 삼성전자주식회사 Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
JP5839804B2 (ja) * 2011-01-25 2016-01-06 国立大学法人東北大学 半導体装置の製造方法、および半導体装置
US8598654B2 (en) * 2011-03-16 2013-12-03 Fairchild Semiconductor Corporation MOSFET device with thick trench bottom oxide
JP5395309B2 (ja) * 2011-03-23 2014-01-22 パナソニック株式会社 半導体装置およびその製造方法
JP6037499B2 (ja) * 2011-06-08 2016-12-07 ローム株式会社 半導体装置およびその製造方法
JP2013058676A (ja) * 2011-09-09 2013-03-28 Elpida Memory Inc 半導体装置及びその製造方法、並びにデータ処理システム
US8791002B2 (en) * 2011-11-21 2014-07-29 Panasonic Corporation Semiconductor device and fabrication method for the same
US9087894B2 (en) * 2012-02-10 2015-07-21 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing the device
JP5844656B2 (ja) * 2012-02-20 2016-01-20 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5957994B2 (ja) * 2012-03-16 2016-07-27 富士通株式会社 半導体装置の製造方法
JP2013232533A (ja) * 2012-04-27 2013-11-14 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US9837521B2 (en) * 2012-10-11 2017-12-05 Rohm Co., Ltd. Nitride semiconductor device and fabrication method therefor
JP6200227B2 (ja) * 2013-02-25 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置
KR101832334B1 (ko) * 2013-03-05 2018-02-27 매그나칩 반도체 유한회사 반도체소자 및 그 제조방법
US9142655B2 (en) * 2013-03-12 2015-09-22 Infineon Technologies Ag Semiconductor device
JP2014183125A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置
JP6220188B2 (ja) * 2013-08-15 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置
JP6194516B2 (ja) * 2014-08-29 2017-09-13 豊田合成株式会社 Ｍｉｓ型半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04188877A (ja) * 1990-11-22 1992-07-07 Yokogawa Electric Corp 高耐圧パワーｍｏｓｆｅｔ
JP2009130069A (ja) * 2007-11-22 2009-06-11 Mitsubishi Electric Corp 半導体装置
JP2009224365A (ja) * 2008-03-13 2009-10-01 Rohm Co Ltd 半導体装置およびその製造方法
JP2012216675A (ja) * 2011-03-31 2012-11-08 Toyota Motor Corp 半導体装置及びその製造方法
JP2013135056A (ja) * 2011-12-26 2013-07-08 Toyoda Gosei Co Ltd Ｍｉｓ型半導体装置の製造方法
JP2014192493A (ja) * 2013-03-28 2014-10-06 Toyoda Gosei Co Ltd 半導体装置
JP2014209505A (ja) * 2013-04-16 2014-11-06 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US20150021623A1 (en) * 2013-07-17 2015-01-22 Cree, Inc. Enhanced gate dielectric for a field effect device with a trenched gate

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170441A (ja) * 2017-03-30 2018-11-01 豊田合成株式会社 半導体装置およびその製造方法
WO2019065751A1 (ja) * 2017-09-29 2019-04-04 株式会社タムラ製作所 電界効果トランジスタ
JP2019067915A (ja) * 2017-09-29 2019-04-25 株式会社タムラ製作所 電界効果トランジスタ
TWI722323B (zh) * 2017-09-29 2021-03-21 日商田村製作所股份有限公司 場效電晶體
JP7179276B2 (ja) 2017-09-29 2022-11-29 株式会社タムラ製作所 電界効果トランジスタ
US11616138B2 (en) 2017-09-29 2023-03-28 Tamura Corporation Field effect transistor
JP2020035928A (ja) * 2018-08-30 2020-03-05 富士電機株式会社 窒化ガリウム系半導体装置および窒化ガリウム系半導体装置の製造方法
JP7107106B2 (ja) 2018-08-30 2022-07-27 富士電機株式会社 窒化ガリウム系半導体装置および窒化ガリウム系半導体装置の製造方法
KR20200104812A (ko) 2019-02-27 2020-09-04 도요타 지도샤（주） 반도체 장치와 그 제조 방법
US11424322B2 (en) 2019-02-27 2022-08-23 Denso Corporation Semiconductor device and method of manufacturing the same
WO2021024916A1 (ja) * 2019-08-06 2021-02-11 住友電気工業株式会社 炭化珪素半導体装置
JP2021190647A (ja) * 2020-06-04 2021-12-13 豊田合成株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
CN105938795A (zh) 2016-09-14
US20160260832A1 (en) 2016-09-08

Similar Documents

Publication Publication Date Title
JP2016164906A (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP6813466B2 (ja) 半導体装置、電源回路、コンピュータ、及び、半導体装置の製造方法
US8183597B2 (en) GaN semiconductor device having a high withstand voltage
US9000485B2 (en) Electrode structures, gallium nitride based semiconductor devices including the same and methods of manufacturing the same
US9349828B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6168945B2 (ja) 半導体装置およびその製造方法
TW201546911A (zh) 半導體裝置
JP6272557B2 (ja) 窒化物半導体電界効果トランジスタ
JP6561874B2 (ja) 縦型トランジスタおよび電力変換装置
JP2016111253A (ja) 半導体装置およびその製造方法
JP2017228571A (ja) 半導体装置、電源回路、及び、コンピュータ
TW201737395A (zh) 半導體裝置及半導體裝置的製造方法
JP2013168433A (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
US9349856B2 (en) Semiconductor device including first interface and second interface as an upper surface of a convex protruded from first interface and manufacturing device thereof
US10497572B2 (en) Method for manufacturing semiconductor device
US10468515B2 (en) Semiconductor device and power converter
US9685348B2 (en) Semiconductor device, method of manufacturing the same and power converter
JP6485299B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
TWI546958B (zh) Gold and oxygen semi - high electron mobility transistor
JP6367434B2 (ja) 半導体装置およびその製造方法
JP6594272B2 (ja) 半導体装置及びその製造方法
US10535744B2 (en) Semiconductor device, power supply circuit, and computer
JP4444188B2 (ja) ＧａＮ系半導体装置
JP6930010B2 (ja) 半導体装置、電源回路、及び、コンピュータ
JP5275773B2 (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180807