JP2013058676A - 半導体装置及びその製造方法、並びにデータ処理システム - Google Patents
半導体装置及びその製造方法、並びにデータ処理システム Download PDFInfo
- Publication number
- JP2013058676A JP2013058676A JP2011197082A JP2011197082A JP2013058676A JP 2013058676 A JP2013058676 A JP 2013058676A JP 2011197082 A JP2011197082 A JP 2011197082A JP 2011197082 A JP2011197082 A JP 2011197082A JP 2013058676 A JP2013058676 A JP 2013058676A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- bit contact
- trench
- impurity diffusion
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 245
- 238000004519 manufacturing process Methods 0.000 title claims description 78
- 239000012535 impurity Substances 0.000 claims abstract description 183
- 238000009792 diffusion process Methods 0.000 claims abstract description 121
- 239000010410 layer Substances 0.000 claims description 177
- 239000000758 substrate Substances 0.000 claims description 75
- 238000002955 isolation Methods 0.000 claims description 61
- 239000003990 capacitor Substances 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 32
- 239000002344 surface layer Substances 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 description 34
- 239000011229 interlayer Substances 0.000 description 33
- 230000008569 process Effects 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000003860 storage Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Abstract
【解決手段】活性領域6を分断する2つの埋め込みゲート用の溝部8a,8bにゲート絶縁膜9を介して埋め込まれたゲート電極7a,7bと、2つの埋め込みゲート用の溝部8a,8bによって分断された3つの活性領域6a,6b,6cのうち、中央部に位置する活性領域6bを分断するビットコンタクト用の溝部11の両側面に、埋め込みゲート用の溝部8a,8bの底面と同程度の深さで不純物を拡散させることによって形成された第1の不純物拡散層13a,13bと、中央部を挟んだ両側に位置する活性領域6a,6cに、ゲート電極7a,7bの上面と同程度の深さで不純物を拡散させることによって形成された第2の不純物拡散層14a,14bとを備える。
【選択図】図2
Description
すなわち、一方のトランジスタは、活性領域を分断する2つの埋め込みゲート用の溝部のうち、一方の埋め込みゲート用の溝部にゲート絶縁膜を介して埋め込まれたゲート電極と、2つの埋め込みゲート用の溝部によって分断された3つの活性領域のうち、中央部に位置する活性領域を分断するビットコンタクト用の溝部の一方の側面に、埋め込みゲート用の溝部の底面と同程度の深さで不純物を拡散させることによって形成された第1の不純物拡散層(ドレイン領域)と、中央部を挟んだ一方側に位置する活性領域に、ゲート電極の上面と同程度の深さで不純物を拡散させることによって形成された第2の不純物拡散層(ソース領域)とを備えて構成される。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
(半導体装置)
先ず、第1の実施形態として、図1及び図2に示す本発明を適用した半導体装置1Aの構造について説明する。なお、図1は、この半導体装置1Aの一部を透過して示す平面図、図2は、図1中に示す半導体装置1Aの切断線A−A’による断面図である。
次に、上記半導体装置1Aの製造方法について図3〜図13を参照して説明する。
なお、図3〜図13において、各図Aは、上記半導体装置1Aを製造する際の各工程を順に示す平面図であり、各図Bは、同図A中に示す切断線A−A’による断面図であり、各図Cは、同図A中に示す切断線B−B’による断面図であり、各図Dは、同図A中に示す切断線C−C’による断面図である。
以上の工程を経ることによって、上記図1及び図2に示す半導体装置1Aを製造することができる。
なお、本発明は、上記第1の実施形態のものに必ずしも限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
具体的に、本発明では、例えば図14に示す半導体装置1Bのように、上記ビットコンタクト用の溝部11の両側面から底面に至る領域に亘って、第1の不純物拡散層13a,13b,13cが形成された構成とすることも可能である。
(半導体装置)
次に、第2の実施形態として、図15に示す本発明を適用した半導体装置1Cの構造について説明する。なお、この半導体装置1Cの平面レイアウトについては、上記図1に示す半導体装置1Aと同様であり、図15は、上記図1中に示す切断線A−A’に対応した半導体装置1Cの断面図である。また、以下の説明では、上記半導体装置1Aと同等の部位については、図面において同じ符号を付すものとする。
次に、上記半導体装置1Cの製造方法について図3〜図9及び図16A〜図16Fを参照して説明する。
なお、図16A〜図16Fは、上記半導体装置1Aとは異なる製造工程を順に示したものであり、上記図1中に示す切断線A−A’に対応した各工程の断面図である。
以上の工程を経ることによって、上記図15に示す半導体装置1Cを製造することができる。
具体的に、本発明では、上記第1の不純物拡散層13a,13bを形成する際に、上述した図16Eに示すビットコンタクト用の溝部11Aの両側面に対して斜めイオン注入を行う代わりに、図17Aに示すように、ビットコンタクト用の溝部11Aの内側に、上記絶縁膜12を埋め込んだ後に、上記ビットコンタクトプラグ17として、不純物が添加されたドープドポリコリコン(DOPOS:Doped Polysilicon)膜を埋め込み形成する。その後、図17Bに示すように、このDOPOS膜中に含まれる不純物をビットコンタクト用の溝部11の両側面に拡散させることによって、上記第1の不純物拡散層13a,13bを形成する方法を用いることも可能である。
また、本発明では、例えば図18に示す半導体装置1Dのように、上記ビットコンタクト用の溝部11Aの両側面から底面に至る領域に亘って、第1の不純物拡散層13a,13b,13cが形成された構成とすることも可能である。
また、本発明では、例えば図19に示す半導体装置1Eのように、上記一対のサイドウォール絶縁膜40a,40bを除去した構成とすることも可能である。具体的に、この半導体装置1Eでは、上記第1の不純物拡散層13a,13bを除去した後に、ビットコンタクト用の溝部11Aの内側に埋め込まれたビットコンタクトプラグ17Aを形成する。これにより、ビットコンタクトプラグ17Aは、上記第1の不純物拡散層13a,13bの側面と共に、その上端部とも電気的に接続された構造となっている。
また、本発明では、例えば図20に示す半導体装置1Fのように、上記一対のサイドウォール絶縁膜40a,40bを除去すると共に、上記ビットコンタクトプラグ17として、DOPOS膜を埋め込み形成した後、このDOPOS膜中に含まれる不純物をビットコンタクト用の溝部11の両側面に拡散させることによって、上記第1の不純物拡散層13a,13bを形成した構成とすることも可能である。
また、本発明では、例えば図21に示す半導体装置1Gのように、上記一対のサイドウォール絶縁膜40a,40bを除去すると共に、上記絶縁膜12としてBPSG膜と、上記ビットコンタクトプラグ17としてDOPOS膜とを順次埋め込み形成した後に、これらBPSG膜及びDOPOS膜中に含まれる不純物をビットコンタクト用の溝部11の両側面及び底面に拡散させることによって、上記ビットコンタクト用の溝部11の両側面から底面に至る領域に亘って、第1の不純物拡散層13a,13b,13cが形成された構成とすることも可能である。
次に、図22に示す本発明を適用したデータ処理システム400について説明する。
本発明を適用したデータ処理システム400は、上記半導体装置1,50,70を備えたシステムの一例であり、このデータ処理システム400には、例えばコンピュータシステムが含まれるが、必ずしもこれに限定されるものではない。
Claims (18)
- 基板の表層に形成された素子分離用の溝部と、
前記素子分離用の溝部に素子分離絶縁膜を埋め込むことによって形成された素子分離領域と、
前記素子分離領域によって絶縁分離された複数の活性領域と、
前記基板の表層に前記活性領域と交差する方向に延在して形成されると共に、各活性領域を分断するように2つずつ並んで設けられた埋め込みゲート用の溝部と、
前記埋め込みゲート用の溝部から露出した活性領域の表面を覆うゲート絶縁膜と、
前記埋め込みゲート用の溝部に埋め込まれることによって、前記ゲート絶縁膜を介して前記活性領域を跨ぐように形成されたゲート電極と、
前記2つの埋め込みゲート用の溝部によって分断された3つの活性領域のうち、中央部に位置する活性領域を分断するように、前記埋め込みゲート用の溝部と平行な方向に延在して形成されると共に、当該埋め込みゲート用の溝部よりも深く形成されたビットコンタクト用の溝部と、
前記埋め込みゲート用の溝部の底面よりも上方に至る厚みで前記ビットコンタクト用の溝部に埋め込まれた絶縁膜と、
前記ビットコンタクト用の溝部の両側面に、前記埋め込みゲート用の溝部の底面と同程度の深さで不純物を拡散させることによって形成された第1の不純物拡散層と、
前記中央部を挟んだ両側に位置する活性領域に、前記ゲート電極の上面と同程度の深さで不純物を拡散させることによって形成された第2の不純物拡散層と、
前記絶縁膜の上に形成される共に、前記ビットコンタクト用の溝部に埋め込まれた状態で、前記ビットコンタクト用の溝部の両側面に形成された第1の不純物拡散層と共通に接続されるビットコンタクトプラグと、
前記基板の表面よりも上方に位置して、前記ゲート電極と交差する方向に延在して形成されると共に、前記ビットコンタクトプラグと接続されるビット線とを備える半導体装置。 - 前記埋め込みゲート用の溝部と前記ビットコンタクト用の溝部とが、それぞれの底面に向かって幅狭となる形状を有することで、これら溝部の間で前記第1の不純物拡散層が上方に向かって幅狭となる形状を有することを特徴とする請求項1に記載の半導体装置。
- 前記第1の不純物拡散層は、前記ビットコンタクト用の溝部の両側面において、その深さ方向の中途部から前記埋め込みゲート用の溝部の底面と同程度の深さで形成されており、
前記第1の不純物拡散層の上方に位置して、前記ビットコンタクト用の溝部の両側面と面一で形成された一対のサイドウォール絶縁膜を備えることを特徴とする請求項1又は2に記載の半導体装置。 - 前記第1の不純物拡散層は、前記ビットコンタクト用の溝部の両側面において、その深さ方向の中途部から前記埋め込みゲート用の溝部の底面と同程度の深さで形成されており、
前記ビットコンタクトプラグは、前記第1の不純物拡散層の上方において幅広となる形状を有することを特徴とする請求項1又は2に記載の半導体装置。 - 前記第1の不純物拡散層は、前記ビットコンタクト用の溝部の両側面から底面に至る領域に亘って形成されていることを特徴とする請求項1〜4の何れか一項に記載の半導体装置。
- 前記絶縁膜が、BPSG(Boron Phosphorus Silicon Glass)膜からなることを特徴とする請求項5に記載の半導体装置。
- 前記ビットコンタクトプラグが、DOPOS(Doped Polysilicon)膜からなることを特徴とする請求項1〜6の何れか一項に記載の半導体装置。
- 前記第2の不純物拡散層の上に形成された容量コンタクトプラグと、
前記容量コンタクトプラグの上に形成された下部電極、容量絶縁膜及び上部電極から構成されるキャパシタとを備えることを特徴とする請求項1〜7の何れか一項に記載の半導体装置。 - 基板の表層に素子分離用の溝部を形成し、この素子分離用の溝部に素子分離絶縁膜を埋め込むことによって、素子分離領域及びこの素子分離領域によって絶縁分離された複数の活性領域を形成する工程と、
前記基板の表層に前記活性領域と交差する方向に延在すると共に、各活性領域を分断するように埋め込みゲート用の溝部を2つずつ並べて形成する工程と、
前記埋め込みゲート用の溝部から露出した活性領域の表面を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を介して前記活性領域を跨ぐように、前記埋め込みゲート用の溝部にゲート電極を埋め込み形成する工程と、
前記2つの埋め込みゲート用の溝部によって分断された3つの活性領域のうち、中央部に位置する活性領域を分断するように、前記埋め込みゲート用の溝部と平行な方向に延在すると共に、当該埋め込みゲート用の溝部よりも深くなるビットコンタクト用の溝部を形成する工程と、
前記埋め込みゲート用の溝部の底面よりも上方に至る厚みで前記ビットコンタクト用の溝部に絶縁膜を埋め込み形成する工程と、
前記ビットコンタクト用の溝部の両側面に、前記埋め込みゲート用の溝部の底面と同程度の深さで不純物を拡散させることによって、第1の不純物拡散層を形成する工程と、
前記中央部を挟んだ両側に位置する活性領域に、前記ゲート電極の上面と同程度の深さで不純物を拡散させることによって、第2の不純物拡散層を形成する工程と、
前記絶縁膜の上に、前記ビットコンタクト用の溝部に埋め込まれた状態で、前記ビットコンタクト用の溝部の両側面にそれぞれ形成された第1の不純物拡散層と共通に接続されるビットコンタクトプラグを形成する工程と、
前記基板の表面よりも上方に位置して、前記ゲート電極と交差する方向に延在すると共に、前記ビットコンタクトプラグと接続されるビット線を形成する工程とを含む半導体装置の製造方法。 - 前記埋め込みゲート用の溝部と前記ビットコンタクト用の溝部とを、それぞれの底面に向かって幅狭となるように形成することで、これら溝部の間で前記第1の不純物拡散層を上方に向かって幅狭となる形状とすることを特徴とする請求項9に記載の半導体装置の製造方法。
- 前記ビットコンタクト用の溝部を形成する際に、前記中央部に位置する活性領域を分断するように、前記埋め込みゲート用の溝部と平行な方向に延在する上部溝を形成する工程と、
前記上部溝の両側面にサイドウォール絶縁膜を形成する工程と、
前記上部溝の底面に前記埋め込みゲート用の溝部よりも深くなる下部溝を形成する工程とを含み、
前記第1の不純物拡散層を形成する際に、前記下部溝の両側面に、前記埋め込みゲート用の溝部の底面と同程度の深さで不純物を拡散させることを特徴とする請求項9又は10に記載の半導体装置の製造方法。 - 前記サイドウォール絶縁膜を除去した後に、前記ビットコンタクトプラグを形成することを特徴とする請求項11に記載の半導体装置の製造方法。
- 前記第1の不純物拡散層を形成する際に、前記ビットコンタクト用の溝部の両側面に対して斜め方向から不純物をイオン注入することを特徴とする請求項9〜12の何れか一項に記載の半導体装置の製造方法。
- 前記第1の不純物拡散層を形成する際に、前記ビットコンタクト用の溝部を形成した後に、このビットコンタクト用の溝部の両側面及び底面に不純物を拡散させることによって、前記ビットコンタクト用の溝部の両側面から底面に至る領域に亘って、前記第1の不純物拡散層を形成することを特徴とする請求項9〜13の何れか一項に記載の半導体装置の製造方法。
- 前記絶縁膜として、BPSG(Boron Phosphorus Silicon Glass)膜を用い、
前記第1の不純物拡散層を形成する際に、前記BPSG膜中に含まれる不純物を前記ビットコンタクト用の溝部の両側面及び底面に拡散させることを特徴とする請求項14に記載の半導体装置の製造方法。 - 前記ビットコンタクトプラグとして、DOPOS(Doped Polysilicon)膜を用い、
前記第1の不純物拡散層を形成する際に、前記DOPOS膜中に含まれる不純物を前記ビットコンタクト用の溝部の両側面に拡散させることを特徴とする請求項9〜15の何れか一項に記載の半導体装置の製造方法。 - 前記第2の不純物拡散層の上に、容量コンタクトプラグを形成する工程と、
前記容量コンタクトプラグの上に、下部電極、容量絶縁膜及び上部電極から構成されるキャパシタを形成する工程とを含むことを特徴とする請求項9〜16の何れか一項に記載の半導体装置の製造方法。 - 請求項1〜8の何れか一項に記載の半導体装置、又は、請求項9〜17の何れか一項に記載の製造方法により製造された半導体装置を備えるデータ処理システム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011197082A JP2013058676A (ja) | 2011-09-09 | 2011-09-09 | 半導体装置及びその製造方法、並びにデータ処理システム |
US13/595,497 US9130009B2 (en) | 2011-09-09 | 2012-08-27 | Memory transistors with buried gate electrodes |
US14/815,542 US9472557B2 (en) | 2011-09-09 | 2015-07-31 | Memory transistors with buried gate electrodes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011197082A JP2013058676A (ja) | 2011-09-09 | 2011-09-09 | 半導体装置及びその製造方法、並びにデータ処理システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013058676A true JP2013058676A (ja) | 2013-03-28 |
Family
ID=47829066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011197082A Withdrawn JP2013058676A (ja) | 2011-09-09 | 2011-09-09 | 半導体装置及びその製造方法、並びにデータ処理システム |
Country Status (2)
Country | Link |
---|---|
US (2) | US9130009B2 (ja) |
JP (1) | JP2013058676A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9704871B2 (en) | 2014-09-18 | 2017-07-11 | Micron Technology, Inc. | Semiconductor device having a memory cell and method of forming the same |
US10784263B2 (en) | 2014-09-18 | 2020-09-22 | Micron Technology, Inc. | Semiconductor device having a memory cell and method of forming the same |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9520446B2 (en) | 2012-11-12 | 2016-12-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Innovative approach of 4F2 driver formation for high-density RRAM and MRAM |
US9178040B2 (en) * | 2012-11-12 | 2015-11-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Innovative approach of 4F2 driver formation for high-density RRAM and MRAM |
US20150371946A1 (en) * | 2013-02-08 | 2015-12-24 | Ps4 Luxco S.A.R.L. | Semiconductor device and method for manufacturing same |
TWI530992B (zh) * | 2013-09-30 | 2016-04-21 | 華亞科技股份有限公司 | 以免光罩方式定義位元線溝槽之半導體基底及其製造方法 |
US10553672B2 (en) | 2013-12-11 | 2020-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal insulator metal capacitor |
KR102140593B1 (ko) | 2014-03-28 | 2020-08-03 | 에스케이하이닉스 주식회사 | 핀 구조의 채널을 갖는 반도체 장치 및 그 제조 방법 |
JP2016164906A (ja) * | 2015-03-06 | 2016-09-08 | 豊田合成株式会社 | 半導体装置およびその製造方法ならびに電力変換装置 |
KR102607311B1 (ko) * | 2016-04-06 | 2023-11-30 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
KR102582423B1 (ko) * | 2016-11-03 | 2023-09-26 | 삼성전자주식회사 | 반도체 소자 |
KR20180071768A (ko) | 2016-12-20 | 2018-06-28 | 삼성전자주식회사 | 반도체 소자 |
CN108269763B (zh) * | 2016-12-30 | 2020-01-21 | 联华电子股份有限公司 | 半导体元件的制作方法 |
CN108573079B (zh) * | 2017-03-09 | 2019-11-19 | 联华电子股份有限公司 | 接触插塞布局的制作方法 |
CN109037217B (zh) * | 2017-06-09 | 2021-05-18 | 华邦电子股份有限公司 | 存储器装置 |
US11588009B2 (en) * | 2018-12-12 | 2023-02-21 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor device having a lid configured as an enclosure and a capacitive structure and method of manufacturing a semiconductor device |
CN111599810B (zh) * | 2019-02-20 | 2023-07-25 | 华邦电子股份有限公司 | 动态随机存取存储器及其制造方法 |
US10957576B2 (en) * | 2019-03-22 | 2021-03-23 | Winbond Electronics Corp. | Dynamic random access memory and method of fabricating the same |
US20200411527A1 (en) * | 2019-06-27 | 2020-12-31 | Nanya Technology Corporation | Memory structure |
KR20210013799A (ko) | 2019-07-29 | 2021-02-08 | 삼성전자주식회사 | 반도체 장치 |
CN111564442B (zh) * | 2020-04-10 | 2023-03-17 | 中国科学院微电子研究所 | 半导体结构及制备方法 |
CN114373754A (zh) * | 2020-10-15 | 2022-04-19 | 长鑫存储技术有限公司 | 存储器及其制作方法 |
KR20220089875A (ko) * | 2020-12-22 | 2022-06-29 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
JP2023035733A (ja) * | 2021-09-01 | 2023-03-13 | キオクシア株式会社 | 半導体装置及び半導体記憶装置 |
US20230189502A1 (en) * | 2021-12-13 | 2023-06-15 | Micron Technology, Inc. | Semiconductor device having word line embedded in gate trench |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6048763A (en) * | 1997-08-21 | 2000-04-11 | Micron Technology, Inc. | Integrated capacitor bottom electrode with etch stop layer |
US6285062B1 (en) * | 1999-05-12 | 2001-09-04 | Micron Technology, Inc. | Adjustable high-trigger-voltage electrostatic discharge protection device |
JP4860022B2 (ja) * | 2000-01-25 | 2012-01-25 | エルピーダメモリ株式会社 | 半導体集積回路装置の製造方法 |
US6387772B1 (en) * | 2000-04-25 | 2002-05-14 | Agere Systems Guardian Corp. | Method for forming trench capacitors in SOI substrates |
JP2004063559A (ja) * | 2002-07-25 | 2004-02-26 | Renesas Technology Corp | 半導体装置 |
JP2006339476A (ja) | 2005-06-03 | 2006-12-14 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US7274060B2 (en) * | 2005-06-15 | 2007-09-25 | Infineon Technologies, Ag | Memory cell array and method of forming the same |
JP4773169B2 (ja) | 2005-09-14 | 2011-09-14 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
JP2010118595A (ja) * | 2008-11-14 | 2010-05-27 | Toshiba Corp | 半導体装置 |
KR101570044B1 (ko) * | 2009-03-17 | 2015-11-20 | 삼성전자주식회사 | 저저항의 매립형 금속 게이트 전극 구조를 갖는 반도체 장치 및 그 제조 방법 |
-
2011
- 2011-09-09 JP JP2011197082A patent/JP2013058676A/ja not_active Withdrawn
-
2012
- 2012-08-27 US US13/595,497 patent/US9130009B2/en active Active
-
2015
- 2015-07-31 US US14/815,542 patent/US9472557B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9704871B2 (en) | 2014-09-18 | 2017-07-11 | Micron Technology, Inc. | Semiconductor device having a memory cell and method of forming the same |
US10388657B2 (en) | 2014-09-18 | 2019-08-20 | Micron Technology, Inc. | Semiconductor device having a memory cell and method of forming the same |
US10784263B2 (en) | 2014-09-18 | 2020-09-22 | Micron Technology, Inc. | Semiconductor device having a memory cell and method of forming the same |
Also Published As
Publication number | Publication date |
---|---|
US9472557B2 (en) | 2016-10-18 |
US20130062679A1 (en) | 2013-03-14 |
US20150340367A1 (en) | 2015-11-26 |
US9130009B2 (en) | 2015-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9472557B2 (en) | Memory transistors with buried gate electrodes | |
US8482045B2 (en) | Semiconductor memory device having vertical channel transistor and method for fabricating the same | |
US8716774B2 (en) | Semiconductor device having a buried gate type MOS transistor and method of manufacturing same | |
JP5693809B2 (ja) | 半導体装置及びその製造方法 | |
US9236501B2 (en) | Dummy bit line MOS capacitor and device using the same | |
US9048293B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2012234964A (ja) | 半導体装置及びその製造方法 | |
KR101699443B1 (ko) | 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법 | |
JP2009526375A (ja) | セル内に並列接続された複数のトレンチ・キャパシタを有する複数ポート・メモリ(メモリを含む集積回路およびメモリ・セルを製造する方法) | |
JP5718585B2 (ja) | 半導体装置及びその製造方法、並びにデータ処理システム | |
US20120012925A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2008004894A (ja) | 半導体装置及びその製造方法 | |
KR20210047032A (ko) | 반도체 장치 및 그 제조 방법 | |
JP5430981B2 (ja) | 半導体記憶装置及びその製造方法 | |
US8735977B2 (en) | Semiconductor device and method of fabricating the same | |
KR101218904B1 (ko) | 메모리 소자 및 이의 제조 방법 | |
US7332390B2 (en) | Semiconductor memory device and fabrication thereof | |
WO2014126214A1 (ja) | 半導体装置 | |
WO2014123176A1 (ja) | 半導体装置及びその製造方法 | |
JP2013098255A (ja) | 半導体装置及びその製造方法 | |
JP3420522B2 (ja) | 半導体装置およびその製造方法 | |
JP2012054291A (ja) | 半導体装置の製造方法 | |
CN117881184A (zh) | 半导体器件 | |
CN115172370A (zh) | 半导体结构及其形成方法 | |
JP2012069778A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131108 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131219 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140902 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20150105 |